TW200907367A - Method to determine electromigration parameters from tests on single device - Google Patents

Method to determine electromigration parameters from tests on single device Download PDF

Info

Publication number
TW200907367A
TW200907367A TW097111692A TW97111692A TW200907367A TW 200907367 A TW200907367 A TW 200907367A TW 097111692 A TW097111692 A TW 097111692A TW 97111692 A TW97111692 A TW 97111692A TW 200907367 A TW200907367 A TW 200907367A
Authority
TW
Taiwan
Prior art keywords
stress
electromigration
resistance
test
interconnect structure
Prior art date
Application number
TW097111692A
Other languages
English (en)
Inventor
Xavier Federspiel
Original Assignee
Nxp Bv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nxp Bv filed Critical Nxp Bv
Publication of TW200907367A publication Critical patent/TW200907367A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200907367 九、發明說明: 【發明所屬之技術領域3 發明領域 本發明是關於一種電致遷移測試方法及裝置以及一種 5 電致遷移評估方法及裝置。 t先前技術3 發明背景 當製造積體電路時,如一晶圓上的電晶體此類的個別 裝置透過互連結構連接以執行積體電路之期望的功能。該 10 等互連結構一般被配置在不同的互連層上,該等互連層透 過介層連接。 積體電路之互連結構内的電致遷移已知為由於電流流 動而引起的導體材料之原子移動(通量)。其被觀察到以相當 高的電流密度發生。在一高電流密度下,組成該互連結構 15 的原子藉由遊動的電子被推動,因此物質之一固定通量被 產生。此通量是恒定的,除非遇到一不連續。一通量發散 可能引起導體材料之一缺乏(空穴)或一累積。 因此,電致遷移被認為引起該互連結構内的空穴之核 化及生長。空穴形成在一互連結構與一介層之間的一介面 20 附近特別強烈。此處,一高通量發散與發生最大電流密度 的一位置一致。由於導體材料之連續的原子移動,一小的 空穴隨著時間生長為一較大的空穴。當空穴尺寸增加時, 一增加的電阻被觀察到。足夠大的空穴可能導致開路,從 而使積體電路失效。 200907367 製造積體電路之一新的技術節點之發展包括可靠性評 估,其中電致遷移測試代表一大的挑戰。實際上,需要最 佳化互連製造流程的每個步驟,使得導體電致遷移動力學 與一所需的產品壽命依然相容。 5 因此,電致遷移測試在受到比對應操作條件嚴格得多 的溫度及/或電流密度之應力條件的被封裝的樣本上被執 行。接著,與電流或溫度相依的一平均失效時間(MTF)之演 變(自測試決定)允許導出依據布萊克方程式的一電流密度 指數η以及一活化能量忍,該布萊克方程式一般被用以外推 10 出在操作條件下的電致遷移壽命。 布萊克方程式之一變化讀為: MTF = A-w-t j~" exp(^·) 其中被使用的符號具有以下意義: MTF是平均失效時間,J是一“加速因數”(常數),w是 15 該互連結構之一橫向寬度(如以與穿過該互連結構的一主 電流方向垂直的一方向内所量測的),ί是互連線之一厚度, 是是一電流密度(A/cm2),η是電流密度指數,忍是活化能 量,Α:是玻爾茲曼常數,:Γ是以克耳文為單位的溫度。 C發明内容1 20 發明概要 依據本發明之一第一層面,一種用於具有一互連結構 的一待測裝置之電致遷移測試方法被提供。該方法包含以 下步驟: 6 200907367 -對於一第一應力時間間隔,使該互連結構受到一第 一應力條件以強迫該互連結構之一步進電阻增加由於該第 一層内的電致遷移而發生,該第一應力條件包含該互連結 構内的一第一電流密度以及該互連結構之一第一溫度;以 5 及 -對於發生該步進電阻增加之後的至少三個個別應力 時間間隔,使該互連結構受到至少三個個別預定應力條件 且同時測量表示該互連結構之一電阻的一測試量,該至少 三個個別預定應力條件在其等的該互連結構的電流密度之 10 值或者該互連結構之溫度的值内彼此不同。 該方法是基於以下認識,一方面支配依據布萊克方程 式的由於電致遷移引起的一平均或中值失效時間(MTF)之 值的一活化能量與另一方面支配由於電致遷移引起一互連 結構内的導體材料之擴散的一活化能量是相同的。 15 因此該認識對於一種包含測量表示電致遷移引起的導 體材料擴散的一量的電致遷移測試方法是有利的。 該方法特別適用於具有一互連結構的一待測裝置 (DUT),該互連結構具有以一導電第一層及一相鄰的導電第 二層之形式的一並聯電阻。該第一或第二層也可採用包含 20 多於一個別層的層堆疊之形式。此等待測裝置形成大量的 應用情形。具有一互連結構的積體電路裝置(包含以一金屬 層之形式的第一層以及以一障壁層之形式的相鄰的第二層) 形成適合的待測裝置之一重要例子。該障壁功能(例如)包括 阻止導體材料自金屬層擴散到相鄰的結構元件(例如,介電 7 200907367 層)或者進入該積體電路裝置之其他層内。因此利用先進的 後段製程(BEOL)處理技術製造的大多數積體電路裝置都被 或入此範疇。例如,具有一基於Cu的鑲嵌或雙鑲嵌互連堆 疊的積體電路裝置一般具有此結構。 5 利用該第一層内的一空穴之核化現象,該空穴之截面 内的互連結構之電阻呈現一步進電阻增加,但未達到一i ^ "»、 限值。之後,在連續的應力下,電阻隨著電致遷移引起的 導體材料擴散之漸進而漸進地增加,從而導致該第—層内 的空穴之一維生長。本發明之電致遷移測試方法包含在發 10生該步進電阻增加之後的至少三個個別應力時間間隔期間 測量表示此增加的電阻之一量。這樣,導出該01]丁之電致 遷移特性是可能的。 因此 15 並不需要在低的溫度或低的電流密度上等待— 長的測試時間以決定TTF,該TTF對應直到到達該步進形狀 的電阻增加所需的時間間隔。在一相對嚴格的第—應力^條 件下,該步進電阻增加可被強迫發生,因為實際的測試後 來才開始。特別地,當並行測試許多樣本時,該方法允^ 對於所有待測裝置使用—個且相同的第_應力條件。斜^ 用於決^電致遷移參數所需的重要資訊在此方法中在了= 之後獲得,即在步進電阻增加之後。因此,可能讓該F 遷移測試之期間不取決於該組待測裝置内的最長T T F,而Θ 實際上取決於T T F之後的—測絲序。該電致遷移測試 量該TTF的電致遷移測試方法短至少5之因數的剩 20 200907367 該電致遷移測試方法内的三個不同的應力條件之使用 允許決定布萊克方程式之三個電致遷移參數:支配MTF的 活化能量五α(透過決定支配在一空穴的電致遷移引起的導 體材料擴散的活化能量)、電流密度指數《以及加速因數J, 5 如以下本發明之實施例中較詳細描述的。 總而言之,該方法允許以比已知的電致遷移測試方法 短得多的時間執行一電致遷移測試,而沒有損失資訊或精 確度。因此,可能加速互連製造流程之最佳化,因此該導 體電致遷移動力學仍與一所需的產品壽命相容。這允許減 10 少電致遷移測試之時間及成本,從而以一較低的整體成本 製造積體電路裝置。 在下文中,該電致遷移測試方法之實施例將被描述。 該等實施例可彼此組合,除非被明確地闡述。 使該互連結構受到至少三個個別應力條件(該三個個 15 別應力條件在其等第一層内的電流密度之值或者該互連結 構之溫度之值彼此不同)包含以下不同的選擇: a) 兩個或所有至少三個個別應力條件只在第一層内的 電流密度之其等的值彼此不同;或者 b) 兩個或所有至少三個應力條件只在該互連結構之溫 20 度之其等的值彼此不同;或者 c) 兩個參數,電流密度及溫度,在三個應力條件中的 至少兩者之間改變。 該電致遷移測試方法允許只使用一個樣本替代多個樣 本用於確定具有相當的精確度(與習知技術相比)的活化能 9 200907367 量,該習知技術需要自許多樣本決定-互連結構之MTF。 然而’在一竣實施例中’多個DUT被並行地測試。並 行地對多個待測装置執行該方法獲得較佳的統計可靠性。 -此實施例包含别量該等待測裝置之個別失效時間值為該 5第—應力時間間隔之一開始至發生該互連結構之電致遷移 引起的步進電阻增加的個別時間間隔。這對於評估電流密 度指數是有用的。 將電致遷移測試並行地施加給許多DUT的一實施例包 含以下步驟: 〇 -對不_電致遷移_裝置並行地執行該方法; -自不同的電致遷移測試裝置提供自該等樣本獲得的 所量測的測試量值給一個單一評估級。 此實施例達成一特別短的測試時間且允許減少測試與 評估之成本。 15 為了達成特別短的測試時間,該第一應力條件之第一 溫度值被轉高於該錢電阻改變發生之㈣應力條件中 使用的任何溫度值,以及作為1擇或者與其組合該第 -應力條件之第-電流密度值高於該步進電阻改變發生之 2被用於料應力·㈣任㈣衫度值。該實施例呈 有該第—應力時間間隔可特別短之優點。因此,該步進恭 ,增加藉由使用__最快加速應力條件被較佳地強迫發生电 妾者是具有減少的溫度及/或電流的接續的應力條件。 注_若該可㈣的量與衫連結構之電 關係’則任何可檢測的量可取代電阻作為測試量在該電致 20 200907367 適合的可選擇的測試量是電 遷移測試方法中被量測。 感,電感是電阻之倒數。 在該電致遷移測試方法之一實施例中,在發生該步進 電阻增加之後使該互連結構受到至少三個應力條件包含使 5其受到至少三個不同的溫度值。這允許在該步進電阻辦加 之後妓該電阻之變化率的—溫度相依性。從溫度相依 性,活化能抗可被決定,如以下進—步所描述的。 在另-實施例中,在發生該步進電阻增加之後使該互 連結構受到至少三個應力條件包含對於至少兩個應力條件 H)=改Μ流密度且維持_固定溫度值。此實施例適用於確 定電流密度指數《。該實施例可被實施為前—實施例之一選 擇,其包含在發生該步進電阻增加之後在該三個應力條件 内使用三個不同的溫度。然而,本實施例也可與這樣—實 施例組合實施,其中當改變該應力條件時該兩參數同時^ b變’或者其令多於三個不同的應力條件被使用,對於一固 定電流密度一些只改變一溫度,以及對於-固定溫度一些 只改變一電流密度。 ·^二 變。 該電致遷移測試方法之又一實施例包含 、-檢測出該測試量在一時間視窗内呈現比—臨界相對 變化高的-相對變化,該時間視窗自一個別目前時間點延 伸回一預定時間間隔;以及 ” 停止該電致遷移測試或改變到下—庫 您刀條件以繼續 例如,電流密度可藉由改變互連結構内的電流而被改 20 200907367 該電致遷移測試,取決於—預 ^ 已分別達到或還未達到。 °又又數目的應力條件是否 該方法允許基於相同的技 5 10 15 20 後獲得一可靠的步進檢測且施力μV進電阻增加發生之 一準則。在該步進電阻增加發生適合的應力時間間隔之 化及被用於檢測步進的時間视―之則與之後,只有相對變 間被改變。之前’該時間視數需要在該等階段之 在該步進電阻增加發生之後,—也疋—移動時間視窗。 定的開始點,其是一個別應力現窗適合地具有一固 a . 间間搞之開始。 此6 兒明書及申請專利範圍 被檢測為電阻之相對增加,^的步進電阻增加一般 生在-短的時間間隔(時間視窗)内未反向的㈣ ^之門^ 決定之期望的精確度。在1至 實㈣A —相對叫增加足以檢測—步進€阻增加。在一 靡:歹_,該臨界值是10%。一適合的臨界值取決於第一 "條件。其越嚴格,自界值可被設定成越高。被用於檢 須|J —、隹 ,碾電阻增加之適合的時間視窗在一實施例中是5〇〇〇 、 匕脈絡中’該時間視窗或者甚至較短的時間視窗應 ' u為Κ〜短的時間間隔。若被用以強迫發生該步進電阻 、’的弟〜應力條件相對嚴格,則小的時間視窗可被用於 步進檢剛。 依據本發明之一第二層面,一種用於電致遷移評估具 有互連結構的一待測裝置之方法被提供。該方法包含以 下步驟: 12 200907367 -提供藉由執行依據本發明之第一層面的一電致遷移 測試方法或其實施例中的一者獲得的表示該互連結構之一 電阻的一測試量之測量資料; -提供表示被用於執行依據本發明之第一層面的一電 5 致遷移測試方法或其實施例中的一者的被施加的應力條件 及個別應力時間間隔的資料; -在該步進電阻增加發生之後的該至少三個個別應力 時間間隔期間施加的該至少三個個別應力條件下,確定該 待測裝置之該互連結構之電阻的個別變化率。 10 本發明之第二層面的電致遷移評估方法與本發明之第 一層面的電致遷移測試方法共有其原理及優點。 本發明之電致遷移評估方法是一種由電致遷移評估裝 置執行的方法,其是一獨立設備或是被結構性地整合到一 電致遷移測試裝置内的設備。因此,該電致遷移評估方法 15 在一實施例中與本發明之第一層面的電致遷移測試方法組 合被執行,與該測試並行或者在該測試之後。然而,本發 明之第二層面的方法並不需要與本發明之第一層面的電致 遷移測試方法同時或同地被執行,且並不需要電致遷移測 試與評估裝置之結構整合。該電致遷移測試可在世界一端 20 的一設備内被執行,而該電致遷移評估可在世界的另一端 的另一設備内被執行。 本發明之第二層面的方法使用以下認識:空穴的電致 遷移引起的導體材料擴散之活化能量與電阻變化率相關。 該方法可被用以在進一步的評估步驟内決定不同的電致遷 13 200907367 移參數,如以下參照電致遷移測試方法之進一步的實施例 較詳細描述的。 例如一電阻變化率可被決定為個別應力時間間隔上的 一量測的電阻跡線之一線性適配之斜率。在此實施例中, 5 該等個別應力時間間隔較佳地被選擇足夠長以允許確定該 等個別應力條件之電阻的一個別變化率,以當決定該電阻 變化率時獲得一期望或預定的精確度。 在一實施例中,該方法進一步包含自該測試量之該等 變化率確定電致遷移引起的導體材料擴散之一活化能量為 10 測試溫度之一函數或電流密度之一函數。如之前所解釋 的,電致遷移引起的導體材料擴散之活化能量與依據布萊 克方程式的電致遷移之一平均失效時間之活化能量相同。 在存在由該第一層内的電致遷移引起的導體材料擴散 產生的一空穴時(即,在TTF之後),該互連結構之電阻以一
Δ/? AR 15 速率I改變,該速率'^取決於應力條件,特別取決於溫度 及電流密度。因此,一實施例包含對該待測裝置確定或提 供表示以下的資料: -以一導電第一層及一相鄰的導電第二層之形式的一 並聯電阻内的一第二層之材料的一電阻係數内; 20 -該第二層之一層厚度 -該第一層之一橫向寬度w,如以與穿過該互連結構的 一主電流方向垂直的一方向内所量測的;以及 -該第一層之一層厚度A,如以與該積體電路裝置之一 14 200907367 主表面垂直的一方向内所量測的。 此資料一般自一個別DUT之一互連結構之實體佈局資 料或者自獨立的測量及評估獲得。 在此實施例中,該確定電致遷移引起的導體材料擴散 5 之活化能量的步驟包含基於以下關係式自對於該步進電阻 增加之後的至少個別三個不同的應力條件所決定的該等變 化率計算活化能量:
Δ/? —E f V. ln(——) = \npb +ln^4 + ln j-\n(w-2-tb +2-h-tb)-\nAt --- kT (2) 其中j是一電阻變化率,心是一個別應力時間間隔, 10 J是一常數,口^是第二層之材料的電阻係數,是該互連結 構内的電流密度,五α是活化能量,是玻爾茲曼常數以及Τ7 是該互連結構之溫度。因此,活化能量之評估可被執行為 一線性適配以表示對應一阿瑞尼斯圖的電阻變化率。 此方程式是基於變化率與其他被引用的量之間的以下 15 關係式: Ε Λ D j ' eXP(——-) ^_ = p & -p ____ kT’
At w · + 2. · h · w · 2.t^ -l· 2. h (3$ 在方程式(3)中,常數J包括一擴散率常數以表示漂移 速率Vrf,即隨著時間的以長度為單位的空穴生長速度。 一實施例包含以下步驟: 20 -提供表示自如申請專利範圍第3項以及第5項所述之 15 200907367 一電致遷移測試獲得的互連結構之一電阻的一測試量之測 量資料,因此包括只改變電流密度且維持至少兩個應力條 件之一固定溫度值,且因此包含對多個待測裝置並行地執 行該方法且測量該等待測裝置之個別失效時間值為自該第 5 一應力時間間隔之一開始至發生該互連結構之電致遷移引 起的步進電阻增加的個別時間間隔; -自該等待測裝置之所量測的失效時間值確定一平均 失效時間; -依據布萊克方程式自該等測試量之變化率確定一電 10 流密度指數《為電流密度及該固定溫度值之被確定的活化 能量之一函數。 在此實施例中,除了活化能量之外,依據布萊克方程 式的電流密度指數《被決定以互補電致遷移特性。因為一嚴 格的第一應力條件可被用以強迫快速發生該步進電阻增 15 加,所以不需要增加總的測試時間。確定電流密度指數之 步驟可(例如)基於容易從布萊克方程式中導出的以下關係 式:
E \n{MTF) 〇c —^ -nlnj kT (4) 此方程式中提到的參數已在本說明書之以上章節中被 20 定義。若給出活化能量及一特定溫度(對於至少兩應力條件 是固定的)之知識,則電流密度指數《可自MTF之分佈的對 數圖之斜率決定為電流密度之自然對數之一函數。 注意到電流密度指數《也可被包括在方程式(2)内,因為 16 200907367 在給定的假設下,TTF也可能與一銅擴散通量(即,相關; 以及因此與電阻增加率相關。 依據本發明之一第三層面,一種裝置被提供用於一待 測裝置之電致遷移測試。該裝置被組配以: 5 -對於一第一應力時間間隔,使該互連結構受到一第 一應力條件以強迫該互連結構之一電致遷移引起的步進電 阻增加,該第一應力條件由該互連結構内的一第一電流密 度以及該互連結構之一第一溫度定義;以及 -對於發生該步進電阻增加之後的至少三個個別應力 10 時間間隔,使該互連結構受到至少三個預定個別應力條 件,該至少三個預定個別應力條件在其等電流密度之值或 者溫度之值彼此不同。 該裝置實施依據本發明之第一層面的一電致遷移測試 方法。因此其共有該方法之以上所描述的優點。該裝置特 15 別適用於測試具有一互連結構的DUT,該互連結構具有以 一導電第一層及一相鄰的導電第二層之形式的並聯電阻。 在下文中,本發明之第二層面的裝置之較佳實施例將 被描述。該等實施例可彼此組合以形成額外的實施例。 一實施例具有 20 --步進檢測器單元,其被組配以檢測對應一步進電 阻增加的該第一量之一變化且在其輸出端提供表示該步進 電阻增加之發生的一觸發信號;以及 -一應力控制單元,其具有與該步進檢測器單元連接 的一輸入端且其被組配以在已接收到該觸發信號之後在其 17 200907367 輸出端產生且提供對於在該步進電阻增加發生之後的該等 個別應力時間間隔,用於設定或維持該等個別預定電流及 設定或維持該等個別預定溫度的個別應力控制信號。 適合地,該電致遷移測試裝置進一步包含: 5 -—電流應力單元,其與該應力控制單元連接且其被 組配以在其輸出端提供適用於在一待測裝置之一互連結構 内提供一預定電流密度的一電流;以及 -一溫度應力單元,其被組配以在其輸出端提供適用 於設定或維持該待測裝置之該互連結構之一預定溫度的熱 10 能量之一量。 此外,一監測單元被較佳地提供,其被組配以測量表 示該互連結構之一電阻的一測試量且將所量測的測試量值 儲存到一測量記憶體内。 依據本發明之一第四層面,一種用於電致遷移評估一 15 待測裝置的裝置被提供,該裝置被組配以: -接收藉由執行依據本發明之第一層面的一電致遷移 測試方法或其實施例中的一者所獲得的表示該互連結構之 一電阻的一測試量之測量資料; -接收表示被用於執行依據本發明之第一層面的方法 20 的電致遷移測試或其實施例中的一者的被施加的應力條件 及個別應力時間間隔的資料;以及 -在該步進電阻增加發生之後的該至少三個個別應力 時間間隔期間施加的該至少三個個別應力條件下,確定該 待測裝置之該互連結構之電阻的個別變化率。 18 200907367 本發明之第四層面的裝置適用於實施本發明之第二層 面的電致遷移評估方法。 在額外的實施例中,該裝置被額外地組配以提供以下 功能中的一者或多者: 5 -自該測試量之該等變化率確定電致遷移引起的導體 材料擴散之一活化能量為該測試溫度之一函數或該電流密 度之一函數; -測量一待測裝置之一個別失效時間值為自該第一應 力時間間隔之一開始至發生該互連結構之電致遷移引起的 10 步進電阻增加的個別時間間隔;以及 -自該等待測裝置之被量測的失效時間值確定一平均 失效時間; -依據布萊克方程自該等測試量之變化率確定一電流 密度指數η為電流密度與被確定的活化能量之一函數。 15 本發明之兩個進一步的層面與以下相關: -一第一電腦程式產品,攜載以一電腦可讀媒體實施 的一電腦程式以當在一電腦上被實施時執行依據第一層面 或本文所描述的其實施例中的一者的一電致遷移測試方 法,以及 20 - 一第二電腦程式產品,攜載以一電腦可讀媒體實施 的一電腦程式,當在一電腦上被實施時適用於執行依據本 發明之第二層面或本文所描述的其實施例中的一者的一電 致遷移評估方法。 本發明之進一步的實施例在申請專利範圍之依附項内 19 200907367 被定義。 圖式簡早說明 本u將參照圖式被較詳細地解釋,其中 第1圖顯不了描述在一特定晶圓批之許多樣本之示範 5性應力條件下電阻隨著時間之演變的-圖式; 第2圖顯示了描述—互連結構之單-樣本之電阻之演 欠的圖~1(透過示範性掃描電子顯微圖描述),該等顯微圖 顯示了—在連續的應力條件下的—空穴之退化及形成; 第3圖顯不了被量測的電阻跡線,其等藉由執行本發明 10之方法的一實施例被確定; 第4圖顯不了用以證明本發明之電致遷移測試方法 基於的原理之一圖式; 第5圖顯*了用於確定_操作溫度之—活化能量心、— 電流密度指數《以及一失效時間值的電致遷移測試與 15 方法之一流程圖;以及 第6圖顯示了用於電致遷移測試與評估的一系統之— 簡化方塊圖。 【貧施方式;j 較佳實施例之詳細說明 '〇 帛1圖顯示了自―特^晶圓批取得的-些標稱相同的 樣本在示範性應力條件下,一互連結構之一電阻隨著時間 之演變的圖式; 電阻變化以0與30%之間的相對單位被描%在y轴上。 在X軸上時間以秒為單位被描繪。 20 200907367 對於電阻測量(在第1圖中被顯示),該等樣本都受到由 該互連結構内的一 300°C之溫度以及一 1.5 MA/cm2之電流 密度所形成的應力條件。第1圖之圖式中的每個電阻跡線對 應一樣本。 5 在第1圖中可清楚地看到,不同的樣本呈現不同的失效 時間(TTF)值。該TTF值指測量之開始至到達一步進電阻增 加的時間間隔。一些樣本呈現低於10000秒的一TTF值。此 組之示範性電阻跡線以參考標號A及B標記。在第1圖中研 究的許多樣本呈現在20000與60000秒之間的一TTF。該等跡 10 線在第1圖中以字母D至L標記。該組樣本中被觀察的最長 TTF約為95000秒(對應超過26小時),如對於電阻跡線!^所觀 察到的。 不同樣本之間的TTF之變化被歸於該等互連結構内的 電致遷移參數以及空穴形狀之一自然分佈。 15 為了精確地評估T T F分佈之形狀,許多樣本必須被評估 以獲得一可靠的平均TTF值。此外,不同的樣本必須受到不 同的電流強度及不同的溫度。然而,依據習知技術自失效_ 加速應力條件之壽命外堆出產品之操作條件之壽命面臨幾 個限制。 2〇 f先’―電路内可能呈現對電致遷移之-風險的金屬 線之數目有數百個。因此,需要測試許多樣本以獲得該TTF 之累積分佈之一良好匹配以及外推出咖喊品失效。當(例 如)失效之累積分佈是多模式分佈時,這特別難以達成。在 此情況下’該等電致遷移參狀及祕須對於每個失效模式 21 200907367 分別決定。 第二,該等電致遷移參數瓦及《之決定的精確度是在測 試程序期間涵蓋的應力溫度及電流密度之範圍的一函數。 為了避免失效模式的變化,最大的應力溫度及電流密度一 5 般分別被限制到325攝氏度(C)及3 MA/cm2。接著需要以與 220°C —樣低的溫度執行測試以正確地決定溫度加速。然 而,以低溫度測試花費非常長的時間。 在此等條件下,最慢的測試一般持續500小時。因此, 改良互連之一製造流程之學習週期時間主要由測試所需的 10 時間限制,在評估其可靠性效能之前,每個流程變化需要 幾星期的封裝及測試。 此外,需注意到的是,決定對應一累積分佈内的不同 失效模式的電致遷移參數瓦及《之決定需要大量的樣本被 測試。 15 為了依據習知技術獲得電致遷移參數,該MTF必須自 如第1圖中所示的電阻跡線決定。失效時間TTF對應達到步 進電阻增加所需的時間間隔’如弟1圖中的表不樣本L之失 效時間的虛線所指出的。為了獲得該等電致遷移參 數五〇及《,布萊克方程式必須被使用。 20 在下文中,可選擇的電致遷移測試方法之有利的實施 例將被描述。關於此方面,該描述首先回到該電致遷移測 試方法之背景。 第2a)圖是顯示了由如插入第2b)、2c)及2d)圖的示範性 掃描-電子顯微圖描述的一互連結構之單一樣本之電阻之 22 200907367 - 演變的示意圖,其等顯示了在連續的應力條件下的一空穴 之退化及形成。 第2a)之圖式以及第2b)至2d)圖之顯微圖用以將在一應 力條件下隨者時間的電阻演變與一互連結構内的一空穴之 5开》成及演變相關。該互連結構由第2b)至2d)圖内的互連結構 之示範性顯微圖表示。注意到第2 b)至2 d)圖中使用的顯微圖 ' 取自不同的樣本’具有幾何形狀稍微不同的層結構。該等 結構之共同特徵參照第2c)圖之顯微圖被最佳地描述,其顯 不了具有—金屬層202的一互連結構,該金屬層2〇2在一導 電擴散障壁層206上具有一不規則形狀的一空穴2〇4,該導 電擴散障壁層206可(例如)是如最近的互連處理技術中使用 的一TaN/Ta障壁層。相同的參考符號被用於第2幻圖中的金 屬層2〇2、空穴2〇4及導電擴散障壁層2〇6。 15 在應力條件下的一測試樣本(不是第2b)至2d)圖中使用 %樣本)之典㈣電阻演變由第2a)圖中的-電阻跡線p顯 T °料備之期間可被分為兩個時間間隔,該兩時間間隔 、起產生該樣本或待測裂置⑽项之一測試時間間隔。在 、第一時間間隔T1期間’電阻跡線保持在原始的電阻值附 2〇处。這與不影響整個樣本電阻的一小的空穴相關。在該第 1間間隔結束時’大約45〇〇〇秒之後的接近15%的一步 电電阻增加被觀察到,該步進電阻增加發生在小於5_秒 7。該步進電阻增加與該互連結構_ —空穴之—初始形 戍相關,如第2b圖中所示。 在空穴形成開始之後,該電阻跡線在一第二時間間隔 23 200907367 T2期間表現一漸進增加。在此第二時間間隔期間,該空穴 已形成且生長。在步進電阻增加之後的電阻增加是漸進的 且對應一個單一空穴之一維(1D)生長,導電性可能穿透未 覆蓋的TaN/Ta障壁層,其與金屬層形成一平行連接。 5 對應單一空穴之一維生長的電阻變化△ A可被計算如 下: 在此方程式中,是障壁層(作為以上提到的一形式的 第二層)之材料之電阻係數,/v是穿過該互連結構的主電流 10 方向的空穴之長度,是障壁層之層厚度,W是金屬層之一 橫向寬度(如在與穿過該互連結構内的一主電流方向垂直 的一方向内所量測的),以及A是金屬層之厚度(如與該積體 電路裝置之一主表面垂直的一方向内所量測的)。 在該步進電阻增加之後的任何時間的電阻變化^明確 15 地與佔據整個溝橫截面(即未覆蓋該障壁層)的一空穴之長 度相關。此外,當空穴在一應力條件下生長時,電阻也與 該空穴之長度相關。因此,可能按照空穴長度/v表示△/?。 發明人量測以不同溫度測試的一系列樣本之空穴長度 以及該互連結構之電阻已知。接著障壁層電阻自未覆蓋的 20 障壁層長度計算出,即空穴長度。結果内=3 Ohmx微米對於 不同的溫度被決定。該互連結構内的障壁層之電阻證明在 與電致遷移測試相關的溫度範圍内不是溫度相依的。 因此基於已知的障壁特性,在不同的應力條件下的第 24 200907367 一層(在此例中是金屬層)之缺乏長度/v引起不同的可量測 的電阻增加率,這可自在電致遷移測試期間記錄的一電阻 跡線之個別斜率決定。 對於由溫度τ及電流密度j定義的一給定的應力條件, 5 缺乏長度取決於應力條件,如下: (6) (〇 =々.哪(—^
10
其中t表示時間及k表示玻爾茲曼常數。缺乏長度之時 間相依性以一時間-常數因數A表示。 對於該方法之一實驗證明,可決定缺乏速率(即,電阻 、憂化率)疋否與應力歷史相依,即是否與先前的應力時間間 隔之電流密度及溫度相依。然而,這不是此情況。 、权的樣本所獲得之活化能量之值與電 流密度指數之值之間的比較(藉由依據習知技術直接評估 所里卿TTF值或者II由本發明之方法)在料度 生相等的結果。 座 其等藉由執行本發明 第3圖顯不了被量剛的電阻跡線, 之方法的一實施例被確定。 在第3圖之圖式中, 為單位的時間之函數。 位。 以歐姆為單位的電阻被描緣為以秒 —刻度及時_度都具有線性單
…丨、鬥的電阻跡線P、〇 V 該等跡線p、Q及Y自四個Q、Y及Z。 之目的―也㈣應個別電阻:二:: 25 20 200907367 寫子母P、Q、Y及Z作為參考。所有4個樣本首先受到一第 一應力條件,如個別待測裝置之該等裝置之互連結構的一 第電流始、度及该互連結構之一第一溫度(其等於35〇。〇所 定義的。 5 該4個樣本p、Q、^及2在不同的時間點上呈現個別的 步進電阻增加,該等時間點藉由插入該等標記^及μ 被標記。接著,該等第-應力條件被維持一個別的第二時 間間隔,該第二時間間隔自個別時間tpi、〜及^延長至時 間h,該時間&被標示在第3圖之圖式的時間軸上。使用在 1〇此等時間點的第-應力條件包含T=35(rc的待測試設備之 互連結構的一溫度。 在對樣本P、Q、Y及Z的每個檢測到在步進電阻增加之 後的電阻變化超過-預定相對臨界變化量之後,溫度在時 間碰改變到WC以施加一第二應力條件。從此處起在 15 20 此第二應力條件下的電阻被監測,直到時临(溫度被進一 步降低到2赃)的個別點施加_第三應力條件。因此,由 某-電流密度及T=25()t之溫度定義的第三應力條件之應 力時間間隔办—t2。接著’該電阻在第三應力條件下被進 一步監測,直到到達—時間^。 攸第3圖之Η式可清楚地相,該等電阻跡線之斜率取 決於ί個別應力時間間隔期間施加的溫度…般而言,溫 度越ν電阻料之斜率越高。對於電流密度保持一類似 的關係。在第3圖中也可看見,當改變應力條件時,該等電 阻跡線在溫度減少時經歷—逐步減少。這可自如鋼此類的 26 200907367 . 金屬之電阻之已知的溫度相依性預料到。 第4圖是用以證明本發明之電致遷移測試所依據的概 念之圖式。第4圖之圖式描繪了以一 Ι/kT之一函數的一電阻 跡線之斜率的自然對數。兩個軸都是線性的。因此該圖表 5 表示一阿瑞尼斯圖。從在測試期間施加的三個不同的溫度 值,三個不同的斜率被確定以描繪該圖表。如清楚地所見, ; 該等被確定的斜率由一直線連接,具有第4圖之阿瑞尼斯圖 中的一負斜率。該阿瑞尼斯圖中的直線Z之斜率對應依據方 f 程式(2)的活化能量。在本例子中,線性匹配Z之斜率 10 是-0.8537。附加常數是10.727。該線性匹配之可靠性由 0.9979之可確定性的一係數r2表示。 第5圖是用於確定一操作溫度之一活化能量&、一電流 密度指數《以及一失效時間值的方法之一流程圖。 該方法以一步驟500開始。接著,在步驟502内,一待 15 測裝置受到一應力條件。該應力條件由該待測裝置之一互 連結構内的一第一電流密度、由該互連結構之一第一溫度 I 以及由一第一應力時間間隔定義。該第一應力時間間隔延 伸至一時間間隔上,該時間間隔被要求施加該第一電流密 度及該第一溫度以強迫該互連結構之一電致遷移引起的步 20 進電阻增加。一步進電阻增加之檢測可基於一準則,依據 該準則,電阻步進在增加之前必須至少等於10%的電阻 值。其他準則也是可能的。該準則也可基於在該步進增加 之前與之後的值之間的一絕對電阻差值。該準則也可基於 在一預定浮動時間視窗上量測的電阻跡線之一斜率。 27 200907367 在一步驟504内,該流程等待直到步進電阻增加發生。 在此步驟期間,電阻—般被監測以能夠觀察該步進電阻增 。亥準則也可基於在該步進增加之前的值與該步進增加 支的值之間的一絕對電阻差值。該準則也可基於在一預 5疋'参動時間視窗上量測的電阻跡線之一斜率。 在已檢測到步進電阻增加之後’該方法以設定與該第 〜力條件不同的溫度及/或電流密度的一第二應力條件 繼續(步驟506)。被設定的該等應力條件被維持—應力時間 間隔。在此時間間隔期間,電阻跡線被連續地監測(步驟 1 。)可檢查在此應力時間間隔内的電阻增加是否超過 10/。(步驟510)。若已超過1〇%的電阻之相對增加之臨界 值則該方法繼續檢查在步進電阻增加之後是否三個不同 的應力條件已被施加(步驟犯)。若不是此情形,在將不同 應力條件的—索引值增加1之後,該結分支回到步驟 15 驟514)°接著’該等步驟5G8至512被重複,直到在該 步進電阻增加之後三個不同的應力條件已被施加。注意 廣則上更多的應力條件可被使用。然而,因為三個不 同的電阻增加速率對於一獨特的解決方法是需要的所以 的應力條件並不是一要求。此外,在步驟5動選擇的 20 10=之相對電阻增加臨界值只是一合適的示範性數值。一 較门的相對電阻增加將導致一較長的測量且能夠在之後的 步驟m精確地決定電阻增加速率。然而,若所需的精 確度較低,則也可能使用比步驟51〇的1〇%更小的臨界電阻 增加。 較小的臨界電阻增加具有允許使用較短的應力時 28 200907367 間間隔之優點。 在所設定數目的應力條件已被施加給待測裝置之後, 不同的電阻增加速率自所有應力條件(g卩,所有不同的應力 時間間隔)之被記錄的電阻跡線決定。在步進電阻增加之後 5 施加不同的應力條件期間,該等電阻增加率對應被記錄的 電阻跡線之斜率。 在一阿瑞尼斯圖(描繪了以1/ΑΓ之函數的電阻變化率之 自然對數)中,斜率是負的且具有數量瓦(即,活化能量之 值)。 10 該互連結構及底層的導電層(在一銅互連結構之情況 下,一般是一擴散障壁層)之幾何參數容易自該互連結構及 該導電層的佈局參數知道或導出。 以上方法可以表格形式總結如下: 步驟500 開始 15 步驟502 使互連結構受到應力條件,導致該互連結構 之電致遷移引起的步進電阻增加 步驟5 〇 4 等待直到步進電阻增加發生 步驟506 設定第I號應力時間間隔之溫度及/或電流 密度 20 步驟508 在應力時間間隔期間測量該互連結構之電阻 步驟510 在應力時間間隔内的電阻增加210 %嗎? 步驟512 i = 3嗎? 步驟 514 i: = i+l 步驟516 確定所有應力時間間隔之電阻增加率 29 200907367
步驟518確定活化能量 步驟520確定η及A 步驟522確定操作溫度之失效時間 步驟524 結束 5 10 15 第6圖』不了用於電致遷移測試與評估的一系統嶋之 一簡化方塊圖1於電致遷移之系統_具有-些電致遷移 測試裝置,其中兩個裝置被標巧參考符獅2及刚。即 使只有兩個用於電致遷移測試的裝置在第6圖中被顯示,可 能具有更多數目的裝置,取決於需被職的樣本之數目。 該系統是模組的且可調整的,且可被擴充更多的用於電致 遷移測試之個批置,如在參考標驗2及604下所顯示的。 此外’該系統具有—以參考標號6〇6標示的電致遷移評 估之裝置。該系統_使用—共同記憶體608,該共同記憶 體608可被分配給個別電致遷移職裝置中的任何或者該 電致遷移評估裝置_。其可以是—個別的設備,例如以一X 記憶體伺服器之形式。 —兩待測農置61〇及612在第6圖中被示意性地表示,如被 固定,個别電致遷移測試裝置内。以下描述著重於電致遷 移測式裝置6〇2之結構。因為測試裝置術及刚都是相同的 、’α構所:<相同的參考標號在第6圖中被用於相同的功能單 元0 寺 裝置612被顯示示意性地連接到一電流應力單 " ^電’敬應力單元6丨6用以施加一預定電流給該待測 裝置612依據儲存在該記憶體6〇8内且被一應力控制單元 30 200907367 ( 10 15 20 618執行的m㊉程式。該應力控制單元⑽呈有存取 需被施加給該待測裝置的不同應力條件之應力參數的權 限。-溫度應力單元62 0被組配以施加熱能量給該待測裝置 叫如-箭頭622所指示的)以依據自該應力控制單元6⑻妾 收的指令設定且維持該待測裝置612之互連結構之一溫 度。-監測單元626具有與該互連結構連接且被配置且^ 3量表示該待測裝置612之電阻的—數量的電阻感測器 4。該第-量之被量測的值被該監測單元伽以及一步進 檢測器單元628接收。所量測的資料自該監測單元被輸出給 5亥C憶體608且被儲存在該記憶體6〇8内。 在該電致遷移測試裝置602之操作期間,該應力控制單 二產生且輸出控制信號以使該待縣置612之互連結構受 ^第-應力條件以強迫該互連結構之—電致遷移引起的 y電阻增加。該步進檢測器單元檢測步進電阻增加,因 ^觸發-測試程式之啟動,在此期間該互連結構受到至少 個預疋的各別應力條件,如該應力控制單元6職於儲存 =亥記《_⑽參録所㈣的。該等應力條件彼此具 =同的電流密度及/或溫度之值。職力㈣單元使用所 _的電《料決W個別應力條件的應力時間間 ^例如’該應力時間間隔可依據在轉換到-不同的應力 之Γ要—相對電阻增加某—數量的—準職選擇。 %致遷移魏之精確度可被控制。 有次21Γ °亥電致遷移測試之後’該記憶體6 〇8内收集的所 貝;)。平估。電阻斜率被決定。自對於不同應力條件被 31 200907367 確定的電阻斜率,活化能量、電流密度指數《以及一加速因 數由該評估單元606決定。 本發明允許以比已知的電致遷移測試方法短得多的時 間執行一電致遷移測試,而沒有損失資訊或精確度。因此 5 可能加速互連製造流程之最佳化,因此導體電致遷移動力 學與一所需的產品壽命相容。這允許減少電致遷移測試之 時間及成本,從而以一較低的整體成本製造積體電路裝置。 雖然本發明已在該等圖式及以上描述中被詳細說明且 描述,但是此說明及描述被認為是說明性或示範性的且沒 10 有限制;本發明不限於被揭露的實施例。 所揭露的實施例之其他變化可被實踐所主張的發明的 該項技藝内具有通常知識者自探究該等圖式、揭露及附加 的申請專利範圍中理解且實施。 在申請專利範圍中,詞語“包含”並不排除其他元件或 15 步驟,以及不定冠詞“一”並不排除多個。一單元可實現在 該等申請專利範圍内闡述的幾個項目之功能。一些措施在 相互不同的申請專利範圍依附項中被闡述的事實並不表示 該等措施之組合無法有利地被使用。 【圖式簡單說明3 20 第1圖顯示了描述在一特定晶圓批之許多樣本之示範 性應力條件下電阻隨著時間之演變的一圖式; 第2圖顯示了描述一互連結構之單一樣本之電阻之演 變的一圖式(透過示範性掃描電子顯微圖描述),該等顯微圖 顯示了在連續的應力條件下的一空穴之退化及形成; 32 200907367 第3圖顯示了被量測的電阻跡線,其等藉由執行本發明 之方法的一實施例被確定; 第4圖顯示了用以證明本發明之電致遷移測試方法所 基於的原理之一圖式; 5 第5圖顯示了用於確定一操作溫度之一活化能量瓦、一 電流密度指數《以及一失效時間值的電致遷移測試與評估 方法之一流程圖;以及 第6圖顯示了用於電致遷移測試與評估的一系統之一 簡化方塊圖。 10 【主要元件符號說明】 202...金屬層 610...待測裝置 204...空穴 612...待測裝置 206...障壁層 616...電流應力單元 500〜524...步驟 618...應力控制單元 600...系統 620...溫度應力單元 602...電致遷移測試裝置 622...箭頭 604...電致遷移測試裝置 624...電阻感測器 606...電致遷移評估裝置 626…監測單元 608...共同記憶體 628…步進檢測器單元 33

Claims (1)

  1. 200907367 十、申請專利範圍: 種用於具有一互連結構的 試方法,包含以下步驟: 一待測裝置之電致遷移測 5 -對於-第-應力時間_,使該互連結構受到一 第—應力條件互連輯之—步進電阻增加由 於該第-層⑽電致遷料發生,該第—應力條件包含 该互連結構㈣H流密度以及該互連結構之一 第一溫度;以及 _對於該步進電阻增加發生之後的至少三個_ 應力時Μ隔,使該錢結構受到至少三_別預定應 讀件且同時測量表示該互連結構之_電阻的一㈣ 該至少三健職Μ力斜在該互連結構的電流 进度之值或者該互連結構之溫度的值彼此不同。 2·如申請專利範圍第1項所述之方法,其中 5 _在該步料阻增輕生之後㈣互連結構受到 至少三個應力條件包含町步驟:使其受到至少三個不 同的溫度值。 3_如申請專利範圍第丨項所述之方法,其中 -在該步進電阻增加發生之後使該互連結構受到 D i少三健力條件包切下步^對於至少兩應力條 件’改變該電流密度以及維持—固定溫度值。 4_如申請專利第丨項所述之方法,其進—步包含以下 步驟: -對於多數個待測裝置並行地執行該方法。 34 200907367 其進一步包含以下 5.如申請專利範圍第4項所述之方法, 步驟: =等待測裝置之個別失效時間值一 二力時間間隔之—開始至發生該互連結構之電 起的步進電阻增加的個別時間間隔。 6·=請專利範圍第4或5項所述之方法,其 下步驟·· 乂匕3以 對不同的電致遷移測試裝置並行地執行該方法. 10 15 8. 20 本獲得1 =不同的電致遷移測試裝置提供自該等樣 7 的被量測的測試量值給-個單-評估級。 申請專利範圍第I項所述之方法,其中 _該第一應力條件之第一溫度 :發生之後的該等應力—溫度:= -該第—應力條件之第一電流密度值比該步進電 度且:發生之後的該等應力條件内使用的任何電流密 如申明專利$ϋ圍第i項所述之方法,其包含以下步驟. _檢測出該測試量在一時間視窗内呈現比一臨界 相對變化局的—相對變化’該時間視窗自—個別目前時 間點延伸回一預定時間間隔;以及 -停止該電致遷移測試或改變到下一應力條件以 繼_電致遷胸m,取決於1先設定數目的應力條 件是否已達到。 35 200907367 用於电致遷移坪估具有一互連結構的一待測裝置 之方法,包含以下步驟: /提供藉由執行如中請專利範圍第1項所述之-電 致遷移測6式方法獲得的表示該互連結構之一電阻的一 測试量之測量資料; /提供表示被用於執行如中請專利第!項所述 〆電致遷移κ方法的被施加的應力條件及個別應 力時間間隔的資料; 在違步進f阻增加發生之後的該至少三個個別 應力時間間隔期間施加的該至少三個個別應力條件 確定4待測裝置之該互連結構之電阻的個別變化 率。 10·如申請專利範圍第9項所述之方法,其進一步包含以下 步驟: -自該測試量之該等變化率4定電致遷移引起的 導體材料擴散之-活化能量為該測試溫度之一函數或 該電流密度之一函數。 11‘如申請專利範圍第10項所述之方法,其進一步包含以下 步驟: -對該待測裝置確定或提供表示以下的資料: _以―導電第—層及—相鄰的導電第二層之形式 的-並聯電阻内的一第二層之材料的—電阻係.; -該第二層之一層厚度G ; -該第-層之-橫向寬度州,如以與穿過該互連結 36 200907367 構的一主電流方向垂直的一方向内所量測的;以及 -a亥第一層之一層厚度/j,如以與該積體電路裝置 之一主表面垂直的一方向内所量測的; -其令S亥確定電致遷移引起的導體材料擴散之該 活化能量的步驟包含基於以下關係式自對於該步進電 阻增加之後的至少個別三個不同的應力條件所決定的 變化率計算活化能量: Xn^ = ^Pb + ^^j-H^2-tb + 2.h.tb)-\n^+^ kT , 兵Τ i疋一個別應力時間間隔&内的一電阻變化 率J是一常數,y是該互連結構内的電流密度,五α是活 化能量’岐玻爾兹曼常數以及茂該互連結構之溫度。 12.如申請專利範圍第9項所述之方法,其進一步包含以下 步驟: -提供表不藉由執行如申請專利範圍第3及5項所 述之一電致遷移測試方法所獲得的該互連結構之一電 阻的一測试量之測量資料; -自該等待測襞置之量測的失效時間值確定一平 均失效時間; -依據布萊克方程自測試量之該等變化率確定一 電流密度指數《為該電流密度以及該固定溫度值之被確 定的活化能量之一函數。 13·-種用於電致遷移測試一待測裝置之裝置,該裝置被組 37 200907367 配以: -對於-第-應力時間間隔,使該互連結構受到一 第-應力條件以強迫該互連結構之一電致遷移引起的 5 步進電阻增加,該第—應力條件由該互連結構内的—第 —電流密度以及該互連結構之一第一溫度定義;以及 -對於該步進電阻增加發生之後的至少三個個別 應力時間_,使魅連結構受到至少 力條件,該至少三個個別預定應力條件在其等電 = 之值或者溫度之值彼此不同。 1〇 14.如申請專利範圍第13項所述之裝置,其包含: --步進檢測ϋ單元,其被組配以檢測對應一步進 電阻增加的該第-量之一變化且在其輸出端提供表示 该步進電阻增加之發生的一觸發信號;以及 ]5 —應力控鮮元’其具有與該步進檢測ϋ單元連 接的-輸入端且其被組配以在已接收到該觸發传號之 後在其輸出端產生且提供對於在該步進電阻增加發生 之後的該等個職力時„隔,用於設定或料該等個 別預定電流及設定或維持該等個別預定溫度的個別库 力控制信號。 〜 15·如中請專利範圍第14項所述之裝置,其進—步包七 Μ則單元其被組配以測量表示該互連結構之 一電阻的一測試量; 、-其t該應力控制單元與該監測單元連接且被組 配以檢測自一個別應力時間間隔之開始該測試量是否 38 200907367 已改變-預定相對臨界變化量以及在檢咖該步進電 阻預定相對臨界變化量已_或超過之後提供個別應 力控制信號以從—應力條件轉換到另-應力條件。 16. —種用於電致遷移評估一 配以: 5 待測裝置之裝置’該裝置被組 -接收藉由執行如申請專利範圍第〗項所述之一電 致遷移測試方法所獲得的表示該互連結構之一電阻的 一測試量之測量資料; -接收表示被用於執行如巾請專利範圍第1項所述 之及電致遷移測試方法的被施加的應力條件及個別應 力時間間隔的資料;以及 -在該步進電阻增加發生之後的該至少三個個別 應力時間間隔期間施加的該至少三個個別應力條件 下,確定該待測裝置之該互連結構之電阻的個別 15 率。 17·-種電腦程式產品,搞載以—電腦可讀媒體實施的一電 腦程式以當在—電腦上被實施時勒於執行如申請專 利範圍第1項所述之一電致遷移測試方法。 18_ -種電腦程式產品,攜載以—電腦可讀媒體實施的一電 2〇 齡式,當在一電腦上被實施時適用於執行如申請專利 範圍第9項所述之一電致遷移評估方法。 39
TW097111692A 2007-04-02 2008-03-31 Method to determine electromigration parameters from tests on single device TW200907367A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP07290395A EP1978371A1 (en) 2007-04-02 2007-04-02 Electromigration testing and evaluation apparatus and methods

Publications (1)

Publication Number Publication Date
TW200907367A true TW200907367A (en) 2009-02-16

Family

ID=38521191

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097111692A TW200907367A (en) 2007-04-02 2008-03-31 Method to determine electromigration parameters from tests on single device

Country Status (5)

Country Link
US (1) US8237458B2 (zh)
EP (2) EP1978371A1 (zh)
AT (1) ATE511100T1 (zh)
TW (1) TW200907367A (zh)
WO (1) WO2008120151A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9851397B2 (en) 2015-03-02 2017-12-26 Globalfoundries Inc. Electromigration testing of interconnect analogues having bottom-connected sensory pins

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006049791A1 (de) * 2006-10-21 2008-04-30 X-Fab Semiconductor Foundries Ag Teststruktur für hochbeschleunigte Elektromigrationstests für dicke Metallisierungssysteme von Festkörperschaltkreisen
US20110285401A1 (en) * 2010-05-21 2011-11-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for Determining the Lifetime of Interconnects
US8917104B2 (en) 2011-08-31 2014-12-23 International Business Machines Corporation Analyzing EM performance during IC manufacturing
FR2980584B1 (fr) 2011-09-23 2013-10-25 Commissariat Energie Atomique Procede d'estimation de la longueur de diffusion d'especes metalliques au sein d'une structure integree tridimensionnelle, et structure integree tridimensionnelle correspondante
US8890556B2 (en) * 2011-10-26 2014-11-18 International Business Machines Corporation Real-time on-chip EM performance monitoring
US8656325B2 (en) 2012-01-12 2014-02-18 International Business Machines Corporation Integrated circuit design method and system
US10732216B2 (en) 2012-10-30 2020-08-04 Fifth Electronics Research Institute Of Ministry Of Industry And Information Technology Method and device of remaining life prediction for electromigration failure
CN102955121B (zh) * 2012-10-30 2014-11-19 工业和信息化部电子第五研究所 一种电迁移失效的剩余寿命预测方法和装置
RU2573176C2 (ru) * 2014-02-06 2016-01-20 Открытое акционерное общество "Ангстрем-Т" Способ оценки надежности металлической разводки интегральных схем
US9506977B2 (en) 2014-03-04 2016-11-29 International Business Machines Corporation Application of stress conditions for homogenization of stress samples in semiconductor product acceleration studies
RU2567016C1 (ru) * 2014-06-19 2015-10-27 Открытое акционерное общество "Ангстрем-Т" Способ оценки электромиграционных параметров металлических проводников
US9952272B2 (en) 2014-12-10 2018-04-24 Arizona Board Of Regents On Behalf Of Arizona State University Fixture for in situ electromigration testing during X-ray microtomography
US10043720B2 (en) 2015-12-02 2018-08-07 Arizona Board Of Regents Systems and methods for interconnect simulation and characterization
US9472477B1 (en) 2015-12-17 2016-10-18 International Business Machines Corporation Electromigration test structure for Cu barrier integrity and blech effect evaluations
US10365322B2 (en) * 2016-04-19 2019-07-30 Analog Devices Global Wear-out monitor device
CN107607214B (zh) * 2017-09-13 2019-12-24 上海华力微电子有限公司 一种温度的测量方法及电迁移的测试方法
CN109470377B (zh) * 2018-11-12 2020-09-25 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 多层阻变存储器的温度分布测试方法
CN111007387A (zh) * 2019-12-07 2020-04-14 苏州容启传感器科技有限公司 一种测试芯片及集成方法
DE102020204733A1 (de) * 2020-04-15 2021-10-21 Robert Bosch Gesellschaft mit beschränkter Haftung Testvorrichtung, Steuergerätesystem und Verfahren zum Testen
CN112595954B (zh) * 2020-11-25 2024-07-16 西安太乙电子有限公司 一种用于塑封电路的贮存寿命的评估方法
CN115877157A (zh) * 2021-09-28 2023-03-31 中芯国际集成电路制造(北京)有限公司 一种电迁移测试的方法
CN116298603B (zh) * 2023-02-02 2024-03-26 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 电迁移测试参数获取方法、系统、计算机设备和存储介质
CN118536632B (zh) * 2024-02-07 2024-12-13 哈尔滨工业大学 一种电动公交充电站选址和定容的优化方法
CN119442994B (zh) * 2025-01-10 2025-05-02 珠海电科星拓科技有限公司 电迁移评估方法、装置及电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497076A (en) * 1993-10-25 1996-03-05 Lsi Logic Corporation Determination of failure criteria based upon grain boundary electromigration in metal alloy films
TWI221908B (en) * 2002-06-25 2004-10-11 Infineon Technologies Ag Electromigration test apparatus and an electromigration test method
US6867056B1 (en) * 2002-10-30 2005-03-15 Advanced Micro Devices, Inc. System and method for current-enhanced stress-migration testing of interconnect

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9851397B2 (en) 2015-03-02 2017-12-26 Globalfoundries Inc. Electromigration testing of interconnect analogues having bottom-connected sensory pins
TWI615623B (zh) * 2015-03-02 2018-02-21 格羅方德半導體公司 具有底部連接之感測探針的互連類似物之電致遷移測試

Also Published As

Publication number Publication date
EP2135102A1 (en) 2009-12-23
EP1978371A1 (en) 2008-10-08
US8237458B2 (en) 2012-08-07
ATE511100T1 (de) 2011-06-15
US20100127719A1 (en) 2010-05-27
WO2008120151A1 (en) 2008-10-09
EP2135102B1 (en) 2011-05-25

Similar Documents

Publication Publication Date Title
WO2008120151A1 (en) Electromigration testing and evaluation apparatus and methods
US5497076A (en) Determination of failure criteria based upon grain boundary electromigration in metal alloy films
CN110192114B (zh) 用于建立具体电极位置的方法及系统
KR102356201B1 (ko) 자기 터널 접합 소자의 열안정성 지수의 측정 방법 및 측정 시스템, 반도체 집적회로, 및 반도체 집적회로의 생산관리 방법
CN108573890B (zh) 一种铜金属互连电迁移测试结构及其测试方法
CN116166511B (zh) 电连接器工作寿命的评估方法、装置、设备和存储介质
CN112926259B (zh) 一种基于rbf神经网络模型预测半导体器件结温的方法
CN107704663A (zh) 一种半导体器件温度循环应力加速模型优选方法
CN108447797A (zh) 金属电迁移测试结构及使用该结构的金属电迁移测试方法
CN115579352A (zh) 电迁移寿命时间测试方法、测试组件、计算机设备、介质
Nair et al. Variation-aware physics-based electromigration modeling and experimental calibration for VLSI interconnects
Bissuel et al. Application of stochastic deconvolution methods to improve the identification of complex BCI multi-port thermal RC networks
CN116682485A (zh) 磁存储器电迁移失效及寿命预测方法、装置及电子设备
CN108181571B (zh) 一种电迁移加速测试方法
Pedreira et al. De-coupling thermo-migration from electromigration using a dedicated test structure
EP1771743B1 (en) Method for determining time to failure of submicron metal interconnects
CN110782936B (zh) 一种对相变存储器单元相变能力的快速检测方法
Hall et al. An evaluation of accelerated failure time models of stress-migration and stress-induced voiding failures under vias
RU2567016C1 (ru) Способ оценки электромиграционных параметров металлических проводников
JP7171491B2 (ja) 内部短絡状態量の計測装置及び計測方法
Sukharev et al. Theoretical predictions of EM-induced degradation in test-structures and on-chip power grids with analytical and numerical analysis
He et al. Modeling the resistance variation of heterogeneous integrated interconnect structures under electrical stress
CN116400152B (zh) 器件的可靠性确定方法、装置、计算机设备和存储介质
Yu et al. Lifetime Prediction and Stability Analysis of TMR Chips Based on a Modified Arrhenius-Eyring Model
CN116991646B (zh) 磁存储器寿命预测方法、装置、电子设备及存储介质