TW200921908A - Programmable resistive memory with diode structure - Google Patents

Programmable resistive memory with diode structure Download PDF

Info

Publication number
TW200921908A
TW200921908A TW096141257A TW96141257A TW200921908A TW 200921908 A TW200921908 A TW 200921908A TW 096141257 A TW096141257 A TW 096141257A TW 96141257 A TW96141257 A TW 96141257A TW 200921908 A TW200921908 A TW 200921908A
Authority
TW
Taiwan
Prior art keywords
terminal
layer
diode
programmable
terminals
Prior art date
Application number
TW096141257A
Other languages
English (en)
Other versions
TWI385796B (zh
Inventor
Hsiang-Lan Lung
Chung Hon Lam
Matthew J Breitwisch
Original Assignee
Macronix Int Co Ltd
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd, Ibm filed Critical Macronix Int Co Ltd
Publication of TW200921908A publication Critical patent/TW200921908A/zh
Application granted granted Critical
Publication of TWI385796B publication Critical patent/TWI385796B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/06—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

200921908 九、發明說明： 【發明所屬之技術領域】 本發明係有關於非揮發記憶體積體電路，特別是關於 可程式化電阻非揮發記憶體，例如以相變化記憶體。 5 【先前技術】 非揮發記憶體並不需要持續地供應電源就可以儲存資 料。可程式電阻記憶體，例如相變化記憶體即為非揮發記 4 憶體之一例。一高電流重置電脈衝溶化且快速冷卻此可程 10 式電阻元件至一非晶態，提高此可程式電阻元件電阻值。 一低電流設置電脈衝將此可程式電阻元件結晶化至一結晶 態，降低此可程式電阻元件電阻值。 雖然重置電脈衝需要高電流，但是可程式電阻隨機存 取記憶胞的結構是一限制通過此記憶胞的可程式電阻元件 15 電流之因素。此可程式電阻元件兩端接點的實際位置，需 要高電流重置電脈衝在相對小的實體接點面積流經此可程 式電阻元件的一端點。因此，最好是可以使高電流重置電 C ^ 脈衝可以通過一相對大的實體面積以流至此可程式電阻隨 機存取記憶胞。 20 【發明内容】 本發明目的之一為提供一種積體電路，其具有一非揮 發記憶胞陣列，因此二極體結構形成於鄰近此非揮發記憶 胞的可程式電阻元件。此電路包括了行導線、列導線、一 25 非導電層分隔該行導線與二極體結構、及可程式電阻元件。 此些行導線與列導線與該些非揮發記憶胞電性耦接。 其通常是位元線及字元線。 200921908 心Ϊ某:些^施例中’此行導線通常係平行的安排，列導 行此行導線與列導線各自定義出-㈣ -極構連接可程式電阻元件與該行導線。每-一極體、，、。構包3 —第一終端及一第二終端。 在某些實施例中，二極體結構的第—終 面Θ表面與至少—可程式電阻元件連接。&某 ^ ι〇 15 二t面Ϊ = ί構的Ϊ二終端與該第-終端之該外；面的 列導線的平i走向^供—二極體接面走向其與行導線與 夕ϋϊϊ:中’-極體結構的第二終端與該第-終端之該 元件端端實際分離該可程⑽ 志某些貫施例中，此可程式電阻元件每一且有一伽辟 ί ίίΪ7二極體結構的該第-終端之該内：ΐ連妾 及一底表面與至少-行導線電性耦接。円表面連接 表面ΐϊΐ實施例中，此可程式電阻元件每—具有-側壁 i，及一結構的該第-終端之該内表面所ί ί甘ΐί與至少一行導線電性耦接。 面其具；較側2=:為,:程式電阻元件每-具有-上表 可，阻的= 成於該極f結構，—自動對準石夕化物形 列導線心;;2!㈣二終端之上。在某些實施例中， 二極體結構的該成;例如具ί導電側壁子鄰近該 、’、<而。在不同的貫施例中，位元線及 25 ι〇 15 λ) 25 200921908 = = 電侧壁子，或是假如 ν、二貫知例中，此第一故姓 _ 了回應於施加在特定二極及：-終端安排為，為 電流紙至少 之-的正向偏壓，—驅動 定二極體結構、—可程式^且疋體結構之一耦接、特 S接及ΓΓ程式電阻:件與:特2以構 連接，及至少—列導線，其盘 ='、，。構之-電性 ί:ί=:能此二極體結構之^ 樣數量之二極體結構。此取樣 ^結構包含-取 變異至少約4奈米。此取的弟—終端具有一尺寸 尺寸變異至少約2奈米，顯示=具有-控制性的情況下，仍能對可程式電阻^ 製程的可 制性。更-般的說，在另一實施例中程的可控 ;電阻元件具有-尺寸變異小於此取樣以；量2可程 有的尺寸變異。-個二極體結構的範S = 端具 體結構在非揮發記憶胞陣列的不同端。里&擇包括二極 電路目處所描述的—種製造積體 在許多貫施例中’此第一終端於楚一 & 在j些實施例中’此第二終端由以下方；：之》=第 ，嵩的一層於該些行導線之上，藉由移除：开〔》二第 弟二終端層，形成孔洞於該氧化層及該第;;終亥 7 200921908 該第-終端及形成該可程式電阻元件至 夕邛知於该乳化層及該第二終端層之令 兀仵至 -步實施例於形成第一終端之前包含以下；驟洞二:2 :終端層之後，形成一氡化層於該第二終端層之上弟 i J第二終端層侧向移除更多的材料相較於自、化：由 層及該第二終端層之中的該孔洞二’ 會決定此可程式電阻元件的尺寸。 該第-終端的一層於第二終端層之上。在成 終端層孔洞之外的該第-終“二一 中，於行導線形成之後，形成-氧化層於該 保留元件孔終端層及氧化層’以 15 25 本杳明之其他實施例會在此處描述。 【實施方式】 以下將參照至記憶體製造方法的不同實施例來今明太 !1二如=式電阻隨機存取記憶體之以^
ς、士（ RAM)、尚 >刀子記憶體及相變化記憶體（pcRAM =成^可程式電阻元件具有一相較於此可 取讀體層間接點上半部截面積更小的截面。"通械存 制、本發明的詳細說明將搭配第1至15圖來描述 ^八有一極體結構的可程式電阻元件之例示製程流程 第1圖係此製程中之一截面圖，顯示形成位元線於氧 8 200921908 * 化層之上。在此之前，進行前段製程，以完成半導體製程 的早期步驟，例如進行到但是不包含第一金屬化步驟。如 此早期步驟包含形成電晶體電路、多重半導體層次以及這 些多重半導體層次間的層間接點。如包含鎢11和氮化鈦 5 12雙層的位元線形成於氧化層10之上。其它位元線的例 示材料為氮化鈦/铭銅/鈦/氮化鈦，氮化组/銅。此位元線係 平行的（延伸出入第1圖的方向），且共同定義出一平面走 向。此外，每一位元線亦各自定義出一線性走向。 第2圖係此製程中之一截面圖，顯示沈積η型矽層於 fl〇 氧化矽層之間，其中η型矽層係二極體結構中之一摻雜型 ' 態。氧化矽層20是被沈積的，且其是不導電的以將位元線 11和12與之後形成的η型矽層26和ρ型矽層39隔離。 之後，η型矽層26被沈積，再沈積一氧化矽層25。 第3圖係此製程中之一截面圖，顯示藉由移除較早沈 15 積之層次以形成介層孔，因此相變化記憶胞可以在字元線 形狀中的η型材料之介層孔中形成。利用微影製程定義孔 洞之後，這些孔洞被蝕刻（利用如反應離子蝕刻）穿過上氧 化矽層25及η型矽層26。濕蝕刻、乾蝕刻或是濕蝕刻和 乾蝕刻的組合可以是其他替代方法。此底氧化矽層28可以 id 作為在移除η型矽層26形成介層孔時之蝕刻停止層。剩餘 的上氧化矽層28及η型矽層27則構成分離的島狀物。 第4圖係此製程中之一截面圖，顯示進行侧削餘刻以 影響之後所沈積的Ρ型矽層。一側削可以由故意地凸懸此 η型矽層27,以在上氧化矽層28及η型矽層27中被建立。 25 剩餘的部份為η型石夕層29。 第5圖係此製程中之一截面圖，顯示ρ型石夕層被沈積， 其中Ρ型矽層係二極體結構中之另一摻雜型態。ρ型矽層 39被沈積填入於上氧化石夕層28及η型石夕層29的島狀物之 間的介層孔中。然而，此填充係不完全的，會在ρ型石夕層 200921908 39之中留下空的口袋。其中每一個介層孔之中有一個p型 矽層39之空的口袋。 第6圖係此製程中之一截面圖，顯示移除p型矽層以 形成P型材料侧壁子於之前生成的介層孔中。p型石夕側壁 5 子40於蝕刻之後仍會保留。p型矽侧壁子40具有一圓周 狀其之外表面與η型矽層29連接，定義出一接面區域，且 提供一二極體接面。此介於上氧化矽層28及η型矽層27 中之側削的目的為，其可以被ρ型矽側壁子40填入。在ρ 型矽侧壁子40之間的介層孔中的剩餘空洞區域可以被可 f-l〇 程式電阻元件填充，且其尺寸係由第4圖中所形成的側削 尺寸所決定。此侧削尺寸相較於第3圖中的介層孔尺寸而 言較易控制。因此，在一陣列中通過記憶胞之間的一取樣 數量之ρ型矽侧壁子40(係作為二極體第一端點）的尺寸變 異，是大於一陣列中記憶胞之間的一取樣數量之可程式電 15 阻元件的尺寸變異。 第7圖係此製程中之一截面圖，顯示在ρ型矽侧壁子 之間，形成空洞直到氧化矽層，此空洞之後將會被沈積可 程式電阻材料。此島狀物的上氧化矽層28被移除。此裸露 於ρ型矽側壁子之外的底氧化矽層20被移除，保留將來沈 d 積可程式電阻材料的空間。 第8圖係此製程中之一截面圖，顯示沈積可程式電阻 材料之後。此可程式電阻材料59被沈積填入此底氧化矽層 20空洞中及填入介於ρ型矽側壁子之間的區域。 記憶胞之實例包括以相變化為基礎之記憶材料，包括 25 以硫屬化物（chalcogenide)為基礎之材料以及其他材料來作 為電阻元件52和54的材料。硫屬化物包括下列四元素之 任一者：氧（0 )、硫（S )、石西（Se)、以及碎（Te )，形成 元素週期表上第VIA族的部分。疏屬化物包括將一硫屬元 素與一更為正電性之元素或自由基結合而得。硫屬化合物 10 200921908 合金包括將硫屬化合物與其他物質如過 硫屬化合物合金通常包括一個以上選白碉寺結合。一 族的元素，例如鍺（Ge)以及錫（Sn)。涌，期表第IVA 物合金包括下列元素中一個以上的複人° I ^ ’硫屬化合 (Ga)、銦（In)、以及銀（Ag)。許落口 料弟（sb)、鎵 記憶材料已經被描述於技術文件中。，包括目文化為基礎之 銻、銦/錄、銦/砸、銻/碎、鍺/碲、鍺/録/碑下f /石西/蹄、錫/銻/蹄、銦/銻/鍺、銀/銦/錄/蹄、 蹄、銥 15 1' \ \ ,ά /銻A西/碲、以及碲/鍺/銻/硫。在錯/録/碌合金家1^碲、鍺 嘗試大範圍的合金成分。此成分可以下列特矢本可以 TeaGebSbioo—Q,。一位研究員描述了最有用的合'^示 沈積材料中所包含之平均碲濃度係遠低於7〇%，血、刑、从 低於60%，並在一般型態合金中的碲含量範圍從 至最高58%，且最佳係介於48%至％%之碲含量。1 23j° 度係約高於5%，且其在材料中的平均範圍係從最低^ 最高30%，一般係低於50%。最佳地，鍺的濃度範^ 於8%至40%。在此成分中所剩下的主要成分則為銻。丄述 百分比係為原子百分比’其為所有組成元素加總為1 〇〇%。 (Ovshinky ‘112專利，攔1〇〜11 )由另一研究者所評估°的 特殊合金包括 Ge2Sb2Te5、GeSb2Te4、以及 Gesb4Te。 (Noboru Yamada，’’Potential of Ge-Sb-Te Phase-change
Optical Disks for High-Data-Rate Recording55, SPIE v 3109 pp. 28-37(1997))更一般地，過渡金屬如鉻(Cr)、鐵(pe)、 鎳（Ni)、鈮(Nb) '鈀（Pd)、鉑（Pt)、以及上述之混合物或合 金，可與鍺/銻/碲結合以形成一相變化合金其包括有可程i 化的電阻性質。可使用的記憶材料的特殊範例，係如 Ovshinsky ‘112專利中攔1卜13所述，其範例在此係列入參 考。 在某些實施例中，可在硫屬化物及其他相變化材料中摻雜 25 200921908 f v〇 15 U) 25 ^ 作為記憶元件的導電性、轉換溫 =Γίί: f、金，、氧化㈣、氧化钽、氮 化组、鈦、與乳化鈦。可參見美 申請US 2〇〇5/0〇295〇2號。 π〜乐。，圖，谓u㈣才j 施ϋ匕合ί Ζ於一第—結構態與第二結構態之間切 = 態係指此村料大體上為非晶固相，而第 二1。構,％偏0崎料大體肖 ；ίϊίΓΓΓΐ6)：Λ|5Ί* if ’其較之—單晶更無次序性，而帶有可债 測之特結晶態更高之電阻值。此詞彙「結晶」係用 以指，j對較有:欠序之結構，其較之非晶態更有次序， 因此b括有可摘測的特徵例如比非晶態更低的電阻值。典 型地’相變化材料可電切換i完全結晶態與完全非晶態之 間所有可制的不同狀II。其他受到非晶態與結晶態之改 變而影響之材料特中包括’原子次序、自由電子密度、以 及活化能。此，料可切換成為不同的固態、或可切換成為 由兩種以上固態所形成之混合物，提供從非晶態至結晶態 之間的灰階部分。此材料中的電性質亦可能隨之改變。 相3化合金可藉由施加〜電脈衝而從一種相態切換至 另一相恝。先刖觀察指出，〜較短、較大幅度的脈衝傾向 於將相變化材料的相態改變成大體為非晶態。一較長、較 低幅度的脈衝傾向於將相變化材料的相態改變成大體為結 晶態。在較短、較大幅度脈侮中的能量，夠大因此足以破 壞結晶2構的鍵結，同時夠短因此可以防止原子再次排列 成結晶恶。在沒有不適當實發的情形下，可決定特別適用 於一特定相變化合金的適當脈衝量變曲線。 可用於本發明其他實施例中之其他可程式化之記憶材 料包括，摻雜A之GST、Gexsby、或其他以不同結晶態轉 12 200921908 換來決定電阻之物質；PrxCayMn03、PrSrMn03、Zr〇x、Ti0x、 NiOx、WOx、經摻雜的SrTi03或其他利用電脈衝以改變電 阻狀態的材料；或其他使用一電脈衝以改變電阻狀態之物 質；TCNQ (7,7,8,8-tetracyanoquinodimethane)、PCBM (methanofullerene 6,6-phenyl C61-butyric acid methyl ester)、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、 以其他物質掺雜之TCNQ、或任何其他聚合物材料其包括 有以一電脈衝而控制之雙穩定或多穩定電阻態。 代表性的硫屬化物材料具有以下的特性：GexSbyTez， 其中x:y:z = 2:2:5 ’或其他成分為X: 〇〜5; y: 〇〜5; z: 0〜10。 以氮、石夕、鈦或其他元素摻雜之GeSbTe亦可被使用。 15
25 用來形成硫屬化物材料的示範方法，係利用PVD濺鑛 或磁電管（magnetron)濺鍍方式，其反應氣體為氬氣、氮 氣、及/或氦氣等以及硫屬化物，在壓力為1 mTorr至100 mTorr。此沈積步驟一般係於室溫下進行。一長寬比為^ 之準直器（collimater)可用以改良其填入表現。為了改善 其填入表現，亦可使用數十至數百伏特之直流偏壓。另一 方面，同時合併使用直流偏壓以及準直器亦是可行的。 有時需要在真空中或氮氣環境中進行一沈積後退火處 理，以改良硫屬化物材料之結晶態。此退火處理的溫度典 型地係介於100 C至400°C，而退火時間則少於3〇分鐘。 硫屬化物材料之厚度係隨著細胞結構的設計而定'。一 般而言，硫屬化物之厚度大於8奈米者可以具有相變化特 性，使得此材料展現至少雙穩定的電阻態。可 料亦合適於更薄之厚度。 ’呆二柯 第二種適合用於本發明實施態樣中的記憶材 巨磁阻(CMR)材料，例如PrxCayMn〇3，其中x:y = 〇 或其他成分為X: 〇〜1; y: 〇〜卜包括有錳氧化物之 材料亦可被使用。 H磁阻 13 200921908 一用以形成超巨磁阻材料之例示方法，係利用PVD濺 鍍或磁電管濺鍍方式，其反應氣體為氬氣、氮氣、氧氣、 及/或氦氣、壓力為1 mTorr至100 mTorr。此沈積步驟的溫 度可介於室溫至600°C，視後處理條件而定。一長寬比為 5 1〜5之準直器（collimater)可用以改良其填入表現。為了改善 其填入表現，亦可使用數十至數百伏特之直流偏壓。另一 方面，同時合併使用直流偏壓以及準直器亦是可行的。可 施加數十高斯（Gauss)至1特司拉（tesla’10,000高斯）之間 的磁場’以改良其磁結晶悲。 ri〇 可以選擇性地在真空中、氮氣環境中、或氧氣/氮氣混 合環境進行一沈積後退火處理，以改良超巨磁阻材料之結 晶態。此退火處理的溫度典型地係介於400°c至600°c，而 退火時間則少於2小時。 超巨磁阻材料之厚度係隨著記憶細胞結構的設計而 15 定。厚度介於10 nm至200 nm的超巨磁阻材料，可被用作 為核心材料。一 YBC0(YBACu03，一種高溫超導體材料） 缓衝層係通常被用以改良超巨磁阻材料的結晶態。此 YBCO的沈積係在沈積超巨磁阻材料之前進行。YBCO的 厚度係介於30 nm至200 nm。 (〇 第三種記憶材料係為雙元素化合物，例如NixOy、
TixOy、AlxOy、WxOy、ZnxOy、ZrxOy、CuxOy 等，其中 x:y= 0.5:0.5，或其他成分為x: 0〜1; y: 0〜1。用以形成此記憶材 料的例示方法，係利用PVD濺鍍或磁電管濺鍍方式，其反 應氣體為氬氣、就氣、及/或氦氣、壓力為1 mTorr至100 25 mTorr，其標靶金屬氧化物係為如NixOy、TixOy、AlxOy、 WxOy、ZnxOy、ZrxOy、CuxOy等。此沈積步驟一般係於室 溫下進行。一長寬比為1〜5之準直器可用以改良其填入表 現。為了改善其填入表現，亦可使用數十至數百伏特之直 流偏壓。若有需要時，同時合併使用直流偏壓以及準直器 14 200921908 亦是可行的。 可以選擇性地在真空中或氮氣環境或氧氣/氮氣混合 環境中進行一沈積後退火處理，以改良金屬氧化物内的氧 原子分佈。此退火處理的溫度典型地係介於400°C至 5 600°C，而退火時間則少於2小時。 一種替代性的形成方法係利用PVD濺鍍或磁電管濺 鍍方式，其反應氣體為氬氣/氧氣、氬氣/氮氣/氧氣、純氧、 氦氣/氧氣、氦氣/氮氣/氧氣等，壓力為1 mTorr至100 mTorr，其標靶金屬氧化物係為如Ni、Ti、A卜W、Zn、 f\〇 Zr、Cii等。此沈積步驟一般係於室溫下進行。一長寬比為 " 1〜5之準直器可用以改良其填入表現。為了改善其填入表 現，亦可使用數十至數百伏特之直流偏壓。若有需要時， 同時合併使用直流偏壓以及準直器亦是可行的。 可以選擇性地在真空中或氮氣環境或氧氣/氮氣混合 15 環境中進行一沈積後退火處理，以改良金屬氧化物内的氧 原子分佈。此退火處理的溫度典型地係介於400°C至 600°C，而退火時間則少於2小時。 另一種形成方法，係使用一高溫氧化系統（例如一高 溫爐管或一快速熱處理(RTP)系統）進行氧化。此溫度係介 (jo 於200°C至700°C、以純氧或氮氣/氧氣混合氣體，在壓力 為數mTorr至一大氣壓下進行。進行時間可從數分鐘至數 小時。另一氧化方法係為電漿氧化。一無線射頻或直流電 壓源電漿與純氧或氬氣/氧氣混合氣體、或氬氣/氮氣/氧氣 混合氣體，在壓力為1 mTorr至100 mTorr下進行金屬表面 25 的氧化，例如Ni、Ti、A卜W、Zn、Zr、Cu等。此氧化時 間係從數秒鐘至數分鐘。氧化溫度係從室溫至約300°C， 視電漿氧化的程度而定。 第四種記憶材料係為聚合物材料，例如掺雜有銅、碳 六十、銀等的TCNQ，或PCBM-TCNQ混合聚合物。一種 15 200921908 形成方法係利用熱蒸發'電子束蒸發、或原子束磊晶系統 (MBE)進行蒸發。一固態TCNQ以及摻雜物丸係在一單獨 室内進行共蒸發。此固態TCNQ以及摻雜物丸係置於一鶴 船或一钽船或一陶瓷船中。接著施加一大電流或電子束， 5 以熔化反應物，使得這些材料混合並沈積於晶圓之上。此 處並未使用反應性化學物質或氣體。此沈積作用係於壓力 為10_4 Ton*至ΙΟ·10 T0rr下進行。晶圓溫度係介於室溫至 200。。。 ' 可以選擇性地在真空中或氮氣環境中進行一沈積後退 ( ' 火處理，以改良聚合物材料的成分分佈。此退火處理的溫 度典型地係"於至溫至300 C之間’而退火時間則少於1 小時。 、 、 另一種用以形成一層以聚合物為基礎之記憶材料的技 15術，係使用一旋轉塗佈機與經摻雜之TCNQ溶液，轉速低 於1000 rpm。在旋轉塗佈之後，此晶圓係靜置（典型地係 在室溫下，或低於200。〇之溫度）一足夠時間以利固態的 =成。此靜置時間可介於數分鐘至數天，視溫 及形成 條件而定。 # 9圖係此製程中之—截面圖’顯示將多餘的可程式 電阻材料移除之後。此多餘的可程式電阻材料59係被回蝕 刻，保留可程式電阻材料6〇於此底氧化矽層2〇間隙中， ^部份介於p型矽侧壁子之間的區域。此可程式電阻材料 ^具有一側壁表面與此p型矽侧壁子4〇的内表面連接及 25 ^ ^ 一底表面導電地與位元線Η和12耦接。此可程式電 材料60藉由此p型矽側壁子4〇而與^型矽層29實體分 離。 第10圖^為一上視圖，其與第u圖中所示的製程步 '、目同，顯示氧化物沈積填充入此介層孔的剩餘空間内， 且再利用化學機械研磨將多餘的填充氧化物移除。氧化物 16 200921908 形成用來填入介於P型矽側壁子40之間的剩餘空間，及介 於η型矽層29之間的剩餘空間。於η型矽層29之上的多 餘填充氧化物利用化學機械研磨移除。則剩下的氧化物70 填入介於ρ型矽侧壁子40之間及介於η型矽層29之間的 5 空間。此氧化物造成此可程式電阻材料60的上表面並不會 是電流通過的一表面。然而，如圖中所示此可程式電阻材 料60的上表面其尺寸相較於侧表面是較小的可以提供一 較大的電流容量。 第11圖係為一截面圖，其與第10圖中所示的製程步 r 1〇 驟相同，顯示氧化物沈積填充入此介層孔的剩餘空間内， 1 且再利用化學機械研磨將多餘的填充氧化物移除。 第12圖係為一上視圖，其與第13圖中所示的製程步 驟相同，顯示微影定義及移除（利用如反應離子蝕刻）多餘 的η型材料以保留字元線形狀的η型材料存取此記憶胞。 15 多餘的η型矽材料29被移除，保留字元線形狀的η型矽材 料30。雖然被其他層所覆蓋，位元線11仍顯示出以描繪 存取此記憶胞的兩個方向。 第13圖係為一截面圖，其與第12圖中所示的製程步 驟相同，顯示移除多餘的η型材料以保留字元線形狀的η 1,. 〇 型材料存取此記憶胞。 第14圖係為一上視圖，其與第15圖中所示的製程步 驟相同，顯示藉由形成金屬矽化物或是自動對準矽化物以 形成字元線，因此降低存取此記憶胞之字元線形狀的η型 材料的阻值足以供實際的字元線操作。金屬矽化物90形成 25 於字元線形狀的η型矽材料30之上。此字元線係平行的， 且共同定義出一平面走向。此外，每一字元線亦各自定義 出一線性走向。此平面走向是與由位元線所定義的平面走 向互相平行的。兩者平面走向係正交於二極體接面的走向。 第15圖係為一截面圖，其與第14圖中所示的製程步 17 200921908 —顯不藉由形成金屬梦化物或是自動對準石夕化物以 材ί θ此降低存取此記憶胞之字元線形狀的n型 實際的字元線操作。為了回應於施加在 ===)上Γ的正向偏壓，-驅動電=至； 線11/12，其與一可程式電阻元件6〇 程式電阻元件6〇其與特定二極體結構之—電性連接二
JO f 15 25 一包含字元線形狀的n型矽材料30及ρ Ϊ 子），然後連接到至少一列導線90，其與一特定 一^4?結構電性祕。在另—實施例中，二極體址構中的 料及ρ型材料互相對調，因此電流路徑係相σ反。、 弟16圖係為一上視圖，其與第17圖中所示的裝置相 14圖替广的具有二極體結構之相變化記憶胞，而與 =所Γ的f同。料線3G和位元線11對此記憶胞進 ,子兀線30包括二極體結構中之—摻雜型態（如n 型），而半導體40包括二極體結構中之另一接雜型 :(如P型或η型）。合在一起，字元線3〇和半導體4〇 構。此非揮發記憶胞的資料可以由此相變化^ 第17圖係為一截面圖，其與第16圖中所示的裝置相 15圖tl—替代的具有二極體結構之相變化記憶胞，而與 圖中所不的不同。主動區域62是相變化材料6〇的一部 :声：諸存,非揮發記憶胞的資料。此記憶胞係由 結構的鎢U/氮化鈦12位元線存取。氧化矽層2〇是不 將位元線11和12與之後形成的n财層30和p 型石夕層39隔離。 p 一弟1至7圖和苐18至26圖係關於本發明製造一具有 了極，結構的可程式電阻元件之另兩種例示製程流程-。 在兩者範例中，每一非揮發記憶胞具有一尺寸小於5F 2。 18 200921908 F是用來製造此積體電路微影製程中的一最小特徵尺寸。 第18圖係此製程中之一截面圖，顯示在沈積可程式電 阻材料之前先沈積加熱器材料，因此可以降低受到加熱的 可程式電阻材料數量。多餘的加熱器材料氮化鈦49藉由化 5 學氣相沈積來形成，至少填入在底氧化層20的孔洞中。 第19圖係此製程中之一截面圖，顯示在沈積可程式電 阻材料之前先移除加熱器材料，因此可以降低受到加熱的 可程式電阻材料數量。多餘的加熱器材料氮化鈦49被回蝕 刻，例如此底氧化層20的孔洞中材料、任何填充位於p型 ,1〇 矽侧壁子40之間的材料、以及其他位於η型矽層29之間 f ... 介層孔内或是於η型石夕層29之上的多餘材料。剩餘的加熱 器材料氮化鈦50部份填入底氧化層20的孔洞中。 第20圖係為一截面圖，顯示沈積可程式電阻材料。可 程式電阻材料59被沈積填入底氧化層20的孔洞中，及填 15 入ρ型矽侧壁子40之間的空間。 第21圖係為一截面圖，顯示移除多餘的可程式電阻材 料。多餘的可程式電阻材料59係被回蝕刻，保留可程式電 阻材料60於此底氧化矽層20間隙中，且部份介於ρ型矽 側壁子之間的區域。此可程式電阻材料60具有一側壁表面 (J) 與此ρ型矽侧壁子40的内表面連接及具有一底表面與位元 線11和12電性麵接。此可程式電阻材料6 0措由此ρ型妙 侧壁子40而與η型矽層29實體分離。 第22圖係為一上視圖，其與第23圖中所示的製程步 驟相同，顯示氧化物沈積填充入此介層孔的剩餘空間内， 25 且再利用化學機械研磨將多餘的填充氧化物移除。氧化物 形成用來填入介於ρ型矽侧壁子40之間的剩餘空間，及介 於η型矽層29之間的剩餘空間。於η型矽層29之上的多 餘填充氧化物利用化學機械研磨移除。則剩下的氧化物70 填入介於ρ型矽側壁子40之間及介於η型矽層29之間的 19 200921908 空間。此氧化物造成此可程式電阻材料60的上表面並不會 是電流通過的一表面。然而，如圖中所示此可程式電阻材 料60的上表面其尺寸相較於侧表面是較小的可以提供一 較大的電流容量。 5 第23圖係為一截面圖，其與第22圖中所示的製程步 驟相同，顯示氧化物沈積填充入此介層孔的剩餘空間内， 且再利用化學機械研磨將多餘的填充氧化物移除。 第24圖係為一上視圖，其與第25圖中所示的製程步 驟相同，顯示微影定義及移除（利用如反應離子蝕刻）多餘 ^ Ί〇 的η型材料以保留子兀線形狀的η型材料橫跨此記憶胞。 ' 多餘的η型矽材料29被移除，保留字元線形狀的η型矽材 料30。雖然被其他層所覆蓋，位元線11仍顯示出以描繪 存取此記憶胞的兩個方向。 第25圖係為一截面圖，其與第24圖中所示的製程步 15 驟相同，顯示移除多餘的η型材料以保留字元線形狀的η 型材料橫跨此記憶胞。 第26圖係為一上視圖，顯示藉由沿著字元線形狀的η 型材料形成導電字元線側壁子，因此降低阻值足以供實際 的字元線操作。字元線金屬氮化鈦80係延著字元線形狀的 ID η型矽材料30而形成，顯著地降低此字元線結構的阻值。 此字元線係平行的，且共同定義出一平面走向。此外，每 一字元線亦各自定義出一線性走向。此平面走向是與由位 元線所定義的平面走向互相平行的。兩者平面走向係正交 於二極體接面的走向。 25 為了回應於施加在特定二極體結構（每一包含字元線 形狀的η型矽材料30及ρ型矽侧壁子40)上之一的正向偏 壓，一驅動電流流經：至少一行導線11/12，其與一可程式 電阻元件60電性耦接，可程式電阻元件60其與特定二極 體結構之一電性連接，特定二極體結構(每一包含字元線形 20 200921908 狀的η型矽材料30及p型矽側壁子4〇)，然後到至少—列 導線80，其與一特定二極體結構電性耦接。在另一實施例 中，二極體結構中的η型材料及p型材料互相對調，因此 電流路徑係相反。 參照第27圖，為依據本發明的一種非揮發記憶積體電路的簡 化示意方塊圖，其具有含有一二級體結構之可程式電阻記憶胞陣 列0 此積體電路15〇包含記憶陣列100，其係利用此處所描述之 具有電阻元件之圮憶胞於一半導體基板上。此可程式電阻記情胞 如同此處所描賴-般由半導體二極體結構所分離。—個範g數 量的記憶胞所構成之陣列1〇0(例如在此陣列1〇〇的不同端）且 式元件6G的尺寸變異小於二極體第—端點40、的 式電阻元件⑼的尺寸較易控制’如同之前在 苐6圖中所討論的一般。 引在 15
U ^址經由匯流排1〇5’提供至行解碼器1〇3以及 。方塊106 *的感應放大器與資料輸入結構，經由 :: 解碼器⑴3輕合。f料由積體電路15G上的 上的其他内部或外部的資料源到經由資^ 之、，⑴’到達方塊106的資料輸入結構。 :二科輸 3與本發關用電阻元件（未示）的轉儲 j可以包 在某些只施例中，位元線和字元 ι〇3的位元、線1〇4與連接到列解碼器1〇1字f=到行解碼器 _涵蓋了-相對大面積百萬記憶胞之-記憶陣列 樣在该陣列#_第—區段之—第 7^·。因此，如果抽 :區段之第二記憶胞比較，报有可:在該陣列中一第 肩差異最多可達Λν之多。然而，該底電 25 200921908 二己相連接’在本發明之實施例中其變化最多為2ΔΟ ’ 1中 〇代表第4圖帽削製程之懸凸特徵的正常尺寸。 、 舉例來說’使用-微影製程來進行—9 ，著細變異率，在一陣列中一記憶元^7^: =5 ^米。由該侧削侧製程或由懸凸成長製程所蚊之懸凸尺^ 縣凸尺率亦為5%。為了使cd值為4〇奈米，該 jit為τ、米。如果該懸凸製程變異率為5%，該懸凸尺 κ 奈米。在—般4G奈米的介層孔中這樣會 ί It有著有2奈米變異值或5%。這樣2奈米的變 n!在微影尺寸中的變異值。相反地，在先前技術 =侧j子技術亚無法補償該微影變異值， 4·5 ^ ° 自動收斂W實質地縮小在該陣觸CD值的分佈。 15 二例示實施例該尺寸v，對於一般v為90奈米， 圍約5% ’収當該cd狀寸—般為4〇奈 化在整個陣财有著—特定範圍約5%，該第一記憶胞 度約92奈米及一CD尺寸寬度約39奈米，而 具有—v尺找賴88奈歧—⑶尺寸寬度 隨著第二記憶胞之記憶元件的寬度而改變仍2或 記憶二义變化·么^宽第声；;=臨界尺寸的寬度隨著在第二 可能I㉟該記憶元件的寬錢異值，這在先前技藝中是不 25 其覆蓋層之間，或是介於其上及其^層之間）。一層 兩層之間，並不需要管哪一層在哪一側。 ,、、、;本發明係已參照較佳實施例來加以描述，將為吾 22 r 1〇 15 25 200921908 人所瞭解的是’本發明創作並未受限於其詳細描述内容。 替換方式及修改樣式係已於先前描述中所建議，並且其他 替換方式及修改樣式將為熟習此項技藝之人士所思及。特 :根？本發明之結構與方法，所有具有實質上相同於 二11構件結合而達成與本發明實質上相同結果者皆不 月=範，。因此，所有此等替換方式及修改 明於隨附申請專利範圍及其均等物所 【圖式簡單說明】 弟1圖係此製寇Φ夕__ ^ T；- „ „ _ 層之上。 甲之一截面圖顯不形成位元線於氧化 弟2圖係此製程中夕—_ 化石夕層之間，其巾n fn财層於氧 第3圖係此製程/之構中之一摻雜型態。 積之層次以形成介層孔，=圖’顯不藉由移除較早沈 形狀，η型材料之介層孔化記憶胞可以在字元線 影響截面圖’顯示進行侧削蝕刻以 第5圖係此製程中之一截 其中？_層係二極體結構G ’‘，=Ρ型^層被沈積， 第6圖係此製程中之構=-摻雜型態。 形成:型材料侧壁子於之前=介=多除Ρ型石夕層以 第7圖係此製程中之孔中。 之間，形成空洞直到氧化石夕圖型石夕側壁子 程式電阻材料。 此工洞之後將會被沈積可 第8圖係此製程中之 材料之後。 口 颂不沈積可程式電阻 第9圖係此製程中之— 戠面圖，顯示將多餘的可程式 23 200921908 電阻材料移除之後。 第10圖係為一上視圖，其與第11圖中所示的製程步 驟相同，顯示氧化物沈積填充入此介層孔的剩餘空^内， 且再利用化學機械研磨將多餘的填充氧化物移除。 第11圖係為一截面圖，其與第10圖中所示的製程步 驟相同，顯示氧化物沈積填充入此介層孔的剩餘空間内， 且再利用化學機械研磨將多餘的填充氧化物移除。 第12圖_係為一上視圖，其與第13圖中所示的製程步 =相同’顯示微影定義及移除多餘的η型材料以保留字元 線形狀的η型材料存取此記憶胞。 =13圖_係為一截面圖，其與第12圖中所示的製程步 顯示移除多餘的η型材料以保留字 型材料存取此記憶胞。 % 15 Κ λ) 25 驟相$ 14&圖係+為一上視圖，其與第15圖中所示的製程步 采^，，，，、員不错由形成金屬矽化物或是自動對準矽化物以 材料足= ; = = = ?字元線形狀的η型 妳;;二 材=足::實降字元線形，型 同，為一上視圖’其與第17圖中所示的裝置相 14圖中’所示二;:具有二極體結構之相變化記憶胞’而與 同，im為从一截面圖’其與第16圖中所示的裝置相 15圖中所示的间具有二極體結構之相變化記憶胞，而與
_ * V 阻材料之前圖券係轾令之—截面圖，顯示在沈積可程式電 1先知加熱器材料，因此可以降低受到加熱的 24 200921908 可程式電阻材料數量。 第19圖係此製程中之一截面圖，顯示在沈積可程泰 阻材料之前先移除加熱器材料，因此可以降低受到 二 可程式電阻材料數量。 熟的 第20圖係為此製程中之一截面圖，顯示沈積可 阻材料。 八電 第21圖係為此製程中之一截面圖，顯示移除多 程式電阻材料。 、、可
15 25 第22圖係為一上視圖，其與第23圖中所示的製程步 驟相同，顯示氧化物沈積填充入此介層孔的剩餘空間内， 且再利用化學機械研磨將多餘的填充氧化物移除。 一第23圖係為此製程中之一截面圖，其與第22圖中 示的製程步驟相同，顯示氧化物沈積填充入此介層孔的剩 =空間内，且再利用化學機械研磨將多餘的填充氧化物移 第24圖係為一上視圖，其與第25圖中所示的製程步 驟相同，顯示微影定義及移除多餘的η塑材料以保留字& 線形狀的η型材料連通此記憶胞。 第25圖係為此製程中之一截面圖’其與第24圖中所 示的製程步驟相同，顯示移除多餘的η塑材料以保留字元 線形狀的η型材料連通此記憶胞。 疋
第26圖係為一上視圖，顯示藉由沿著字元線形狀的η 型材料形成導電字元線側壁子，因此降低阻值足以供實 的字元線操作。 T 圖為依據本發明的一種非揮發記憶積體電路的簡化示 其具有含有—二級體結構之可程式電阻記憶。 第27 愿、方塊圖， 【主要元件符號說明 10 氧化層 25 200921908 11 鎢 12 氮化鈦 20 氧化矽層 25、 28 上氧化矽層 26、 27、29 η型砍層 30 字元線形狀的η型矽材料 39 ρ型碎層 40 ρ型矽側壁子 49 氮化鈦 10 15 50 氮化鈦加熱器 59、60 可程式電阻材料 62 主動區域 70 氧化矽層 80 行導線 90 金屬石夕化物 100 記憶陣列 150 積體電路 101 列解碼器 102 字元線 103 行解碼器 104 位元線 105 位址 106 感應放大器及資料輸入結構 107 資料匯流排 108 偏壓調整供應電壓 109 程式化、抹除及讀取偏壓調整狀態機器 111 資料輸入線 112 資料輸出線 26 25

Claims (1)

  1. 200921908 十、申請專利範圍 l以體盘電:此Ϊ具有一非揮發記憶胞陣列，包括: 係平行^，㈣行導線 係平接，_導線 面走向平行； 我出干面走向，其與該第-平 -包含二極體，結構連接可程式電阻元件與該些列導線，每 可料ίιίΐΐίί；·外表面及一内表面與至少一 區域2 與J亥1:終端之該外表面的-接面 — ^ 一極體接面走向其與該第一平面 15 25 ^ 向及該第二平面走向正交；以及 該可程式電阻元件，每一且有· 之該與至少一1極體結構的該第一終端 一底表面與至少一行導線電性耦接。 朽辦申睛專利範圍第1項所述之積體電路，1中兮此-虽體結構的該些第—終端將該些可程式電二 極體結構的該些第二終端實際分離。 〜Μ二一 ;寧如構申利範尸i:員所述之積體電路，其中該些二 的匕為了回應於施加在特定二極體結構之-雷阳ί 一驅動電流流經：至少一行導線，一可程戈 件ι;4ίί與f J少-行導線電性耦接’該可程式電阻i 其與該特定二極體結構電關接。及I—列導線’ 27 200921908 4· 如申請專利範圍第1項所述之積體電路，其中該些列 導線包含導電側壁子鄰近於該些第二終端。 一 5 5t 如申請專利範圍第1項所述之積體電路，其中該些列 導線包含一自動對準矽化物於該些二極體結構 此 終端之上。 印一 1〇 15 25 6.如申凊專利範圍第1項所述之積體電路，i中兮此一 取樣數量之二極體結構’而該取樣數量之 :桎體π構中的該些可程式電阻元件具有一第一尺 乂尺：Ξΐ樣ΐίί二極體結構中的該第一終端具有-第 寸夂"且5亥第一尺寸變異小於該第二尺寸變異。 之 i，包:種形成具有一非揮發記憶胞陣列的積體電路 祕，該些行導 平面走向平行；“千面走向’其與該第-列，每j含極體、、，°構以連接可程式電阻元件與該些導電 面及^ 結構的第—終端’其具有一外表 开、一可程式電阻元件連接； 端之該外表終端，其與該第-終 面走向其與該第—平面£=接’以提供一二極體接 交；以及 十面走向及該第二平面走向正 28 ψ 15 25 200921908 形成該些可料電料件 一側壁表面盥哕此_ 4 有. 終端之一的該内表面Λ連二接'極肢結構之—的該些第一 底表面與至少—行導線電性耦接。 8.如申請專利範園第7項辦、+、> 結構安排為，為了回應於、^之方法，其中該些二極體 向偏壓，一驅動電流^經：0特定二極體結構之一的正 元件其與該至少—行導嗖 二一行導線，一可程式電阻 該特定二極體結構之—雷接’該可程式電阻元件與 該特定二極體結構電性耦接。妾，及至少一列導線，其與 9. 如申請專利範園第7靖新、+. 一終端發生於形成該此第^斤述之方法，其中形成該些第 二終端更包含·· —弟—終鳊之後，且其中形成該些第 形成該些第二終端的一 形成-氧化層於該第一 線之上； 藉由移除該氧化上c上； 化層及該第二終端層之層，形成孔洞於該氧 可程式電阻元件至少部份於嗲该第7終端及形成該 的該些孔洞内；以及 、以乳匕層及該第二終端層之中 兮气^由自°亥第-終端層侧向移除更多的I J乳化層，形成—侧削 1更ς的材料相較於自 該孔洞内。 赝及5亥第二終端層之中的 1〇.如申凊專利範圍第7項所述之方、本 一終端更包含： 、 之方去，其中形成該些第 f成該第—終端的一層；以及 邛份移除該第—终端声 、而層以保留几件孔洞來進行形成 29 200921908 該可程式電阻元件之步驟於其中。 1士線包如含申幵二=圍j 7項所述之方法’其中形成該些列 ㈣成導電㈣子鄰近於該些第二終端。 ^線^所述之方法，其中形成該些列 第二終端之上。自動對準物於該些二極體結構的該些 ι〇 15 25 'I#3檨二申！專利範曰圍第7項所述之方法，其中該些二極體 體結構中的Πΐί 有而，取樣數量之二極 該取樣數量之二極體-弟-尺寸變異，而 寸變里，曰I構中的该些第一終端具有—第二尺 、且该弟一尺寸變異小於該第二尺寸變異。 14.=體電路，其具有一非揮發記憶胞陣列，包括： γν線，/、该些非揮發記憶胞電性耦接； 含：二極體結構環繞可程式電阻元件，每—該二極體包 而王班結Γ第一終端具有環狀型態的一外表面及-内表 面％繞至少一可程式電阻元件；以及 内表 二一第二終端與該第一終端之該外表面連 该些可程式電阻元件由該4b極 ， 可程式電阻元件每一具有： 才體、，構所裱繞，該些 ^一側壁表面由該至少一二極體結構的該 久 端之该内表面所環繞；以及 / 一底表面與至少一行導線電性耦接； 列導線與該些二極體結構的該些第二終端電性麵接。 30 200921908 1一5·如申請專利範圍第14項所述之積，％ 一極體結構的該些第一終端將該程2忒些 二極體結構的該些第二終端實时離兀件與該些 Ϊ6.如申請專利範圍第14項所述之積體带 二極體結射排為，為 路，其中該些 -的正向偏壓，一驅動雷2;巧加在特弋二極體結構之 /!〇 i， 式電阻元件其與該至少_;U電接行導線’ -可程 元件與該特定二極體結構之二電二f，？可f式電阻 線，其與該特定二極體結構f性祕。 、-列導 二：端:：。動對切化物於該些二極體結構的該些第 15 其中該些 18·、如申請專利範圍第14項所述之 列導線包含導電侧壁子鄰近於該些第二終端。 i) 25 圍第14項所述之積體電路，其中哕此 -極，構包含-取樣數量之二極體 5二極體結構中的該些可程式電阻元件具有：第 j丄數量，亏極體結構中的該些第一終端具有ί 一、灸、，且该第一尺寸變異小於該第二尺寸變異。 ί，包―括種形成具有—非揮發記憶胞陣列的積體電路之方 形^行導線與該些非揮發記憶胞電性麵接； 形成二極體結構以環繞可程式電阻元件，包含. 形成該些二極體結構的第一終端，其具有環狀型 31 200921908 面及-内表面與至少-可輕式電阻元件 端之==;;:趙結構的第二終端’其與該第'終 ^成該可程式電阻元件，其係由該些二 繞，该可程式電阻元件每一具有： 體、…構所％ —側壁表面由該些二極體結構之一μ 端之，内表面所環繞；以及 霉之I亥第-終 ι〇 15 Ι...Λ 25 來」面與至少一行導線電性以及 柄接 體結構的該些第二終端電性 I1·:申請專利範圍第20項所述之方法，1中m a 該些第二終端之後，且其中:ί;ί 形成該第二終端的一層於該行導線之上· f成一氧化層於該第二終端層之上；， 藉由移除該氧化層及該第二终端岸 化層及該第二終端層之中，因此形^ 於該氧 :程式電阻元件至少部份於該氧化層乂該第 的該些孔洞内；以及 θ汉通弟一終鈿層之中 該氧化藉/，自//1 端層㈣移較多的㈣相較於自 該内成一側削於該氧化層及該第二終端層之中的 32 200921908 MU電阻元件之步驟於其中。 二終端开t—。自動對準魏物於該些二極體結構的該些第 ι〇 15 2歹ί導線如包申^專利範圍第2Q項所述之方法，其中形成該些 形成導電側壁子鄰近於該些第二終端。 =紝m如^申請專利範圍第20項所述之方法，其中該些二極 含一取樣數量之二極體結構，而該取樣數量之二 極，、、、σ構中的該些可程式電阻元件具有一第一尺寸變異， 而該取樣數量之二極體結構中的該一第 尺寸變異，域第—尺寸變異彳、於^二尺寸變f。 33
TW096141257A 2007-10-12 2007-11-01 具有二極體結構之可程式電阻記憶體 TWI385796B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/871,813 US7551473B2 (en) 2007-10-12 2007-10-12 Programmable resistive memory with diode structure

Publications (2)

Publication Number Publication Date
TW200921908A true TW200921908A (en) 2009-05-16
TWI385796B TWI385796B (zh) 2013-02-11

Family

ID=40533296

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096141257A TWI385796B (zh) 2007-10-12 2007-11-01 具有二極體結構之可程式電阻記憶體

Country Status (2)

Country Link
US (1) US7551473B2 (zh)
TW (1) TWI385796B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402840B (zh) * 2004-11-17 2013-07-21 史班遜有限公司 用於定址奈米級電阻式記憶體陣列之二極體陣列架構

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975613B1 (en) 2007-05-09 2015-03-10 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7960216B2 (en) * 2008-05-10 2011-06-14 Intermolecular, Inc. Confinement techniques for non-volatile resistive-switching memories
US8183553B2 (en) * 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
US7977152B2 (en) * 2008-05-10 2011-07-12 Intermolecular, Inc. Non-volatile resistive-switching memories formed using anodization
US8008096B2 (en) * 2008-06-05 2011-08-30 Intermolecular, Inc. ALD processing techniques for forming non-volatile resistive-switching memories
JP2010074026A (ja) * 2008-09-22 2010-04-02 Toshiba Corp 露光方法、及び半導体装置
US8049305B1 (en) 2008-10-16 2011-11-01 Intermolecular, Inc. Stress-engineered resistance-change memory device
US8664689B2 (en) * 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
US8168538B2 (en) * 2009-05-26 2012-05-01 Macronix International Co., Ltd. Buried silicide structure and method for making
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8072795B1 (en) 2009-10-28 2011-12-06 Intermolecular, Inc. Biploar resistive-switching memory with a single diode per memory cell
US8574954B2 (en) * 2010-08-31 2013-11-05 Micron Technology, Inc. Phase change memory structures and methods
US8497705B2 (en) * 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8605495B2 (en) 2011-05-09 2013-12-10 Macronix International Co., Ltd. Isolation device free memory
US8927957B2 (en) 2012-08-09 2015-01-06 Macronix International Co., Ltd. Sidewall diode driving device and memory using same
US9530495B1 (en) 2015-08-05 2016-12-27 Adesto Technologies Corporation Resistive switching memory having a resistor, diode, and switch memory cell

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US648114A (en) * 1898-12-20 1900-04-24 Pollard & Metcalfe Ltd Apparatus for grooving and cutting wood.
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
US5515488A (en) 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US7023009B2 (en) 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6077674A (en) 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
TW490675B (en) * 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6565700B2 (en) * 2001-04-25 2003-05-20 The Goodyear Tire & Rubber Company Heated cutting wheel
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4133141B2 (ja) 2002-09-10 2008-08-13 株式会社エンプラス 電気部品用ソケット
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP4928045B2 (ja) 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US7893419B2 (en) 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
KR100564608B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
US20060102667A1 (en) * 2004-11-16 2006-05-18 Padilla Katherine E H Child's portable activity pack
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7166533B2 (en) 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402840B (zh) * 2004-11-17 2013-07-21 史班遜有限公司 用於定址奈米級電阻式記憶體陣列之二極體陣列架構

Also Published As

Publication number Publication date
TWI385796B (zh) 2013-02-11
US20090095948A1 (en) 2009-04-16
US7551473B2 (en) 2009-06-23

Similar Documents

Publication Publication Date Title
TW200921908A (en) Programmable resistive memory with diode structure
CN101246950B (zh) 具有较低电流相变化元件的存储元件
TWI330880B (en) Programmable resistive ram and manufacturing method
TWI335662B (en) Memory cell with memory material insulation and manufacturing method
US8106376B2 (en) Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
US7599217B2 (en) Memory cell device and manufacturing method
TWI323950B (en) Method for making a keyhole opening during the manufacture of a memory cell
TWI321357B (en) Programmable resistive ram and manufacturing method
CN100562985C (zh) 制造存储单元的自对准空洞及底电极的方法
US6864503B2 (en) Spacer chalcogenide memory method and device
US7504653B2 (en) Memory cell device with circumferentially-extending memory element
TWI311797B (en) Self-align planerized bottom electrode phase change memory and manufacturing method
TW200847420A (en) 4F2 self align side wall active phase change memory
CN101257086B (zh) 具有环形顶终端底电极的存储装置及其制作方法
TW200830535A (en) Resistor random access memory cell device
TW201005937A (en) Mushroom type memory cell having self-aligned bottom electrode and diode access device
TW201005936A (en) Fully self-aligned pore-type memory cell having diode access device
TW201029239A (en) Polysilicon pillar bipolar transistor with self-aligned memory element
TW200921855A (en) Method for making self aligning pillar memory cell device
TW200935562A (en) Fill-in etching free pore device
US7510929B2 (en) Method for making memory cell device
TW200822294A (en) Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
US8610098B2 (en) Phase change memory bridge cell with diode isolation device
CN101727975B (zh) 具有二极管结构的可编程电阻存储器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees