JP3796457B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP3796457B2 JP3796457B2 JP2002053994A JP2002053994A JP3796457B2 JP 3796457 B2 JP3796457 B2 JP 3796457B2 JP 2002053994 A JP2002053994 A JP 2002053994A JP 2002053994 A JP2002053994 A JP 2002053994A JP 3796457 B2 JP3796457 B2 JP 3796457B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- reference cell
- threshold value
- memory device
- dynamic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
Landscapes
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に不揮発性半導体記憶装置に関し、詳しくはデータ読み出し時にリファレンスセルを用いる不揮発性半導体記憶装置に関する。
【従来の技術】
一般的に、フラッシュメモリ等の不揮発性半導体記憶装置においては、ある所定の閾値に設定されたリファレンスセルの電流をリファレンス電流として、読み出し動作時に読み出しメモリセルのドレイン電流とリファレンス電流との間で比較を行う。読み出したメモリセルのドレイン電流が、リファレンス電流よりも大きいか否かに応じて、データ“１”或いは“０”の判定を行う。
【０００２】
フラッシュメモリの書き換え回数が増えていくと、書き込み電荷が損失するチャージロスが発生するようになり、コア回路のメモリセルの閾値が小さくなる傾向にある。これに対して、書き換え動作が通常実行されないリファレンスセルについては、閾値は固定のままである。このため書き換え回数が増えていくと、リファレンスセルの固定の閾値では読み出しマージンを充分に確保できない状態が生じる。
【０００３】
読み出しマージンを充分に確保するために、読み出しリファレンスセルとしてデータ“１”と“０”の２種類のリファレンスセルを用意し、その平均電流をリファレンス電流とすると共に、メモリセル同様にこれらのリファレンスセルに対しても書き換え動作を実行する手法がある。即ち、プログラムされたデータ“０”のリファレンスセルＲｅｆ０とイレーズされたデータ“１”のリファレンスセルＲｅｆ１を用意し、２つのリファレンス電流の平均を読み出しリファレンス電流として用いる。
【０００４】
この手法の場合、Ｒｅｆ０はある所定の閾値に設定されたプログラムベリファイ用リファレンスセルＰｒＲｅｆを用いて、メモリセルと同様にプログラムされる。この際のプログラムベリファイにおいては、プログラムベリファイ用リファレンスセルＰｒＲｅｆと書き込み対象のセルとを比較し、書き込み対象のセルがリファレンスセルＰｒＲｅｆ以上の閾値に達した時点で書き込み終了となる。従って、このようにプログラムされるリファレンスセルＲｅｆ０の閾値は、下限が設定されているだけであり、実際にどの閾値に設定されているかは分からない。またリファレンスセルＲｅｆ１も同様に、上限が設定されているだけであり、実際にどの閾値にされているかは分からない。
【発明が解決しようとする課題】
このようにリファレンスセルの閾値は、その書き込み・消去特性に依存してある程度の広がりを有した確率分布を有する。
【０００５】
２つのリファレンスセルの平均である仮想的な読み出しリファレンスセルの閾値の分布は、読み出しマージンに大きな影響を与える。仮想的な読み出しリファレンスセルの閾値が高い場合、メモリセルのデータ“０”との閾値差が小さくなり、“０”側のマージンが小さくなる。逆に、仮想的な読み出しリファレンスセルの閾値が低い場合、メモリセルのデータ“１”との閾値差が小さくなり、“１”側のマージンが小さくなる。
【０００６】
このように、２つのリファレンスセルの平均電流をリファレンス電流とする場合、リファレンスセルの書き込み・消去の特性に依存してリファレンスセルの閾値にバラツキが存在するために、平均であるリファレンス電流にもバラツキが生じ、読み出しマージンが不安定なものになってしまう。
【０００７】
以上を鑑みて本発明は、２つのリファレンスセルの平均電流をリファレンス電流とする構成の不揮発性半導体記憶装置において、安定した読み出しマージンを提供することを目的とする。
【課題を解決するための手段】
本発明による不揮発性半導体記憶装置は、メモリセルと、該メモリセルと同様に書き換えが行われるダイナミックリファレンスセルと、該ダイナミックリファレンスセルの第１のセルと第２のセルとから平均リファレンス電流を求め、該平均リファレンス電流と読み出し電流とを比較することで読み出しデータを判定するデータ判定制御回路を含み、該データ判定制御回路は第１のセルの閾値に応じて該第２のセルをプログラムすることを特徴とする。
【０００８】
上記不揮発性半導体記憶装置においては、データ判定制御回路は第１のセルの閾値に応じて該第２のセルをプログラムする。従って、第１のセルの閾値が小さいときには該第２のセルの閾値が大きくなるように該第２のセルをプログラムすることが可能になり、２つのリファレンスセルの平均電流をリファレンス電流とする構成の不揮発性半導体記憶装置において、安定した読み出しマージンを提供することが出来る。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【０００９】
図１は、本発明を適用する不揮発性半導体記憶装置の構成を示す図である。
【００１０】
図１の不揮発性半導体記憶装置１０は、制御回路１１、入出力バッファ１２、アドレスラッチ１３、Ｘデコーダ１４、Ｙデコーダ１５、セルアレイ１６、データ判定制御回路１７、書き込み回路１８、消去回路１９、及びチップイネーブル／出力イネーブル回路２０を含む。
【００１１】
制御回路１１は、制御信号を外部から受け取り、制御信号に基づいてステートマシンとして動作して、不揮発性半導体記憶装置１０の各部の動作を制御する。
【００１２】
入出力バッファ１２は、外部からデータを受け取り、このデータをデータ判定制御回路１７に供給する。アドレスラッチ１３は、外部から供給されるアドレス信号を受け取りラッチすると共に、このアドレス信号をＸデコーダ１４及びＹデコーダ１５に供給する。Ｘデコーダ１４は、アドレスラッチ１３から供給されたアドレスをデコードして、セルアレイ１６に設けられたワード線をデコード結果に応じて活性化させる。Ｙデコーダ１５は、アドレスラッチ１３から供給されたアドレスをデコードして、デコードアドレス信号に基づいて、セルアレイ１６のビット線のデータを選択的に読み出してデータ判定制御回路１７に供給する。
【００１３】
セルアレイ１６は、メモリセルトランジスタの配列、ワード線、ビット線等を含み、各メモリセルトランジスタにデータを記憶する。データ読み出し時には、活性化ワード線で指定されるメモリセルからのデータが、ビット線に読み出される。プログラム或いはイレーズ時には、ワード線及びビット線をそれぞれの動作に応じた適当な電位に設定することで、メモリセルに対する電荷注入或いは電荷抜き取りの動作を実行する。
【００１４】
データ判定制御回路１７は、Ｙデコーダ１５及びＸデコーダ１４によって指定されセルアレイ１６から供給されるデータの電流を、２つのリファレンスセルの電流の平均であるリファレンス電流と比較することで、データが０であるか１であるかの判定を行う。判定結果は読み出しデータとして、入出力バッファ１２に供給される。またプログラム動作及びイレーズ動作に伴うベリファイ動作は、Ｙデコーダ１５及びＸデコーダ１４によって指定されセルアレイ１６から供給されたデータの電流を、プログラムベリファイ用及びイレーズベリファイ用リファレンスセルの示すリファレンス電流と比較することで行われる。
【００１５】
本発明においては、読み出しデータ判定用のリファレンスセルはセルアレイ１６内部に設けられ、メモリセルと同様に書き換え動作の対象であるダイナミックリファレンスセルとして提供される。またプログラムベリファイ用及びイレーズベリファイ用リファレンスセルはセルアレイ１６外部例えばデータ判定制御回路１７内に設けられ、固定の閾値を有するリファレンスセルである。
【００１６】
書き込み回路１８は、制御回路１１の制御の下に、データ判定制御回路１７に入出力バッファ１２から供給される書き込みデータに基づいて、アドレスラッチ１３、Ｘデコーダ１４、及びＹデコーダ１５を駆動して、セルアレイ１６に対するデータ書き込み動作を実行する。消去回路１９は、イレーズ動作時にワード線及びビット線に印加する電位を生成して、セルアレイ１６に対するセクタ単位の消去動作を実行する。
【００１７】
チップイネーブル／出力イネーブル回路２０は、装置外部から制御信号としてチップイネーブル信号／ＣＥ及びアウトプットイネーブル信号／ＯＥを受け取り、入出力バッファ１２及びセルアレイ１６の動作／非動作を制御する。
【００１８】
図２は、データ読み出し動作に関連する回路構成を示す図である。
【００１９】
図２の回路は、データラッチ３１、センスアンプ（Ｓ／Ａ）３２、コア用カスコード回路３３、リファレンスセルＡ用カスコード回路３４、及びリファレンスセルＢ用カスコード回路３５を含み、これらの回路によりセルアレイ１６から読み出されるデータのレベルを判定する。これらの回路は、図１のデータ判定制御回路１７に相当する。
【００２０】
セルアレイ１６は、メモリセルを格納するコアセル領域１６Ａと、ダイナミックリファレンスセルを格納するダイナミックリファレンスセル領域１６Ｂとを含む。コアセル領域１６Ａから読み出されるデータは、コア用カスコード回路３３により電流信号から電圧信号に変換されて、センスアンプ３２に供給される。またダイナミックリファレンスセル領域１６ＢのリファレンスセルＡから読み出されるリファレンスレベルは、リファレンスセルＡ用カスコード回路３４により電流信号から電圧信号に変換される。更にダイナミックリファレンスセル領域１６ＢのリファレンスセルＢから読み出されるリファレンスレベルは、リファレンスセルＢ用カスコード回路３５により電流信号から電圧信号に変換される。リファレンスセルＡ用カスコード回路３４の出力とリファレンスセルＢ用カスコード回路３５の出力同士は結合され平均化され、センスアンプ３２に供給される。センスアンプ３２では、データの電圧レベルとリファレンスの電圧レベルとを比較することで、データが“１”或いは“０”であるかついて判定を行う。判定されたデータは、データラッチ３１に供給される。
【００２１】
図３は、本発明の第１の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。また図４は、図３のフローチャートによるダイナミックリファレンスセル設定を説明するための図である。
【００２２】
第１の実施例では、複数のプログラムベリファイ用リファレンスセル及び複数のイレーズベリファイ用リファレンスセルを用いることで、読み出し用のダイナミックリファレンスセルの閾値を設定する。図４に示されるように、第１の実施例で用いる複数のプログラムベリファイ用リファレンスセルＰＧＶ１乃至ＰＧＶ３は、その閾値にＰＧＶ１＜ＰＧＶ２＜ＰＧＶ３の関係があり、また複数のイレーズベリファイ用リファレンスセルＥＲＶ１乃至ＥＲＶ３は、その閾値にＥＲＶ１＞ＥＲＶ２＞ＥＲＶ３の関係がある。ここでイレーズベリファイ用リファレンスセルＥＲＶ１がコアセル領域のメモリセルをイレーズする際のベリファイ用リファレンスであり、プログラムベリファイ用リファレンスセルＰＧＶ２がコアセル領域のメモリセルをプログラムする際のベリファイ用リファレンスである。
【００２３】
最初に、イレーズベリファイ用リファレンスセルＥＲＶ１を用いて、コアセル領域のメモリセルと同様に、ダイナミックリファレンスセルをイレーズする。
【００２４】
図３のステップＳＴ１で、イレーズベリファイ用リファレンスセルＥＲＶ２を使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたイレーズベリファイ用リファレンスセルＥＲＶ２の閾値で、“１”側のダイナミックリファレンスセルをベリファイする。即ち、データ判定する。
【００２５】
データが“１”であると判定される場合には、ステップＳＴ３で、イレーズベリファイ用リファレンスセルＥＲＶ３を使用リファレンスセルとして設定する。ステップＳＴ４で、設定されたイレーズベリファイ用リファレンスセルＥＲＶ３の閾値で、“１”側のダイナミックリファレンスセルをベリファイする。即ち、データ判定する。データが“１”であると判定される場合には、“１”側のダイナミックリファレンスセルの閾値が、最も小さいＥＲＶ３の閾値より小さいことになる。従ってこの場合、ステップＳＴ５で、最も大きい閾値を有するプログラムベリファイ用リファレンスセルＰＧＶ３を使用リファレンスセルとして設定する。
【００２６】
またステップＳＴ２でデータが“０”であると判定される場合には、“１”側のダイナミックリファレンスセルの閾値が、最も大きいＥＲＶ１の閾値と中間のＥＲＶ２の閾値との間にあることになる。従ってこの場合、ステップＳＴ６で、最も小さい閾値を有するプログラムベリファイ用リファレンスセルＰＧＶ１を使用リファレンスセルとして設定する。
【００２７】
またステップＳＴ４でデータが“０”であると判定される場合には、“１”側のダイナミックリファレンスセルの閾値が、中間のＥＲＶ２の閾値と最も小さいＥＲＶ３の閾値との間にあることになる。従ってこの場合、ステップＳＴ７で、中間の閾値を有するプログラムベリファイ用リファレンスセルＰＧＶ２を使用リファレンスセルとして設定する。
【００２８】
最後にステップＳＴ８で、設定されたプログラムベリファイ用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルをプログラムする。
【００２９】
このように上記実施例においては、複数のイレーズベリファイ用リファレンスセルを比較対象として用いることで、イレーズされた“１”側のダイナミックリファレンスセルの閾値レベルを判断し、求められた閾値のレベルに応じて“０”側のダイナミックリファレンスセルをプログラムする。従って、“１”側のダイナミックリファレンスセルの閾値が小さいときには、“０”側のダイナミックリファレンスセルの閾値を大きくすることで、平均リファレンス電流が所定の値に安定するように、ダイナミックリファレンスセルを設定することが可能になる。
【００３０】
図５は、第１の実施例のリファレンスセル設定動作を実行する回路構成を示す図である。
【００３１】
図５の回路は、センスアンプ４１、イレーズベリファイ用リファレンスセル４２−１乃至４２−３、リファレンスセル選択回路４３、リファレンスセル選択回路４４、プログラムベリファイ用リファレンスセル４５−１乃至４５−３、及びセンスアンプ４６を含み、ダイナミックリファレンスセル領域１６Ｂに対するリファレンスセルの閾値設定動作を実行する。
【００３２】
センスアンプ４１は、ダイナミックリファレンスセル領域１６Ｂから読み出される“１”側のダイナミックリファレンスセルの電流を、リファレンスセル選択回路４３が選択するイレーズベリファイ用リファレンスセル４２−１乃至４２−３の１つからのリファレンス電流と比較する。この比較動作は、図３のフローチャートのステップＳＴ１からステップＳＴ４に相当する。
【００３３】
センスアンプ４１からの判定結果と現在の選択状態とに応じて、リファレンスセル選択回路４３は、リファレンスセル選択回路４４に選択すべきプログラムベリファイ用リファレンスセルを通知する。これに応じて、リファレンスセル選択回路４４はプログラムベリファイ用リファレンスセル４５−１乃至４５−３の１つを選択する。この選択動作は、図３のフローチャートのステップＳＴ５からステップＳＴ７に相当する。
【００３４】
センスアンプ４６は、選択されたプログラムベリファイ用リファレンスセルからのリファレンス電流に基づいて、ダイナミックリファレンスセル領域１６Ｂから読み出した“０”側のダイナミックリファレンスセルをベリファイする。このベリファイ結果に基づいて、書き込み制御回路４７がダイナミックリファレンスセル領域１６Ｂの“０”側のダイナミックリファレンスセルをプログラムする。
【００３５】
このようにして、複数のイレーズベリファイ用リファレンスセルを比較対象として用いることで、イレーズされた“１”側のダイナミックリファレンスセルの閾値レベルを判断する。更に、求められた閾値のレベルに応じて、複数のプログラムベリファイ用リファレンスセルの１つを選択し、選択したプログラム用の閾値を用いて、“０”側のダイナミックリファレンスセルをプログラムする。
【００３６】
以下に、本発明の更なる実施例を説明する。上記の第１の実施例は、ポリシリコンをフローティングゲートとするような通常のフラッシュメモリを対象とするものである。これに対し、以下に記載の実施例は、窒化膜等からなるトラップ層に電荷を蓄えることで１つのメモリセル当たり２ビットの情報を格納可能なタイプのフラッシュメモリを対象とする。
【００３７】
このタイプのフラッシュメモリでは、コントロールゲートと基板との間に酸化膜−窒化膜−酸化膜で構成される膜が設けられ、窒化膜に電荷をトラップさせて閾値を変化させることで、データの“０”と“１”とを区別する。この場合、窒化膜等のトラップ層は絶縁膜であるので電荷は移動しない。従って、トラップ層の両端に独立に電荷を蓄えることにより１セル当たり２ビットの情報を格納することが実現可能となる。２ビットの情報は、読み出し動作においてドレインとソースとを入れ換えることで、それぞれ別々に読み出すことが出来る。
【００３８】
メモリセルへの書き込みは、チャネルホットエレクトロンによる電子注入により行われる。例えばゲート電極に約９Ｖ、ドレインに約５Ｖ、ソース及び基盤に０Ｖを印加し、チャネルで発生するホットエレクトロンを窒化膜にトラップさせる。このときホットエレクトロンは、窒化膜内でドレインに近い側に注入される。消去動作は、ホットホールインジェクションによるホール注入により行なわれる。即ち、例えばゲート電極に約−６Ｖ、ドレインに約６Ｖを印加することで、ドレインから基板に流れるバンド間トンネル電流により発生するホールを窒化膜に注入し、電荷を中和させて消去する。１つのセル当たり２ビット分の電荷が注入されている場合には、ソースにもドレインと同一の電圧を印加することで、消去動作を実行することが出来る。読み出し動作は、書き込み時とドレインを逆にするリバースリードにより実行される。即ち、書き込み時に約５Ｖを印加した拡散層とは逆側の拡散層をドレインとし、ゲート電極に約５Ｖ、ドレインに１．５Ｖ、ソースと基盤に０Ｖを印加する。窒化膜中のソースに近い側に電荷が蓄えられている場合、トラップ電荷によりチャネルが形成されずに電流が流れない。これによりデータ“０”を読み出すことが可能となる。
【００３９】
このように１セルに２ビット格納可能なフラッシュメモリでは、２ビットのうちの１ビットを読み出す場合、読み出し選択した側でないビットの状態に応じて閾値が変化する。即ち、読み出し選択した側と反対側がプログラム状態である場合には、このプログラムされたトラップ電荷の影響で閾値が比較的大きくなり、また読み出し選択した側と反対側が消去状態である場合には、この消去状態によりトラップ電荷が存在せず閾値が比較的小さくなる。
【００４０】
従って、このようなフラッシュメモリにおいては、読み出し選択した側と反対側の状態を考慮して閾値設定を実行する必要がある。リファレンス用に読み出し選択した側とは反対側の状態に応じて、以下の４つの場合が考えられる。
１．“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていないと共に、“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていない状態
２．“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていると共に、“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていない状態
３．“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていないと共に、“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えている状態
４．“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていると共に、“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えている状態
ここで上記の第１の場合は、図３と同一のフローチャートで閾値設定を実行することが出来る。
【００４１】
図６は、本発明の第２の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。この第２の実施例は、上記の第２の場合、即ち“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていると共に“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていない状態に対応する。
【００４２】
まず初期状態としては、ダイナミックリファレンスセルの各々は、両方のビットがイレーズされた“１”の状態に設定されている。
【００４３】
図６のステップＳＴ１で、プログラムベリファイ用リファレンスセルＰＧＶ２を使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたプログラムベリファイ用リファレンスセルを使用して、“１”側のダイナミックリファレンスセルにおいてリファレンス用に選択するのとは反対側をプログラムする。
【００４４】
以下のステップＳＴ３乃至ステップＳＴ１０は、図３のフローチャートのステップＳＴ１乃至ステップＳＴ８と基本的に同一である。この手順によって、“１”側のダイナミックリファレンスセルの選択側に対する閾値を判定して、“０”側のダイナミックリファレンスセルの選択側をプログラムする。
【００４５】
このように本発明の第２の実施例においては、“１”側のダイナミックリファレンスセルにおいて反対側をプログラムして電荷を蓄えておく。この状態で、“１” 側のダイナミックリファレンスセルの選択側に対する閾値を判定して、“０”側のダイナミックリファレンスセルの選択側をプログラムする。
【００４６】
図７は、本発明の第３の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。この第３の実施例は、上記の第２の場合、即ち“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていると共に“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていない状態に対応する。
【００４７】
まず初期状態としては、ダイナミックリファレンスセルの各々は、両方のビットがイレーズされた“１”の状態に設定されている。
【００４８】
図７のステップＳＴ１で、プログラムベリファイ用リファレンスセルＰＧＶ２を使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたプログラムベリファイ用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルにおいてリファレンス用に選択する側をプログラムする。
【００４９】
ステップＳＴ３で、プログラムベリファイ用リファレンスセルＰＧＶ３を使用リファレンスセルとして設定する。ステップＳＴ４で、設定されたプログラムベリファイ用リファレンスセルＰＧＶ３の閾値で、“０”側のダイナミックリファレンスセルの選択側をベリファイする。即ち、データ判定する。
【００５０】
データが“１”であると判定される場合には、ステップＳＴ５で、プログラムベリファイ用リファレンスセルＰＧＶ２を使用リファレンスセルとして設定する。ステップＳＴ６で、設定されたプログラムベリファイ用リファレンスセルＰＧＶ２の閾値で、“０”側のダイナミックリファレンスセルの選択側をベリファイする。即ち、データ判定する。データが“１”であると判定される場合には、ステップＳＴ７で、最も大きい閾値を有するプログラムベリファイ用リファレンスセルＰＧＶ３を使用リファレンスセルとして設定する。
【００５１】
またステップＳＴ４でデータが“０”であると判定される場合には、ステップＳＴ８で、最も小さい閾値を有するプログラムベリファイ用リファレンスセルＰＧＶ１を使用リファレンスセルとして設定する。
【００５２】
またステップＳＴ６でデータが“０”であると判定される場合には、ステップＳＴ９で、中間の閾値を有するプログラムベリファイ用リファレンスセルＰＧＶ２を使用リファレンスセルとして設定する。
【００５３】
最後にステップＳＴ１０で、設定されたプログラムベリファイ用リファレンスセルを使用して、“１”側のダイナミックリファレンスセルのリファレンス用読み出し側とは反対側をプログラムする。
【００５４】
このように上記実施例においては、複数のプログラムベリファイ用リファレンスセルを比較対象として用いることで、“０”側のダイナミックリファレンスセルの閾値レベルを判断し、求められた閾値のレベルに応じて“１”側のダイナミックリファレンスセルの選択側とは反対側をプログラムする。従って、“０”側のダイナミックリファレンスセルの閾値が小さいとき（例えばＰＧＶ１とＰＧＶ２との間の場合）には、“１”側のダイナミックリファレンスセルの選択側とは反対側を強く（例えばＰＧＶ３を用いて）プログラムすることで、“１”側のダイナミックリファレンスセルの選択側の閾値を大きくすることが出来る。これにより、平均リファレンス電流が所定の値に安定するように、ダイナミックリファレンスセルを設定することが可能になる。
【００５５】
図８は、本発明の第４の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。この第４の実施例は、前述の場合分けの第３の場合、即ち“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていないと共に、“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えている状態の場合に相当する。
【００５６】
まず初期状態としては、ダイナミックリファレンスセルの各々は、両方のビットがイレーズされた“１”の状態に設定されている。
【００５７】
図８のステップＳＴ１で、プログラムベリファイ用リファレンスセルＰＧＶ１を使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたプログラムベリファイ用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルにおいてリファレンス用に選択するのとは反対側をプログラムする。
【００５８】
以下のステップＳＴ３乃至ステップＳＴ１０は、図３のフローチャートのステップＳＴ１乃至ステップＳＴ８と基本的に同一である。この手順によって、“１”側のダイナミックリファレンスセルの選択側に対する閾値を判定して、“０”側のダイナミックリファレンスセルの選択側をプログラムする。
【００５９】
このように本発明の第４の実施例においては、“０”側のダイナミックリファレンスセルにおいて反対側をプログラムして電荷を蓄えておく。この状態で、“１” 側のダイナミックリファレンスセルの選択側に対する閾値を判定して、“０”側のダイナミックリファレンスセルの選択側をプログラムする。
【００６０】
図９は、本発明の第５の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。この第５の実施例は、前述の場合分けの第４の場合、即ち“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていると共に、“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えている状態の場合に相当する。
【００６１】
まず初期状態としては、ダイナミックリファレンスセルの各々は、両方のビットがイレーズされた“１”の状態に設定されている。
【００６２】
図８のステップＳＴ１で、プログラムベリファイ用リファレンスセルＰＧＶ２を使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたプログラムベリファイ用リファレンスセルを使用して、“１”側のダイナミックリファレンスセルにおいてリファレンス用に選択するのとは反対側をプログラムする。ステップＳＴ３で、更に、“０”側のダイナミックリファレンスセルにおいてリファレンス用に選択するのとは反対側をプログラムする。
【００６３】
以下のステップＳＴ４乃至ステップＳＴ１１は、図３のフローチャートのステップＳＴ１乃至ステップＳＴ８と基本的に同一である。この手順によって、“１”側のダイナミックリファレンスセルの選択側に対する閾値を判定して、“０”側のダイナミックリファレンスセルの選択側をプログラムする。
【００６４】
このように本発明の第５の実施例においては、“０”側及び“１”側のダイナミックリファレンスセルにおいて反対側をプログラムして電荷を蓄えておく。この状態で、“１” 側のダイナミックリファレンスセルの選択側に対する閾値を判定して、“０”側のダイナミックリファレンスセルの選択側をプログラムする。
【００６５】
第２乃至第５の実施例は、上記説明から明らかなように、基本的に第１の実施例と同様な処理手順であり、図５の回路構成と同様な回路構成或いは簡単な変形を施した回路構成によって実現することが出来る。
【００６６】
図１０は、本発明の第６の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。この実施例は、窒化膜を用いた１セルに２ビット格納可能なフラッシュメモリを対象とし、前述の実施例とは異なり単一のリファレンスセルで閾値を設定可能な方法に関する。
【００６７】
まず初期状態としては、ダイナミックリファレンスセルの各々は、両方のビットがイレーズされた“１”の状態に設定されている。
【００６８】
ステップＳＴ１で、プログラムベリファイ用リファレンスセルＰＧＶを使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたプログラムベリファイ用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルＡにおいてリファレンス用に選択する側をベリファイする。この結果に基づいて、ステップＳＴ５で、“０”側のダイナミックリファレンスセルＡの選択側をプログラムする。これにより“０”側のダイナミックリファレンスセルＡに格納されるデータは“０１”となる。第１のビットは選択側のデータを示し、第２のビットは反対側のデータを示す。
【００６９】
ステップＳＴ３で、読み出し用リファレンスセルＲＥＡＤを使用リファレンスセルとして設定する。ステップＳＴ４で、設定された読み出し用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルＡの選択側と“１”側のダイナミックリファレンスセルＢの選択側との平均閾値（平均電流）をベリファイする。この結果に基づいて、ステップＳＴ６で、“１”側のダイナミックリファレンスセルＢの選択側とは反対側をプログラムする。これにより“１”側のダイナミックリファレンスセルＢに格納されるデータは“１０”となる。
【００７０】
このように本実施例では、“０”側のダイナミックリファレンスセルＡの選択側と“１”側のダイナミックリファレンスセルＢの選択側との平均閾値が、読み出し閾値近傍に来るように、ダイナミックリファレンスセルに対する閾値設定を行う。従って、平均リファレンス電流が所定の値に安定するように、ダイナミックリファレンスセルを設定することが可能になる。
【００７１】
上記説明では、まず“０”側のダイナミックリファレンスセルＡの選択側をプログラムし、その後“１”側のダイナミックリファレンスセルＢの選択側とは反対側をプログラムした。これとは逆に、“１”側を最初にプログラムし、その後“０”側をプログラムするように構成しても同様の効果が得られる。また１セルに１ビットであるフラッシュメモリにおいても同様に、“０”側のダイナミックリファレンスセルと“１”側のダイナミックリファレンスセルとの平均閾値が、読み出し閾値近傍に来るように、“０”側のダイナミックリファレンスセルに対する閾値設定を行うが出来る。
【００７２】
図１１は、第６の実施例のリファレンスセル設定動作を実行する回路構成を示す図である。
【００７３】
図１１の回路は、センスアンプ５１及び５２、プログラムベリファイ用リファレンスセル（ＰＧＶ）５３、読み出し用リファレンスセル（ＲＥＡＤ）５４、及び書き込み制御回路５５を含む。センスアンプ５１は、ダイナミックリファレンスセル領域１６Ｂから“０”側のダイナミックリファレンスセルＡを読み出し、プログラムベリファイ用リファレンスセル５３を用いてベリファイする。この結果に基づいて、書き込み制御回路５５が“０”側のダイナミックリファレンスセルＡをプログラムする。この動作が図１０のフローチャートのステップＳＴ１、ＳＴ２、及びＳＴ５に対応する。
【００７４】
その後、センスアンプ５２は、ダイナミックリファレンスセル領域１６Ｂから“１”側及び“０”側のダイナミックリファレンスセルＡ及びＢを読み出し、それらの平均電流を読み出し用リファレンスセル５４に基づいてベリファイする。この結果に基づいて、書き込み制御回路５５が“１”側のダイナミックリファレンスセルＢにおいて選択側とは反対側をプログラムする。この動作が図１０のフローチャートのステップＳＴ３、ＳＴ４、及びＳＴ６に対応する。
【００７５】
このように図１１の回路構成によって、平均リファレンス電流が所定の値に安定するように、ダイナミックリファレンスセルを設定することが可能になる。
【００７６】
図１２は、本発明の第７の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。この実施例は、窒化膜を用いた１セルに２ビット格納可能なフラッシュメモリを対象とし、単一のリファレンスセルで閾値を設定可能な方法に関する。
【００７７】
まず初期状態としては、ダイナミックリファレンスセルの各々は、両方のビットがイレーズされた“１”の状態に設定されている。
【００７８】
ステップＳＴ１で、プログラムベリファイ用リファレンスセルＰＧＶ及び読み出し用リファレンスセルＲＥＡＤを使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたプログラムベリファイ用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルＡにおいてリファレンス用に選択する側をベリファイする。この結果に基づいて、ステップＳＴ５で、“０”側のダイナミックリファレンスセルＡの選択側をプログラムする。これにより“０”側のダイナミックリファレンスセルＡに格納されるデータは“０１”となる。第１のビットは選択側のデータを示し、第２のビットは反対側のデータを示す。
【００７９】
ステップＳＴ３で、ステップＳＴ１で設定されている読み出し用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルＡの選択側と“１”側のダイナミックリファレンスセルＢの選択側とは反対側の平均閾値（平均電流）をベリファイする。この結果に基づいて、ステップＳＴ６で、“１”側のダイナミックリファレンスセルＢの選択側とは反対側をプログラムする。これにより“１”側のダイナミックリファレンスセルＢに格納されるデータは“１０”となる。
【００８０】
このように本実施例では、“０”側のダイナミックリファレンスセルＡの選択側と“１”側のダイナミックリファレンスセルＢの選択側とは反対側の平均閾値が、プログラム用リファレンスセルの閾値近傍に来るように、ダイナミックリファレンスセルに対する閾値設定を行う。従って、“０”側のダイナミックリファレンスセルＡの選択側の閾値が大きいほど、“１”側のダイナミックリファレンスセルＢの選択側とは反対側の電荷注入量は小さくなり、“１”側のダイナミックリファレンスセルＢの選択側の閾値は小さくなる。これにより、平均リファレンス電流が所定の値に安定するように、ダイナミックリファレンスセルを設定することが可能になる。
【００８１】
上記説明では、まず“０”側のダイナミックリファレンスセルＡの選択側をプログラムし、その後“１”側のダイナミックリファレンスセルＢの選択側とは反対側をプログラムした。これとは逆に、“１”側を最初にプログラムし、その後“０”側をプログラムするように構成しても同様の効果が得られる。
【００８２】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
上記不揮発性半導体記憶装置においては、データ判定制御回路は第１のセルの閾値に応じて該第２のセルをプログラムする。従って、第１のセルの閾値が小さいときには該第２のセルの閾値が大きくなるように該第２のセルをプログラムすることが可能になり、２つのリファレンスセルの平均電流をリファレンス電流とする構成の不揮発性半導体記憶装置において、安定した読み出しマージンを提供することが出来る。
【図面の簡単な説明】
【図１】本発明を適用する不揮発性半導体記憶装置の構成を示す図である。
【図２】データ読み出し動作に関連する回路構成を示す図である。
【図３】本発明の第１の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【図４】図３のフローチャートによるダイナミックリファレンスセル設定を説明するための図である。
【図５】第１の実施例のリファレンスセル設定動作を実行する回路構成を示す図である。
【図６】本発明の第２の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【図７】本発明の第３の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【図８】本発明の第４の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【図９】本発明の第５の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【図１０】本発明の第６の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【図１１】第６の実施例のリファレンスセル設定動作を実行する回路構成を示す図である。
【図１２】本発明の第７の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【符号の説明】
１０ 不揮発性半導体記憶装置
１１ 制御回路
１２ 入出力バッファ
１３ アドレスラッチ
１４ Ｘデコーダ
１５ Ｙデコーダ
１６ セルアレイ
１７ データ判定制御回路
１８ 書き込み回路
１９ 消去回路
２０ チップイネーブル／出力イネーブル回路
【発明の属する技術分野】
本発明は、一般に不揮発性半導体記憶装置に関し、詳しくはデータ読み出し時にリファレンスセルを用いる不揮発性半導体記憶装置に関する。
【従来の技術】
一般的に、フラッシュメモリ等の不揮発性半導体記憶装置においては、ある所定の閾値に設定されたリファレンスセルの電流をリファレンス電流として、読み出し動作時に読み出しメモリセルのドレイン電流とリファレンス電流との間で比較を行う。読み出したメモリセルのドレイン電流が、リファレンス電流よりも大きいか否かに応じて、データ“１”或いは“０”の判定を行う。
【０００２】
フラッシュメモリの書き換え回数が増えていくと、書き込み電荷が損失するチャージロスが発生するようになり、コア回路のメモリセルの閾値が小さくなる傾向にある。これに対して、書き換え動作が通常実行されないリファレンスセルについては、閾値は固定のままである。このため書き換え回数が増えていくと、リファレンスセルの固定の閾値では読み出しマージンを充分に確保できない状態が生じる。
【０００３】
読み出しマージンを充分に確保するために、読み出しリファレンスセルとしてデータ“１”と“０”の２種類のリファレンスセルを用意し、その平均電流をリファレンス電流とすると共に、メモリセル同様にこれらのリファレンスセルに対しても書き換え動作を実行する手法がある。即ち、プログラムされたデータ“０”のリファレンスセルＲｅｆ０とイレーズされたデータ“１”のリファレンスセルＲｅｆ１を用意し、２つのリファレンス電流の平均を読み出しリファレンス電流として用いる。
【０００４】
この手法の場合、Ｒｅｆ０はある所定の閾値に設定されたプログラムベリファイ用リファレンスセルＰｒＲｅｆを用いて、メモリセルと同様にプログラムされる。この際のプログラムベリファイにおいては、プログラムベリファイ用リファレンスセルＰｒＲｅｆと書き込み対象のセルとを比較し、書き込み対象のセルがリファレンスセルＰｒＲｅｆ以上の閾値に達した時点で書き込み終了となる。従って、このようにプログラムされるリファレンスセルＲｅｆ０の閾値は、下限が設定されているだけであり、実際にどの閾値に設定されているかは分からない。またリファレンスセルＲｅｆ１も同様に、上限が設定されているだけであり、実際にどの閾値にされているかは分からない。
【発明が解決しようとする課題】
このようにリファレンスセルの閾値は、その書き込み・消去特性に依存してある程度の広がりを有した確率分布を有する。
【０００５】
２つのリファレンスセルの平均である仮想的な読み出しリファレンスセルの閾値の分布は、読み出しマージンに大きな影響を与える。仮想的な読み出しリファレンスセルの閾値が高い場合、メモリセルのデータ“０”との閾値差が小さくなり、“０”側のマージンが小さくなる。逆に、仮想的な読み出しリファレンスセルの閾値が低い場合、メモリセルのデータ“１”との閾値差が小さくなり、“１”側のマージンが小さくなる。
【０００６】
このように、２つのリファレンスセルの平均電流をリファレンス電流とする場合、リファレンスセルの書き込み・消去の特性に依存してリファレンスセルの閾値にバラツキが存在するために、平均であるリファレンス電流にもバラツキが生じ、読み出しマージンが不安定なものになってしまう。
【０００７】
以上を鑑みて本発明は、２つのリファレンスセルの平均電流をリファレンス電流とする構成の不揮発性半導体記憶装置において、安定した読み出しマージンを提供することを目的とする。
【課題を解決するための手段】
本発明による不揮発性半導体記憶装置は、メモリセルと、該メモリセルと同様に書き換えが行われるダイナミックリファレンスセルと、該ダイナミックリファレンスセルの第１のセルと第２のセルとから平均リファレンス電流を求め、該平均リファレンス電流と読み出し電流とを比較することで読み出しデータを判定するデータ判定制御回路を含み、該データ判定制御回路は第１のセルの閾値に応じて該第２のセルをプログラムすることを特徴とする。
【０００８】
上記不揮発性半導体記憶装置においては、データ判定制御回路は第１のセルの閾値に応じて該第２のセルをプログラムする。従って、第１のセルの閾値が小さいときには該第２のセルの閾値が大きくなるように該第２のセルをプログラムすることが可能になり、２つのリファレンスセルの平均電流をリファレンス電流とする構成の不揮発性半導体記憶装置において、安定した読み出しマージンを提供することが出来る。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【０００９】
図１は、本発明を適用する不揮発性半導体記憶装置の構成を示す図である。
【００１０】
図１の不揮発性半導体記憶装置１０は、制御回路１１、入出力バッファ１２、アドレスラッチ１３、Ｘデコーダ１４、Ｙデコーダ１５、セルアレイ１６、データ判定制御回路１７、書き込み回路１８、消去回路１９、及びチップイネーブル／出力イネーブル回路２０を含む。
【００１１】
制御回路１１は、制御信号を外部から受け取り、制御信号に基づいてステートマシンとして動作して、不揮発性半導体記憶装置１０の各部の動作を制御する。
【００１２】
入出力バッファ１２は、外部からデータを受け取り、このデータをデータ判定制御回路１７に供給する。アドレスラッチ１３は、外部から供給されるアドレス信号を受け取りラッチすると共に、このアドレス信号をＸデコーダ１４及びＹデコーダ１５に供給する。Ｘデコーダ１４は、アドレスラッチ１３から供給されたアドレスをデコードして、セルアレイ１６に設けられたワード線をデコード結果に応じて活性化させる。Ｙデコーダ１５は、アドレスラッチ１３から供給されたアドレスをデコードして、デコードアドレス信号に基づいて、セルアレイ１６のビット線のデータを選択的に読み出してデータ判定制御回路１７に供給する。
【００１３】
セルアレイ１６は、メモリセルトランジスタの配列、ワード線、ビット線等を含み、各メモリセルトランジスタにデータを記憶する。データ読み出し時には、活性化ワード線で指定されるメモリセルからのデータが、ビット線に読み出される。プログラム或いはイレーズ時には、ワード線及びビット線をそれぞれの動作に応じた適当な電位に設定することで、メモリセルに対する電荷注入或いは電荷抜き取りの動作を実行する。
【００１４】
データ判定制御回路１７は、Ｙデコーダ１５及びＸデコーダ１４によって指定されセルアレイ１６から供給されるデータの電流を、２つのリファレンスセルの電流の平均であるリファレンス電流と比較することで、データが０であるか１であるかの判定を行う。判定結果は読み出しデータとして、入出力バッファ１２に供給される。またプログラム動作及びイレーズ動作に伴うベリファイ動作は、Ｙデコーダ１５及びＸデコーダ１４によって指定されセルアレイ１６から供給されたデータの電流を、プログラムベリファイ用及びイレーズベリファイ用リファレンスセルの示すリファレンス電流と比較することで行われる。
【００１５】
本発明においては、読み出しデータ判定用のリファレンスセルはセルアレイ１６内部に設けられ、メモリセルと同様に書き換え動作の対象であるダイナミックリファレンスセルとして提供される。またプログラムベリファイ用及びイレーズベリファイ用リファレンスセルはセルアレイ１６外部例えばデータ判定制御回路１７内に設けられ、固定の閾値を有するリファレンスセルである。
【００１６】
書き込み回路１８は、制御回路１１の制御の下に、データ判定制御回路１７に入出力バッファ１２から供給される書き込みデータに基づいて、アドレスラッチ１３、Ｘデコーダ１４、及びＹデコーダ１５を駆動して、セルアレイ１６に対するデータ書き込み動作を実行する。消去回路１９は、イレーズ動作時にワード線及びビット線に印加する電位を生成して、セルアレイ１６に対するセクタ単位の消去動作を実行する。
【００１７】
チップイネーブル／出力イネーブル回路２０は、装置外部から制御信号としてチップイネーブル信号／ＣＥ及びアウトプットイネーブル信号／ＯＥを受け取り、入出力バッファ１２及びセルアレイ１６の動作／非動作を制御する。
【００１８】
図２は、データ読み出し動作に関連する回路構成を示す図である。
【００１９】
図２の回路は、データラッチ３１、センスアンプ（Ｓ／Ａ）３２、コア用カスコード回路３３、リファレンスセルＡ用カスコード回路３４、及びリファレンスセルＢ用カスコード回路３５を含み、これらの回路によりセルアレイ１６から読み出されるデータのレベルを判定する。これらの回路は、図１のデータ判定制御回路１７に相当する。
【００２０】
セルアレイ１６は、メモリセルを格納するコアセル領域１６Ａと、ダイナミックリファレンスセルを格納するダイナミックリファレンスセル領域１６Ｂとを含む。コアセル領域１６Ａから読み出されるデータは、コア用カスコード回路３３により電流信号から電圧信号に変換されて、センスアンプ３２に供給される。またダイナミックリファレンスセル領域１６ＢのリファレンスセルＡから読み出されるリファレンスレベルは、リファレンスセルＡ用カスコード回路３４により電流信号から電圧信号に変換される。更にダイナミックリファレンスセル領域１６ＢのリファレンスセルＢから読み出されるリファレンスレベルは、リファレンスセルＢ用カスコード回路３５により電流信号から電圧信号に変換される。リファレンスセルＡ用カスコード回路３４の出力とリファレンスセルＢ用カスコード回路３５の出力同士は結合され平均化され、センスアンプ３２に供給される。センスアンプ３２では、データの電圧レベルとリファレンスの電圧レベルとを比較することで、データが“１”或いは“０”であるかついて判定を行う。判定されたデータは、データラッチ３１に供給される。
【００２１】
図３は、本発明の第１の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。また図４は、図３のフローチャートによるダイナミックリファレンスセル設定を説明するための図である。
【００２２】
第１の実施例では、複数のプログラムベリファイ用リファレンスセル及び複数のイレーズベリファイ用リファレンスセルを用いることで、読み出し用のダイナミックリファレンスセルの閾値を設定する。図４に示されるように、第１の実施例で用いる複数のプログラムベリファイ用リファレンスセルＰＧＶ１乃至ＰＧＶ３は、その閾値にＰＧＶ１＜ＰＧＶ２＜ＰＧＶ３の関係があり、また複数のイレーズベリファイ用リファレンスセルＥＲＶ１乃至ＥＲＶ３は、その閾値にＥＲＶ１＞ＥＲＶ２＞ＥＲＶ３の関係がある。ここでイレーズベリファイ用リファレンスセルＥＲＶ１がコアセル領域のメモリセルをイレーズする際のベリファイ用リファレンスであり、プログラムベリファイ用リファレンスセルＰＧＶ２がコアセル領域のメモリセルをプログラムする際のベリファイ用リファレンスである。
【００２３】
最初に、イレーズベリファイ用リファレンスセルＥＲＶ１を用いて、コアセル領域のメモリセルと同様に、ダイナミックリファレンスセルをイレーズする。
【００２４】
図３のステップＳＴ１で、イレーズベリファイ用リファレンスセルＥＲＶ２を使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたイレーズベリファイ用リファレンスセルＥＲＶ２の閾値で、“１”側のダイナミックリファレンスセルをベリファイする。即ち、データ判定する。
【００２５】
データが“１”であると判定される場合には、ステップＳＴ３で、イレーズベリファイ用リファレンスセルＥＲＶ３を使用リファレンスセルとして設定する。ステップＳＴ４で、設定されたイレーズベリファイ用リファレンスセルＥＲＶ３の閾値で、“１”側のダイナミックリファレンスセルをベリファイする。即ち、データ判定する。データが“１”であると判定される場合には、“１”側のダイナミックリファレンスセルの閾値が、最も小さいＥＲＶ３の閾値より小さいことになる。従ってこの場合、ステップＳＴ５で、最も大きい閾値を有するプログラムベリファイ用リファレンスセルＰＧＶ３を使用リファレンスセルとして設定する。
【００２６】
またステップＳＴ２でデータが“０”であると判定される場合には、“１”側のダイナミックリファレンスセルの閾値が、最も大きいＥＲＶ１の閾値と中間のＥＲＶ２の閾値との間にあることになる。従ってこの場合、ステップＳＴ６で、最も小さい閾値を有するプログラムベリファイ用リファレンスセルＰＧＶ１を使用リファレンスセルとして設定する。
【００２７】
またステップＳＴ４でデータが“０”であると判定される場合には、“１”側のダイナミックリファレンスセルの閾値が、中間のＥＲＶ２の閾値と最も小さいＥＲＶ３の閾値との間にあることになる。従ってこの場合、ステップＳＴ７で、中間の閾値を有するプログラムベリファイ用リファレンスセルＰＧＶ２を使用リファレンスセルとして設定する。
【００２８】
最後にステップＳＴ８で、設定されたプログラムベリファイ用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルをプログラムする。
【００２９】
このように上記実施例においては、複数のイレーズベリファイ用リファレンスセルを比較対象として用いることで、イレーズされた“１”側のダイナミックリファレンスセルの閾値レベルを判断し、求められた閾値のレベルに応じて“０”側のダイナミックリファレンスセルをプログラムする。従って、“１”側のダイナミックリファレンスセルの閾値が小さいときには、“０”側のダイナミックリファレンスセルの閾値を大きくすることで、平均リファレンス電流が所定の値に安定するように、ダイナミックリファレンスセルを設定することが可能になる。
【００３０】
図５は、第１の実施例のリファレンスセル設定動作を実行する回路構成を示す図である。
【００３１】
図５の回路は、センスアンプ４１、イレーズベリファイ用リファレンスセル４２−１乃至４２−３、リファレンスセル選択回路４３、リファレンスセル選択回路４４、プログラムベリファイ用リファレンスセル４５−１乃至４５−３、及びセンスアンプ４６を含み、ダイナミックリファレンスセル領域１６Ｂに対するリファレンスセルの閾値設定動作を実行する。
【００３２】
センスアンプ４１は、ダイナミックリファレンスセル領域１６Ｂから読み出される“１”側のダイナミックリファレンスセルの電流を、リファレンスセル選択回路４３が選択するイレーズベリファイ用リファレンスセル４２−１乃至４２−３の１つからのリファレンス電流と比較する。この比較動作は、図３のフローチャートのステップＳＴ１からステップＳＴ４に相当する。
【００３３】
センスアンプ４１からの判定結果と現在の選択状態とに応じて、リファレンスセル選択回路４３は、リファレンスセル選択回路４４に選択すべきプログラムベリファイ用リファレンスセルを通知する。これに応じて、リファレンスセル選択回路４４はプログラムベリファイ用リファレンスセル４５−１乃至４５−３の１つを選択する。この選択動作は、図３のフローチャートのステップＳＴ５からステップＳＴ７に相当する。
【００３４】
センスアンプ４６は、選択されたプログラムベリファイ用リファレンスセルからのリファレンス電流に基づいて、ダイナミックリファレンスセル領域１６Ｂから読み出した“０”側のダイナミックリファレンスセルをベリファイする。このベリファイ結果に基づいて、書き込み制御回路４７がダイナミックリファレンスセル領域１６Ｂの“０”側のダイナミックリファレンスセルをプログラムする。
【００３５】
このようにして、複数のイレーズベリファイ用リファレンスセルを比較対象として用いることで、イレーズされた“１”側のダイナミックリファレンスセルの閾値レベルを判断する。更に、求められた閾値のレベルに応じて、複数のプログラムベリファイ用リファレンスセルの１つを選択し、選択したプログラム用の閾値を用いて、“０”側のダイナミックリファレンスセルをプログラムする。
【００３６】
以下に、本発明の更なる実施例を説明する。上記の第１の実施例は、ポリシリコンをフローティングゲートとするような通常のフラッシュメモリを対象とするものである。これに対し、以下に記載の実施例は、窒化膜等からなるトラップ層に電荷を蓄えることで１つのメモリセル当たり２ビットの情報を格納可能なタイプのフラッシュメモリを対象とする。
【００３７】
このタイプのフラッシュメモリでは、コントロールゲートと基板との間に酸化膜−窒化膜−酸化膜で構成される膜が設けられ、窒化膜に電荷をトラップさせて閾値を変化させることで、データの“０”と“１”とを区別する。この場合、窒化膜等のトラップ層は絶縁膜であるので電荷は移動しない。従って、トラップ層の両端に独立に電荷を蓄えることにより１セル当たり２ビットの情報を格納することが実現可能となる。２ビットの情報は、読み出し動作においてドレインとソースとを入れ換えることで、それぞれ別々に読み出すことが出来る。
【００３８】
メモリセルへの書き込みは、チャネルホットエレクトロンによる電子注入により行われる。例えばゲート電極に約９Ｖ、ドレインに約５Ｖ、ソース及び基盤に０Ｖを印加し、チャネルで発生するホットエレクトロンを窒化膜にトラップさせる。このときホットエレクトロンは、窒化膜内でドレインに近い側に注入される。消去動作は、ホットホールインジェクションによるホール注入により行なわれる。即ち、例えばゲート電極に約−６Ｖ、ドレインに約６Ｖを印加することで、ドレインから基板に流れるバンド間トンネル電流により発生するホールを窒化膜に注入し、電荷を中和させて消去する。１つのセル当たり２ビット分の電荷が注入されている場合には、ソースにもドレインと同一の電圧を印加することで、消去動作を実行することが出来る。読み出し動作は、書き込み時とドレインを逆にするリバースリードにより実行される。即ち、書き込み時に約５Ｖを印加した拡散層とは逆側の拡散層をドレインとし、ゲート電極に約５Ｖ、ドレインに１．５Ｖ、ソースと基盤に０Ｖを印加する。窒化膜中のソースに近い側に電荷が蓄えられている場合、トラップ電荷によりチャネルが形成されずに電流が流れない。これによりデータ“０”を読み出すことが可能となる。
【００３９】
このように１セルに２ビット格納可能なフラッシュメモリでは、２ビットのうちの１ビットを読み出す場合、読み出し選択した側でないビットの状態に応じて閾値が変化する。即ち、読み出し選択した側と反対側がプログラム状態である場合には、このプログラムされたトラップ電荷の影響で閾値が比較的大きくなり、また読み出し選択した側と反対側が消去状態である場合には、この消去状態によりトラップ電荷が存在せず閾値が比較的小さくなる。
【００４０】
従って、このようなフラッシュメモリにおいては、読み出し選択した側と反対側の状態を考慮して閾値設定を実行する必要がある。リファレンス用に読み出し選択した側とは反対側の状態に応じて、以下の４つの場合が考えられる。
１．“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていないと共に、“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていない状態
２．“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていると共に、“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていない状態
３．“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていないと共に、“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えている状態
４．“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていると共に、“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えている状態
ここで上記の第１の場合は、図３と同一のフローチャートで閾値設定を実行することが出来る。
【００４１】
図６は、本発明の第２の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。この第２の実施例は、上記の第２の場合、即ち“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていると共に“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていない状態に対応する。
【００４２】
まず初期状態としては、ダイナミックリファレンスセルの各々は、両方のビットがイレーズされた“１”の状態に設定されている。
【００４３】
図６のステップＳＴ１で、プログラムベリファイ用リファレンスセルＰＧＶ２を使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたプログラムベリファイ用リファレンスセルを使用して、“１”側のダイナミックリファレンスセルにおいてリファレンス用に選択するのとは反対側をプログラムする。
【００４４】
以下のステップＳＴ３乃至ステップＳＴ１０は、図３のフローチャートのステップＳＴ１乃至ステップＳＴ８と基本的に同一である。この手順によって、“１”側のダイナミックリファレンスセルの選択側に対する閾値を判定して、“０”側のダイナミックリファレンスセルの選択側をプログラムする。
【００４５】
このように本発明の第２の実施例においては、“１”側のダイナミックリファレンスセルにおいて反対側をプログラムして電荷を蓄えておく。この状態で、“１” 側のダイナミックリファレンスセルの選択側に対する閾値を判定して、“０”側のダイナミックリファレンスセルの選択側をプログラムする。
【００４６】
図７は、本発明の第３の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。この第３の実施例は、上記の第２の場合、即ち“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていると共に“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていない状態に対応する。
【００４７】
まず初期状態としては、ダイナミックリファレンスセルの各々は、両方のビットがイレーズされた“１”の状態に設定されている。
【００４８】
図７のステップＳＴ１で、プログラムベリファイ用リファレンスセルＰＧＶ２を使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたプログラムベリファイ用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルにおいてリファレンス用に選択する側をプログラムする。
【００４９】
ステップＳＴ３で、プログラムベリファイ用リファレンスセルＰＧＶ３を使用リファレンスセルとして設定する。ステップＳＴ４で、設定されたプログラムベリファイ用リファレンスセルＰＧＶ３の閾値で、“０”側のダイナミックリファレンスセルの選択側をベリファイする。即ち、データ判定する。
【００５０】
データが“１”であると判定される場合には、ステップＳＴ５で、プログラムベリファイ用リファレンスセルＰＧＶ２を使用リファレンスセルとして設定する。ステップＳＴ６で、設定されたプログラムベリファイ用リファレンスセルＰＧＶ２の閾値で、“０”側のダイナミックリファレンスセルの選択側をベリファイする。即ち、データ判定する。データが“１”であると判定される場合には、ステップＳＴ７で、最も大きい閾値を有するプログラムベリファイ用リファレンスセルＰＧＶ３を使用リファレンスセルとして設定する。
【００５１】
またステップＳＴ４でデータが“０”であると判定される場合には、ステップＳＴ８で、最も小さい閾値を有するプログラムベリファイ用リファレンスセルＰＧＶ１を使用リファレンスセルとして設定する。
【００５２】
またステップＳＴ６でデータが“０”であると判定される場合には、ステップＳＴ９で、中間の閾値を有するプログラムベリファイ用リファレンスセルＰＧＶ２を使用リファレンスセルとして設定する。
【００５３】
最後にステップＳＴ１０で、設定されたプログラムベリファイ用リファレンスセルを使用して、“１”側のダイナミックリファレンスセルのリファレンス用読み出し側とは反対側をプログラムする。
【００５４】
このように上記実施例においては、複数のプログラムベリファイ用リファレンスセルを比較対象として用いることで、“０”側のダイナミックリファレンスセルの閾値レベルを判断し、求められた閾値のレベルに応じて“１”側のダイナミックリファレンスセルの選択側とは反対側をプログラムする。従って、“０”側のダイナミックリファレンスセルの閾値が小さいとき（例えばＰＧＶ１とＰＧＶ２との間の場合）には、“１”側のダイナミックリファレンスセルの選択側とは反対側を強く（例えばＰＧＶ３を用いて）プログラムすることで、“１”側のダイナミックリファレンスセルの選択側の閾値を大きくすることが出来る。これにより、平均リファレンス電流が所定の値に安定するように、ダイナミックリファレンスセルを設定することが可能になる。
【００５５】
図８は、本発明の第４の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。この第４の実施例は、前述の場合分けの第３の場合、即ち“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていないと共に、“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えている状態の場合に相当する。
【００５６】
まず初期状態としては、ダイナミックリファレンスセルの各々は、両方のビットがイレーズされた“１”の状態に設定されている。
【００５７】
図８のステップＳＴ１で、プログラムベリファイ用リファレンスセルＰＧＶ１を使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたプログラムベリファイ用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルにおいてリファレンス用に選択するのとは反対側をプログラムする。
【００５８】
以下のステップＳＴ３乃至ステップＳＴ１０は、図３のフローチャートのステップＳＴ１乃至ステップＳＴ８と基本的に同一である。この手順によって、“１”側のダイナミックリファレンスセルの選択側に対する閾値を判定して、“０”側のダイナミックリファレンスセルの選択側をプログラムする。
【００５９】
このように本発明の第４の実施例においては、“０”側のダイナミックリファレンスセルにおいて反対側をプログラムして電荷を蓄えておく。この状態で、“１” 側のダイナミックリファレンスセルの選択側に対する閾値を判定して、“０”側のダイナミックリファレンスセルの選択側をプログラムする。
【００６０】
図９は、本発明の第５の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。この第５の実施例は、前述の場合分けの第４の場合、即ち“１”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えていると共に、“０”側のダイナミックリファレンスセルにおいて反対側が電荷を蓄えている状態の場合に相当する。
【００６１】
まず初期状態としては、ダイナミックリファレンスセルの各々は、両方のビットがイレーズされた“１”の状態に設定されている。
【００６２】
図８のステップＳＴ１で、プログラムベリファイ用リファレンスセルＰＧＶ２を使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたプログラムベリファイ用リファレンスセルを使用して、“１”側のダイナミックリファレンスセルにおいてリファレンス用に選択するのとは反対側をプログラムする。ステップＳＴ３で、更に、“０”側のダイナミックリファレンスセルにおいてリファレンス用に選択するのとは反対側をプログラムする。
【００６３】
以下のステップＳＴ４乃至ステップＳＴ１１は、図３のフローチャートのステップＳＴ１乃至ステップＳＴ８と基本的に同一である。この手順によって、“１”側のダイナミックリファレンスセルの選択側に対する閾値を判定して、“０”側のダイナミックリファレンスセルの選択側をプログラムする。
【００６４】
このように本発明の第５の実施例においては、“０”側及び“１”側のダイナミックリファレンスセルにおいて反対側をプログラムして電荷を蓄えておく。この状態で、“１” 側のダイナミックリファレンスセルの選択側に対する閾値を判定して、“０”側のダイナミックリファレンスセルの選択側をプログラムする。
【００６５】
第２乃至第５の実施例は、上記説明から明らかなように、基本的に第１の実施例と同様な処理手順であり、図５の回路構成と同様な回路構成或いは簡単な変形を施した回路構成によって実現することが出来る。
【００６６】
図１０は、本発明の第６の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。この実施例は、窒化膜を用いた１セルに２ビット格納可能なフラッシュメモリを対象とし、前述の実施例とは異なり単一のリファレンスセルで閾値を設定可能な方法に関する。
【００６７】
まず初期状態としては、ダイナミックリファレンスセルの各々は、両方のビットがイレーズされた“１”の状態に設定されている。
【００６８】
ステップＳＴ１で、プログラムベリファイ用リファレンスセルＰＧＶを使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたプログラムベリファイ用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルＡにおいてリファレンス用に選択する側をベリファイする。この結果に基づいて、ステップＳＴ５で、“０”側のダイナミックリファレンスセルＡの選択側をプログラムする。これにより“０”側のダイナミックリファレンスセルＡに格納されるデータは“０１”となる。第１のビットは選択側のデータを示し、第２のビットは反対側のデータを示す。
【００６９】
ステップＳＴ３で、読み出し用リファレンスセルＲＥＡＤを使用リファレンスセルとして設定する。ステップＳＴ４で、設定された読み出し用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルＡの選択側と“１”側のダイナミックリファレンスセルＢの選択側との平均閾値（平均電流）をベリファイする。この結果に基づいて、ステップＳＴ６で、“１”側のダイナミックリファレンスセルＢの選択側とは反対側をプログラムする。これにより“１”側のダイナミックリファレンスセルＢに格納されるデータは“１０”となる。
【００７０】
このように本実施例では、“０”側のダイナミックリファレンスセルＡの選択側と“１”側のダイナミックリファレンスセルＢの選択側との平均閾値が、読み出し閾値近傍に来るように、ダイナミックリファレンスセルに対する閾値設定を行う。従って、平均リファレンス電流が所定の値に安定するように、ダイナミックリファレンスセルを設定することが可能になる。
【００７１】
上記説明では、まず“０”側のダイナミックリファレンスセルＡの選択側をプログラムし、その後“１”側のダイナミックリファレンスセルＢの選択側とは反対側をプログラムした。これとは逆に、“１”側を最初にプログラムし、その後“０”側をプログラムするように構成しても同様の効果が得られる。また１セルに１ビットであるフラッシュメモリにおいても同様に、“０”側のダイナミックリファレンスセルと“１”側のダイナミックリファレンスセルとの平均閾値が、読み出し閾値近傍に来るように、“０”側のダイナミックリファレンスセルに対する閾値設定を行うが出来る。
【００７２】
図１１は、第６の実施例のリファレンスセル設定動作を実行する回路構成を示す図である。
【００７３】
図１１の回路は、センスアンプ５１及び５２、プログラムベリファイ用リファレンスセル（ＰＧＶ）５３、読み出し用リファレンスセル（ＲＥＡＤ）５４、及び書き込み制御回路５５を含む。センスアンプ５１は、ダイナミックリファレンスセル領域１６Ｂから“０”側のダイナミックリファレンスセルＡを読み出し、プログラムベリファイ用リファレンスセル５３を用いてベリファイする。この結果に基づいて、書き込み制御回路５５が“０”側のダイナミックリファレンスセルＡをプログラムする。この動作が図１０のフローチャートのステップＳＴ１、ＳＴ２、及びＳＴ５に対応する。
【００７４】
その後、センスアンプ５２は、ダイナミックリファレンスセル領域１６Ｂから“１”側及び“０”側のダイナミックリファレンスセルＡ及びＢを読み出し、それらの平均電流を読み出し用リファレンスセル５４に基づいてベリファイする。この結果に基づいて、書き込み制御回路５５が“１”側のダイナミックリファレンスセルＢにおいて選択側とは反対側をプログラムする。この動作が図１０のフローチャートのステップＳＴ３、ＳＴ４、及びＳＴ６に対応する。
【００７５】
このように図１１の回路構成によって、平均リファレンス電流が所定の値に安定するように、ダイナミックリファレンスセルを設定することが可能になる。
【００７６】
図１２は、本発明の第７の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。この実施例は、窒化膜を用いた１セルに２ビット格納可能なフラッシュメモリを対象とし、単一のリファレンスセルで閾値を設定可能な方法に関する。
【００７７】
まず初期状態としては、ダイナミックリファレンスセルの各々は、両方のビットがイレーズされた“１”の状態に設定されている。
【００７８】
ステップＳＴ１で、プログラムベリファイ用リファレンスセルＰＧＶ及び読み出し用リファレンスセルＲＥＡＤを使用リファレンスセルとして設定する。ステップＳＴ２で、設定されたプログラムベリファイ用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルＡにおいてリファレンス用に選択する側をベリファイする。この結果に基づいて、ステップＳＴ５で、“０”側のダイナミックリファレンスセルＡの選択側をプログラムする。これにより“０”側のダイナミックリファレンスセルＡに格納されるデータは“０１”となる。第１のビットは選択側のデータを示し、第２のビットは反対側のデータを示す。
【００７９】
ステップＳＴ３で、ステップＳＴ１で設定されている読み出し用リファレンスセルを使用して、“０”側のダイナミックリファレンスセルＡの選択側と“１”側のダイナミックリファレンスセルＢの選択側とは反対側の平均閾値（平均電流）をベリファイする。この結果に基づいて、ステップＳＴ６で、“１”側のダイナミックリファレンスセルＢの選択側とは反対側をプログラムする。これにより“１”側のダイナミックリファレンスセルＢに格納されるデータは“１０”となる。
【００８０】
このように本実施例では、“０”側のダイナミックリファレンスセルＡの選択側と“１”側のダイナミックリファレンスセルＢの選択側とは反対側の平均閾値が、プログラム用リファレンスセルの閾値近傍に来るように、ダイナミックリファレンスセルに対する閾値設定を行う。従って、“０”側のダイナミックリファレンスセルＡの選択側の閾値が大きいほど、“１”側のダイナミックリファレンスセルＢの選択側とは反対側の電荷注入量は小さくなり、“１”側のダイナミックリファレンスセルＢの選択側の閾値は小さくなる。これにより、平均リファレンス電流が所定の値に安定するように、ダイナミックリファレンスセルを設定することが可能になる。
【００８１】
上記説明では、まず“０”側のダイナミックリファレンスセルＡの選択側をプログラムし、その後“１”側のダイナミックリファレンスセルＢの選択側とは反対側をプログラムした。これとは逆に、“１”側を最初にプログラムし、その後“０”側をプログラムするように構成しても同様の効果が得られる。
【００８２】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
上記不揮発性半導体記憶装置においては、データ判定制御回路は第１のセルの閾値に応じて該第２のセルをプログラムする。従って、第１のセルの閾値が小さいときには該第２のセルの閾値が大きくなるように該第２のセルをプログラムすることが可能になり、２つのリファレンスセルの平均電流をリファレンス電流とする構成の不揮発性半導体記憶装置において、安定した読み出しマージンを提供することが出来る。
【図面の簡単な説明】
【図１】本発明を適用する不揮発性半導体記憶装置の構成を示す図である。
【図２】データ読み出し動作に関連する回路構成を示す図である。
【図３】本発明の第１の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【図４】図３のフローチャートによるダイナミックリファレンスセル設定を説明するための図である。
【図５】第１の実施例のリファレンスセル設定動作を実行する回路構成を示す図である。
【図６】本発明の第２の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【図７】本発明の第３の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【図８】本発明の第４の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【図９】本発明の第５の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【図１０】本発明の第６の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【図１１】第６の実施例のリファレンスセル設定動作を実行する回路構成を示す図である。
【図１２】本発明の第７の実施例によるダイナミックリファレンスセル設定の方法を示すフローチャートである。
【符号の説明】
１０ 不揮発性半導体記憶装置
１１ 制御回路
１２ 入出力バッファ
１３ アドレスラッチ
１４ Ｘデコーダ
１５ Ｙデコーダ
１６ セルアレイ
１７ データ判定制御回路
１８ 書き込み回路
１９ 消去回路
２０ チップイネーブル／出力イネーブル回路
Claims (10)
- メモリセルと、
該メモリセルと同様に書き換えが行われるダイナミックリファレンスセルと、
該ダイナミックリファレンスセルの第１のセルと第２のセルとから平均リファレンス電流を求め、該平均リファレンス電流と読み出し電流とを比較することで読み出しデータを判定するデータ判定制御回路
を含み、該データ判定制御回路は第１のセルの閾値に応じて該第２のセルをプログラムすることを特徴とする不揮発性半導体記憶装置。 - 複数のプログラムベリファイ用リファレンスセルを更に含み、該データ判定制御回路は該第１のセルの閾値に応じて該複数のプログラムベリファイ用リファレンスセルの１つを選択し、該選択された１つのプログラムベリファイ用リファレンスセルを用いて該第２のセルをプログラムすることを特徴とする請求項１記載の不揮発性半導体記憶装置。
- 複数のイレーズベリファイ用リファレンスセルを更に含み、該データ判定制御回路は該複数のイレーズベリファイ用リファレンスセルを用いて該第１のセルの閾値を判定することを特徴とする請求項１記載の不揮発性半導体記憶装置。
- 該メモリセルは窒化膜に電荷をトラップすることで１メモリセル当たり２ビットの情報を格納することを特徴とする請求項１記載の不揮発性半導体記憶装置。
- 複数のイレーズベリファイ用リファレンスセル及び複数のプログラムベリファイ用リファレンスセルを更に含み、該データ判定制御回路は該複数のイレーズベリファイ用リファレンスセルを用いて該第１のセルの閾値を判定し、該閾値判定結果に基づいて該複数のプログラムベリファイ用リファレンスセルの１つを選択し、該選択された１つのプログラムベリファイ用リファレンスセルを用いて該第２のセルをプログラムすることを特徴とする請求項４記載の不揮発性半導体記憶装置。
- 複数のプログラムベリファイ用リファレンスセルを更に含み、該データ判定制御回路は該第１のセルの閾値に応じて該複数のプログラムベリファイ用リファレンスセルの１つを選択し、該選択された１つのプログラムベリファイ用リファレンスセルを用いて該第２のセルのリファレンス用に選択される側とは反対側をプログラムすることを特徴とする請求項４記載の不揮発性半導体記憶装置。
- 該データ判定制御回路は該複数のプログラムベリファイ用リファレンスセルを用いて該第１のセルの閾値を判定することを特徴とする請求項６記載の不揮発性半導体記憶装置。
- 該データ判定制御回路は該第１のセルと該第２のセルとから平均リファレンス電流を求め、該平均リファレンス電流と読み出し用リファレンスセルの電流とを比較することで該第２のセルをプログラムすることを特徴とする請求項１記載の不揮発性半導体記憶装置。
- 該メモリセルは窒化膜に電荷をトラップすることで１メモリセル当たり２ビットの情報を格納することを特徴とする請求項８記載の不揮発性半導体記憶装置。
- 該メモリセルは窒化膜に電荷をトラップすることで１メモリセル当たり２ビットの情報を格納し、該データ判定制御回路は該第１のセルのリファレンス用に選択される側と該第２のセルのリファレンス用に選択される側とは反対側とから平均リファレンス電流を求め、該平均リファレンス電流とプログラム用リファレンスセルの電流とを比較することで該第１或いは該第２のセルをプログラムすることを特徴とする請求項１記載の不揮発性半導体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053994A JP3796457B2 (ja) | 2002-02-28 | 2002-02-28 | 不揮発性半導体記憶装置 |
| US10/356,495 US6639849B2 (en) | 2002-02-28 | 2003-02-03 | Nonvolatile semiconductor memory device programming second dynamic reference cell according to threshold value of first dynamic reference cell |
| TW092102679A TW583664B (en) | 2002-02-28 | 2003-02-10 | Nonvolatile semiconductor memory device programming second dynamic reference cell according to threshold value of first dynamic reference cell |
| KR1020030010249A KR100958901B1 (ko) | 2002-02-28 | 2003-02-19 | 불휘발성 반도체 기억 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053994A JP3796457B2 (ja) | 2002-02-28 | 2002-02-28 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003257188A JP2003257188A (ja) | 2003-09-12 |
| JP3796457B2 true JP3796457B2 (ja) | 2006-07-12 |
Family
ID=27750943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002053994A Expired - Lifetime JP3796457B2 (ja) | 2002-02-28 | 2002-02-28 | 不揮発性半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6639849B2 (ja) |
| JP (1) | JP3796457B2 (ja) |
| KR (1) | KR100958901B1 (ja) |
| TW (1) | TW583664B (ja) |
Families Citing this family (219)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US6928001B2 (en) | 2000-12-07 | 2005-08-09 | Saifun Semiconductors Ltd. | Programming and erasing methods for a non-volatile memory cell |
| US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
| US6700818B2 (en) * | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
| US7190620B2 (en) | 2002-01-31 | 2007-03-13 | Saifun Semiconductors Ltd. | Method for operating a memory device |
| US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
| KR100496858B1 (ko) * | 2002-08-02 | 2005-06-22 | 삼성전자주식회사 | 비트라인 클램핑 전압에 상관없이 기준 셀로 일정 전류가흐르는 마그네틱 랜덤 억세스 메모리 |
| US6864503B2 (en) | 2002-08-09 | 2005-03-08 | Macronix International Co., Ltd. | Spacer chalcogenide memory method and device |
| US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
| JP4067956B2 (ja) * | 2002-12-20 | 2008-03-26 | スパンション エルエルシー | 不揮発性メモリの制御方法及び不揮発性メモリ |
| BE1015266A6 (fr) * | 2002-12-24 | 2004-12-07 | Chorus Line G C V | Systeme de selection et d'achat de produits a prix forfaitaire. |
| US9117214B2 (en) | 2002-12-24 | 2015-08-25 | Vivaboxes International | System for selecting and purchasing products from a predetermined manufacturer or retailer |
| US6967896B2 (en) | 2003-01-30 | 2005-11-22 | Saifun Semiconductors Ltd | Address scramble |
| US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
| US6735114B1 (en) * | 2003-02-04 | 2004-05-11 | Advanced Micro Devices, Inc. | Method of improving dynamic reference tracking for flash memory unit |
| US7142464B2 (en) | 2003-04-29 | 2006-11-28 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
| US6839279B2 (en) * | 2003-06-06 | 2005-01-04 | Fujitsu Limited | Nonvolatile semiconductor memory device |
| US7324374B2 (en) * | 2003-06-20 | 2008-01-29 | Spansion Llc | Memory with a core-based virtual ground and dynamic reference sensing scheme |
| KR20060067955A (ko) * | 2003-08-13 | 2006-06-20 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 비휘발성 전하 트래핑 메모리 장치의 어레이의 작동 방법및 전기적 장치 |
| US7123532B2 (en) | 2003-09-16 | 2006-10-17 | Saifun Semiconductors Ltd. | Operating array cells with matched reference cells |
| US7652930B2 (en) | 2004-04-01 | 2010-01-26 | Saifun Semiconductors Ltd. | Method, circuit and system for erasing one or more non-volatile memory cells |
| US7366025B2 (en) * | 2004-06-10 | 2008-04-29 | Saifun Semiconductors Ltd. | Reduced power programming of non-volatile cells |
| US7317633B2 (en) | 2004-07-06 | 2008-01-08 | Saifun Semiconductors Ltd | Protection of NROM devices from charge damage |
| US7095655B2 (en) | 2004-08-12 | 2006-08-22 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
| CN100543875C (zh) * | 2004-09-01 | 2009-09-23 | 旺宏电子股份有限公司 | 非易失存储器的编程方法 |
| KR100660534B1 (ko) | 2004-12-09 | 2006-12-26 | 삼성전자주식회사 | 불휘발성 메모리 장치의 프로그램 검증방법 |
| US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
| US7608503B2 (en) | 2004-11-22 | 2009-10-27 | Macronix International Co., Ltd. | Side wall active pin memory and manufacturing method |
| US7262999B2 (en) * | 2004-11-24 | 2007-08-28 | Macronix International Co., Ltd. | System and method for preventing read margin degradation for a memory array |
| US7257025B2 (en) * | 2004-12-09 | 2007-08-14 | Saifun Semiconductors Ltd | Method for reading non-volatile memory cells |
| US7242618B2 (en) * | 2004-12-09 | 2007-07-10 | Saifun Semiconductors Ltd. | Method for reading non-volatile memory cells |
| US7220983B2 (en) * | 2004-12-09 | 2007-05-22 | Macronix International Co., Ltd. | Self-aligned small contact phase-change memory method and device |
| US7535765B2 (en) | 2004-12-09 | 2009-05-19 | Saifun Semiconductors Ltd. | Non-volatile memory device and method for reading cells |
| EP1831892A4 (en) * | 2004-12-23 | 2009-06-10 | Atmel Corp | SYSTEM FOR IMPLEMENTING QUICK TEST DURING THE ADJUSTMENT OF FLASH REFERENCE CELLS |
| ITMI20042473A1 (it) * | 2004-12-23 | 2005-03-23 | Atmel Corp | Sistema per l'effettuazione di verifiche rapide durante la configurazione delle celle di riferimento flash |
| US7709334B2 (en) | 2005-12-09 | 2010-05-04 | Macronix International Co., Ltd. | Stacked non-volatile memory device and methods for fabricating the same |
| CN1838328A (zh) | 2005-01-19 | 2006-09-27 | 赛芬半导体有限公司 | 擦除存储器阵列上存储单元的方法 |
| US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
| US7259993B2 (en) * | 2005-06-03 | 2007-08-21 | Infineon Technologies Ag | Reference scheme for a non-volatile semiconductor memory device |
| US7190621B2 (en) * | 2005-06-03 | 2007-03-13 | Infineon Technologies Ag | Sensing scheme for a non-volatile semiconductor memory cell |
| CN100466105C (zh) * | 2005-06-14 | 2009-03-04 | 旺宏电子股份有限公司 | 氮化硅只读存储单元的位的读取方法 |
| US8400841B2 (en) | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
| US7534647B2 (en) | 2005-06-17 | 2009-05-19 | Macronix International Co., Ltd. | Damascene phase change RAM and manufacturing method |
| US8237140B2 (en) * | 2005-06-17 | 2012-08-07 | Macronix International Co., Ltd. | Self-aligned, embedded phase change RAM |
| US7514367B2 (en) * | 2005-06-17 | 2009-04-07 | Macronix International Co., Ltd. | Method for manufacturing a narrow structure on an integrated circuit |
| US7321130B2 (en) | 2005-06-17 | 2008-01-22 | Macronix International Co., Ltd. | Thin film fuse phase change RAM and manufacturing method |
| US7696503B2 (en) * | 2005-06-17 | 2010-04-13 | Macronix International Co., Ltd. | Multi-level memory cell having phase change element and asymmetrical thermal boundary |
| US7184313B2 (en) | 2005-06-17 | 2007-02-27 | Saifun Semiconductors Ltd. | Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells |
| US7598512B2 (en) * | 2005-06-17 | 2009-10-06 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation layer and manufacturing method |
| US7238994B2 (en) * | 2005-06-17 | 2007-07-03 | Macronix International Co., Ltd. | Thin film plate phase change ram circuit and manufacturing method |
| JP2007027760A (ja) | 2005-07-18 | 2007-02-01 | Saifun Semiconductors Ltd | 高密度不揮発性メモリアレイ及び製造方法 |
| JP2007035179A (ja) * | 2005-07-28 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
| US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
| US8116142B2 (en) * | 2005-09-06 | 2012-02-14 | Infineon Technologies Ag | Method and circuit for erasing a non-volatile memory cell |
| US7289359B2 (en) * | 2005-09-09 | 2007-10-30 | Macronix International Co., Ltd. | Systems and methods for using a single reference cell in a dual bit flash memory |
| US7221138B2 (en) | 2005-09-27 | 2007-05-22 | Saifun Semiconductors Ltd | Method and apparatus for measuring charge pump output current |
| US7397060B2 (en) * | 2005-11-14 | 2008-07-08 | Macronix International Co., Ltd. | Pipe shaped phase change memory |
| US7394088B2 (en) | 2005-11-15 | 2008-07-01 | Macronix International Co., Ltd. | Thermally contained/insulated phase change memory device and method (combined) |
| US7450411B2 (en) | 2005-11-15 | 2008-11-11 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
| US7786460B2 (en) | 2005-11-15 | 2010-08-31 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
| US7635855B2 (en) | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
| US7414258B2 (en) | 2005-11-16 | 2008-08-19 | Macronix International Co., Ltd. | Spacer electrode small pin phase change memory RAM and manufacturing method |
| US7449710B2 (en) * | 2005-11-21 | 2008-11-11 | Macronix International Co., Ltd. | Vacuum jacket for phase change memory element |
| US7479649B2 (en) | 2005-11-21 | 2009-01-20 | Macronix International Co., Ltd. | Vacuum jacketed electrode for phase change memory element |
| TWI318003B (en) | 2005-11-21 | 2009-12-01 | Macronix Int Co Ltd | Air cell thermal isolation for a memory array formed of a programmable resistive material |
| US7829876B2 (en) * | 2005-11-21 | 2010-11-09 | Macronix International Co., Ltd. | Vacuum cell thermal isolation for a phase change memory device |
| US7507986B2 (en) | 2005-11-21 | 2009-03-24 | Macronix International Co., Ltd. | Thermal isolation for an active-sidewall phase change memory cell |
| US7599217B2 (en) * | 2005-11-22 | 2009-10-06 | Macronix International Co., Ltd. | Memory cell device and manufacturing method |
| US7688619B2 (en) | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7459717B2 (en) * | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7521364B2 (en) | 2005-12-02 | 2009-04-21 | Macronix Internation Co., Ltd. | Surface topology improvement method for plug surface areas |
| US7605079B2 (en) * | 2005-12-05 | 2009-10-20 | Macronix International Co., Ltd. | Manufacturing method for phase change RAM with electrode layer process |
| US7642539B2 (en) * | 2005-12-13 | 2010-01-05 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation pad and manufacturing method |
| WO2007069321A1 (ja) | 2005-12-15 | 2007-06-21 | Spansion Llc | 不揮発性記憶装置、および不揮発性記憶装置の制御方法 |
| US7531825B2 (en) | 2005-12-27 | 2009-05-12 | Macronix International Co., Ltd. | Method for forming self-aligned thermal isolation cell for a variable resistance memory array |
| US8062833B2 (en) | 2005-12-30 | 2011-11-22 | Macronix International Co., Ltd. | Chalcogenide layer etching method |
| US7352627B2 (en) | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
| US7560337B2 (en) | 2006-01-09 | 2009-07-14 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7741636B2 (en) | 2006-01-09 | 2010-06-22 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7595218B2 (en) | 2006-01-09 | 2009-09-29 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7825396B2 (en) * | 2006-01-11 | 2010-11-02 | Macronix International Co., Ltd. | Self-align planerized bottom electrode phase change memory and manufacturing method |
| US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US7432206B2 (en) | 2006-01-24 | 2008-10-07 | Macronix International Co., Ltd. | Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram |
| US7456421B2 (en) * | 2006-01-30 | 2008-11-25 | Macronix International Co., Ltd. | Vertical side wall active pin structures in a phase change memory and manufacturing methods |
| KR100732631B1 (ko) * | 2006-02-01 | 2007-06-27 | 삼성전자주식회사 | 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법 |
| US7956358B2 (en) * | 2006-02-07 | 2011-06-07 | Macronix International Co., Ltd. | I-shaped phase change memory cell with thermal isolation |
| US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
| US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
| US7638835B2 (en) | 2006-02-28 | 2009-12-29 | Saifun Semiconductors Ltd. | Double density NROM with nitride strips (DDNS) |
| US7910907B2 (en) | 2006-03-15 | 2011-03-22 | Macronix International Co., Ltd. | Manufacturing method for pipe-shaped electrode phase change memory |
| US7554144B2 (en) | 2006-04-17 | 2009-06-30 | Macronix International Co., Ltd. | Memory device and manufacturing method |
| US7928421B2 (en) | 2006-04-21 | 2011-04-19 | Macronix International Co., Ltd. | Phase change memory cell with vacuum spacer |
| US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
| US8129706B2 (en) * | 2006-05-05 | 2012-03-06 | Macronix International Co., Ltd. | Structures and methods of a bistable resistive random access memory |
| US8077516B2 (en) * | 2006-05-08 | 2011-12-13 | Macronix International Co., Ltd. | Method and apparatus for accessing memory with read error by changing comparison |
| US7471562B2 (en) * | 2006-05-08 | 2008-12-30 | Macronix International Co., Ltd. | Method and apparatus for accessing nonvolatile memory with read error by changing read reference |
| US7773421B2 (en) * | 2006-05-08 | 2010-08-10 | Macronix International Co., Ltd. | Method and apparatus for accessing memory with read error by changing comparison |
| US7608848B2 (en) * | 2006-05-09 | 2009-10-27 | Macronix International Co., Ltd. | Bridge resistance random access memory device with a singular contact structure |
| US7639542B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
| US7423300B2 (en) | 2006-05-24 | 2008-09-09 | Macronix International Co., Ltd. | Single-mask phase change memory element |
| US7820997B2 (en) * | 2006-05-30 | 2010-10-26 | Macronix International Co., Ltd. | Resistor random access memory cell with reduced active area and reduced contact areas |
| US7732800B2 (en) * | 2006-05-30 | 2010-06-08 | Macronix International Co., Ltd. | Resistor random access memory cell with L-shaped electrode |
| US7696506B2 (en) | 2006-06-27 | 2010-04-13 | Macronix International Co., Ltd. | Memory cell with memory material insulation and manufacturing method |
| US7785920B2 (en) | 2006-07-12 | 2010-08-31 | Macronix International Co., Ltd. | Method for making a pillar-type phase change memory element |
| US7442603B2 (en) * | 2006-08-16 | 2008-10-28 | Macronix International Co., Ltd. | Self-aligned structure and method for confining a melting point in a resistor random access memory |
| US7772581B2 (en) | 2006-09-11 | 2010-08-10 | Macronix International Co., Ltd. | Memory device having wide area phase change element and small electrode contact area |
| US7605579B2 (en) | 2006-09-18 | 2009-10-20 | Saifun Semiconductors Ltd. | Measuring and controlling current consumption and output current of charge pumps |
| US7504653B2 (en) | 2006-10-04 | 2009-03-17 | Macronix International Co., Ltd. | Memory cell device with circumferentially-extending memory element |
| US7510929B2 (en) * | 2006-10-18 | 2009-03-31 | Macronix International Co., Ltd. | Method for making memory cell device |
| US7388771B2 (en) * | 2006-10-24 | 2008-06-17 | Macronix International Co., Ltd. | Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states |
| US7863655B2 (en) | 2006-10-24 | 2011-01-04 | Macronix International Co., Ltd. | Phase change memory cells with dual access devices |
| US20080094885A1 (en) * | 2006-10-24 | 2008-04-24 | Macronix International Co., Ltd. | Bistable Resistance Random Access Memory Structures with Multiple Memory Layers and Multilevel Memory States |
| US7527985B2 (en) * | 2006-10-24 | 2009-05-05 | Macronix International Co., Ltd. | Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas |
| US8067762B2 (en) * | 2006-11-16 | 2011-11-29 | Macronix International Co., Ltd. | Resistance random access memory structure for enhanced retention |
| US7473576B2 (en) * | 2006-12-06 | 2009-01-06 | Macronix International Co., Ltd. | Method for making a self-converged void and bottom electrode for memory cell |
| US7682868B2 (en) | 2006-12-06 | 2010-03-23 | Macronix International Co., Ltd. | Method for making a keyhole opening during the manufacture of a memory cell |
| US7476587B2 (en) * | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
| US7697316B2 (en) * | 2006-12-07 | 2010-04-13 | Macronix International Co., Ltd. | Multi-level cell resistance random access memory with metal oxides |
| US7903447B2 (en) | 2006-12-13 | 2011-03-08 | Macronix International Co., Ltd. | Method, apparatus and computer program product for read before programming process on programmable resistive memory cell |
| US8344347B2 (en) | 2006-12-15 | 2013-01-01 | Macronix International Co., Ltd. | Multi-layer electrode structure |
| US7835183B2 (en) * | 2006-12-18 | 2010-11-16 | Spansion Llc | Nonvolatile storage device and control method thereof |
| US7718989B2 (en) * | 2006-12-28 | 2010-05-18 | Macronix International Co., Ltd. | Resistor random access memory cell device |
| US7515461B2 (en) * | 2007-01-05 | 2009-04-07 | Macronix International Co., Ltd. | Current compliant sensing architecture for multilevel phase change memory |
| US7440315B2 (en) | 2007-01-09 | 2008-10-21 | Macronix International Co., Ltd. | Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell |
| US7433226B2 (en) | 2007-01-09 | 2008-10-07 | Macronix International Co., Ltd. | Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell |
| US7535756B2 (en) | 2007-01-31 | 2009-05-19 | Macronix International Co., Ltd. | Method to tighten set distribution for PCRAM |
| US7663135B2 (en) | 2007-01-31 | 2010-02-16 | Macronix International Co., Ltd. | Memory cell having a side electrode contact |
| US7619311B2 (en) | 2007-02-02 | 2009-11-17 | Macronix International Co., Ltd. | Memory cell device with coplanar electrode surface and method |
| JP2008192232A (ja) * | 2007-02-05 | 2008-08-21 | Spansion Llc | 半導体装置およびその制御方法 |
| US7701759B2 (en) | 2007-02-05 | 2010-04-20 | Macronix International Co., Ltd. | Memory cell device and programming methods |
| US7483292B2 (en) * | 2007-02-07 | 2009-01-27 | Macronix International Co., Ltd. | Memory cell with separate read and program paths |
| US7463512B2 (en) | 2007-02-08 | 2008-12-09 | Macronix International Co., Ltd. | Memory element with reduced-current phase change element |
| US8138028B2 (en) | 2007-02-12 | 2012-03-20 | Macronix International Co., Ltd | Method for manufacturing a phase change memory device with pillar bottom electrode |
| US7884343B2 (en) | 2007-02-14 | 2011-02-08 | Macronix International Co., Ltd. | Phase change memory cell with filled sidewall memory element and method for fabricating the same |
| US8008643B2 (en) | 2007-02-21 | 2011-08-30 | Macronix International Co., Ltd. | Phase change memory cell with heater and method for fabricating the same |
| US7619237B2 (en) * | 2007-02-21 | 2009-11-17 | Macronix International Co., Ltd. | Programmable resistive memory cell with self-forming gap |
| US7956344B2 (en) * | 2007-02-27 | 2011-06-07 | Macronix International Co., Ltd. | Memory cell with memory element contacting ring-shaped upper end of bottom electrode |
| US7786461B2 (en) | 2007-04-03 | 2010-08-31 | Macronix International Co., Ltd. | Memory structure with reduced-size memory element between memory material portions |
| US8610098B2 (en) | 2007-04-06 | 2013-12-17 | Macronix International Co., Ltd. | Phase change memory bridge cell with diode isolation device |
| US7755076B2 (en) * | 2007-04-17 | 2010-07-13 | Macronix International Co., Ltd. | 4F2 self align side wall active phase change memory |
| US7569844B2 (en) | 2007-04-17 | 2009-08-04 | Macronix International Co., Ltd. | Memory cell sidewall contacting side electrode |
| US7483316B2 (en) * | 2007-04-24 | 2009-01-27 | Macronix International Co., Ltd. | Method and apparatus for refreshing programmable resistive memory |
| US7577036B2 (en) * | 2007-05-02 | 2009-08-18 | Micron Technology, Inc. | Non-volatile multilevel memory cells with data read of reference cells |
| US8513637B2 (en) | 2007-07-13 | 2013-08-20 | Macronix International Co., Ltd. | 4F2 self align fin bottom electrodes FET drive phase change memory |
| US7777215B2 (en) | 2007-07-20 | 2010-08-17 | Macronix International Co., Ltd. | Resistive memory structure with buffer layer |
| US7884342B2 (en) | 2007-07-31 | 2011-02-08 | Macronix International Co., Ltd. | Phase change memory bridge cell |
| US7729161B2 (en) | 2007-08-02 | 2010-06-01 | Macronix International Co., Ltd. | Phase change memory with dual word lines and source lines and method of operating same |
| US9018615B2 (en) | 2007-08-03 | 2015-04-28 | Macronix International Co., Ltd. | Resistor random access memory structure having a defined small area of electrical contact |
| US7969788B2 (en) * | 2007-08-21 | 2011-06-28 | Micron Technology, Inc. | Charge loss compensation methods and apparatus |
| US8178386B2 (en) | 2007-09-14 | 2012-05-15 | Macronix International Co., Ltd. | Phase change memory cell array with self-converged bottom electrode and method for manufacturing |
| US7642125B2 (en) | 2007-09-14 | 2010-01-05 | Macronix International Co., Ltd. | Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing |
| JP5280027B2 (ja) * | 2007-09-18 | 2013-09-04 | スパンション エルエルシー | 半導体装置及びその制御方法 |
| US7551473B2 (en) | 2007-10-12 | 2009-06-23 | Macronix International Co., Ltd. | Programmable resistive memory with diode structure |
| US7919766B2 (en) | 2007-10-22 | 2011-04-05 | Macronix International Co., Ltd. | Method for making self aligning pillar memory cell device |
| US7804083B2 (en) | 2007-11-14 | 2010-09-28 | Macronix International Co., Ltd. | Phase change memory cell including a thermal protect bottom electrode and manufacturing methods |
| JP5057517B2 (ja) * | 2007-12-06 | 2012-10-24 | スパンション エルエルシー | 半導体装置及びその制御方法 |
| US7646631B2 (en) | 2007-12-07 | 2010-01-12 | Macronix International Co., Ltd. | Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods |
| US7639527B2 (en) | 2008-01-07 | 2009-12-29 | Macronix International Co., Ltd. | Phase change memory dynamic resistance test and manufacturing methods |
| US7879643B2 (en) | 2008-01-18 | 2011-02-01 | Macronix International Co., Ltd. | Memory cell with memory element contacting an inverted T-shaped bottom electrode |
| US7879645B2 (en) | 2008-01-28 | 2011-02-01 | Macronix International Co., Ltd. | Fill-in etching free pore device |
| US8158965B2 (en) | 2008-02-05 | 2012-04-17 | Macronix International Co., Ltd. | Heating center PCRAM structure and methods for making |
| US8084842B2 (en) | 2008-03-25 | 2011-12-27 | Macronix International Co., Ltd. | Thermally stabilized electrode structure |
| US8030634B2 (en) | 2008-03-31 | 2011-10-04 | Macronix International Co., Ltd. | Memory array with diode driver and method for fabricating the same |
| US7825398B2 (en) | 2008-04-07 | 2010-11-02 | Macronix International Co., Ltd. | Memory cell having improved mechanical stability |
| US7791057B2 (en) | 2008-04-22 | 2010-09-07 | Macronix International Co., Ltd. | Memory cell having a buried phase change region and method for fabricating the same |
| US8077505B2 (en) | 2008-05-07 | 2011-12-13 | Macronix International Co., Ltd. | Bipolar switching of phase change device |
| US7701750B2 (en) | 2008-05-08 | 2010-04-20 | Macronix International Co., Ltd. | Phase change device having two or more substantial amorphous regions in high resistance state |
| US8415651B2 (en) | 2008-06-12 | 2013-04-09 | Macronix International Co., Ltd. | Phase change memory cell having top and bottom sidewall contacts |
| US8134857B2 (en) | 2008-06-27 | 2012-03-13 | Macronix International Co., Ltd. | Methods for high speed reading operation of phase change memory and device employing same |
| US7932506B2 (en) | 2008-07-22 | 2011-04-26 | Macronix International Co., Ltd. | Fully self-aligned pore-type memory cell having diode access device |
| US7903457B2 (en) | 2008-08-19 | 2011-03-08 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
| US7719913B2 (en) | 2008-09-12 | 2010-05-18 | Macronix International Co., Ltd. | Sensing circuit for PCRAM applications |
| US8324605B2 (en) | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
| US7897954B2 (en) | 2008-10-10 | 2011-03-01 | Macronix International Co., Ltd. | Dielectric-sandwiched pillar memory device |
| US8036014B2 (en) * | 2008-11-06 | 2011-10-11 | Macronix International Co., Ltd. | Phase change memory program method without over-reset |
| US8664689B2 (en) | 2008-11-07 | 2014-03-04 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions |
| US8907316B2 (en) | 2008-11-07 | 2014-12-09 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions |
| US9159452B2 (en) | 2008-11-14 | 2015-10-13 | Micron Technology, Inc. | Automatic word line leakage measurement circuitry |
| US7869270B2 (en) | 2008-12-29 | 2011-01-11 | Macronix International Co., Ltd. | Set algorithm for phase change memory cell |
| US8089137B2 (en) | 2009-01-07 | 2012-01-03 | Macronix International Co., Ltd. | Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method |
| US8107283B2 (en) | 2009-01-12 | 2012-01-31 | Macronix International Co., Ltd. | Method for setting PCRAM devices |
| US8030635B2 (en) | 2009-01-13 | 2011-10-04 | Macronix International Co., Ltd. | Polysilicon plug bipolar transistor for phase change memory |
| US8064247B2 (en) | 2009-01-14 | 2011-11-22 | Macronix International Co., Ltd. | Rewritable memory device based on segregation/re-absorption |
| US8933536B2 (en) | 2009-01-22 | 2015-01-13 | Macronix International Co., Ltd. | Polysilicon pillar bipolar transistor with self-aligned memory element |
| US8084760B2 (en) | 2009-04-20 | 2011-12-27 | Macronix International Co., Ltd. | Ring-shaped electrode and manufacturing method for same |
| US8173987B2 (en) | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
| US8097871B2 (en) | 2009-04-30 | 2012-01-17 | Macronix International Co., Ltd. | Low operational current phase change memory structures |
| US8004890B2 (en) * | 2009-05-08 | 2011-08-23 | Macronix International Co., Ltd. | Operation method of non-volatile memory |
| US7933139B2 (en) | 2009-05-15 | 2011-04-26 | Macronix International Co., Ltd. | One-transistor, one-resistor, one-capacitor phase change memory |
| US8350316B2 (en) | 2009-05-22 | 2013-01-08 | Macronix International Co., Ltd. | Phase change memory cells having vertical channel access transistor and memory plane |
| US7968876B2 (en) | 2009-05-22 | 2011-06-28 | Macronix International Co., Ltd. | Phase change memory cell having vertical channel access transistor |
| US8809829B2 (en) | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
| US8406033B2 (en) | 2009-06-22 | 2013-03-26 | Macronix International Co., Ltd. | Memory device and method for sensing and fixing margin cells |
| US8363463B2 (en) | 2009-06-25 | 2013-01-29 | Macronix International Co., Ltd. | Phase change memory having one or more non-constant doping profiles |
| US8238149B2 (en) | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
| US8110822B2 (en) | 2009-07-15 | 2012-02-07 | Macronix International Co., Ltd. | Thermal protect PCRAM structure and methods for making |
| US8198619B2 (en) | 2009-07-15 | 2012-06-12 | Macronix International Co., Ltd. | Phase change memory cell structure |
| US7894254B2 (en) | 2009-07-15 | 2011-02-22 | Macronix International Co., Ltd. | Refresh circuitry for phase change memory |
| US8064248B2 (en) | 2009-09-17 | 2011-11-22 | Macronix International Co., Ltd. | 2T2R-1T1R mix mode phase change memory array |
| US8178387B2 (en) | 2009-10-23 | 2012-05-15 | Macronix International Co., Ltd. | Methods for reducing recrystallization time for a phase change material |
| US8248855B2 (en) * | 2010-03-10 | 2012-08-21 | Infinite Memories Ltd. | Method of handling reference cells in NVM arrays |
| US8729521B2 (en) | 2010-05-12 | 2014-05-20 | Macronix International Co., Ltd. | Self aligned fin-type programmable memory cell |
| US8310864B2 (en) | 2010-06-15 | 2012-11-13 | Macronix International Co., Ltd. | Self-aligned bit line under word line memory array |
| KR20120011642A (ko) | 2010-07-29 | 2012-02-08 | 삼성전자주식회사 | 기준 셀을 포함하는 불휘발성 메모리 장치 및 그것의 기준 전류 설정 방법 |
| US8238158B2 (en) * | 2010-08-04 | 2012-08-07 | Texas Instruments Incorporated | Programming of memory cells in a nonvolatile memory using an active transition control |
| US8395935B2 (en) | 2010-10-06 | 2013-03-12 | Macronix International Co., Ltd. | Cross-point self-aligned reduced cell size phase change memory |
| US8497705B2 (en) | 2010-11-09 | 2013-07-30 | Macronix International Co., Ltd. | Phase change device for interconnection of programmable logic device |
| US8467238B2 (en) | 2010-11-15 | 2013-06-18 | Macronix International Co., Ltd. | Dynamic pulse operation for phase change memory |
| US8588007B2 (en) | 2011-02-28 | 2013-11-19 | Micron Technology, Inc. | Leakage measurement systems |
| US8634264B2 (en) | 2011-10-26 | 2014-01-21 | Micron Technology, Inc. | Apparatuses, integrated circuits, and methods for measuring leakage current |
| US8987700B2 (en) | 2011-12-02 | 2015-03-24 | Macronix International Co., Ltd. | Thermally confined electrode for programmable resistance memory |
| CN104966717B (zh) | 2014-01-24 | 2018-04-13 | 旺宏电子股份有限公司 | 一种存储器装置及提供该存储器装置的方法 |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US9159412B1 (en) | 2014-07-15 | 2015-10-13 | Macronix International Co., Ltd. | Staggered write and verify for phase change memory |
| JP6515606B2 (ja) * | 2015-03-16 | 2019-05-22 | セイコーエプソン株式会社 | 半導体集積回路装置及びそれを用いた電子機器 |
| US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
| CN111696612B (zh) * | 2019-03-12 | 2022-07-05 | 中芯国际集成电路制造(上海)有限公司 | 非易失性存储器的数据读出方法、装置以及介质 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3218844B2 (ja) * | 1994-03-22 | 2001-10-15 | 松下電器産業株式会社 | 半導体メモリ装置 |
| KR20000012867A (ko) * | 1998-08-01 | 2000-03-06 | 김영환 | 반도체 메모리장치의 셀 데이터 감지회로 |
| KR100370153B1 (ko) * | 2000-04-11 | 2003-02-05 | 주식회사 하이닉스반도체 | 플래시 메모리의 쓰기/읽기 장치 |
| US6317376B1 (en) * | 2000-06-20 | 2001-11-13 | Hewlett-Packard Company | Reference signal generation for magnetic random access memory devices |
| US6538922B1 (en) * | 2000-09-27 | 2003-03-25 | Sandisk Corporation | Writable tracking cells |
| KR100355662B1 (ko) * | 2001-08-25 | 2002-10-11 | 최웅림 | 반도체 비휘발성 메모리 및 어레이 그리고 그것의 동작 방법 |
-
2002
- 2002-02-28 JP JP2002053994A patent/JP3796457B2/ja not_active Expired - Lifetime
-
2003
- 2003-02-03 US US10/356,495 patent/US6639849B2/en not_active Expired - Lifetime
- 2003-02-10 TW TW092102679A patent/TW583664B/zh not_active IP Right Cessation
- 2003-02-19 KR KR1020030010249A patent/KR100958901B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030071494A (ko) | 2003-09-03 |
| TW200303543A (en) | 2003-09-01 |
| KR100958901B1 (ko) | 2010-05-20 |
| US6639849B2 (en) | 2003-10-28 |
| TW583664B (en) | 2004-04-11 |
| JP2003257188A (ja) | 2003-09-12 |
| US20030161188A1 (en) | 2003-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3796457B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3943526B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100676722B1 (ko) | 비휘발성 반도체 기억 장치 및 데이터 소거 방법 | |
| US6643177B1 (en) | Method for improving read margin in a flash memory device | |
| US6567316B1 (en) | Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device | |
| US6515908B2 (en) | Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same | |
| US6771540B2 (en) | Nonvolatile semiconductor storage device and method for operating the device | |
| KR100489421B1 (ko) | 플래시 ｅｅｐｒｏｍ의 프로그래밍 및 과다-소거 보정모드에서 비트라인 누설 전류를 억제하기위한 회로 적용 | |
| US20040027858A1 (en) | Nonvolatile memory having a trap layer | |
| US6856552B2 (en) | Semiconductor memory and method of driving the same | |
| KR20120016233A (ko) | 메모리 디바이스에서의 다중 레벨 프로그램 검증 | |
| JP2004362729A (ja) | 不揮発性半導体記憶装置 | |
| JP4104151B2 (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のプログラム方法 | |
| JP2001076496A (ja) | 不揮発性メモリのデータ化け防止回路およびその方法 | |
| US6950343B2 (en) | Nonvolatile semiconductor memory device storing two-bit information | |
| CN1998052B (zh) | 半导体装置及编程方法 | |
| US6639839B1 (en) | Sensing method for EEPROM refresh scheme | |
| JP2008293616A (ja) | 不揮発性半導体記憶装置の消去方法 | |
| JPWO2002067267A1 (ja) | 多値不揮発性半導体記憶装置 | |
| JP2004047050A (ja) | 不揮発性半導体記憶装置及びデータ判定方法 | |
| JP4005522B2 (ja) | 不揮発性半導体メモリおよびその動作制御方法 | |
| JP2630066B2 (ja) | 不揮発性半導体記憶装置の消去方法 | |
| KR20070036043A (ko) | 반도체 장치 및 프로그램 방법 | |
| JPH10199267A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060417 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3796457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060522 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20060926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |