TW201014161A - Driver amplifier having a programmable output impedance adjustment circuit - Google Patents

Description

201014161 六、發明說明： 【發明所屬之技術領域】 所揭示之實施例係關於放大器及阻抗匹配。 【先前技術】 在行動通信器件（諸如，蜂巢式電話）之無線電發射器 中，第一積體電路上之驅動放大器通常用於驅動另一積體 電路上之功率放大器。該功率放大器又驅動一天線，以使 得自該天線輻射一射頻信號。 圖ι(先前技術）為典型電路之方塊圖。驅動放大器丨為第 一積體電路2之部分。所說明之特定驅動放大器包括兩個 級3及4。每一級包括複數個單元。若該驅動放大器以較多 功率增益進行放大，則每一級之較多單元經啟用。若該驅 動放大器以較少功率增益進行放大，則每一級之較少單元 經啟用。該驅動放大器將輸出信號供應至輸出端子5上、 且通過離散組件之匹配網路6且至第二積體電路8之輸入端 子7。第二積體電路8包括一接收來自輸入端子7之信號、 放大該信號，並將該信號之放大版本輸出至輸出端子1〇上 並至天線11的0放大器9。& 了達成低失真及最佳功率 傳送，驅動放大器1之輸出阻抗應使得阻抗匹配發生於在 功率放大器之輸入處的端子7處。舉例而言，市售功率放 大H積體電路可在㈣大之信號的頻帶中具有观姆之相 對怪定之輸人阻抗。遺憾地，當驅動放大器之功率歸因於 使用該驅動放大器中愈來愈少之單元而降低時，該驅動放 大器的輸出阻抗改變。在此情形下，在端子5中所見之輸 142295.doc 201014161 出阻抗可視許多因素而定增加或降低。不管輸出阻抗增加 還是降低，輸出阻抗之改變可導致端子7處之不良阻抗失 配，並因此可導致放大器中之失真。 圖2(先前技術）為說明端子7處的阻抗匹配可如何視在驅 動放大器中所使用之單元之數目而定而改變的實例之圖 表。在圖1中，用參考數字13及14識別驅動放大器丨之兩個 級中之單元。1至16的水平刻度表示16個單元14中之經啟 用且使用於驅動放大器丨之第二級4中的單元數目。圖2之 垂直軸上的量VSWR(電壓駐波比）被認為係失配之量測。 端子7處之VSWR應為2:1或更小，但在低功率位準處，該 VSWR高得多。此為不良的且可導致不良失真被引入到輸 出至天線11上之信號中。 圖3(先前技術）為用於處理圖2中所說明之問題的電路之 圖。該電路包括一可程式化匹配網路15。可程式化匹配網 路15可用於改變驅動放大器丨之輸出阻抗（在輸出端子$中 所見之阻抗h作為一實例，對於在15至2〇十億赫兹之範 圍中的操作頻率，t纟器16可具有數十微微法拉之電容。 當驅動放大器之功率增益改變且所使用單元之數目改變 時’可變電阻器口的冑阻改變以維持自端子7所見之大體 上怪定之阻抗。圖2之在驅動放大器與功率放大器之間的 在端子7處之阻抗失配得以降低或消除。遺憾地，圖3之電 路僅可適用於在單-頻帶中之信號的操作。然而，可需要 行動通L器件（發射器為其部分）可操作於多個頻帶中。 圖4(先前技術）為可用於發射器可操作於多個頻帶中之 142295.doc 201014161 應用中的電路拓撲之圖。使用兩個單獨之驅動放大器/匹 配網路/功率放大器鏈丨8及丨9。一條鏈經阻抗匹配以用於 在第一頻帶之頻率下進行之操作，而另一鏈經阻抗匹配以 用於在第二頻帶之頻率下進行之操作。提供輸出多工器2〇 以將天線11耦接至適當鏈之輸出。然而，圖4之電路為不 良地大且昂貴的，因為使用驅動放大器及匹配網路及功率 放大器的兩個單獨之組。 圖5(先前技術）為並無圖4之電路之冗餘電路之缺點的可 操作於多個頻帶中之電路之圖。經耦接至驅動放大Si之 輸出節點12的匹配網路21實際上涉及兩個電容器及電阻器 阻抗匹配電路22及23。藉由斷開且閉合開關24及25中之適 當者而將阻抗匹配電路中的適用於操作之頻帶的一者耦接 至驅動放大器1之輸出。舉例而言，匹配網路21之電容器 26及27中之每一者可為大的且可具有數十微微法拉之電 谷。為了實現此等電容器可消耗大量晶粒空間。舉例而 言，若圖5之電路需可操作以放大第一頻帶（2〇十億赫茲加 或減50百萬赫茲）中的2.0十億赫茲之信號或放大第二頻帶 (1.^十億赫茲加或減50百萬赫茲）中的15十億赫茲之信 號’則電容器26及27可具有約30微微法拉及12微微法拉之 電容。 【發明内容】 第一積體電路（例如，RF收發器積體電路）中之驅動放大 器適於將RF信號驅動至輸出節點上且通過該第一積體電路 之輸出端子、且通過匹配網路、且至第二積體電路之輸入 142295.doc 201014161 端子上。第二積體電路中之功率放大器將該信號之放大版 本供應至天線以進行發射。舉例而言，此類型之系統可實 施於蜂巢式電話中。 在該第一積體電路内提供一新穎可程式化輸出阻抗調節 電路（POIAC)。該POIAC經耦接至輸出節點並影響在該第 一積體電路之輸出端子中所見的輸出阻抗。當在輸出端子 中所見之輸出阻抗原本將改變（例如，歸因於驅動放大器 功率增益改變）時’ POIAC調節其對輸出節點加負載之方 式以使得在輸出端子中所見的全部輸出阻抗保持大體上怪 定且使得維持功率放大器之輸入處之良好阻抗匹配。 POIAC涉及一 L-C-R分流電路，該L-C-R分流電路涉及串接 式電感器及電容，藉此降低執行阻抗匹配功能所需之電容 量且藉此減小晶粒面積。POIAC至少部分地藉由改變L_c· R分流電路之有效電容而在多個不同通信頻帶中執行其阻 抗匹配功能。 在一些實施例中，POIAC接收指示驅動放大器功率增益 設定之資訊。POIAC使用此資訊調節[_(：_尺分流電路内之 電阻，以致輸出節點上之p〇IAC負載使得在功率放大器與 驅動放大器之間的輸出端子中所見之總輸出阻抗保持大體 上恆定（儘管驅動放大器功率增益改變）。在一些實施例 中，POIAC接收指示通信頻帶之資訊並使用此資訊來調節 L-C-R分流電路中之有效電容。針對不同通信頻帶使用不 同置之電容。與習知多頻帶輸出阻抗調節技術及電路相 比，可在相對較小量之晶粒面積中實現^^尺分流電路之 142295.doc 201014161 電感器及相對較小之電容。 在-些實施例中，POIAC接收來自程序倘測電路之程序 拐點（process corner)資訊。L_C_R*流電路内之電容調諧 。電路使用該程序拐點資訊來微調與電感器串聯之有效電 容，以補償已知與不同程序拐點狀況一致的驅動放大器輸 出特性之改變。揭示實現p〇IAC之多種方式。在一些實例 中’數位基頻積體電路中之處理器執行處理器可執行指令 集合。此執行使數位資訊被跨越匯流排傳達並傳達至第一 積體電路（RF收發器積體電路）中之p〇IAC。數位資訊可（例 如）包括功率設定資訊及/或通信頻帶資訊。p〇IAC使用該 數位資訊來控制L-C-R分流電路，以使得在不同操作狀況 及情形下維持良好之阻抗匹配。 以上為發明内容且因此必定含有細節之簡化、概括及省 略，因此’熟案此項技術者將瞭解，發明内容僅為說明性 的且不意欲以任何方式為限制性的。如僅由申請專利範圍 所界定的本文描述之器件及/或程序之其他態樣、發明性 特徵及優點將在本文闡述的非限制性實施方式中變得顯而 易見。 【實施方式】 圖6為根據一個新穎態樣之一特定類型之行動通信器件 100的極簡化高階方塊圖。在此特定實例中，行動通信器 件1〇〇為能夠根據分碼多重存取（CDMA)蜂巢式電話通信協 定或GSM(全球行動通信系統）蜂巢式電話通信協定而操作 的3G蜂巢式電話。該蜂巢式電話包括（除未說明之若干其 142295.doc 201014161 他郤刀之外）一天線l〇2及兩個積體電路1〇3及1〇4。積體電 路104被稱為「數位基頻積體電路」或「基頻處理器積體 電路」數位基頻積體電路104包括（除未說明之其他部分 之外）一執行儲存於處理器可讀取媒體1〇6中之指令的數位 處理器105。處理器丨05可使資訊跨越匯流排丨〇7及匯流排 "面108 A及匯流排導體1〇9而傳達，並傳達至積體電路 之匯流排介面1〇8Β。積體電路1〇3為一RF收發器積體電 路。RF收發器積體電路1〇3被稱為「收發器」，因為其包括 一發射器及一接收器。 圖7為圖6之RF收發器積體電路1〇3之較詳細方塊圖。接 收器包括被稱為「接收鏈」者110以及一本地振盪器111。 當该蜂巢式電話正接收時，在天線1〇2上接收一高頻率rf k號112。來自信號112之資訊通過收發雙工器113、匹配 網路114且通過接收鏈11〇。信號112由低雜訊放大器 (LNA)115放大，且由混頻器116進行降頻轉換。所得經降 頻轉換之信號由基頻濾波器117進行濾波，且經傳遞至數 位基頻積體電路1〇4。數位基頻積體電路1〇4中之類比數位 轉換器118將該信號轉換成數位形式，且藉由數位基頻積 體電路104中之數位電路來處理所得數位資訊。數位基頻 積體電路104藉由控制由本地振盪器m供應至混頻器116 之本地振盪器信號的頻率來調諧接收器。 若蜂巢式電話正發射’則待發射之資訊由數位基頻積體 電路104中之數位類比轉換器119轉換成類比形式，且被供 應至「發射鏈」120。基頻濾波器121濾除歸因於數位類比 142295.doc -10- 201014161 轉換程序之雜訊。受本地振盪器123控制之混頻器區塊122 接著將該信號升頻轉換成高頻率信號。驅動放大器124及 外部功率放大器125放大該高頻率信號以驅動天線102 ’以 使得自天線102發射一高頻率RF信號126。數位基頻積體電 - 路1〇4藉由控制由本地振盪器123供應至混頻器122之本地 . 振盪器信號的頻率來調諧發射器。箭頭128表示自數位基 頻積體電路104傳達通過匯流排介面108A、跨越匯流排導 _ 體109、且通過匯流排介面l〇8B且傳達至驅動放大器124及 相關聯之新穎可程式化輸出阻抗調節電路（p〇IAC)l29的資 訊。 圖8為圖7之驅動放大器124、P0IAC 129、功率放大器 125及天線1〇2之較詳細圖。功率放大器125為積體電路130 之部分。匹配網路131將RF收發器積體電路1〇3之輸出端子 132叙接至功率放大器積體電路13〇之輸入端子133 ^此情 形下之匹配網路131包括安裝於印刷電路板或另一基板上 • 之離散組件。積體電路103及130亦安裝至此印刷電路板或 基板。離散組件包括一電感器134及一電容器135。 圖8中描繪之rF收發器積體電路ι〇3的部分包括驅動放大 器124、POIAC 129、程序偵測器電路ΐ3ό、導體137(在其 • 上傳達通信頻帶資訊）及導體138之集合（在其上傳達功率設 疋資訊）。圖8之導體137及138表示自匯流排介面1〇8B延伸 之信號導體（見圖7)，資訊128跨越該等信號導體而傳遞。 程序偵測器電路（有時被稱為「程序監視器」或「程序變 化偵測器」或「程序變化監視器」）將程序债測器輸出值 142295.doc 201014161 跨越導體139供應至P〇IAC 129。此值為積體電路ι〇3之一 或多個效能特性之指示。在__個實例中，該值指示經由指 定類型之邏輯元件的傳播速度與經由使用相同半導體製程 製造之積體電路之其他單元中的其他相同邏輯元件之傳播 延遲相比是相對較快（「FF」）、典型（「ττ」）還是相對較 慢（「SS」）。在另一實例中，該值指示類比放大器之增益 是高（「Η」）、正常（rNj )還是低（「L」）。 驅動放大器124具有約30 dB之功率增益控制範圍。驅動 放大器124包括-第一級14〇及一第二級141。第一級包括8 個相同單元142。第二級包括16個相同單元143。驅動放大 器124放大其輸人節點144上所接收之信號並將所得信號輸 出至其輸出節點145上。驅動放大器124之功率增益係藉由 啟用或停用該等級中之較多或較少單元而加以控制。使用 較多單7L導致較大功率增益，而使用較少單元導致較小功 率增益。啟用及停用單元中之哪些者係由導體138上所接 收之4位元功率設定值判定。 可程式化輸出阻抗調節電路（p〇IAC)129包括一 l_c r* λ丨l電路146及量之（an amount of)邏輯147。L-C-R分流電 路146包括電感器、一量之電容及一量之電阻。 路146為可用數位方式控制的，以使得電感器可與第一量 之串接式電容諧振、或使得電感器可與第二量之串接式電 容諧振。在諧振時，電阻提供輸出節點145至接地端之分 /；，L電阻之量為可用數位方式控制的且經調節以補償在驅 動放大器124之功率增益改變時發生的驅動放大器124之輸 142295.doc 12 201014161 出阻抗之改變。 圖9A說明可實現L_C_R*流電路M6之第一方式。相對 較低Q(例如，5)之電感器148、可用數位方式控制之電容 器〖49及可用數位方式控制之電阻器15〇在驅動放大器輸出 . 節點I45與接地節點157之間串聯耦接在一起，如所說明。 . 所說明實例中之電感器L為具有1奈亨利之固定電感L之整 合電感器。導體151上的8位元之多位元數位值SC1[A:H]判 ❿ 定電容器I49之電容C。電容C在6微微法拉至8微微法拉之 範圍中可調。導體152上的6位元之多位元數位值判 定電阻器150之電阻R。電阻尺為可調的。在一個新穎態樣 中，當以亨利為單位考慮電感L時且當以法拉為單位考慮 電谷C時，L/C之比率大於50。電感大於5〇〇微微亨利。 圖9B說明可實現L_C_R分流電路之第二方式。LCr 分流電路146包括低Q電感器148、可用數位方式控制之第 一可用數位方式控制之電容器153、第一可用數位方式控 • 制之第一電阻器154 '第二電容器155及可用數位方式控制 之第二電阻器156。若閉合由信號SR1至SR3控制之開關中 的至少一者，則電感器148、第一電容器153及第一電阻器 • 154在驅動放大器輸出節點145與接地節點157之間串聯耦 . 接在一起。可將第一電容器153與第一電阻器154 一起視為 第一 RC網路158。若閉合由信號SR4至SR6控制之開關中的 至少一者，則電感器148、第二電容器155及第二電阻器 156在驅動放大器輸出節點145與接地節點157之間串聯轉 接在一起。可將第二電容器155與第二可用數位方式控制 142295.doc 13 201014161

之電阻器156 一起視為第二RC網路159。舉例而言圖9B 之開關可實現為N通道場效電㈣或實現為涉及n通道場 效電晶體及p通道場效電晶體之傳輸閘。電容。為8微微法 拉。電容C2為6微微法拉。 圖9B之L_C_r分流電路146亦包括一電容調諧器電路 3〇〇。電容調譜器電路300包括8個電容器及8個相關聯之開 關。8個電容C1A至C1H中之每一者為〇ι微微法拉。 結合圖9B之L-C_R分流電路146的第二實施例在兩種操 作情形下描述圖8之可程式化輸出阻抗調節電路之操作。 在第一種情形下，由驅動放大器124放大之蜂巢式電話信 號具有處於約2.0十億赫茲之第一通信頻帶中的載波頻 率。出於說明目的，該第一通信頻帶之範圍為2〇十億赫 兹加或減50百萬赫兹。在第二種情形下，蜂巢式電話信號 具有處於約1.5十億赫茲之第二通信頻帶中的載波頻率。 出於說明目的，該第二通信頻帶之範圍為15十億赫茲加 或減50百萬赫茲。 在第一種情形下’不閉合圖9B之由信號Sr4至SR6控制 之開關。因此，電容器155及第二RC網路159經有效地停 用而不能執行分流功能。閉合由信號SR1至SR3控制之開 關中的至少一者，以使得電感器148、第一電容器153及第 一電阻器154經串聯連接於輸出節點145與接地節點157之 間。當驅動放大器124之功率設定處於中等設定（第二級 141之16個單元143中之8個經啟用）時，且當程序偵測器 136正輸出對應於「典型」程序之值時，第一電阻器154之 142295.doc -14- 201014161 電阻R1經設定成處於其中等設定。第一電容器之總電 容經設定以使得可程式化匹配網路146影響輸出節點145上 之阻抗，以使得自節點133A所見之阻抗為約5〇歐姆。此5〇 歐姆大體上匹配於在功率放大器積體電路13〇之輸入端子 133中所見的50歐姆之輸入阻抗。驅動放大器124之單元甲 之一半經啟用。驅動放大器124接收輸入節點144上的2 〇 十億赫茲之信號並將該信號之放大版本輸出至輸出節點 145上。此信號通過匹配網路131、至節點i33A且通過功率 放大器積體電路130之輸入端子133。功率放大器125將2.0 十億赫茲之彳§號之放大版本驅動通過輸出端子153並至天 線102以使得該信號自天線1 〇2輻射。 在此第一種情形中’當藉由增加或減少所使用單元之數 目而改變驅動放大器124之功率增益時，第一電阻器154之 電阻R1改變使得L-C_R分流電路146控制輸出節玛145上的 輸出阻抗’以使得節點133 A上之阻抗保持於一大體上恆定 之值且使得維持與功率放大器丨3〇的輸入之阻抗匹配。電 阻R1A、R1B及R1C經選擇以使得此等電阻之各種開關式 並聯組合導致一總電阻R1，該總電阻R1可充分地變化以 補償歸因於功率設定改變的輸出驅動放大器輸出阻抗之改 變。 在第二種情形中，閉合由信號SR1至SR3控制之開關中 的至少一者且閉合由信號SR4至SR6控制之開關中之至少 一者’以使得使用第一 RC網路1 58及第二RC網路159兩者 (見圖9B) °第一電容器153之第一導線160連接至電感器 142295.doc 15 201014161 148之導線161。第一電容器153之第二導線162連接至第一 電阻器154之第一導線163。第一電阻器154之第二導線164 連接至接地節點157。類似地，第二電容器Μ5之第一導線 165連接至電感器148之導線161。第二電容器I”之第-導 線166連接至第二電阻器156之第一導線167。第二電阻器 156之第二導線168連接至接地節點157。藉由將第一電容 器1+3及第一電容器155兩者柄接至L-C-R串聯電路中，與 電感器148譜振之有效電容並非僅為第一電容器153之電 容，而是兩個電容器153及155之組合電容。電容量之此增 加使諧振頻率自一個通信頻帶之頻率改變成第二通信頻帶 之頻率。 當驅動放大器124之功率設定處於其中等設定時，且當 程序偵測器正輸出對應於「典型」程序之值時，第一電阻 器154及第二電阻器156之電阻R1及R2經設定成處於其中 等a又疋。1.5十億赫茲之信號輸入節點144由驅動放大器 124放大。驅動放大器124將該信號之放大版本輸出至輪出 節點145上《該信號通過匹配網路131、至節點n3A且通過 功率放大器積體電路13〇之輸入端子133。功率放大器125 接收該信號並將該信號之放大版本驅動通過輸出端子153 並至天線102以使得該信號自天線1 〇2輻射。總組合電容經 設定以使得L-C-R分流電路146影響輸出節點145上之阻 抗，以使得自節點133A所見之阻抗維持於約50歐姆。 在此第二種情形中’當藉由增加或減少所使用單元之數 目而改變驅動放大器124之功率增益時，電阻ri及r2改變 142295.doc • 16 - 201014161 145上的阻抗，以使得維 使得L-C-R分流電路l46調節節點 持節點133A處之阻抗匹配。

圖10為說明在圖8及圖9B之電路的節點133八處之 如何隨功率設定變化之圖表。底部水平軸上所指示之㈣ 功率設定值〗至16對應於當導體138上之4位元數位功率設 定值處於[_〇]至⑴u]的範圍内時圖8及圖9b之電路之操 作。當值為[〇_]時，第二級141中之⑽單元經啟用並使 用。當值為[1111]時，第二級141中之16個單元經啟用並使 用圖10之圖表中的3條線200至202對應於導體139上之3 :兀程序監視器輸出值指示以下各者時之情況：1)在邊界 度及操作電壓條件下之「慢程序」，其中電路傳播時間 最k，2)在中等溫度及操作電壓條件下之「典型程序」； 及3)在邊界溫度及操作電壓條件下之「快程序」，其中電 路傳播時間最快。注意’對於3個程序拐點中之每一者而 。，在整個功率設定範圍中，節點133A處之vswr小於 2*1 L . ^ :。4圖表表示在上文所陳述之兩個通信頻帶（2〇十億赫 茲及1·5十億赫茲）中的操作。 在個有利態樣中’為多個通信頻帶中之阻抗匹配提供 、’、、電谷該總電容實質上小於圖3之習知電路之電容器 16的電容。出於比較目的假定圖5及圖8中之驅動放大器相 同且出於比較目的假定圖5及圖8之電路中使用相同的匹 配’周路及功率放大器，則在一個實例中，圖9Β之新穎電路 中之電谷器153及155的組合電容為約14微微法拉而圖5 之1知電路中之電容器26的電容為約30微微法拉且圖5之 142295.doc •17- 201014161 習知電路中之電容器27為約12微微法拉。使用一個代表性 半導體製程在圖5之習知電路中實現42微微法拉之電容所 需的晶粒面積為約180微米乘12〇微米，而實現1奈亨利之 電感器148所需的晶粒面積為約5〇微米乘5〇微米且在圖8及 圖9B之新穎電路中實現8微微法拉之電容所需的晶粒為約 40微米乘25微米。因此，使用圖8及圖9B之新穎電路可能 節省大量晶粒面積。 此處陳述之串聯諧振分流方案的一個限制係阻抗匹配為 相對窄頻帶的，且若驅動放大器124之輸出電容在程序拐 點上顯著變化，則失去良好的阻抗匹配且產生較高 VSWR。為了克服此限制，圖9B之新穎LCR分流電路丨46 包括一電容調諧器電路3〇〇。圖9B中之電容C1A至C1H及 其相關聯之開關形成此電容調諧器電路。判定在不同程序 拐點上的在節點145上之電容改變之百分比，且判定導體 151上之將補償此等電容改變的電容調諧器控制信號 SCI [A:H]之設定。程序偵測器電路136輸出指示電路正操 作於之程序拐點的資訊並將此資訊供應至邏輯〗47。邏輯 147使用該程序拐點資訊來調節電容調諧器控制信號 SCUA..H]，以使得補償輸出節點145上之原本將根據程序 偵測器輸出值而變化的阻抗改變。在2〇十億赫茲及！ 5十 億赫茲的通信頻帶中，在所有程序拐點上維持節點i33A處 之小於2:1之VSWR。 圖11為圖8之L-C-R分流電路146的第三實施例之圖。替 代使用電阻器154及156之開關式集合（如在圖吒之第二實 142295.doc • J 8 · 201014161 施例中），第三實施例使用N通道電晶體3〇5及3〇6及一類比 控制迴路。藉由調節跨越電晶體305及306之閘極至源極電 壓而控制電晶體305及306中之源極至汲極電阻。類比偵測 器307偵測輸出節點145上之均方根（RMS)電壓或峰值電 壓若此電壓經偵測為量值已降低，則假定在輸出節點 145上由於減小之阻抗而不當地衰減了信號。因此，類比 偵測器307降低電晶體3〇5及3〇6上的閘極至源極電壓，藉 此降低電晶體305及3〇6中之源極至汲極電阻且減少歸因於 L-C-R分流電路146而對輸出節點145造成之負載。歸因於 L-C-R分流電路146的負載之減少用於抵消輸出節點⑷上 之RMS或峰值電壓的減少，且藉此維持節點i33A處之良好 阻抗匹配。

圖12為根據一個新穎態樣之方法5〇〇的簡化流程圖。在 第一步驟（步驟501)中，在驅動放大器缔出節點與接地節點 之間提供《姆流電路。在―個實例中，該^妨流 電路為圖9B之1^妨流電路146。此L_C R分流電路麵接 於圖8之驅動放大器124之輸出節點145與接地節點157之 間。在第二步驟（步驟502)中，當驅動放大器之功率增益改 變時，調節L.C-R分流電路之電阻Μ使得輸出節點二之輸 出阻抗保持怪定。在-個實例中，在圖8中之導體US上的 4位元數位功率設定資訊指示驅動放大器之功率增益，且 此功率設定值用於設定圖9Β之第一電阻器154的^阻。在 第三步驟（步驟503)中，當通信頻帶改變時，調節分 流電路之有效電容C以使得輸出節點上之輸出阻抗保持恆 142295.doc -19· 201014161 定。在一個實例中，在第一通信頻帶（2 〇十億赫茲加或減 5〇百萬赫茲）與第二通信頻帶（1 5十億赫茲加或減5〇百萬赫 效）中’輸出阻抗係相同的。在圖8中之導體137上的數位 通信頻帶資訊由邏輯147使用於控制圖9Β之電阻器154及 156中之開關，以使得使用電容器153及155兩者。有效電 容為電容器153及155之組合電容。藉由使輸出端子132上 之輸出阻抗維持恆定，即使驅動放大器124之功率增益改 變且即使通信頻帶改變，功率放大器13〇之輸入處的節點 133Α處之阻抗匹配也得以維持。步驟5〇2及5〇3之次序可顛 倒。 在或多個例示性實施例中，所描述之功能可以硬體、 軟體、韌體或其任何組合來實施。若以軟體實施，則可將 該等功忐作為一或多個指令或程式碼儲存於電腦可讀取或 處理器可讀取媒體上，或者經由電腦可讀取或處理器可讀 取媒體來傳輸。電腦可讀取及處理器可讀取媒體包括電腦 儲存媒體及通信媒體兩者，其包括促進將程式自一處傳送 至另一處之任何媒體。儲存媒體可為可由電腦或處理器存 取之任何可用媒體。作為實例且並非限制，此等媒體可包 含RAM、ROM、EEPR〇M、CD_R〇M或其他光碟儲存器 件、磁碟儲存器件或其他磁性儲存器件，或可用於載運或 儲存呈指令或資料結構之形式之所要程式碼且可由電腦或 處理器存取的任何其他媒體。又，可 料讀取㈣。舉例若使關軸魏、光纖電=電 雙絞線、數位用戶線（DSL)或諸如紅外線、無線電及微波 142295.doc 201014161 之無線技術而自網站、飼賜哭々 ^服器或其他遠端源傳輸軟體，則 同軸電境、光纖電規、雙絞線、觀或諸如紅外線、無線 電及微波之無線技術包括於媒體的定義中。如本文中所使 用之磁碟及光碟包括緊密光碟（CD)、雷射光碟、光碟、數 位化通用光碟（卿）、軟性磁碟及藍光光碟，#中磁碟通 常以磁性方式再生資料，而光碟用雷射以光學方式再生資 料。以上之組合亦應包括於電腦可讀取媒體之範舞内。在

一些實施例中，由處理器105執行儲存於數位基頻ic ι〇4 之處理器可讀取媒體106中的指令集合，使數位資訊自數 位基頻1C 104跨越匯流排導體1〇9傳達，並傳達至新穎 POIAC 129，使得數位資訊至少部分地判定及/或調節在輸 出端子132中所見之輸出阻抗。 雖然上文出於指導之目的而描述某些特定實施例，但此 專利文獻之教示具有一般適用性且不限於上文描述之特定 實施例。在維持上文描述之大於5〇之L/c比（當l以亨利為 單位且C以法拉為單位時）的同時，具有除上文陳述之實例 之特定拓撲之外的電路拓撲的L-C-R分流電路係可能的。 L-C-R分流電路可使用電晶體及其他電路元件在該l_c_r分 流電路中提供電感、電容及/或電阻。雖然上文描述之實 施例涉及一將傳入數位值轉譯成進而控制L-C_R分流電路 之控制值（SC1[A:H]及SR[1:6])之邏輯147的區塊，但其他 實施例不包括此轉譯邏輯區塊，而是由傳入數位值（例 如，功率設定值及/或通信頻帶資訊及/或程序監視器資訊） 直接控制該L-C-R分流電路。雖然上文陳述端子之輸出阻 142295.doc -21 - 201014161 抗經維持恆定的實例，但在新穎P〇IAc電路之所有實施例 中的情況並非皆為如此。舉例而言，被驅動之電路可具有 不恆定之輸入阻抗。POIAC操作以使在輸出端子丨32甲所 見之輸出阻抗變化，以隨受驅動器件之變化的輸入阻抗變 化並與其匹配，以使得儘管受驅動器件之輸入阻抗改變， 仍可維持優良的阻抗匹配。可不同地控制實施於不同系統 中之相同RF收發器積體電路的相同POI ac電路，以適應驅 動各種系統中之不同類型的功率放大器。因此，在不脫離 下文所陳述之申請專利範圍之範_的情形下，可實踐所描 述之特定實施例之各種特徵的各種修改、調適及組合。 【圖式簡單說明】 圖1(先前技術）為驅動功率放大器之驅動放大器之方塊 園， 圖2(先前技術）為說明與圖1之驅動放大器相關聯之阻抗 匹配問題的圖表； 圖3(先前技術）為用於處理圖2中所說明之問題的電路之 圖； 圖4(先前技術）為可用於發射器可操作於多個頻帶中之 應用中的驅動放大器電路之圖； 圖5(先前技術）為沒有圖4之電路之冗餘電路問題的缺點 的可操作於多個頻帶中之驅動放大器電路之圖； 圖ό為根據一個新穎態樣之行動通信器件之高階方塊 圖； 圖7為圖6之RF收發器積體電路1〇3之較詳細方塊圖； 142295.doc •22- 201014161 圖8為圖7之驅動放大器124、POIAC 129 '功率放大器 125及天線102之較詳細圖； 圖9A為圖8之L-C-R分流電路146的第一實施例之圖； 圖9B為圖8之L-C-R分流電路146的第二實施例之圖； - 圖10為展示節點133上的VSWR如何根據圖8之驅動放大 器124中所使用之單元的數目而改變之圖表； 圖11為圖8之L-C-R分流電路146的第三實施例之圖；及 $ 圖12為根據一個新穎態樣之方法5〇〇的流程圖。 【主要元件符號說明】 1 驅動放大器 2 第一積體電路 3 級 4 級 5 輸出端子 6 匹配網路 7 輸入端子 8 第二積體電路 9 功率放大器 10 輸出端子 11 天線 12 輸出節點 13 單元 14 單元 15 可程式化匹配網路 142295.doc •23- 201014161 16 電容器 17 可變電阻器 18 驅動放大器/匹配網路/功率放大器鏈 19 驅動放大器/匹配網路/功率放大器鏈 20 輸出多工器 21 匹配網路 22 電容器及電阻器阻抗匹配電路 23 電容器及電阻器阻抗匹配電路 24 開關 25 開關 26 電容器 27 電容器 100 行動通信器件 102 天線 103 積體電路/RF收發器積體電路 104 積體電路/數位基頻積體電路 105 數位處理器 106 處理器可讀取媒體 107 匯流排 108A 匯流排介面 108B 匯流排介面 109 匯流排導體 110 接收鏈 111 本地振盪器 142295.doc -24- 201014161 112 高頻率RF信號 113 收發雙工器 114 匹配網路 115 低雜訊放大器（LNA) 116 混頻器 117 基頻濾波器 118 類比數位轉換器 φ 119 數位類比轉換器 120 發射鏈 121 基頻濾波器 122 混頻區塊 123 本地振盈器 124 驅動放大器 125 功率放大器 126 高頻率RF信號 • 128 資訊 129 可程式化輸出阻抗調節電路（POIAC) 130 功率放大器積體電路 * 131 匹配網路 132 輸出端子 133 輸入端子 133A 節點 134 電感器 135 電容器 142295.doc -25- 201014161 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 142295.doc 程序偵測器電路 導體 導體 · 導體 第一級 第二級 yjXt —· 早兀 〇0 ·— 早兀 輸入節點 輸出節點 L-C-R分流電路 邏輯 電感器 可用數位方式控制之電容器 可用數位方式控制之電阻器 導體 導體 輸出端子/第一可用數位方式控制之電 容器 第一電阻器 第二電容器 第二電阻器 接地節點 第一 RC網路 -26- 201014161 159 第二RC網路 160 第一導線 161 導線 162 第二導線 . 163 第一導線 164 第二導線 165 第一導線 蠡 166 第二導線 167 第一導線 168 第二導線 200 線/「慢程序」 201 線/「典型程序」 202 線/「快程序」 300 電容調諧器電路 305 N通道電晶體 ❿ 306 N通道電晶體 307 類比偵測器 C 電容 ' Cl 電容 CIA 電容 C1H 電容 C2 電容 L 電感 R 電阻 142295.doc -27- 201014161 R1A 電阻 RIB 電阻 R1C SC1[A:H] 電阻 8位元之多位元數位值/電容調諸器控制 信號 SR[1:6] 6位元之多位元數位值 SRI 信號 SR2 信號 SR3 信號 SR4 信號 SR5 信號 SR6 信號 VSWR 電壓駐波比 142295.doc -28-

Claims (1)

1. 201014161 七、申請專利範圍： 1. 一種積體電路，其包含： 一端子； 丄-驅動放大器’其具有一輸出節點，且經調適以將一 信號供應至該輸出節點上，且自該端子供應至該積體電 路之外；及 —可程式化輸出阻抗調節電路（POIAC)，其耦接至該 輸出節點，其中該POIAC包括一電感器、—第一電容器 及第電阻器，其中s亥電感器及該第_電容器係串聯 地耦接在一起，其中該電感器具有一以亨利為單位之電 感L，其中該第-電容器具有一以法拉為單位之電容c， 且其中L/C之比率大於5〇。

   ，凊求項1之積體電路’其中該信號為—蜂巢式電話信 號’其具有一至少850百萬赫茲之載波頻率。 如請求項1之積體電路，纟中該電感器、該第一電容器 及該第一電阻器在該電感器之一導線與一接地節點之間 串聯地耦接在一起。 β 4. 如明求項3之積體電路，其中該第一電容器具有—用數 位方式控制之電容’且其中該第一電阻器具有一用數位 方式控制之電阻。 5. 如明求項1之積體電路，其中該;POIAC進一步包括： =第—電容器及一第二電阻器，其t該第二電容器及 該第二電阻器在該電感器之一導線與一接地節點之間串 聯地轉接在-起，且其令該第—電容器及該第—電阻器 142295.doc 201014161 6. 7. 8. 9. 10. 11. 12 在該電感器之該導線與該接地節點之間串聯地耦接在一 起0 如凊求項5之積體電路，其中該第二電容器具有一用數 位方式控制之電容，且其中該第二電阻器具有一用數位 方式控制之電阻。 如清求項1之積體電路，其中該POIAC進一步包括一第二 電谷器’其中該POIAC可在該電感器與該第一電容器一 起譜振但該電感器不與該第二電容器諧振之一第一模式 且其中該POIAC可在該電感器與該第—電容器 及該第二電容器一起諧振之一第二模式中操作。 如请求項7之積體電路，其中該POIAC接收一數位邏輯信 ，U且其中該數位邏輯信號判定該POIAC在該第一模式 中刼作還是在該第二模式中操作。 如凊求項1之積體電路，其中該電感器具有一耦接至該 輸出節點之第一導線’且其中該電感器具有一耦接至該 第一電容器之第二導線。 如叫求項1之積體電路’其中該POIAC接收一多位元數位 j會 ， j A 、干該多位元數位值判定該第一電容器之該電容C 且判定該第一電阻器之一電阻R。 如叫求項1之積體電路’其中該POIAC接收一數位邏輯信 ' '中該數位邏輯信號指示複數個驅動放大器功率設 定中之一者。 如請求項1之積體電路’其中該POIAC接收一數位邏輯信 號’其中該數位邏輯信號指示複數個頻帶中之一者。 142295.doc -2- 201014161 如研求項1之積體電路，其中該POIAC接收一程序偵測器 輸出值。 I4.如5月求項1之積體電路，進一步包含： 一匯流排介面’其將數位資訊接收至該積體電路上， - 其中該數位資訊係在該積體電路内自該匯流排介面傳達 至該POIAC。 5· 士吻求項14之積體電路，其中該數位資訊包括功率設定 φ 資訊及通信頻帶資訊。 16. —種系統，其包含： 第積體電路’其具有一輸入端子及一輕接至該輸 入端子之功率放大器； 一第二積體電路，其包括一驅動放大器 '一輪出端子 及一可程式化輸出阻抗調節電路（p〇IAC)，其中該 POIAC耦接至該驅動放大器之一輸出節點，其中該驅動 放大器經耦接以將一信號供應至該輸出節點上且供應至 • 該輸出端子上，其中該POIAC包括一電感器、—第一電 谷器及一第一電阻器，其中該電感器及該第一電容器係 串聯地耦接在一起，其中該電感器具有一以亨利為單位 . 之電感L，其中該第一電容器具有一以法拉為單位之電 ' 容C ’且其中L/C之比率大於50 ;及 一阻抗匹配網路，其將該第二積體電路之該輸出端子 耗接至該第一積體電路之該輸入端子。 17·如請求項16之系統，其中該第—電容器為一用數位方式 控制之可變電容器，且其中該第一電阻器為一用數位^ 142295.doc 201014161 式控制之可變電阻器。 18. 如請求項16之系統，其中p〇IAC進—步包括一第二電容 器及一第二電阻器，其中該第二電容器及該第二電阻器 在該電感器之一導線與一接地節點之間串聯地耦接在一 起，且其中該第一電容器及該第一電阻器在該電感器之 該導線與該接地節點之間串聯地耦接在一起。 19. 一種方法，其包含·· 提供_聯地耦接在一起之一電感器及一電容器，以使 :导該電感器及該電容器經調適以設定—驅動放大器輸出 節點之-輸出阻抗’其中該電感器具有一以亨利為單位 ，電感L，其中該電容器為一用數位方式控制之電容 器，其具有一以法拉為單位之電容c，其中L/c之比率大 於50且其中該電感器及該電容器與一耦接至該驅動放 大器輸出節點之驅動放大器一起經整合至一積體電路 上0 20.如請求項19之方法，進一步包含· 值 φ

   提供經調適以接收-多位元數位值之複數個導體，其 中該多位元數位值至少部分地判定該輸出阻抗之一量 21.如請求項2〇之方法，其中該多位元數位值指示複數個功 率設定中之一者。 L如請求物之方法，其巾該多位元數位值心複數個通 信頻帶中之一者。 23.如請求項19之方法，進一步包含· 142295.doc -4- 201014161 提供一經調適以接收一類比電壓信號之導體，其令談 類比電壓信號至少部分地判定該輸出阻抗之一量值。〇 24. 如請求項〗9之方法，進一步包含： 提供一輸出數位資訊之程序谓測器，其中該數位資可 至少部分地判定該輸出阻抗之一量值。 25. —種方法，其包含： 使用串聯地耦接在-起之一電感器及—電容器，以使 得該電感器及該電容器經調適以設定—驅動放大器輸出 節點之-輸出阻抗，其中該電感器具有_以亨利為單位 ，電感L，其中該電容器為一用數位方式控制之電容 器’其具有-以法拉為單位之電容c，其令L/c之比率大 於5〇’且其中該電感器及該電容器與，至該驅動放 大器輸出節‘點之驅動放λ器一起經整合至一積體電路 上。 26_如請求項25之方法，進一步包含： 在一 功率放大器積體電路之 一輸入節點處之阻抗 匹 配，其中該驅動放大器輸出節點經由一 至該功率放大器積體電路之該輪入節點 27. —種積體電路，其包含： 一端子； 匹配網路而耦接 〇 一驅動放大器，其具有一輸出節點，且經調適以將一 L號供應至該輸出節點上，且自該端子供應至該積體電 路之外；及 用於提供對該輸出節點之一輸出阻抗之可程式化調節 142295.doc 201014161 的構件纟中s亥構件接收一多位元數位功率設定值及— 多位兀數位通信頻帶值，其中該多位元數位功率設定值 及該夕位元數位通信頻帶值至少部分地判定該輸出阻 抗。 28. 29. 30. 如請求項27之電路，其中該構件包括： 用於提供—與一電容C串聯之電感L的構件，其中該電 感L以亨利為單位，其中該電容c以法拉為單位，且其中 L/C之比率大於5〇。 一種儲存於一處理器可讀取媒體上之處理器可執行指令 集合，其中該處理器可執行指令集合用於執行以下步 驟： (a)將數位資訊傳達至一經耦接至一放大器之一輸出節 點的可程式化輸出阻抗調節電路（p〇IAC)，其中該數位 資訊至少部分地判定該輸出節點之一輸出阻抗其中該 POIAC包括-電感器、—電容器及__電阻器，其中該電 感器及該電容器係串聯地耦接在一起，其中該電感器具 有一以亨利為單位之電感L，其中該電容器具有一以法 拉為單位之電容C’其中L/C之比率大於5〇。 如請求項29之處理器可執行指令集合，其中該處理器可 讀取媒體為一第一積體電路之一部分，且其中該p〇IAC 為一第二積體電路之一部分，且其中該數位資訊係在（a) 中自該第一積體電路傳達至該第二積體電路。 142295.doc -6 -