TW201123737A - Data and clock recovery circuit with proportional path - Google Patents

Data and clock recovery circuit with proportional path Download PDF

Info

Publication number
TW201123737A
TW201123737A TW098146509A TW98146509A TW201123737A TW 201123737 A TW201123737 A TW 201123737A TW 098146509 A TW098146509 A TW 098146509A TW 98146509 A TW98146509 A TW 98146509A TW 201123737 A TW201123737 A TW 201123737A
Authority
TW
Taiwan
Prior art keywords
current
output
control
path
phase
Prior art date
Application number
TW098146509A
Other languages
English (en)
Inventor
Cheng-Ta Wei
Ming-Shih Yu
Original Assignee
Faraday Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Tech Corp filed Critical Faraday Tech Corp
Priority to TW098146509A priority Critical patent/TW201123737A/zh
Priority to US12/859,957 priority patent/US8067965B2/en
Publication of TW201123737A publication Critical patent/TW201123737A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0807Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

201123737 六、發明說明: 【發明所屬之技術領域】 一本案係關於一種資料與時脈恢復器,特別是具有比例 路控的資料與時脈恢復器。 【先前技術】 …相位偵測器(phase detect〇r,pD )的作用是接收並比 ^二料彳讀與輸出時脈錢後產生躺錢,而相位偵測 器吊見於相位鎖定迴路(Phase L〇cke(j ι^00ρ,pLL)中, 藉^作為對_或頻率的精續控制,此外,在資料與時脈 恢復态(Clock Data Recovery,CDR)電路中也使用了相 位鎖定迴路的作法。 、%參見第一圖,其為相位偵測器依據調整相位的方式 刀成線f生相位偵測器與砰砰(bang_bang)相位侦測器兩麵 型之調整關係示意圖。其中第一圖⑻為線性相位债測器之 修正方式,在她差值0越大的情況下,所進行的相位修 正△必的值也會成比例增加,當0為正值時,相位修正△ 0的便g以負值來扣除原本的相位,反之亦然,亦即,線 !·生相位伽&在相位修正△ 0與相位差值0之間將如第一 圖(a)所示呈現線性關係。 ,苐一圖(b)為砰砰相位偵測器之修正方式,此種相位 L屬於非線性相位侧器,在操作時僅需判斷相位差 值必為正或負,然後利用加/減一固定相位修正量的方 201123737
式來進行修正,若是經過-:欠婦後仍存在誤差,則 判斷誤差值之正/貞後再以_定相位修正量△ $加以修 正’並不因為相位差值0之絕對值大小而改變單次修正的 幅度。舉例來說’在輸Λ;相位偵測器的:#料信號與比對信 號間存在的相位差值^為正值而必·行反向調整,代^ 純必須扣除Λ0的量(—△《),則砰砰相位制器輸出、 判斷城Vd_ ’另-方面,若相位差值0為負值,則必須 正向调整相位(+△ 0 )而輸出判斷信號Vup。 兩者相較下,線性相位債測器可能因為誤差值越來越 二而停止修正的動作;至於砰砰相位偵測器湘為取樣所 得的值不容易完全-致,使得砰砰相制貞㈣會因為 相位差值0的存麵進行修正,即便已經相當接近理想值 時’也會在理想值的上下間震盈,因此砰砰相位偵^也 被稱為二進位相位_器(binary PD)。由於砰砰相位债 測器毋需對相位差值0的大小計算調整的範圍,進行調整 時也較線性相快速,高速資料通常會採用砰砰相 位偵測器。 °月參見弟一圖,其為習用技術利用砰砰相位债測器實 現資料與時脈恢復器電路之示意圖。此電路中包含了砰砰 相位偵測器101、電荷唧筒(charge pump,cp)⑽、迴 路濾波器(Loop Filter,LF )丨05與電壓控制振盪器(
Control 0scillator ’ VC〇) 1〇7 ’在砰砰相位偵測器 ι〇ι 得 到,判斷信號(vup、Vdtwn),經由電荷唧筒1〇3與迴路濾 波器105轉換成電壓形式的訊號去控制電壓控振盪器 的相位。 5 201123737 〃由圖可以看出電荷π即筒1G3由第-電流源1031、 第-電:源1032 ’以及兩個切換開關,即第一切換開關 3 /、第一切換開關1〇34所組成。其中第一電流源ίου 電連接於高準位電㈣提供第—切換電流 ,而第二電流源 ^則電連接於低準位,藉以提供第二切換電流,至 於,切換開關1033則轉接於第一電流源、顧與迴路渡 ^器I05 @ ’根據砰砰相位偵測器101輸出的判斷信絲 匕制=否輸出第—切換m切換開關ig34耗接於第 -電流源1G32與迴路m,__砰砰相位偵測器 斤輪出的判削吕號來決定是否輸出第二切換電流,而 切換電流與第二切換電流之輸出組合則構成後續電路 使用的切換信號。 電荷即筒103輸出的切換信號主要是根據砰砰相位 =01輸出的判斷信號(vUP、vd_)來產生,藉以輔
Li,105上的電壓Vlf,接著再透過、來控制1 ^制振盪器m的輸出震録形。在啊相域測器1〇 :的判斷信號(Vup、Vd_)的值為(。、。)時,電荷㈣ 内的第一切換開關1〇33、第二切換開關刪分別為 而入至電幽歸器1〇7的電壓V祕不因 =理可知在判斷信錢^ 览一 £1?將因為第一切換開關〗034被接通而產生的 .一切換電流讓迴路濾波器1〇5内的 而降低;在判斷伸ίν ν Λ 1開始放電 I將Ρ _)的值為(卜G)時,糕 對迴路簡1033被導㈣第—切換電流 濾波益105内的積分電容Ci進行充電動作;在判 201123737 ^號(Vup、vdown)的值為(1、〗)時,第一切換開關1〇33、 第切換開關1034均被接通,而第一切換電流與第二切換 电/瓜均流到低準位電壓,則迴路濾波器在此狀況下亦 不發生充放電情形。
再進—步探究電荷唧筒103内的切換開關1〇33、1〇34 ,動作對於迴路濾、波器1〇5以及電壓控制振蓋器1〇7的影 響可以發現:在_ 1()33、1()34_崎止對迴路濾、波器 =5充電後,迴路濾波器1〇5内的積分電容q仍因累積電 f的關係而仍對電壓·㈣振盈ϋ 107的輸人電壓產生影 ^觀雜R則不具有記憶效應*無聽的情況,故電
阻R此將㈣切換造成的效應即時的反絲 器 107。 I 易言之,迴路濾波器105的電阻R與積分電容C1對 ^電路的影響分別為㈣反應以及制反應的情形,因此 刖者適合,用來瞬間調整相位,㈣者則被作為調整頻率 貫際應用時,第二_作法在資料與時脈恢復器 被作為兩逮應用時不甚理想,理由如下: 、、,先:迴路濾波器1〇5内以電阻R搭配積分電容q 的方式、’讓偏高速的相位控制與偏低速的頻率控制1 同一個,巾’使得在設計鴻濾波ϋ 105電路時i電阻 電t的選擇必須彼此遷就高速與低速之考量而 一田.匕外,在尚速的應用時,電荷唧筒103内部的 也應高速應用而的考量,方能配合後段調整的 2 〇 乂種控制模式將使電荷D即筒的設計相當困 201123737 其次,電路中容易產生寄生電容Cp,使得電路的設計 不如預期般理想,在第二圖中,寄生電容Cp的存在便使資 料與時脈恢復器電路由原本的二階系統變成一個三階的系 統(多了一個極點)。由於寄生電容Cp的電容值很小,對於 尚頻資料的影響較大,兩相比較下,三階系統在資料速率 為尚頻時的頻率響應會較差(詳參shoujun Wang等人於 IEEE 2005 Custom Integrated Circuits Conference 發表的論 文 Design Considerations for 2nd_〇rder and 3rd 〇rder Bang-Bang CDR Loops ’ 圖五)。 此外,在電路設計中為了避免雜訊的影響,通常會在 電路本體之外增加-些去㈣容,藉以濾、除高頻的雜訊, 而這些去耦電容的使用對於電路原本的反應速度也可能會 與寄生電容Cp -樣使電路成為三階系統以及拖慢系統反 應速度的情形。 、綜上所述,習用技術中利用電阻R與積分電容Cl作為 迴路遽波器1〇5來實現資料與時脈恢復器的電路設計在高 頻應用時受到相當大的侷限,因此本發簡以 的目標。 【發明内容】 測-1=為:種資料與帳復器,包含:-相位偵 生-^ 輪㈣脈信號後產 心ΐ τπ即筒’電連接於該相位偵測器,其 迴路濾波器,電 糸根據該判斷信號而輸出一切換信號; 201123737 $於該電㈣筒’其係接收該切換信號並對應產生一控 制=壓;-電壓控制紐器,接於該迴路濾波器轉ς =1器’該電壓控制震盈器係可產生一時脈 ::辦出路徑,且該電流控制路徑與該電流輸= ”ΐ、4=!=係;—控制電路’電連接於該迴路渡波器
根據該控制電壓改變該電流控制路經 出;ΠΓ;:其係根據該判斷信號而對應輸 輸出路=;;二;,控_,電連接於該電流 ;:==之總和而調整該第二輸出時脈信號^ 談第-於φ ,1連接於該電流控制震—,其係將 信/號1時脈信號進行—除頻動作而得該第—輸出時脈 【實施方式】 路濾ϋ t相技術在實現資料與時脈恢復器時受到迴 前有些科提特性不—致所導致的限制情形,目 實現_時脈恢復來 術作法之差別权不思圖,這種方式與習用技 將電阻與電容^為:改變習用技術在迴路濾'波器305中 听筒103 的設計,僅保留積分電容C耦接於電荷 輸出端與電壓控制震盛器307間,並另外將砰 201123737 砰相位债測器101輸出的判斷信號(Vup、Vd_)連接至電 壓控制振盡器307。 透過這樣的設計方式’資料與時脈恢復器之電路可被 區分為兩個路徑,分別是由砰砰相位偵測器1〇1輸出端連 接至電壓控制振盈益3〇7的比例路徑;以及透過積分電容 c輸出至電壓控制振盪器307的積分路徑。 將比例路徑與積分路徑加以區別的作法除了可以將需 要高速反應調整相位差異的部份透過比例路徑來實現,$ 以將高頻與低頻所需要的調整模式區分外,二二 路徑中不使用電阻與電容串接的作法,僅留下積分電容刀 c 的部份,讓積分電容根據該切換信號而進行充放電動作, 這可使電財的絲f容與寄生電容&㈣電路本體設 计之電容值均因為與積分電容c並聯的_,而能夠被視 為-個較大數㈣粒電容Ceq,科會產生提高系 的問題。 換句話說,非電路本體中的電容將被積分路徑中原本 一勺積刀包合C吸收’而不至產生另—個極點而使電路變成 f階系統’進而解決了習用技術在設計迴雜波器而將電 且與電容串接時,所產生之三_統在高頻時之頻率響應 會較不穩定的問題。 曰。 妾著見第—® (b),其為利用比例路徑作法進行資 =與時脈恢復器相位調整之翅控制振㈣3G7内部示意 圖,關於更詳_細_請參見美畴利卿,剔,497 B2。 ,壓控制振盡器3 〇 7提供了以九十度作為間隔的相位 m 3、34、35、36’且自外連接兩個輸人節點:主要輸 201123737 入節點301與輔助輸入節點302。其中主要輸入節點3〇1 連接至迴路濾波器305之輸出端點,並被用來決定電壓控 制振盪器307的調整範圍,而辅助輸入節點3〇2則連接至 砰砰相位偵測器101的比例路徑,用來決定調整相位時的 步階頻率(Bang Bang step frequency,以下簡稱為fbb),由 於步階頻率fbb的數量級約為電壓控制振盪器3 〇 7中央頻率 的0.1%,因此在輔助輸入節點302所連接的變容器之 大小僅需足以提供這樣大小的步階頻率心即可。 儘管第三圖(b)的電路設計方式透過比例路徑的使用 改σ 了南低速电路设汁考量的問題,但仍具有以下缺失: 第一,由於電壓控制振盪器307的主要輸入節點3〇1 被,接至電荷卿筒103的輸出,造成電荷卿筒1〇3電路設 計時需要考量後段電壓控制振I器307在高頻時的行為而 增加電荷听筒103電路設計的難度;第二,在變容器312 ’是直接連接至砰砰相
因此也成為需要改進的目標 上的輔助輸入節點302輸入電壓時 位偵測器101輸出的判斷信號,但 在動態運作時,砰砰相位偵測器1(] 而使電壓控制振盪器307的反 要改進的目標,·第三,在實際 201123737 應用時,變容器3]2的設計影響著電容值,而使用的製程 I同時對於電容_影響也相當㈣,因此在實現電路時 無法精確的掌握電路的行為。
广之’儘管目前發展出的作法係將比例路經與積分 ,加以區M改麵去必須在電路設計時練高頻與低 項特性的複雜度問題,但目前對於電塵控制振盈器奶中 用來。周整相位差值的做法卻是將迴路濾波器305與砰砰相 位偵測$ 101的輸㈣點直接連接於雜控制縫器3们 的主要輸入節點301與辅助輸入節點302中。這樣的修正 方式偏向類比的作法而無法精確掌握修正的幅度,且在嗖 計電^即筒H)3時也需要考慮電荷π即筒則對於電壓控制 振盪器307的影響而增加電荷α即筒1〇3電路設計的複雜 度。因此本發明特別就電壓控制振堡器3〇7之高頻反應為 標的^出㈣更精確控制且能簡化電路複·的設^
口。明參見第四圖,其為本發明所發展出資料與時脈恢復 =電路控制之示意圖,圖令同樣利用比例路徑與積分脖 二丨=相位偵測請、電荷鄭3及迴路濾她 工制電壓控制震盪|g 407相位與頻率控制的作法。 簡單來說,本較佳實施例與前述作法之間的差異在於 電壓控制振盈器407的内部電路設計,本發明在電壓和制 =器術社體電路中軸仍料金氧半電^體 I、第U型金氧半電晶體P42組成之電流鏡4〇73的方 =為基礎’卻另外附加了料三p縣氧半電晶體⑽、 四P型金氧半電晶體P44及第三切換開關泌、第四切 換開關S44所構成的調校電流模組侧與電流控制震靈器 12 201123737 (cu腦t Control 0scillator,cc〇)4〇72 模组。 本較佳實施例中的資料與時脈恢復器包含: =器:在接收資料信號與第一輸出時脈信號後進行 :者產生錢;電·卩筒術,電連接於相位 貞心,根據砰砰相位價測器1〇1所產生的判斷㈣ 輸出切換信號(Vup、Vd_),當__為、二 =電壓控制振盧器術輸出的第二輸出時脈信號的頻率較 阿’反之在切換信號A Vd〇wn日夺,電壓控制振盈器撕 出的第二輸出時脈信號的頻率較 = 連接於電荷。即請,用以接收切換信號;^:05’: 對應產生控制電塵VLF;以及電壓 p d°wn 迴路_ 305與砰砰相位偵測器工1〇1',‘斤制 生第二輸出時脈信號並透過電厂堅的嶋‘ 二=Γ的頻率。此資料與時脈恢復器還可使用 =為’將之電連接於電流控制缝器侧與砰砰相 間,除頻器彻的作用是將電流控制震盡器 ^的弟―輸出雜錢進行_ 於砰砰相位偵測器101的第一輸出日# 于幻翰入 所用的倍率關係可以為丄=:3除,- 時代表將電Μ控制振蓋器術產生 f N—1 接傳送至砰砰相位偵測器40卜亦即第—:士广號直 第二時脈信號㈣。 β細時脈信號與 器W内部電路則包含:&妓㈣ 輸出路㈣電流鏡術3,且電流控制 ,出電流Μ與電流輸出路徑上的基 ^的 13 201123737 之間根據電流鏡之設計原理,會因為第一 p型金 體州與第二?型金氧半電晶體p42之面積比例而有= 例關係,控制電路4074,電連接於迴路濾波器405與電流 控制路控u並根據控制電壓Vlf改變電流控制路徑 ===流模組4071,其係根據判斷信號而對應:出 差置電流以;以及電流控制震盪器侧,電連接於電流 輸出路控與調校電流模組侧,將差量電流與電流輸
出路徑Iob之電流之總和作為於 M 輪1流蝴缝11的輪入 ί:對;= ,因此能透過差量電流的調 == 時脈信號的相位。由於本發明對於 電£控制振盪β 407内部加以 失,因此以下特別就恭懕又。白用技術的缺 明。 屋控制振盪器術内部電路加以說 控制電路4074自合:笛_ χτ , λ 汲極連接至電流輸出路^ 1"氧半電晶體N41 ’ 電阻,—於第一 N型:氧控制_ I’以及 電壓(接地)。 曰曰-N41之源極與低準位 連接f 金氧半電晶體。4!,源極 巧伐η +位祕(電壓源),而閘極 至爾心控制路徑-極連接 "周杈電流模組4071包 P43,源極連接至— 弟二P型金氧半電晶體 徑,,出第=極連接至電流控制路 電/瓜ΔΙοη至電流輸出路徑;以 201123737 盘二切換開關S43,轉接於第三P型金氣半電晶體P43 出】二&制4Q72間’其係根據該_信號而切換輸 ^ ^,子差1電流A1。11至該電流輸出路徑。在第三切換開 i雷、、ί通(” 〇N”)時’電流輸出路徑之電流接收第一子差 机Α。1 ’使電流控制震盪器4072的輸入電流1cco額 ==了 ΔΙμ的電流量’使得第二輪出時脈信號之相位調 第—比例!·1 ’而第一比例r 子差量電流 與基準輸出電流U間之比例。 類似的作法可視需要在調校電流模組4071重複施 用二例如再增添使用第四p型金氧半電晶體 P44,採用與 型金氧半電晶體J>43相類似的作法,將源極連接至 同準位電壓(電壓源)、閘極連接至電流控制路徑,而沒極 輸出第—子差量電流ΔΙ⑽至電流輸出路徑;以及第四切換 開關S44 ’麵接於第四卩型金氧半電晶體Ρ44與電流控制 _蓋器4072間’其係根據判斷信號而切換輸出第二子差量 電二ΛΙμ至電流輪出路徑。在第四切換開關S44為接通(,, ON )時,電流輸出路徑之電流接收第二子差量電流八 ’其係使第二輸出時脈信號之相位調整第二比例,其為 第子差量電流Λ。2與基準輸出電流I〇b間之比例。同理, 在设,電料’亦可以視需要而增加賴的切換開關與p 型金氣半電晶體來調整電流比例及第二輸出時脈信號。 換句話說,當採用第四圖中的設計時,調校電流模組 4〇71,了以基準輸出電流W乍為電流控制震i器4〇L72的 輸入電流Icco的基礎外,還可以利用第三卩型金氧 曰 體P43與第四p型金氧半電晶體44的導通與否來調= 15 201123737 量電流△:[的量(△卜 八 來控制電流控制震” 4Λ7= °r2)’透過差量電流 4072的輸出震盤頻率。 a f貫際應用時,可以在第二p 第三P型金氧半電晶體邮為導_設定為二 之電流量為電流控制震盈器4〇72震:。二 =;•輸出時脈信號為標準的二= 時:則電二:::^!晶體— 的量U +二 輸電流U將增加从2 比例,Π 進而使得時脈錢的調整成 =声:在僅有第二Μ金氧半電晶請 ΪΪΓ 與前述的正常錢速度情況相較時,將 =為輸入電流控制振i器彻的電流降低至 降低了 I的量,而使電流控制震盪器術2 產生的L時脈信號震贱度具有相同幅度的改變。 透過控制差量電流ΔΙ與基準輸出電流L之間的比例關 係則步Ρ白頻率fbb的控制可以被輕易的達成。 透過这樣的設計方式,由於調校電流模組4〇71内的p 型金氧半電晶體分财接至職的切換,而切換開關 的控f]可〖謂數位方式來切換,並可以根據設計需要來調 整切換開關的個數,因此對於電流控制震盈器術2的震篮 頻率的控财以翻更精密的雜,對於高頻資料的情形 更顯重要,當然’儘管上述的較佳實施例中是以兩個?型 金氧半電晶體作為舉例’實際應用時,電晶體的種類、個 數均與連接方式等,都可以依據需要而加以改變。 除了前述優點外’由於調校電流模組4〇71内的P型金 16 201123737 體與電流鏡彻中的P型金氧半電晶體間因為具 407Γΐ率的關係而能達到控制輸人於電流控制振盈器 值的目的’基於這樣以電流鏡4073為基礎 户方式,縱然電路的製程有所改變,其比例關係依舊 :因此適用的|&圍也較廣,毋須針對不同製程開 應的設計方者。 电机蜆4U73逛可以透過在控制模組4074内另
禮R來增加線性度,至於在積分雜上的積分電 :月b與寄生電gCp構成等效電容&的作料,本發 當然亦具備其特性。 本么明a又计的貧科與時脈恢復器電路將高速反應的部 移至電流控制振盪器術2來調整,將因為電荷π即筒1〇3 =需要配合後段_整_須設料高歧應來使用而使 筒⑽的設計更為容易;另—方面,以開關電晶體 &式控制電流控制振盪器·的輸入電量而能用數位 方式加以控制電路的設定,因此能夠在相同的設定下, ,追逐抖動的時間由11〇ps降低至2加,足足降低了近八 成的^間,足證本發明就高速資料的應时相當助益。 ,、”丁上所本發明所☆計的資料與時脈恢復器電路由 采用將比例路役與積分路徑區隔的作法,因而可使寄生 電容Cpg]為與縣的積分電容c並聯的關係,二者的電容 ^可被等效於-個相加後的電容^如此—來,原本的二 I5白系統將不至於ϋ為寄生電容Cp的影響變成—個三階系 、’先’本發明亦承襲了比例路倾計的作法m統維持 在一階系統的基礎上進行改良。 17 201123737 π此外’知用本發明作法所設計的資料與時脈恢復器電 ,還八有以下優點.將需要高速反應的相位調整控制與電 何。即筒103的電路設計加以區隔,使得電荷哪筒103設叶 時的考量㈣較為單純;以數㈣方式控制切換開關的動 作來對相位調整的幅度進行調整,除了對調控 進行精補掌握,且哺㈣方式切換能m請複數個不 :的調整階段來調整;以及設計上僅f考慮侧電晶體電 、☆的比例_ ’ -.旦比例_確定’則設計的電路將不會 文到製程等时的影響而能财穩定的表現。 " 由::發明具有以上優點,因此在高速的資料與時朋 ㈣情況如··聰3.G、SATA #,均能夠發揮至 本發明已以較佳實施例揭露如上,糾並非用 以限疋本發明,本㈣得由熟f此技藝 為諸般修飾,絲不脫如㈣請專·_欲^=而 【圖式簡單說明】 本案得藉由下列圖式及說明,俾得一 ::=)’其為線性相位偵測器之調整關係:意】a ’ 其騎砰相位侧器之簡_示意圖。 一^,其為習用技術利用砰砰相位侦 ^ ^ 脈恢復器電路之示意圖。 、心Λ現貧料與時 第三圖(a),其為利用比例路徑作法 器示意圖。 T之貝枓與時脈恢復 第三圖⑼,其為湘比例路徑作法進行資料與時脈恢復器 201123737 相位調整之電壓控制振盪器内部示意圖。 第四圖’其為本發明所發展出資料與時脈恢復器電路控制 之示意圖。 【主要元件符號說明】 本案圖式中所包含之各元件列示如下:
101砰砰相位偵測器 103電荷η即筒 1031第一電流源 1032第二電流源 4072電流控制振盪器 4073電流鏡 4074控制模組 409除頻器 $-切換開關 S4〗第-切換開關 1034第二切換關 S42第二切換開關 105、305迴路濾波器 S43第三切換開關 107'307、407電壓控制振盪器S44第四切換開關 33 ' 34、35、36相位時脈
301主要輸入節點 302辅助輪入節點 312變容器 4071調校電流模組 N41第一 N型金氧半電晶體 P41第一 P型金氧半電晶體 P42第二P型金氧半電晶體 P43第三P型金氧半電晶體 P44第四P型金氧半電晶體 19

Claims (1)

  1. 201123737 七、申請專利範圍 1. 一種資料與時脈恢復器,包含: -相位偵測器,接收並比較一資料信 時脈信號後產生一判斷信號; 弟—輪出 電荷即筒,電連接於該相位偵測器 斷信號而輸出一切換信號; "係根據該判 -迴路遽、波器,電連接於該電荷唧筒 換信號並職H㈣電壓; -係純該切 -電壓控制振盪器,耦接於該迴路 测益,該電麗控制震盪器係可產生 ―相位该 =該控制電細周整該第二輸出時脈;率時== 控制振盪器更包含: 半而忒電壓 徑,且”具有一電流控制路徑與-電流輸出路 係;控制路捏與該電流輪出路徑之間有一比例關 一控制電路,電連接於該迴路濾 制路經並根據該控制電㈣變該電流控觀控 出-差量:校::模组’其係根據該判斷信號而;應輸 一電流控制震摄51,fh u 該調校電流模組,其係電流輪出路徑與 :t 輪出時脈信號之相位,·以及 二輪出時脈錢騎—除魅’其係將該第 “’動作而得s亥第一輸出時脈信 20 屬123737 2.如申讀專利範圍第 『相位偵測器係為一非線:二=,時脈恢復器’其中 , 3.如申請專利範圍 、、、°。。 .該非線性相位偵測哭^所述之貝料與時脈恢復器,其中 4. ”請專利範圍V,為: 、 該電荷唧筒包含: 、 貝枓~時脈恢復器,其中 •其係提供一第-切換電流; -第-切換開關其=:;匕換:電流; ;’其係根據該判斷信 5. 如^^ 了電流之組合構成該切換以 春該迴路遽波器r含項所述之資料與時脈恢復器,其中 ,器荷=與該電__ 該控:二Γ:圍幻項所述之嶋時脈恢復器,其中 經、間極接收該控’’及極連接至該電流輪出路 1阻,_於該第—N型金氧半電晶體之源極與一 21 201123737 低準位電壓。 8. 如申請專利範圍第1項所述之資料與時脈恢復器,其中 該電流鏡包含: 一第一 P型金氧半電晶體,源極連接至一高準位電壓 而閘極與汲極連接至該電流控制路徑;以及 一第二P型金氧半電晶體,源極連接至該高準位電 壓、閘極連接至該電流控制路徑而汲極連接至該電流輸出 路徑並輸出一基準輸出電流。 9. 如申請專利範圍第8項所述之資料與時脈恢復器,其中 該調校電流模組包含: 一第三P型金氧半電晶體,源極連接至該高準位電 壓、閘極連接至該電流控制路徑,而汲極輸出一第一子差 量電流至該電流輸出路徑;以及 一第三切換開關,耦接於該第三P型金氧半電晶體與 該電流控制震盪器間,其係根據該判斷信號而切換輸出該 第一子差量電流至該電流輸出路徑。 10. 如申請專利範圍第9項所述之資料與時脈恢復器,其 中該第三切換開關為接通時,該電流控制路徑之電流接收 該第一子差量電流,其係使該輸出時脈信號之相位調整一 第一比例,而該第一比例係為該第一子差量電流與該基準 輸出電流間之比例。 11. 如申請專利範圍第9項所述之資料與時脈恢復器,其 中該調校電流模組包含: 一第四P型金氧半電晶體,源極連接至該高準位電 壓、閘極連接至該電流控制路徑,而汲極輸出一第二子差 22 201123737 量電流至該電流輸出路徑;以及 一第四切換開關,耦接於該第四p型金氧半電晶體與 該電流控制震盪器間,其係根據該判斷信號而切換輸出該 * 第二子差量電流至該電流輸出路徑。 . 12.如申請專利範圍第11項所述之資料與時脈恢復器,其 中該第四切換開關為接通時,該電流控制路徑之電流接收 該第二子差量電流,其係使該輸出時脈信號之相位調整一 第二比例,而該第二比例係為該第二子差量電流與該基準 • 輸出電流間之比例。 13.如申請專利範圍第11項所述之資料與時脈恢復器,其 中該差量電流係為該第一子差量電流與該第二子差量電流 之總合,而該差量電流與該基準輸出電流之總和係為控制 電流控制震盪器之輸入電流。
    23
TW098146509A 2009-12-31 2009-12-31 Data and clock recovery circuit with proportional path TW201123737A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098146509A TW201123737A (en) 2009-12-31 2009-12-31 Data and clock recovery circuit with proportional path
US12/859,957 US8067965B2 (en) 2009-12-31 2010-08-20 Clock and data recovery circuit with proportional path

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098146509A TW201123737A (en) 2009-12-31 2009-12-31 Data and clock recovery circuit with proportional path

Publications (1)

Publication Number Publication Date
TW201123737A true TW201123737A (en) 2011-07-01

Family

ID=44186744

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098146509A TW201123737A (en) 2009-12-31 2009-12-31 Data and clock recovery circuit with proportional path

Country Status (2)

Country Link
US (1) US8067965B2 (zh)
TW (1) TW201123737A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8494092B2 (en) * 2011-04-07 2013-07-23 Lsi Corporation CDR with sigma-delta noise-shaped control
US8664986B2 (en) 2011-07-28 2014-03-04 Intel Corporation System, method and emulation circuitry useful for adjusting a characteristic of a periodic signal
TWI462485B (zh) * 2012-02-23 2014-11-21 Phison Electronics Corp 頻率產生系統
US8941424B2 (en) * 2013-06-27 2015-01-27 Microsemi Semiconductor Ulc Digital phase locked loop with reduced convergence time
US9900144B2 (en) * 2016-04-08 2018-02-20 Analog Bits Inc. Method and circuits for phase-locked loops
KR102577232B1 (ko) * 2016-11-28 2023-09-11 삼성전자주식회사 하이브리드 클럭 데이터 복원 회로 및 수신기
US10277230B2 (en) 2017-09-25 2019-04-30 Apple Inc. Jitter reduction in clock and data recovery circuits
JP2022144311A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 受信装置、受信装置の制御方法及びメモリコントローラ
CN114499512B (zh) * 2022-01-25 2025-10-17 杭州晟德微集成电路科技有限公司 双环路锁相环
KR102915428B1 (ko) * 2022-11-07 2026-01-22 주식회사 실리콘마이터스 클럭 데이터 복원 장치
CN118631409B (zh) * 2024-08-14 2024-12-03 芯动微电子科技(武汉)有限公司 一种基于matlab的serdes数据时钟恢复方法与电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI279085B (en) * 2004-03-22 2007-04-11 Realtek Semiconductor Corp All-digital phase-locked loop
US7580497B2 (en) * 2005-06-29 2009-08-25 Altera Corporation Clock data recovery loop with separate proportional path
US7403073B2 (en) * 2005-09-30 2008-07-22 International Business Machines Corporation Phase locked loop and method for adjusting the frequency and phase in the phase locked loop
US7756235B2 (en) * 2006-09-29 2010-07-13 Agere Systems Inc. Methods and apparatus for digital compensation of clock errors for a clock and data recovery circuit
US7633322B1 (en) * 2007-04-06 2009-12-15 Altera Corporation Digital loop circuit for programmable logic device
US7830212B2 (en) * 2007-07-30 2010-11-09 Mediatek Inc. Phase locked loop, voltage controlled oscillator, and phase-frequency detector
US7772900B2 (en) * 2008-07-15 2010-08-10 International Business Machines Corporation Phase-locked loop circuits and methods implementing pulsewidth modulation for fine tuning control of digitally controlled oscillators
US7994829B2 (en) * 2009-10-16 2011-08-09 Realtek Semiconductor Corp. Fast lock-in all-digital phase-locked loop with extended tracking range

Also Published As

Publication number Publication date
US20110156777A1 (en) 2011-06-30
US8067965B2 (en) 2011-11-29

Similar Documents

Publication Publication Date Title
TW201123737A (en) Data and clock recovery circuit with proportional path
US11175633B2 (en) System and method for fast-converging digital-to-time converter (DTC) gain calibration for DTC-based analog fractional-N phase lock loop (PLL)
US10917078B2 (en) System and method for fast converging reference clock duty cycle correction for digital to time converter (DTC)-based analog fractional-N phase-locked loop (PLL)
CN1893276B (zh) 具有独立比例路径的时钟数据恢复回路
TW437158B (en) A variable delay cell with a self-biasing load and method thereof
US7528673B2 (en) Oscillator circuit and semiconductor device having oscillator circuit
CN102656804A (zh) 具有用于模拟积分的数字补偿的锁相环路
TWI684329B (zh) 用於迴路電路之基於電壓調節器的迴路濾波器以及迴路濾波方法
CN101877589A (zh) 锁相环电路
TW201136117A (en) Method and apparatus for a charge pump
TW200908562A (en) Frequency synthesizer
US7437137B2 (en) Mixer system
CN114301451B (zh) 锁相环电路、控制方法、电荷泵及芯片
TWI814098B (zh) 片上系統裝置、擴頻時脈生成器及其離散時間迴路濾波方法
JP4636107B2 (ja) Pll回路
JP2010093761A5 (zh)
TWI727274B (zh) 時脈產生電路以及產生時脈訊號的方法
EP1538754A1 (en) Frequency and phase correction in a phase-locked loop
JP2008193524A (ja) 電圧制御遅延装置およびdll回路
CN111697966B (zh) 时钟产生电路以及产生时钟信号的方法
CN109104186A (zh) 一种pll电路及芯片
TWI313972B (en) Voltage controlled oscillator and phase locked loop circuit having the same
TW201304424A (zh) 震盪訊號產生裝置與震盪訊號產生裝置之控制訊號產生電路
TW202531711A (zh) 時脈資料回復電路
CN108667456A (zh) 一种电荷泵、基于电荷泵的处理方法及锁相环电路