TW201208024A - Microelectronic packages with dual or multiple-etched flip-chip connectors - Google Patents

Description

201208024 六、發明說明： 【發明所屬之技術領域】 本發明係關於微電子封裝、係關於用於製造微電子封裝 之組件，且係關於製作該等封裝及該等組件之方法。 【先前技術】 微電子裝置通常包含半導體材料（諸如，矽或砷化鎵）之 薄塊（通常被稱作晶粒或半導體晶片）。通常將半導體晶片 提供為個別已預封裝單元。在一些單元設計中，將半導體 晶片安裝至基板或晶片載體，基板或晶片載體又安裝於電 路面板（諸如，印刷電路板）上。 在半導體晶片之一個面中製造主動電路。為了促進至主 動電路之電連接，晶片在同一面上具備結合焊墊。結合焊 墊通常係以一規則陣列而置放，該規則陣列圍繞晶粒之邊 緣或（對於許多&己憶體裝置）處於晶粒中心。結合焊墊通常 係由約0.5微米厚之導電金屬（諸如，金或銘）製成。結合焊 墊之大小將隨著裝置類型而變化，但在一側上通常將有數 十至數百微米。 覆晶互連為用於將半導體晶片上之結合焊墊導電地連接 至基板上之接觸焊墊的常用方案。在覆晶互連中，通常將 金屬團塊（lump)置放於每—結合料上。接㈣轉晶粒， 因此’金屬團塊提供在結合料與基板之間㈣路徑以及 晶粒至基板之機械附接。 存在覆aa程序之許多變化，但__常見組態係使用焊料用 於金屬團塊且使用焊料之料作為將焊料緊固至結合焊墊 157469.doc 201208024 及基板之方法。當焊料溶融昧，μ 、， 给喊吁烊料流動以形成截頂球 體。 可使用呈狹長支柱或針腳之形式的微觸點元件以將微電 子封裝連接至電路板且用於在微電子封裝中之其他連接。 在-些情況下，已藉由蝕刻包括一或多個金屬層之金屬結 構以形成微觸點來形成微觸點。蝕刻程序限制微觸點之大 小。習知蝕刻程序通常不能形成具有高度對最大寬度之大 比率（在本文中被稱作「縱橫比」）的微觸點。已很^或不 可能形成具有可觀高度及在鄰近微觸點之間的極小間距或 間隔的微觸點陣列。此外，藉由習知㈣程序形成之微觸 點的組態受到限制。 儘管在覆晶互連中已取得進步，但仍需要改良，以便最 小化封裝厚度，同時增強接點可靠性。本發明之此等屬性 係藉由如在下文中所描述之微電子封裝之構造而達成。 【發明内容】 一種已封裝微電子元件包括：一微電子元件，其具有一 刖表面及延伸離開該前表面之複數個固體金屬支柱；及一 基板’其具有一主表面及曝露於該主表面處之複數個導電 疋件。該等導電元件可接合至該等固體金屬支柱。每一固 體金屬支柱可包括鄰近於該微電子元件之一基底區及遠離 於該微電子元件之一尖端區，該基底區及該尖端區具有各 別凹形圓周表面。每一固體金屬支柱可具有在該基底區中 為垂直位置之一第一函數且在該尖端區中為垂直位置之一 第二函數的一水平尺寸。 157469.doc 201208024 每一固體金屬支柱可進一步包括位於該基底區與該頂部 區之間的至少一中間區。該中間區可具有一凹形圓周表 面。每一固體金屬支柱之該水平尺寸可在該中間區中為垂 直位置之一第三函數。每一固體金屬支柱可具有在該前表 面之一方向上之一寬度及自該前表面延伸之一高度其中 該高度為該寬度之至少一半。 該等固體金屬支柱可藉由一易熔金屬而接合至該等導電 元件。該易熔金屬可包含焊料。該焊料可覆蓋每一固體金 屬支柱之邊緣表面之至少部分。該已封裝微電子元件可進 一步包括位於該前表面處之複數個導電焊墊。每一固體金 屬支柱可自該複數個導電焊墊中之一各別導電焊墊延伸。 在一實施例中，該焊料可能不觸碰該複數個導電焊墊中至 少一者。 在一特定實例中，該焊料不能觸碰任何固體金屬支柱之 該基底區。在一特定實例中，該焊料可僅觸碰每一固體金 屬支柱之一頂部表面。每一固體金屬支柱之一高度可介於 在該微電子7G件之該前表面與該基板之該主表面之間的距 離的25%與50%之間。每一固體金屬支柱之一高度可為在 該微電子元件之該前表面與該基板之該主表面之間的距離 的至少4〇%。 該等固體金屬支柱及該等導電元件可被擴散結合在一 起。該第一函數及s亥第二函數可實質上不同。水平尺寸相 對於垂直位置之-斜率可在料@體金屬支柱之該基底區 與該尖端區之間的-邊界處突然地改變。$等固豸金屬支 157469.doc -6 - 201208024 柱及該等導電元件可基本上由銅組成。該等導電元件可包 括導電焊墊，該等焊墊接合至該等固體金屬支柱。 該等固體金屬支柱可為第一固體金屬支柱，且該等導電 兀件可包括延伸於該主表面上方且接合至該等第一固體金 屬支柱之複數個第二固體金屬支柱。該等第二支柱可具有 遠離於該基板之該主表面之頂部表面及以實質角度延伸離 開該等頂部表面之邊緣表面。該等第一固體金屬支柱可藉 由一易熔金屬而接合至該等第二固體金屬支柱。該易熔金 屬可包含焊料。該焊料可覆蓋每一固體金屬支柱之邊緣表 面之至少部分。該已封裝微電子元件可進一步包括位於該 則表面處之複數個導電焊墊。每一第一固體金屬支柱可自 該複數個導電焊墊中之一各別導電焊墊延伸。在一實施例 中’該焊料可能不觸碰該複數個導電焊墊中至少一者。在 一特定實例中，該焊料可僅觸碰每一固體金屬支柱之一頂 部表面。該等第一固體金屬支柱及該等第二固體金屬支柱 可被擴散結合在一起。 每一第二固體金屬支柱可包括鄰近於該基板之一基底區 及遠離於該基板之一尖端區。每一第二固體金屬支柱之該 基底區及該尖端區可具有各別凹形圓周表面。每一第二固 體金屬支柱可具有在該基底區中為垂直位置之一第三函數 且在该尖端區中為垂直位置之一第四函數的一水平尺寸。 每一第二支柱可具有在該主表面之一方向上之一寬度及自 該主表面延伸之一高度，其中該高度為該寬度之至少一 半0 157469.doc 201208024 該等第一固體金屬支柱可藉由一易熔金屬而接合至該等 第-固體金屬支柱。該易炫金屬可包含焊料。該焊料可覆 蓋每固體金屬支柱之邊緣表面之至少部分。在一特定實 例中，該焊料不能觸碰任何固體金屬支柱之該基底區。在 一特定實例中，該烊料可僅觸碰每一固體金屬支柱之一頂 邛表面。該已封裝微電子元件可進一步包括位於該前表面 處之複數個導電焊墊。每一第一固體金屬支柱可自該複數 個導電焊墊中之一各別導電焊墊延伸。在一實施例中，該 焊料可能不觸碰該複數個導電焊墊中至少一者。該等第一 固體金屬支柱及該等第二固體金屬支柱可被擴散結合在一 起。該第一函數可與該第三函數相同，且該第二函數可與 該第四函數相同。 種已封裝微電子元件包括：一微電子元件，其具有一 刖表面及突出於該前表面上方之複數個第一固體金屬支 柱’及一基板’其具有一主表面及自該主表面延伸且接合 至該等第一固體金屬支柱之複數個第二固體金屬支柱。該 等第支柱可具有遠離於該前表面之頂部表面及以實質角 度延伸離開該前表面之邊緣表面。每一第二固體金屬支柱 可包括鄰近於該微電子元件之一基底區及遠離於該微電子 元件之一尖端區。該基底區及該尖端區可具有各別凹形圓 周表面。每一第二固體金屬支柱可具有在該基底區中為垂 直位置之一第一函數且在該尖端區中為垂直位置之一苐二 函數的一水平尺寸。 每一第一支柱可具有一截頭圓錐形形狀。每一第二支柱 157469.doc 201208024

可具有在該主表面之一大a L _ 向上之一寬度及自該主表面延伸 之一面度，其中該高度為哕宫 寬度之至少—半。該等第一固 體金屬支柱可藉由一易熔厶思 勿熔金屬而接合至該等第二固體金屬 支柱。該易熔金屬可包含煜祖 _ ,9 ,, 匕3知枓。该烊料可覆蓋每一固體金 支柱之邊緣表面之至少部分。該已封裝微電子元件可進 一步包括位於該前表面處之複數個導電焊塾。每—第一固 體金屬支柱可自該複數個導電料中之—各別導電焊塾延 伸。在-實施例中，該焊料可能不觸碰該複數個導電焊塾 中至少-者。在一特定實例中，該焊料可僅觸碰每一固體 金屬支柱之—頂部表面。該等第—固體金屬支柱及該等第 二固體金屬支柱可被擴散結合在一起。 一種組裝-已封I微電子元件之方法包括以下步驟：提 供一微電子元件，該微電子元件具有一前表面及在一垂直 方向上突出於該前表面上方之複數個固體金屬支柱；使該 複數個固體金屬支柱與曝露於一基板之一主表面處之複數 個導電元件至少實質上對準；及將該微電子元件之該等固 體金屬支柱與該基板之該等導電元件接合。每一固體金屬 支柱可包括鄰近於該前表面之一基底區及遠離於該前表面 之一尖端區。該基底區及該尖端區可具有各別凹形圓周表 面。每一固體金屬支柱可具有在該基底區中為垂直位置之 第一函數且在該尖端區中為垂直位置之一第二函數的一 水平尺寸。 組裝一已封裝微電子元件之該方法之該接合步驟可包括 將一易熔金屬加熱至一熔融溫度，其中該易熔金屬流動至 157469.doc 201208024 該等固體金屬支柱之邊緣表面之曝露部分上。該易熔金屬 可包含焊料《該焊料可覆蓋每一固體金屬支柱之邊緣表面 之至少部分。該已封裝微電子元件可進一步包括位於該前 表面處之複數個導電焊墊。每一固體金屬支柱可自該複數 個導電焊墊中之一各別導電焊墊延伸。在一實施例中，該 焊料可能不觸碰該複數個導電焊墊中至少一者。在一特定 貫例中’該焊料不能觸碰任何固體金屬支柱之該基底區。 在一特定實例中，該焊料可僅觸碰每一固體金屬支柱之一 頂部表面。每一固體金屬支柱之一高度可介於在該微電子 元件之該前表面與該基板之該主表面之間的距離的25%與 500/。之間。每一固體金屬支柱之一高度可為在該微電子元 件之該則表面與該基板之該主表面之間的距離的至少 40ο/ρ可將一鈍化層及一凸塊下金屬化層沈積於該微電子 元件之上。 【實施方式】 現參看圖1Α至圖ic ’圖1 a至圖1C說明圖2所示之已封裝 微電子總成100之組件的橫截面圖。如圖所示，已封裝微 電子總成100包括基板102、處於面朝下或覆晶位置之微電 子元件104，及將基板與微電子元件接合.之導電管柱1〇6 ^ 導電管柱包括導電凸塊或支柱1〇8，導電凸塊或支柱1〇8突 起於基板102之面1〇5上方，其與突起於微電子元件1〇4之 面107上方的導電凸塊或支柱11〇對準。導電管柱1〇6藉由 增加微電子元件104與基板1〇2之間的間隙或垂直距離來提 供基板上晶片封裝之增加高度，而同時允許導電管柱1〇6 157469.doc -10· 201208024 之間的中心至中心水平距離或間距p縮減。如下文將進一 步詳細地所論述，增加基板102與微電子元件1〇4之間的距 離的能力可有助於減少導電管柱處之應力、可有助於使底 膠材料112之塗覆（見圖2A)容易，且允許使用更多種類之 底膠。 參看圖1A，基板102較佳地包括介電元件1〇2A〇介電元 件102A具有頂部表面101及對置面向之底部表面1〇3。複數 個導電跡線1〇9可沿著頂部表面或底部表面或其兩者延 伸。介電元件102A可為剛性或可撓性的。介電元件1〇2可 包含聚醯亞胺或其他聚合薄片。儘管介電元件1〇2之厚度 可變化，但介電元件1〇2A最通常為高達2毫米厚。基板1〇2 可包括其他導電元件，諸如，曝露於底部表面1〇3處之外 部觸點（未圖示）。如本案中所使用，「曝露於」介電元件之 表面處的導電元件可與此類表面齊平、相對於此類表面凹 陷，或自此類表面突起，只要該導電元件易於為在垂直於 該表面之方向上朝向該表面移動的理論點所接觸即可。 可使用共同讓渡之美國公開申請案第11/〇14,439號中所 說明的方法來建立跡線及觸點，該申請案之揭示内容以引 用的方式併入本文中。在所說明之特定實施例中，導電元 件（未圖示）安置於基板1〇2之頂部表面1〇1上。然而，在其 他實施例中，導電元件亦可沿著基板1〇2之底部表面ι〇3延 伸、在基板102之頂部表面101及底部表面1〇3上延伸，或 在基板102内部延伸。因而，如本案中所使用，第一特徵 安置於第二特徵「上」之陳述不應被理解為要求第一特徵 157469.doc -11- 201208024 位於第二特徵之表面上。如本文中關於微電子元件待經由 支柱而電連接至之基板所使用，「頂部表面」及「底部表 面」應關於其相對於微電子元件之置放進行理解，而非在 重力參考座標系中進行理解。因而’「頂部表面」應意謂 鄰近於微電子元件之前表面的基板之表面，觸點（例如， 結合焊墊 '金屬支柱，等等）曝露於該表面處。「底部表 面」應意謂遠離於頂部表面的基板之表面。底部表面通常 為經曝露有觸點的基板之表面，該等觸點可與在已封裝微 電子元件外部之另一元件（諸如，電路面板）之端子接合。 如本案中所使用，基板之「主表面」應意謂基板之「頂部 表面」。 固體金屬凸塊或導電支柱108亦自基板1〇2之頂部表面 101延伸以形成導電管柱1〇6之第一部分（圖2及圖2Α)β導 電支柱108具有頂部表面1U及邊緣表面113，邊緣表面113 以實質角度延伸離開基板102之頂部表面，使得建立一相 異角度’其中邊緣表面113與基板i 02之頂部表面1〇1交 會。舉例而言，在所展示之實施例中，在基板1〇2之頂部 表面101與導電支柱108之邊緣表面113之間建立大於9〇度 之角度。該角度將基於導電支柱1〇8之形狀而不同。舉例 而吕，圓柱形支柱可具有在基板i 〇2之頂部表面1〇1與導電 支柱108之間的90度之角度。以下臨時申請案中描述例示 性程序及支柱：2006年12月19日申請且名為chip Capacitor Embedded PWB之臨時申請案第 6〇/875 73〇號； 2007 年 8 月 15 日申凊且名為 Multilayer Substrate with 157469.doc 12· 201208024

Interconnection Vias and Method of Manufacturing the Same之臨時申請案第60/964,916號；2007年8月15曰申請 且名為 Interconnection Element with Posts Formed by

Plating之臨時申請案第6〇/964 823號；所有該等臨時申請 案之揭不内容以引用的方式併入本文中。舉例而言，如本 文中更詳細地所描述，可藉由蝕刻程序來形成導電支柱 108 ^或者’可藉由電鍍來形成導電支柱1〇8,其中藉由通 過在介電層（諸如，光阻層）中所圖案化之開口而將金屬電 錄至基底金屬層上來形成支柱丨〇8。 導電支柱108之尺寸可遍及一顯著範圍而變化，但最通 常的是，自介電元件1〇2Α之頂部表面1〇3延伸之每一導電 支柱108的高度H1為至少50微米且可延伸至高達3〇〇微米。 此等導電支柱108可具有大於其直徑或寬度W1之高度Ηι。 然而，高度H1亦可小於寬度W1，諸如，為寬度…丨之大小 的至少一半。 導電支柱108可由任何導電材料（諸如，銅、銅合金金 及其組合）製成。導電支柱108可至少包括可藉由焊料潤濕 之曝露金屬|。舉例而言，支柱可包含銅，其中在支柱之 表面處具有金層。另外，導電支柱108可包括至少一金屬 層，該至少一金屬層具有大於其將被接合至之焊料之熔融 溫度的熔融溫度。舉例而言，此類導電支柱1〇8將包括銅 層或完全地由銅形成。 導電支柱108亦可呈許多不同形狀，包括截頭圓錐形。 導電支柱108中每一者之基底Π4及尖端116可為實質上圓 157469.doc •13· 201208024 形或具有不同形狀（例如’長橢圓形）。導電支柱108之基底 114之直徑通常為約50微米至3〇〇微米，而尖端ι16之直徑 通常為約25微米至200微米。每一導電支柱1〇8可具有鄰近 於介電基板102之基底114，及遠離於介電基板之尖端 116 °另外’自介電元件ι〇2Α之頂部表面ι〇1的導電支柱之 南度H1(排除任何焊接遮罩）通常處於小至3〇微米至高達 200微米之範圍内。 如圖所不’焊接遮罩圖2)可安置於基板1〇2之上且鄰 近於導電支柱108。焊接遮罩118有助於防止在回焊階段期 間於鄰近管柱106之間的焊料溢流及橋接。 參看圖1B’微電子元件ι〇4具有前表面122及後表面 124。微電子元件104在其封裝及與另一元件之互連之前較 佳地為半導體晶片或其類似者。舉例而言，微電子元件為 裸晶粒。 例示性導電支柱及製造能夠自微電子元件或其類似者延 伸之導電支柱的方法被描述於Advanpak Solutions Pte. Ltd.(「Advanpak」）之網站上，以及美國專利第M81982 號、第6,592,109號及第ό，578,754號中，該等專利被讓渡給 Advanpak，且該等專利之揭示内容以引用的方式併入本文 中。舉例而言，可藉由蝕刻程序來形成導電支柱丨1〇。或 者’可藉由電鑛來形成導電支柱11〇,其中藉由通過在光 阻層中所圖案化之開口而將金屬電鍍至基底金屬層上來形 成支柱110 ^類似於自基板延伸之導電支柱1〇8，自微電子 元件104延伸之支柱110可具有頂部表面ηι及邊緣表面 157469.doc •14· 201208024 Π3 ,邊緣表面113以實質角度延伸離開微電子元件之頂部表 面122，使得在微電子元件與導電支柱之間建立相異角度。 為了在導電支柱110與微電子元件104之間提供金屬觸 點，可在微電子元件104之前表面122上提供凸塊下金屬化 層120。凸塊下金屬化層12〇通常係由包括鈦、鈦鎢、鉻 之材料組成。凸塊下金屬化層12〇作為用於導電管柱1〇6之 導電金屬觸點而操作。亦可使用此項技術中之已知方法而 在微電子元件104與凸塊下金屬化層12〇之間的微電子元件 104之前表面122上提供鈍化層up。 參看圖1B、圖1C及圖2，自微電子元件i 〇4延伸之導電 支柱110之尺寸亦可遍及一顯著範圍而變化，但最通常的 是’每一導電支柱110之高度H2不小於5〇微米。導電支柱 110可具有大於其寬度W2之高度H2。然而，高度亦可小於 寬度W2 ’諸如’為寬度之大小的至少一半。 導電支柱110較佳地係由銅或銅合金製成，但亦可包括 其他導電材料，諸如’金或金與銅之組合。另外，導電支 柱110可包括至少一金屬層’該至少一金屬層具有大於其 將被接合至之焊料之熔融溫度的熔融溫度。舉例而言，此 類導電支柱包括銅層或完全地由銅形成。 在一特定實施例中’導電支柱11〇可為圓柱形，使得支 柱之基底126之直徑與支柱之尖端128之直徑實質上相等。 在一實施例中’導電支柱之基底126及尖端128之直徑可為 約30微米至150微米。每一導電支柱u〇可具有鄰近於基板 102之基底126及遠離於基板102之尖端128。或者，導電支 157469.doc 201208024 柱110可呈各種形狀，諸如’截頭圓錐形、矩形或桿形。 焊料塗層或焊料頂蓋130可附接至導電支柱11〇之尖端 128，或未附接至微電子元件1〇4的導電支柱之部分。焊料 頂蓋130可具有與導電支柱11〇之直徑或寬度评2相同的直 徑或寬度’使得其成為導電支柱11 〇之延伸部。在一實例 中，焊料頂蓋130可具有處於大約25微米至80微米之範圍 内的高度H3。 應瞭解’自微電子元件104之前表面122延伸之導電支柱 110的高度H2可等於自介電元件1〇2A之頂部表面1〇1延伸 之導電支柱108的高度H1(圖1A)。然而，或者，該等高度 可不同，使得導電支柱11〇之高度H2可小於或大於導電支 柱108之高度H1。在一特定說明性實例中，自微電子元件 104延伸之導電支柱11〇可具有長度為5〇微米之高度H2，而 自基板延伸之導電支柱1〇8可具有55微米之高度H1(圖2)。 為了將微電子元件104與基板1〇2導電地連接在一起，必 須將微電子元件104上之導電支柱11〇連接至基板1〇2上之 導電支柱108。參看圖1 c，倒轉微電子元件丨〇4，使得微電 子元件104之導電支柱ι10與基板1〇2之導電支柱1〇8彼此對 準且緊密近接《使微電子元件1〇4上之焊料頂蓋13〇回焊以 允許焊料潤濕在微電子元件1〇4上導電支柱11〇之表面及在 基板102上導電支柱108之表面。如圖2至圖2八所示焊料 將潤濕至導電支柱之曝露表面且建立自微電子元件延伸至 基板之導電管柱1〇6 ^焊料被接合至的在微電子元件1〇4及 基板102上導電管柱108、11〇之增加表面面積可有助於減 157469.doc • 16 - 201208024 少焊料界面處之電流密度。此類電流密度縮減可有助於減 少電遷移且提供較大耐用性。 如圖所示，導電管柱106包括導電地互連導電支柱之焊 料。在一實例中，延伸於自微電子元件延伸的導電支柱之 基底與自基板延伸的基底之曝露部分之間的導電管柱的間 隙或咼度Η處於80微米至1〇〇微米之範圍内。 如圖2、圖2Α所示，導電管柱1〇6之壁132可為凸形或筒 形，其中導電管柱之_點區Μ(亦即，在微電子元件之導電 支柱11〇與基板之導電支柱108之間）具有寬度臀，寬度w大 於分別鄰近於基板102之頂部表面1〇1及微電子元件1〇4之 前表面102的導電管柱106之部分的寬度W1、W2。 如圖2A進一步所示，可使用已知方法而在微電子元件 104及基板102上形成接觸焊墊117。在一實施例中，可藉 由分離的蝕刻步驟來形成延伸離開基板1〇2之下部支柱 108以及下部接觸烊墊117，諸如國際申請案pct第w〇 2008/076428號中所揭示，該申請案係於2008年ό月28曰公 開且其揭示内谷以引用的方式併入本文中。舉例而言，可 利用具有頂部與底部金屬層123以及中間蝕刻終止層或内 崢金屬層121之三金屬基板以建立導電支柱1〇8及接觸焊墊 117。在一楂此類程序中，根據光微影圖案化光阻層來蝕 刻二層或多層金屬結構之曝露金屬層以形成導電支柱 108，蝕刻程序終止於該結構之内部金屬層ΐ2ι上。内部金 屬層U1包括不同於頂部與底部金屬層ι23之金屬的一或多 種金屬，内部金屬層具有不被用以蝕刻頂部金屬層123之 157469.doc •17· 201208024 蝕刻劑附接的此類組合物。舉例而言，供蝕刻出導電支柱 108之頂部金屬層123基本上由銅組成，底部金屬層123亦 可基本上由銅組成，且内部金屬層121基本上由鎳組成。 鎳相對於銅提供良好選擇性以避免鎳層與經蝕刻以形成導 電支柱108之金屬層附接。為了形成接觸焊墊117，可根據 另一光微影圖案化光阻層進行另一蝕刻步驟。支柱1〇8可 與其他導電特徵（諸如，介層孔115)進一步互連，且該等導 電特徵又進一步互連至其他導電特徵（未圖示）。 參看圖3，導電管柱1〇6,之壁232亦可筆直，使得寬度W5 約等於分別鄰近於基板102,之頂部表面101，及微電子元件 104’之前表面122’之導電管柱ι〇6·的寬度W4、W4'。應瞭 解，寬度W4、W4’無需相等◊或者，視待達成之所要間隙 而定’導電管柱106’之壁232’可為凹形（見圖4)。 根據本發明之導電管柱106允許在介電元件與微電子元 件之間的較大間隙高度，同時准許在曝露於微電子元件 104之前表面122處之導電支柱11〇中之每一者之間的間距 P(見圖1B、圖2)之顯著減少’以及在曝露於基板ι〇2之頂 部表面101處之導電支柱108中之每一者之間的間距p之顯 著減少。在一實施例中，間距p可小至5〇微米，或大至2〇〇 微米。應瞭解’由於導電管柱108、110彼此對準之事實， 在導電支柱108、110中之每一者之間的間距p將相等。 間距P亦可為導電支柱108、110之直徑或寬度wi、W2 的函數’使得導電支柱之基底的直徑Wl、W2為間距p之 高達75%。換言之’直徑Wl、W2對間距P之比率可高達 157469.doc •18· 201208024 3:4。舉例而言，若間距p為1C微米，則導電支柱1〇8、 110之直徑W1、W2可處於高達ι〇8微米或為間距p之75%的 範圍内。 增加間隙高度會減少可存在於微電子元件中之低k介電 材料上的應變。另外’增加間隙會有助於最小化通常與小 間距相關聯之問題，諸如，電遷移及擁擠。此係歸因於導 電管柱106能夠潤濕導電支柱108、110之表面的事實。 參看圖5至圖6,展示用於將微電子元件上之導電凸塊與 基板上之導電凸塊接合的替代配置。參看圖5，代替將焊 料頂蓋230置放於自微電子元件2〇4延伸之導電支柱21〇之 尖端228處，可將焊料頂蓋23〇置放於自基板2〇2延伸之導 電支柱208之尖端216處。在一實施例中，焊料頂蓋23〇之 寬度或直徑W5約略地等於導電支柱2〇8之基底214之直徑 W6。因此，焊料頂蓋23〇延伸超出自基板2〇2延伸的導電 支柱208之尖端216。然而，一旦使焊料回焊，導電管柱隨 即將較佳地採取圖2所示之導電管柱之形狀。 參看圖6,在又一替代配置中，可將焊料頂蓋33〇置放於 自微電子元件304及基板3 〇2兩者延伸之導電支柱31〇、 上。將導電支柱308、310置放成彼此緊密近接。施加熱， 從而導致焊料頂蓋330回焊、潤濕及熔合至導電支柱3〇8、 310旦進行回焊，導電管柱3 06隨即將較佳地相似於圖 2所示之導電管柱306。 參看圖7’展不用於微電子封裝之替代配置^該配置相 似於圖2所示之配置， 置唯一差異在於：不存在鄰近於自基 157469.doc 201208024 板延伸之導電支柱的焊接遮罩。在此替代配置中，可使用 介層孔307以將導電管柱406導電地連接至曝露於基板402 之底部表面（與基板402之頂部表面401相對置）處的電子電 路（未圖示）。使用介層孔307會免除針對焊接遮罩之需要。 參看圓8，展示一替代實施例，其中在不使用焊料的情 況下進行在導電支柱之間的金屬至金屬結合。取而代之， 可藉由使導電支柱508、510變形以彼此嚙合而在導電支柱 之間形成結合。導電支柱508、510較佳地係由具有最小彈 性或反彈性之展性材料（例如，實質上純金）形成。另外， 導電支柱508、510可藉由在該等支柱與覆蓋物之材料之間 的共晶結合或陽極結合而結合在一起。舉例而言，可使導 電支柱508、510之尖端516、S17塗佈有少量錫、矽、鍺， 或與金形成相對低熔點合金之其他材料，且該等支柱可完 全地由金形成或可在其表面上具有金塗層。當導電支柱 508、510彼此嚙合且接著被加熱時，在導電支柱5〇8、51〇 之材料與導電支柱之尖端516上之材料之間的擴散形成合 金，s亥合金具有低於在該等支柱與壁之間的界面處個別元 素之熔點的熔點。在將總成保持於高溫的情況下，進一步 擴散導致成合金元素自卩面離帛而擴散至支柱之金的塊體 中，進而升高在界面處材料之熔融溫度且導致界面凝固， 從而在該等部件之間形成固體連接。 參看圖9’圖9與圖8相同’惟如下情況除外：導電支柱 608、610皆較佳地包含銅且在導電支柱之間不存在低溶融 溫度金屬(諸如，焊料或錫)的情況下彼此直接熔合。較佳 157469.doc •20- 201208024 地為了達成強結合，在將藤雷 絲導電支柱6〇8、610接合至端子 別’電支柱608、610之接合表面必須清潔且實質上無 =(例如’原生氧化物)。通常，可執行經特性化為钮 』或微_之表面處理的程序以移除貴金屬（諸如，鋼、 鎳、結及其他者）之表面氧化物，在不實質上影響下伏於 表面氧化物之凸塊或金屬層之厚度的情況下執行表面钱刻 程序。僅在實際接合程序之前不久最好地執行此清潔程 序在於約百分之二十至百分之七十的相對濕度之正常 濕度環境中清潔之後維護組件部件的條件下，通常可在接 合程序之前執行清潔程序高達幾小時（例如，六小時），而 不影響待在凸塊與電容器端子之間達成之結合之強度。 如圖10至圖11所說明，在經執行以接合導電支柱6〇8、 610之程序期間，將間隔物結構726置放於基板6〇2之頂部 表面601上。間隔物結構626可由一或多種材料（諸如，聚 醯亞胺、陶瓷）或一或多種金屬（諸如，銅）形成。將供延伸 出導電支柱610之微電子元件604置放於間隔物結構626上 方’使得微電子元件604之導電支柱610之尖端628上覆於 基板602之導電支柱608之尖端616。參看圖1〇，將間隔物 結構626、微電子元件604及基板602插入於一對板640之 間，且在藉由箭頭636指示之方向上將熱及壓力同時地施 加至導電支柱。如圖9所說明，施加至板640之壓力具有將 導電支柱之高度減少至高度H6的效應，高度H6低於在最 初製造時導電支柱608、610之初始高度H5(圖10)。在此步 驟期間所施加之例示性壓力範圍介於約20 kg/cm2與150 157469.doc •21- 201208024 kg/cm2之間。舉例而言，在介於約攝氏140度與約攝氏500 度之間的範圍内的溫度下執行接合程序。 接合程序壓縮導電支柱608、610達如下程度：自導電支 柱608、610之前頂部表面下方的金屬在熱及壓力下接觸及 接合。由於接合程序，導電支柱608、610之高度可縮減達 1微米或更多。當導電支柱608、610基本上由銅組成時， 導電支柱之間的接點亦基本上由銅組成，因而形成包括凸 塊及端子之連續銅結構。此後，如圖9所說明，移除板及 間隔物結構，從而留下次總成250，次總成250具有由導電 支柱608、610之導電接合物形成的導電管柱606。 參看圖12，展示根據本發明之另一替代實施例。此處， 唯一差異在於：代替使用單層基板，可使用多層基板，諸 如，以下申請案中所描述之多層基板：2007年8月15曰申 請且名為 Interconnection Element with Posts Formed by Plating之美國申請案第60/964,823號；2007年8月15曰申請 且名為 Multilayer Substrate With Interconnection Vias and Method of Manufacturing the Same 之美國申請案第 60/964,916號；及2007年6月29日申請且名為Multilayer Wiring Element Having Pin Interface之美國專利申請案第 ll/824,484號，該等申請案之揭示内容併入本文中。如圖 所示，多層基板702以覆晶方式而與微電子元件704(例 如，具有主動裝置、被動裝置或主動裝置及被動裝置兩者 之半導體晶片）接合。如本文中所描述，自多層基板之頂 部表面701突起的導電支柱710之尖端716接合至自微電子 157469.doc •22- 201208024 元件延伸之導電支柱710。如圖所示，多層基板702之導電 支柱708可直接接合至自前表面微電子元件延伸之導電支 柱710，諸如，經由在支柱之尖端160處之成品金屬（例 如，金）與存在於導電焊墊及支柱中之另一金屬之間所形 成的擴散結合。或者，可經由諸如焊料、錫或共晶組合物 之易熔金屬而將導電支柱708、710之支柱接合在一起，易 熔金屬潤濕支柱及焊墊以形成經潤濕或經焊接之接點。舉 例而言，可以曝露於微電子元件704之前表面722處之焊料 凸塊（未圖示）的形式提供易熔金屬，凸塊提供於導電支柱 之尖端中之一者或其兩者的末端處。 亦可在堆疊封裝中利用導電管柱，.諸如，以下共同擁有 之申請案中所描述之彼等封裝：2007年8月3曰申請且名為 Die Stack Package Fabricated at the Wafer Level with Pad Extensions Applied To Reconstituted Wafer Elements之美國 申請案第60/963,209號；2007年8月9日申請且名為Wafer Level Stacked Packages with Individual Chip Selection之美 國申請案第60/964,069號；2007年7月27曰申請且名為 Reconstituted Wafer Stack Packaging with After-Applied Pad Extensions之美國申請案第60/962,200號；及2007年6 月 20 日申請且名為 Reconstituted Wafer Level Stacking之美 國申請案第60/936,617號。 舉例而言，參看圖13，在一替代實施例中，堆疊封裝總 成包括第一次總成800及第二次總成802 »第一次總成及第 二次總成與圖2所示之已封裝微電子元件實際上相同，惟 157469.doc -23- 201208024 如下事實除外：基板806、806，進一步向外延伸以容納延伸 於第一次總成及第二次總成之基板806、8〇6，之間的導電管 柱808。導電管柱808亦包括自基板延伸之導電支柱8丨2， 導電支柱812連接至介層孔814，介層孔814延伸通過第二 次總成上的基板之頂部表面及底部表面。 圖14為三金屬基板1〇的示意性說明。三金屬基板具有 跡線層12、蝕刻終止層14、厚層16及頂部表面18。跡線層 12及厚層16可由易於蝕刻之第一金屬（諸如，銅）形成，而 蝕刻終止層14可由實質上抵抗藉由用以蝕刻銅之程序之蝕 刻的金屬（諸如，鎳）形成。儘管講述銅及鎳，但基板1〇可 按需要而由任何合適材料形成。 圖15為具有第一光阻層2〇的圖14之三金屬基板10的示意 性說明。將第一光阻20沈積至頂部表面18上。第一光阻2〇 可為在曝露於諸如光之輻射時硬化或經歷化學反應的任何 類型之材料。因而，可使用任何抗蝕刻材料。亦可利用正 型光阻及負型光阻，且正型光阻及負型光阻在此項技術中 係已知的。 圖16為具有第一光阻層2〇及遮罩22的圖14之三金屬基板 的透視示意性說明《遮罩22常常為透明板，其上經印刷有 不透明區域（被稱為光罩或蔭罩），從而在遮罩22上建立圖 案24，圖案24具有藉由遮罩22覆蓋之區域（藉由參考數字 26表示）及未藉由遮罩22覆蓋之區域（藉由參考數字28表 示）。分別具有覆蓋區域26及未覆蓋區域28之圖案24允許 將第一光阻20之部分選擇性地曝光於輻射。 157469.doc •24· 201208024 一旦將遮罩22置放於第一光阻2〇之頂部上，隨即提供輻 射。輻射最常常呈紫外光之形式。此輻射曝光在未覆蓋區 域28處之第一光阻20,從而引起未覆蓋區域28不可溶解。 當使用負型光阻時，相反情況成立：覆蓋區域26變得不可 溶解。在曝光第一光阻20之後，移除遮罩22。接著藉由用 一溶液進行洗滌來顯影第一光阻2〇，該溶液移除在第一光 阻20尚未變得不可溶解之位置中的第一光阻2〇。因而，光 阻曝光及顯影在基板1〇之表面18之頂部上留下不可溶解材 料圖案。此不可溶解材料圖案反映遮罩22之圖案24。 在光阻之曝光及顯影之後’钱刻基板，如圖17所示。一 旦達到特定蝕刻深度，隨即中斷蝕刻程序。舉例而言，可 在預定時間之後中止蝕刻程序。蝕刻程序在厚層丨6處留下 自基板1 0向上突出之第一微觸點部分3 2 ^隨著蝕刻劑侵蝕 厚層16 ’蝕刻劑移除在第一光阻2〇之邊緣之下的材料，從 而允許第一光阻20自第一微觸點部分32之頂部橫向地突出 (表示為懸垂物3 〇)。第一光阻20仍保留於藉由遮罩22判定 之特定位置處。 一旦已將厚層16钱刻至所要深度，隨即將第二光阻層 34(圖1 8)沈積於三金屬基板1 〇上。在此情況下，將第二光 阻34沈積至厚層16上的厚層16先前已被蝕刻之位置處。因 而’第二光阻34亦覆蓋第一微觸點部分32。若使用電泳光 阻’則第二光阻34歸因於其固有化學性質而不沈積至第一 光阻20上。 在下一步驟處，將具有第一光阻20及第二光阻34之基板 157469.doc 25· 201208024 曝光於輻射且接著顯影第二綠。如圖i9所示，第一光阻 ㈣向地突出於厚層16之部分之上（藉由懸垂㈣表示）。 此懸垂物30防止第二光阻34曝光於輕射且因而防止其被顯 影及移除’從而導致第二光阻34之部分黏附至第一微觸點 部分32。因而，第—光阻20充當對第二光阻34之遮罩。藉 由洗滌來顯影第二光阻34，以便移除輻射曝光之第二光阻 34。此情形在第-微觸點部分32上留下第二光_之未曝 光部分。 -旦已曝光及顯影第二光阻34之部分，隨即執行第二触 刻程序’從而移除三金屬基板1G之厚層16之額外部分，進 而如圖20所示在第-微觸點部分32下方形成第二微觸點部 分36。在此步驟期間，仍黏附至第一微觸點部分之第二 光阻34保護第一微觸點部分32免於被再次蝕刻。 可按需要而將此等步驟重複多次以建立較佳縱橫比及間 距，從而形成第三微觸點部分、第四微觸點部分或第讚 觸點部分。當到達蝕刻終止層14時，該程序可終止。作為 一最終步驟，可完全地分別剝離第一光阻2〇及第二光阻 3 4 〇 此等程序引起圖21A至圖21D所示之微觸點38。此等圖 亦說明可使用本文中所描述之程序而達成的各種輪廓。參 看圖21A至圖21C，微觸點38具有第一部分32(亦被稱為尖 端區）及第二部分36(亦被稱作基底區）。假如在上文所論述 之步驟中所使用的第一光阻之光點為圓形，則每一微觸點 將通常呈圍繞中心軸線51(圖21A)之迴轉本體的形式，中 157469.doc -26- 201208024 心軸線5 1在垂直或Z方向上自基板之剩餘部分向上延伸且 大體上垂直於银刻終止層14之平面。第一部分及第二部分 之寬度或直徑X隨著在每一部分内在Z或高度方向上之位 置而變化。換言之，在第一部分内，X=F1(Z)，且在第二 部分内，X=F2(Z)。斜率或dX/dZ可在第一部分與第二部分 之間的邊界52處突然地改變。在每一部分内，斜率咬 dX/dZ通常不隨著在z方向上之位置而突然地改變且因而不 界定步進改變》在每一部分内，斜率或dx/dz通常隨著在z 方向上之位置而至多逐漸地改變。 如在圖21A中進一步所見，微觸點區之第一部分32之圓 周表面44及第二部分38之圓周表面46為凹形表面，且各自 具有隨著在Z方向上之位置而至多逐漸地改變的斜率或 dX/dZ。關於本文中所描述的微觸點之圓周表面中之每一 者（例如，表面44或表面46(圖21A)),「凹形」意謂：在圓 周表面之邊界之間的每一高度處（例如，在圓周表面扣之 上部邊界19與彼圓周表面44之下部邊界52之間的每一高度 29處（圖21E)) ’該圓周表面圍封小於在同一高度29處藉由 延伸於該等邊界之間的一系列直線所界定之理論圓雜形表 面圍封之直徑的直徑25。舉例而言’在邊界19、52之間的 圓周表面44上之每-_自藉由延伸通過邊界19、52之一 系列，直線所界定之理論圓錐形表面48向内。 微觸點之特定功能及因此其形狀係藉由在第一蝕刻步驟 及第二姓刻步驟中所使用之钱刻條件判定。舉例而言，可 變化姓刻劑之組合物及姓刻溫度以變化㈣劑侵蚀金屬層 157469.doc -27· 201208024 之速率。又，可變化使蝕刻劑與金屬層接觸之機械學。可 強有力地朝向基板噴射㈣劑，或可將基板浸至飯刻劑 中在第一部分及第二部分之触刻#月@，飯刻條件可相同 或不同。 在圖21A所示之微觸點中，第一部分32及第二部分％中 每一者之圓周表面44、46為凹形。此外，在圖21A之實施 例中’第一部分32具有圓周表面44，圓周表面44在向下方 向上向外展開，使得斜率或dX/犯之量值在向下方向上增 加。第二部分36亦具有向外展開之圓周表面46 ;第二部分 之斜率或dX/dZ之量值在邊界52處最小，且在朝向支柱之 基底的方向上漸進地增加。在邊界52處存在實質斜率改 變。在微觸點之基底（其中微觸點接合層14)處的第二部分 之最大寬度或直徑X實質上大於第一部分之最大寬度或直 徑。 在圖21A至圖21D中所見之實施例中每一者中，每一微 觸點中每一部分之圓周表面為凹形。此等實施例以其他方 式變化。舉例而言，在圖2ib中，第二部分36之最大寬度 僅略微大於第一部分32之最大寬度》又，第二部分在支柱 之基底與邊界52之間的位置處具有最小寬度，使得寬度在 向上方向上逐漸地縮減至最小值且接著在向上方向上自最 小值漸進地增加至邊界52 ^此類形狀通常被稱為「冷卻 塔」（cooling tower)形狀。在圖21B之微觸點中，斜率或 dX/dZ在該等部分之間的邊界52處改變正負號。在圖21C 中’第二部分36在微觸點之基底附近具有其最小寬度。 157469.doc -28 · 201208024 最後’圖21D說明具有兩個以上部分之微觸點3g的輪 廓。此類型之輪廓可引起將本文中所描述之程序之步驟執 行眾多次的情況。因而，可看出，此特定微觸點38具有四 個部分：分別為第一部分32及第二部分36，以及分別為第 三部分40及第四部分42。此等四個部分可具有任何尺寸且 可按需要而寬於或窄於另一部分。在此情況下，可存在一 個以上邊界。圖21A至圖21D僅為代表性輪廓，且可達成 各種輪廓。亦可將第一部分32稱作尖端區’亦可將第四部 分42稱作基底區’且可將第二部分36及第三部分4〇稱作中 間區。 儘管圖21A至圖21D中每一者中描繪僅包括兩個微觸點 或支柱之陣列，但實務上，可形成包括眾多支柱之支柱陣 列。在圖21A至圖21D中每一者中所描繪之實施例中，陣 列中之所有微觸點或支柱皆係由單一金屬層16(圖2乃形 成。每一微觸點上覆於在微觸點之基底處的蝕刻終止層14 之部分，其中微觸點連接至金屬層12。如下文所論述，通 常在微觸點之間的區中移除蝕刻終止層14，且通常蝕刻或 、^他方式處理金屬層12以將其轉換成連接至微觸點之跡 線或其他導電特徵。然而，每一微觸點之本體（自其基底 至其尖端）為單式本體、無諸如熔接點之接點，且自始至 :具有實質上均一組合物。又，因為在遠離於層12及14的 ，觸點之末端處微觸點之尖端表面18，為金屬層狀原始頂 P表面18之部分（圖14)，所以此等尖端表面實質上平坦且 、’且所有微觸點之尖端表面彼此實質上共平面。 157469.doc •29- 201208024 在替代實施例中，不是在第一蝕刻步驟之後僅在選定 位置處移除第一光阻20，而是可移除整個第一光阻20。在 此隋况下，可將第二光阻34沈積於基板1〇之整個表面之 上。接著，將遮罩22置放至第二光阻34上。必須適當地對 準遮罩22 ’以便僅曝露於先前曝露於第一微觸點部分32上 之位置處。接著顯影第二光阻34，且可在基板1〇上執行另 外姓刻。 圖22為描繪第一實施例的流程圖。在步驟1100處開始， 提供基板。接著，在步驟11〇2處，將光阻η沈積至基板 上。接著，在步驟1104處，將遮罩置放於光阻η之頂部 上。在步驟1106處，將光阻η曝光於輻射。隨後，在步驟 1108處，移除遮罩，且接著，在步驟111〇處在選定位置 處顯影光阻η且蝕刻基板。 接下來，在步驟1112處，沈積被稱為n+1之另一光阻。 接著，在步驟1114處，將此n+丨光阻曝光於輻射。隨後， 在步驟1116處，在選定位置處移除光阻n+1且再次蝕刻基 板。接著，在步驟1118處，評估是否已達成所要微觸點高 度。若尚未達成所要微觸點高度（在步驟112〇處），則該程 序返回至步驟1112且將另一光阻沈積至基板上。若已達成 所要高度（在步驟1122處），則接著在步驟1124處移除剩餘 光阻且該程序結束。 圖23為描繪第一貫施例的流程圖。第二實施例之步驟 1200至121〇反映第一實施例之步驟11〇〇至111〇。然而，在 步驟1212處’移除整個光阻η。接著，在步驟1214處，將 157469.doc •30· 201208024 另一光阻層η+ι沈積至基板上。接下來，在步驟1216處， 將遮罩置放回至基板上》在此步驟期間，必須對準遮罩， 使得其圖案位於與在將遮罩置放於光阻n上時實質上相同 之位置中。隨後，在步驟1218處，將光阻n+1曝光於輻射 且移除遮罩。 接下來，在步驟1220處，選擇性地移除光阻n+1且再次 蝕刻基板。亦可重複此程序，直至達成所要微觸點高度為 止。因而’在步驟1222處，評估是否已達成所要微觸點高 度。若尚未達成較佳高度（在步驟1224處），則該程序返回 至完全地移除光阻之步驟1212,且沈積另一光阻η+ι且該 等步驟在其上繼續進行。然而，若已達成所要高度（在步驟 1224處），則在步驟1228處移除剩餘光阻且該程序結束。 可將姓刻終止層14及薄層12與一介電層聯結，且可接著 蝕刻薄層12以形成跡線，以便提供一組件，該組件具有連 接至該等跡線之微觸點且具有自該介電層突出之微觸點。 此類結構可（例如）用作半導體晶片封裝之元件。舉例而 吕，可使用2005年12月27曰申請之美國專利申請案第u/ 318’822號，其揭示内容據此以引用的方式併入本文中。 本文中所描述之結構可為多層基板丨〇之一體式部件，例 如，如圖24所示的多層基板1〇之頂部層。可將微觸點“焊 接至晶粒54。焊料56可圍繞微觸點38之部分起毛細作用。 毛細作用在微觸點38與晶粒54之間提供極好接觸。亦可使 用除了焊料56以外之其他結合程序。底膠58環繞微觸點 38，底膠58用以將晶粒54黏附至微觸點38及基板1〇。可按 157469.doc 31 201208024 需要而使用任何類型之底膠58或可省略底膠58。跡線60及 介電層62處於微觸點38下方。端子64安置於基板1〇之底部 處。 特定封裝包括經堆疊之微電子晶片。此情形允許封裝在 基板上佔用小於堆疊中晶片之總表面面積的表面面積。可 堆疊包括使用本文中所講述之程序而製造之微觸點的封 裝。參考2005年5月27曰申請之同在申請中之美國專利申 請案第11/140,312號，及美國專利第6,782,61〇號，其揭示 内容據此以引用的方式併入。可藉由本文中所論述之程序 來替換在此等申請案中所教示之微觸點钮刻步驟。 儘管上文論述二金屬基板’但可利用具有任何數目個層 之合適基板，諸如，單一金屬。另外，不是使用光阻，而 疋可使用抗蝕刻金屬，諸如，金或實質上抵抗用以蝕刻厚 金屬層之蝕刻劑的其他金屬。舉例而言，可使用抗蝕刻金 屬以代替上文所論述之第一光阻2〇。在塗覆遮罩（諸如， 在用於抗蝕刻金屬光點之所要位置處具有孔的光阻）之 後，可將該等光點電鍍至厚層丨6之頂部上。在將抗蝕刻金 屬電錄至厚層之頂部上之後’㈣厚層以形成如上文所論 述之微觸點。可使抗蝕刻金屬留在微觸點之尖端上的適當 位置中。在將抗蝕刻金屬用作第二抗蝕刻材料（代替上文 所,述之第二光阻34)之情況下，可使用遮罩以限制第二 抗姓刻金屬僅至微觸點之第一部分32的沈積，使得微觸點 之，的區域保持無抗银刻金屬。或者，可在钮刻第一微觸 •占P刀32後隨即移除整個第一抗蝕刻金屬層，接著可沈積 157469.doc •32- 201208024 第二抗蝕刻金屬層以保護第一微觸點部分32。 參看圖25，微電子單元7〇經展示成具有微觸點72。微觸 點72具有餘刻終止層74。微觸點72自已形成為跡線76之金 屬層垂直地突出。在跡線76之間可存在縫隙或空間78。可 將第一介電層80黏附至鄰近於跡線76的單元7〇之底側β第 一介電層80中之開口82允許跡線76形成電子觸點。可將第 一介電層84形成於單元7〇之頂側上。 由此等程序形成之微觸點可具有處於約40微米至約200 微米之範圍内的典型高度。另外，微觸點之間的典型間距 可小於約200微米，較佳地小於150微米。詳言之，參看圖 26，兩個微觸點經展示成具有尖端直徑d及微觸點高度匕。 間距p係藉由兩個微觸點之縱向軸線之間的距離界定。 在許夕應用中，尤其是在使用連接至半導體晶片之觸點 之微觸點（如（例如）在下文參考圖27所論述之結構中）的情 況下’需要提供小間距。然而，在微觸點係、藉由單一㈣ 程序而由單一金屬層形成之程序中，通常不實務的是使間 距？小於特定最小間距P0，最小間距P0等於直徑d加上高度 h之總和，因而，P0=d+h。理論上，可藉由減少尖端直徑d 來減夕最小間距。然而，不可能使尖端直徑小於零。此 許^狀况下，不需要將尖端直徑減少至低於約2 (H% 米或顺米。舉例而言，在針腳之尖端與用以在㈣期^ 保遵尖端《光阻光點之間的黏附力係同尖端t面積成比 例’且因此同央端直徑之平方成比例。因A，在極小尖端 直徑的情況下，光阻光點可在處理期間變位。因而，在使 157469.doc •33· 201208024 用習知程序的情況下，已難以形成具有極小間距之微觸 點。 然而，使用本文中所講述之程序之微觸點之間的間距可 小於p〇(p<p〇)，例如，P=(0 9)P0或更小。舉例而言若尖 端之直徑d為30微米且高度h為60微米，則習知程序將達成 90微米之間距p〇。然而，本文中所描述之程序（具有至少 兩次姓刻）可達成約80微米或更小之間距p。換言之，多步 驟蝕刻程序允許以在習知蝕刻程序中不可獲得之間距、尖 端直徑及高度之組合而由單一金屬㈣成單式金屬微觸點 或支柱。隨著蝕刻步驟之數目增加，針對給定尖端直徑及 高度之最小可獲得間距縮減。 現參看圖27,微電子封裝9〇經展示成使用具有如上文所 論述之微觸點38之封裝元件或晶片載體。晶片載體包括第 一介電層62，第一介電層62可由諸如聚醯亞胺、Βτ樹脂或 通常用於晶片載體之類型之其他介電材料的材料形成。晶 片載體亦包括連接至微觸點38中之—些或全部的跡線6〇。 該等跡線併入端子61 ^微觸點38自面朝上的介電層62之第 一側突出，如在圖27中所見。介電層62具有開口 82，且端 子通過開口 82而#露於第一介電層以之第二或面朝下之 表面處。載體進一步包括選用的第二介電層84。 將微觸點3 8之尖端結合至諸如半導體晶片或晶粒5 4之微 電子70件之觸點55。舉例而言，可將微觸點之尖端焊接結 合至微電子元件之觸點55。可使用其他結合程序·，諸如， 共晶結合或擴散結合。所得已封裝微電子元件在微電子元 157469.doc •34· 201208024 件上具有藉由微觸點及跡線而連接至端子61之觸點55中之 一些或全部。可藉由將端子61結合至印刷電路板上之焊塾 94而將已封裝微電子元件安裝至電路面板92(諸如，印刷 電路板）。舉例而言，可使用焊球96而在開口 82處將電路 面板92上之焊墊94焊接至端子61。 即使在觸點55被緊密地間隔之情況下，在微觸點38與微 電子元件之觸點5 5之間的連接亦可提供可靠連接。如上文 所論述，微觸點38可經形成為具有合理尖端直徑及高度。 可觀尖端直徑可在每一微觸點之尖端與微電子元件之觸點 之間提供實質結合區域。在使用中，可藉由微觸點38之彎 曲及傾斜來適應晶片54相對於電路面板92之差動熱膨脹及 收縮。藉由微觸點之高度來增強此動作。此外，因為微觸 點係由共同金屬層形成，所以微觸點之高度在極小公差内 係均一的。此情形促進在微觸點尖端與晶片或其他微電子 元件之觸點之間的強健結合之唾合及形成。 晶片載體之結構可變化。舉例而言，晶片載體可包括僅 一個介電層。可將跡線安置於介電層之任一側上。或者， 晶片載體可包括多層介電質，且可包括多個跡線層，以及 诸如導電接地平面之其他特徵。 用於本發明之另外實施例的程序使用具有支柱部分155〇 之結構（圖28) ’支柱部分155〇自表面1526(諸如，介電層 1510之表面）突出。可藉由任何程序來形成支柱部分 1550，但理想地藉由相似於上文所論述之蝕刻程序的蝕刻 程序來形成支柱部分1550。在形成部分155〇之後，將金屬 157469.doc •35· 201208024 或其他導電層15 02塗覆於支柱部分15 50之尖端1533之上。 舉例而言’可將層1502層壓於併入部分1550之結構上，且 用冶金學結合至支柱部分1550之尖端《選擇性地處理層 1502，以便移除遠離於支柱部分155〇的該層之材料，但留 下上覆於支柱部分1550的層厚度之至少部分，且進而形成 與支柱部分1550對準之額外支柱部分15〇4(圖29)，且因而 形成複合微觸點’每一複合微觸點包括接近於基板之近端 支柱部分1550及遠離於基板之遠端支柱部分15〇4，遠端部 分在垂直或z方向上自近端部分突出。應用於層15〇2之處 理可包括如上文所論述之蝕刻程序，其使用與支柱部分 1550對準的抗触刻材料1506之光點。可在触刻層15〇2之前 塗覆諸如介電囊封物1508之保護層以覆蓋支柱部分155〇。 或者或另外，可在蝕刻層1502之前將支柱部分155〇電鍍有 或以其他方式覆蓋有抗触刻導電材料（諸如，鎳或金）。 可重複建置連續支柱部分之程序，以便在部分1504上形 成額外部分，使得可形成具有基本上任何長度之微觸點。 長微觸點提供支柱尖端之增加可撓性及移動。在一或多個 Ή電囊封物層（諸如’圖28及圖29中之層1508)留在圍繞已 經形成之支柱部分之適當位置中的情況下，囊封物理想地 係順應式的，使得其不實質上限制支柱之撓曲。在其他實 施例中’在使用組件之前移除囊封物。儘管結合相似於上 文所論述之介電基板及跡線的介電基板1522及跡線1528來 說明微觸點，但可使用此程序以在基本上任何結構上製造 微觸點。 157469.doc -36 - 201208024 如圖29所示，每一微觸點具有水平或寬度尺寸χ，水平 或寬度尺寸X遍及近端支柱部分155〇之垂直或2方向範圍而 變化且在近端支柱部分1550與遠端部分15〇4之間的接合點 處以實質上逐步方式突然地增加，且沿著遠端部分之垂直 _而變化°寬度相對於垂直位置之變化的斜率亦在支柱 . 部分之間的接合點處突然地改變。在每一支柱部分内水平 或寬度尺寸之變化樣式視用於蝕刻或以其他方式形成此類 支柱部分之程序而定。舉例而言，在一另外實施例中，可 藉由如上文所論述之多階段蝕刻程序來形成遠端支柱部分 1504，使得每-遠端支柱部分包括不同子部分，該等不同 子部分具有界定在垂直或ζ方向上寬度χ之變化的不同函 數。 亦參考以下内容，其據此以引用的方式併入：2〇〇4年11 月10日申請之美國專利申請案第1〇/985，126號；2〇〇5年U 月27日申請之美國專利申請案第u/318,822號；2〇〇5年u 月23曰申請之美國專利申請案第um8，164號；2〇〇5年6月 24曰申請之美國專利申請案第u/166,982號；2〇〇5年5月π 日申請之美國專射請案第11/14G，312號；及美國專利第 . 7,176,043 號。 . 諸如本文中所使用的用於形成支柱之程序可如美國專利 申請案第U/717,587號中所描述，該申請案以引用的方式 併入本文中。 現參看圓30,其說明根據上文關於圖丨八至圖2A所展示 及描述之總成之變化之已封裝微電子總成9〇〇的橫截面 157469.doc •37· 201208024 圖’其中自微電子元件902之前表面延伸的支柱916包括多 重姓刻導電支柱。 如圖所示，在此變化中，已封裝微電子總成9〇〇包括諸 如上文關於圖1Α所展示及描述之基板的基板9〇1。總成亦 包括處於面朝下或覆晶位置之微電子元件902及將基板與 微電子元件接合之導電管柱9〇3。導電管柱903包括突起於 基板901之頂部表面9〇6上方的導電凸塊或支柱912，導電 凸塊或支柱912與突起於微電子元件9〇2之前表面909上方 的導電凸塊或支柱91 6對準。 微電子元件902具有前表面9〇9。微電子元件9〇2較佳地 為半導體晶片或其類似者。舉例而言，微電子元件為裸晶 粒支柱916可自曝露於微電子元件902之前表面909處的 結合焊塾9 0 8延伸。 所不，導電管柱9〇3包括焊料，焊料導電地互 導電支柱912及916，；隹丄丄 進而建立自微電子元件902延伸至: 板901之導電管括。拔爺& , 導電g柱903可藉由本文中參考 他實施例所揭示之任何程序、材料或材料組合而結合在: :。舉例而言，導電管柱9〇3可藉由在支柱與覆蓋 料之間的共晶結合或陽極結合而結合在一起。 支柱912可為任何類型 ^ Κ導電支柱，包括本文中參考^ 他貫施例所揭不的任何 Q19-T a ^ ^ 1之導電支柱。舉例而言，支未 912可具有任何形狀， -者之基底及尖端可為實質：形。導電支柱912中， 如，長橢圓形’質上圓形或具有不同形狀(令 157469.doc -38- 201208024 更具體言之’自基板901延伸之支柱912可為圖丨八、圖 1C、圖2及圖2A所示之支柱108，使得自微電子元件9〇2延 伸之支柱91 6可替換對應支柱110,對應支柱11〇中每一者 可包括焊料頂蓋130。 在將支柱912接合至支柱916之前，支柱912可為圖5所示 且各自包括焊料頂蓋230之支柱208，使得支柱916可替換 對應支柱210。支柱912可為圖6所示且各自包括焊料頂蓋 330之支柱308’使得支柱916可替換對應支柱31〇，對應支 柱310中每一者亦可包括焊料頂蓋33〇β 在一特定實施例中，支柱912可為圖8所示之支柱5〇8, 使得支柱916可替換對應支柱51〇。在此類實施例中，支柱 912及91 6較佳地係由具有最小彈性或反彈性之展性材料 (例如’貫質上純金）製成’且每一支柱經組態以在不使用 焊料的情況下變形成與對應支柱响合。 支柱912可為圖9至圖11所不之支柱608，使得支柱916可 替換對應支柱610。在此類實施例中，支柱912及916較佳 地包含銅’且每一支柱經組態以在導電支柱之間不存在低 炼融溫度金屬（諸如，焊料或錫）的情況下直接熔合至對應 支柱。 支柱912可為圖12所示之多層基板702之支柱708，使得 支柱916可替換對應支柱710。在此類實施例中，支枉912 可直接接合至自微電子元件902延伸之支柱916，諸如，經 由在支柱之尖端處之成品金屬（例如’金）與存在於導電焊 塾及支柱中之另一金屬之間所形成的擴散結合。或者，可 157469.doc •39· 201208024 經由諸如焊料、錫或共晶組合物之易炫金屬而將支柱9 i 2 及916接合在一起’易熔金屬潤濕支柱及焊墊以形成經潤 濕或經焊接之接點。 支柱912可為圖13所示之支柱812及自基板806、806,延 伸之其他支柱’使得支柱916可替換對應支柱810、81〇,。 在此類實施例中’可在諸如圖13所示之總成8〇〇、8〇〇，的堆 疊封裝總成中使用支柱912及916。 支柱912及916可用於諸如圖24所示之多層基板1〇的多層 基板。支柱912可為圖24所示之微觸點38，且支柱916可自 微電子元件或諸如晶粒5 4之其他組件延伸，使得可使用焊 料或本文中所描述之其他支柱結合程序而將支柱912結合 至支柱916。 支柱912可為圖25所示之微觸點72，其中支柱912自已形 成為跡線76之金屬層垂直地突出。 支柱912可為圖27所不之微觸點38，其中支柱912自包括 跡線60、開口82、端子61及選用的第二介電層84之基板延 伸0 支柱916為多重敍刻導電支柱。如圖3〇所示，支柱916與 圖21B所示之雙重蝕刻微觸點38相同。如上文參看圖2ib 所描述，每一支柱916通常將呈圍繞中心軸線之迴轉本體 的形式，中心軸線在垂直或z方向上自微電子元件9〇2向下 延伸且大體上垂直於前表面909之平面。 在其他實施例（未圖示）中，支柱916可為任何多重蝕刻 導電支柱，包括（例如）圖21A、圖21C及圖21D所示之多重 157469.doc •40· 201208024 蝕刻微觸點38。儘管在圖30中將支柱916展示為被雙重蝕 刻，但支柱916可經歷兩次以上蝕刻，諸如，圖21D所示之 四次姓刻。 支柱916可為具有圖28及圖29所示之結構的複合微觸 點，其中每一支柱916包括接近於微電子元件902之近端支 柱部分1550及遠離於微電子元件之遠端支柱部分1504。 現參看圖3 1 ’其說明根據上文關於圖1 a至圖2A所展示 及描述之總成之變化之已封裝微電子總成920的橫截面 圖’其中自基板921之頂部表面延伸的支柱93 2包括多重餘 刻導電支柱。 圖31所示之已封裝微電子總成920與圖30所示之已封裝 微電子總成900實質上相同，惟如下情況除外：自基板921 延伸之支柱932為多重蝕刻導電支柱（諸如，圖21B所示之 雙重蝕刻微觸點38)，而自微電子元件922延伸之支柱936 可為任何類型之導電支柱（包括本文中參考其他實施例所 揭示的任何類型之導電支柱）。 如圖所示，在此變化中，已封裝微電子總成92()包括諸 如上文關於圖1A所展示及描述之基板的基板921。總成亦 包括處於面朝下或覆晶位置之微電子元件922及將基板與 微電子元件接合之導電管柱923。導電管柱923包括突起於 基板921之頂部表面926上方的導電凸塊或支柱932，導電 凸塊或支柱932與突起於微電子元件922之前表面929上方 的導電凸塊或支柱936對準。 如圖31所示，導電管柱923包括焊料，焊料導電地互連 157469.doc -41- 201208024 導電支柱932及936，進而建立自微電子元件922延伸至基 板921之導電管柱923。導電管柱923可藉由本文中參考其 他實施例所揭示之任何程序、材料或材料組合而結合在一 起。 支柱932為多重蝕刻導電支柱。如圖31所示，支柱932與 圖21B所示之雙重蝕刻微觸點38相同。在其他實施例（未圖 不）中，支柱932可為任何多重蝕刻導電支柱，包括（例如） 圖21A、圖21C及圖21D所示之多重蝕刻微觸點38 ^儘管在 圖31中將支柱932展示為被雙重敍刻，但支柱932可經歷兩 次以上蝕刻，諸如，圖21D所示之四次蝕刻。支柱932可為 具有圖28及圖29所示之結構的複合微觸點，其中每一支柱 932包括接近於基板922之近端支柱部分155〇及遠離於基板 之遠端支柱部分1504β 支柱936可為任何類型之導電支柱，包括本文中參考其 他實施例所揭示的任何類型之導電支柱。舉例而言，支柱 936可具有任何形狀，包括截頭圓錐形。導電支柱936中每 -者之基底及线可為實fjlgI形或具有不同形狀（例 如’長橢圓形）。 更具體言之’自微電子元件922延伸之支柱㈣可為圖 1B、圖2及圖2A所示之支柱11〇，使得自基板⑵延伸之支 柱932可替換對應支柱^支柱9耐每—者可包括焊料 頂蓋130。 在將支柱936接合至支柱932之前，結㈣可為圖⑽示 之支柱21。’使得支柱932可替換包括焊料頂蓋23〇之對應 157469.doc -42· 201208024 支柱208。支柱936可為圖6所示且各自包括焊料頂蓋330之 支柱310 ’使得支柱932可替換對應支柱308，對應支柱3〇8 中每一者亦可包括焊料頂蓋330。 在一特定實施例中，支柱936可為圖8所示之支柱510, 使得支柱932可替換對應支柱508。在此類實施例中，支柱 932及936較佳地係由具有最小彈性或反彈性之展性材料 (例如’貫質上純金）製成，且每一支柱經組態以在不使用 焊料的情況下變形成與對應支柱嚙合。 支柱936可為圖9至圖11所示之支柱610,使得支柱932可 替換對應支柱608 »在此類實施例中，支柱932及936較佳 地包含銅’且每一支柱經組態以在導電支柱之間不存在低 熔融溫度金屬（諸如，焊料或錫）的情況下直接熔合至對應 支柱。 支柱936可為圖π所示之支柱81〇、810'，使得支柱932 可替換自基板806、806'延伸之對應支柱》在此類實施例 中，可在諸如圖13所示之總成800、800'的堆疊封裝總成中 使用支柱932及936 » 支柱932及936可用於諸如圖24所示之多層基板1〇的多層 基板。支柱932可為圖24所示之微觸點38，且支柱936可自 微電子元件或諸如晶粒54之其他組件延伸，使得可使用焊 料或本文中所描述之其他支柱結合程序而將支柱932結合 至支柱936。 現參看圖32 ’其說明根據上文關於圖1A至圖2A所展示 及描述之總成之變化之已封裝微電子總成94〇的橫截面 157469.doc •43· 201208024 圖，其中自基板941之頂部表面延伸的支柱952及自微電子 元件942之前表面延伸的支柱956包括多重蝕刻導電支柱。 圖32所示之已封裝微電子總成940與圖3〇所示之已封裝 微電子總成900及圖31所示之已封裝微電子總成92〇實質上 相同，惟如下情況除外：自基板941延伸之支柱952及自微 電子元件942延伸之支柱956為多重蝕刻導電支柱（諸如， 圖21B所示之雙重蝕刻微觸點38)。 如圖所示，在此變化中，已封裝微電子總成94〇包括諸 如上文關於圖1A所展示及描述之基板的基板941。總成亦 包括處於面朝下或覆晶位置之微電子元件942及將基板與 微電子元件接合之導電管柱943。導電管柱943包括突起於 基板941之頂部表面946上方的導電凸塊或支柱952，導電 凸塊或支柱952與突起於微電子元件942之前表面949上方 的導電凸塊或支柱956對準》 如圖32所示，導電管柱943包括焊料，焊料導電地互連 導電支柱952及956，進而建立自微電子元件942延伸至基 板94丨之導電管柱943。導電管柱943可藉由本文中參考^ 他實施例所揭示之任何程序、材料或材料組合而結合在— 起。 支柱952及956為多重蝕刻導電支柱。如圖32所示，支柱 952及956與圖21B所示之雙重蝕刻微觸點38相同。在其他 實施例（未圖示）中，支柱952及956可為任何多重蝕刻導電 支柱，包括（例如）圖21A、圖21C及圖21D所示之多重蝕刻

微觸點38。 X 157469.doc • 44 - 201208024 儘管將支柱952及956展示為與圖21B所示之雙重蝕刻微 觸點38相同，但在其他實施例（未圖示）中，支柱952可具有 不同於支柱956之多重蝕刻形狀（包括（例如）將支柱952成形 為如21A所示及將支柱956成形為如圖21C所示之情況），使 得判定支柱952之形狀且藉由在支柱952之第一蝕刻步驟及 第二钮刻步驟中所使用之蝕刻條件判定的第一函數及第二 函數可不同於判定支柱956之形狀且藉由在支柱956之第一 钱刻步驟及第二蝕刻步驟中所使用之蝕刻條件判定的第三 函數及第四函數。 儘管在圖32中將支柱952及956展示為被雙重蝕刻，但支 柱952及956中任一者或其兩者皆可經歷兩次以上银刻，諸 如’圖21D所示之四次蝕刻。支柱952及956可為具有圖28 及圖29所示之結構的複合微觸點，其中每一支柱952及956 包括接近於基板942之近端支柱部分1550及遠離於基板之 遠端支柱部分1504。 更具體言之，支柱952及956中任一者或其兩者皆可包括 如圖1B、圖1C、圖5及圖6所示之焊料頂蓋。 相似於圖8所示之實施例，支柱952及956可由具有最小 彈性或反彈性之展性材料（例如，實質上純金）製成，且每 一支柱經組態以在不使用焊料的情況下變形成與對應支柱 相似於圖9所示之實施例，支柱952及956可包含銅，且 每一支柱可經組態以在導電支柱之間不存在低熔融溫度金 屬（諸如，焊料或錫）的情況下直接熔合至對應支柱。 157469.doc -45- 201208024 可在諸如圖13所示之總成800、8〇〇,的堆疊封裝總成中 使用支柱952及95 6。支柱952及956可用於諸如圖24所示之 多層基板10的多層基板。 現參看圖33，其說明根據上文關於圖1A至圖2a所展示 及描述之總成之變化之已封裝微電子總成96〇的橫截面 圖，其中自基板961之頂部表面延伸的支柱972包括多重蝕 刻導電支柱。 圖33所不之已封裝微電子總成96〇與圖31所示之已封裝 微電子總成920實質上相同，惟如下情況除外：自微電子 π件962延伸之支柱976具有截頭圓錐形形狀（諸如，本文 中參考其他實施例所揭示之截頭圓錐形支柱或微觸點中任 一者）。 如圖所示，在此變化中，已封裝微電子總成960包括諸 如上文關於圖1A所展示及描述之基板的基板961。總成亦 包括處於面朝下或覆晶位置之微電子元件962及將基板與 微電子70件接合之導電管柱963。導電管柱963包括突起於 基板961之頂部表面966上方的導電凸塊或支柱972,導電 凸鬼或支柱972與大起於微電子元件962之前表面上方 的導電凸塊或支柱976對準。 如圖33所示，導電管柱963包括焊料，焊料導電地互連 導電支柱972及976 ’進而建立自微電子元件962延伸至基 請之導電管柱963。導電管柱963可藉由本文中參考其 他實施例所揭示之任何程序、材料或材料組合而結合在一 起。 157469.doc • 46 · 201208024 支柱9*72為多重蝕刻導電支柱。如圖33所示，支柱972與 圖21B所示之雙重蝕刻微觸點38相同。在其他實施例（未圖 示）中’支柱972可為任何多重蝕刻導電支柱，包括（例如） 圖21A、圖21C及圖21D所示之多重蝕刻微觸點38。儘管在 圖33中將支柱972展示為被雙重蝕刻，但支柱972可經歷兩 次以上蚀刻’諸如’圖21D所示之四次姓刻。支柱972可為 具有圖28及圖29所示之結構的複合微觸點，其中每一支柱 972包括接近於基板962之近端支柱部分1550及遠離於基板 之遠端支柱部分1504。 更具體言之’支柱972及976中任一者或其兩者皆可包括 如圖1B、圖1C、圖5及圖6所示之焊料頂蓋。 相似於圖8所示之實施例，支柱972及976可由具有最小 彈性或反彈性之展性材料（例如，實質上純金）製成，且每 一支柱經組態以在不使用焊料的情況下變形成與對應支柱 喷合。 相似於圖9所示之實施例’支柱972及976可包含銅，且 每一支柱可經組態以在導電支柱之間不存在低熔融溫度金 屬（諸如’焊料或錫）的情況下直接溶合至對應支柱。 可在諸如圖13所示之總成800、800,的堆疊封裝總成中 使用支柱972及976。支柱972及976可用於諸如圖24所示之 多層基板10的多層基板。 現參看圖34，其說明根據上文關於圖1A至圖2A所展示 及描述之總成之變化之已封裝微電子總成98〇的橫截面 圖，其中自微電子元件982之前表面延伸的支柱996包括多 157469.doc •47- 201208024 重钮刻導電支柱。 圖33所示之已封裝微電子總成980與圖30所示之已封裝 微電子總成900實質上相同，惟如下情況除外：圖3〇中自 基板901延伸之支柱912已用附接至基板981之結合焊墊 992(諸如，本文中參考其他實施例所揭示之結合焊墊中任 一者）替換》 如圖所不’在此變化中，已封裝微電子總成98〇包括諸 如上文關於圖1A所展示及描述之基板的基板981。總成亦 包括處於面朝下或覆晶位置之微電子元件982及將基板與 微電子元件接合之導電管柱983。導電管柱983包括附接至 基板981之頂部表面986的導電結合焊墊992，導電結合焊 墊992與突起於微電子元件982之前表面989上方的導電凸 塊或支柱996對準。 如圖34所示，導電管柱983包括焊料，焊料導電地互連 導電支柱996及焊墊992，進而建立自微電子元件982延伸 至基板981之導電管柱983。導電管柱983可藉由本文中參 考其他實施例所揭示之任何程序、材料或材料組合而結合 在一起。 支柱996為多重蝕刻導電支柱。如圓34所示，支柱996與 圖21B所示之雙重蝕刻微觸點38相同。在其他實施例（未圖 示）中，支柱996可為任何多重蝕刻導電支柱，包括（例如） 圖21A、圖21C及圖21D所示之多重蝕刻微觸點38。儘管在 圖33中將支柱996展示為被雙重蝕刻，但支柱996可經歷兩 次以上钱刻，諸如，圖21D所示之四次姓刻。支柱996可為 157469.doc -48- 201208024 具有圖28及圖29所示之結構的複合微觸點，其中每一支柱 996包括接近於微電子元件981之近端支柱部分155〇及遠離 於微電子元件之遠端支柱部分15〇4。 更具體言之，焊墊992及支柱996中任一者或其兩者皆可 包括如圖1B、圖1C、圖5及圖ό所示之焊料頂蓋。 相似於圖8所示之實施例，焊墊992及支柱996可由具有 最小彈性或反彈性之展性材料（例如，實質上純金）製成， 且每一支柱經組態以在不使用焊料的情況下變形成與對應 支柱唾合。 相似於圖9所示之實施例，焊墊992及支柱996可包含 銅，且每一支柱可經組態以在導電支柱之間不存在低熔融 溫度金屬（諸如’焊料或錫）的情況下直接熔合至對應支 柱。 可在諸如圖13所示之總成800、800,的堆疊封裝總成中 使用焊墊992及支柱996。焊墊992及支柱996可用於諸如圖 24所示之多層基板1〇的多層基板。 現參看圖35，其說明根據上文關於圖ία至圖2Α所展示 及描述之總成之變化之已封裝微電子總成〗〇〇〇的橫截面 圖’其中自基板1001之頂部表面延伸的支柱1012及自微電 子元件1002之前表面延伸的支柱1〇16包括多重钱刻導電支 柱。 圖35所示之已封裝微電子總成1000與圖32所示之已封裝 微電子總成940實質上相同’惟如下情況除外：包括於導 電地互連導電支柱1012及1016之導電管柱1〇〇3中的焊料不 157469.doc •49· 201208024 觸碰微電子元件1002之導電焊墊1008。在一特定實施例 中，包括於導電管柱1003中之焊料不觸碰基板1〇〇1之表面 1〇〇6或不觸碰可供延伸出基板之支柱1〇12的焊墊（未圖 示）’此類焊墊可曝露於基板之表面1〇〇6處。 圖30至圖34所示之導電管柱9〇3、923、943、963及983 藉由增加微電子元件與基板之間的間隙或垂直距離來提供 基板上晶片封裝之增加高度，而同時允許導電管柱之間的 中心至中心水平距離或間距縮減。增加基板與微電子元件 之間的距離的能力可有助於減少導電管柱處之應力、可有 助於使底膠之塗覆（見（例如）圖2Α)容易，且允許使用更多 種類之底膠。 圖30所示之支柱912及916、圖31所示之支柱932及936、 圖32所示之支柱952及956、圖33所示之支柱972及976以及 圖34所示之結合焊墊992及支柱996可由諸如銅、銅合金、 金及其組合之任何導電材料製成。圖31所示之支柱932及 936、圖32所示之支柱952及956、圖33所示之支柱972及 976以及圖34所示之結合焊墊992及支柱996可包括可藉由 焊料潤濕之曝露金屬層。舉例而言，支柱可包含銅，在支 柱之表面處具有金層。另外，圖31所示之支柱932及936、 圖32所示之支柱952及956、圖33所示之支柱972及976以及 圖34所示之結合焊墊992及支柱996可包括至少一金屬層， 該至；一金屬層具有大於其將被接合至之焊料之熔融溫度 的熔融溫度。舉例而言，此類導電支柱將包括銅層或完全 地由銅形成。 157469.doc •50· 201208024 圖31所示之支柱932及936、圖32所示之支柱952及95ό、 圖33所示之支柱972及976以及圖34所示之支柱996的尺寸 可遍及一顯著範圍而變化，但最通常的是，自基板及微電 子元件之前表面延伸之每一支柱的高度為至少3〇微米且可 延伸至高達300微米》此等支柱可具有大於其直徑或寬度 (分別大致平行於基板及微電子元件之前表面）之高度（分別 大致垂直於基板及微電子元件之前表面）。然而，高度亦 可小於寬度’諸如，為寬度之大小的至少一半。 用於將微電子元件（諸如，半導體晶片）電連接至基板（例 如’晶片載體）之程序可如美國專利申請案第12/286，1〇2號 中進一步所描述’該申請案以引用的方式併入本文中。 儘管已參考特定實施例而描述本文中之本發明，但應理 解’此等實施例僅僅用於說明本發明之原理及應用。因此 應理解，在不脫離藉由附加申請專利範圍界定的本發明之 精神及範疇的情況下，可對說明性實施例進行眾多修.改且 可構思其他配置。 應瞭解，可以不同於初始申請專利範圍中所呈現之方式 的方式來組合本文中所闡述之各種附屬申請專利範圍及特 徵。亦應瞭解，結合個別實施例所描述之特徵可與所描述 實施例中其他者進行共用。 【圖式簡單說明】 圖1Α及圖1Β為根據一實施例之微電子總成之組件的剖 視圖。 圖1C為說明接合在一起之圖1A及圖1B的剖視圖。 157469.doc •51- 201208024 圖2為說明根據圖1A至圖1C之實施例之微電子總成的剖 視圖。 圖2Α為圖2之部分的分解剖視圖。 圖3為說明根據圖2所示之實施例之變化之已完成微電子 總成的剖視圖。 圖4為說明根據圖2所示之實施例之變化之已完成微電子 總成的剖視圖。 圖5為說明根據另一實施例之微電子總成之組件的剖視 圖。 圖6為說明根據圖5所示之實施例之變化之微電子總成之 組件的剖視圖。 圖7為說明根據一實施例之已完成微電子總成的剖視 圖。 圖8為說明根據另一實施例之已完成微電子總成的剖視 圖。 圖9為說明根據另一實施例之已完成微電子總成的剖視 圖。 圖1 0為說明根據另一實施例之已完成微電子總成的剖視 圖。 圖11為說明根據另一實施例之已完成微電子總成的剖視 圖。 圖12為說明根據另一實施例之已完成微電子總成的剖視 圖。 圖13為說明根據另一實施例之已完成微電子總成的剖視 157469.doc • 52· 201208024 圖。 圖14為基板的示意性說明β 圖15為具有光阻層的圖14之基板的示意性說明。 圖16為具有光阻層及遮罩的圖14之基板的透視示意性說 明。 圖17為經蝕刻的圖14之基板的示意性說明。 圖18為具有第二光阻的圖14之基板的示意性說明。 圖19為已使第二光阻顯影的圖14之基板的示意性說明。 圖20為經第二次姓刻的圖14之基板的示意性說明。 圖21Α至圖21D為微觸點的實例輪廓。 圖21Ε為圖21Β所示之微觸點之尖端區的放大輪摩。 圖22為描繪第一實施例的流程圖。 圖23為描繪第二實施例的流程圖。 圖24為在應用中之多層基板的示意性說明。 圖25為微電子單元的示意性說明。 圖26為兩個鄰近微電子單元的示意性說明。 圖27為微電子總成的示意性說明。 圖28為微電子總成的另一示意性說明》 圖29為微電子總成的又一示意性說明。 圖30為說明根據另一實施例之已完成微電子總成的剖視 圖。 圖31為說明根據另一實施例之已完成微電子總成的剖視 圖。 圖32為說明根據另一實施例之已完成微電子總成的剖視 157469.doc -53- 201208024 圖。 圖3 3為說明根據另一實施例之已完成微電子總成的刮視 圖。 圖34為說明根據另一實施例之已完成微電子總成的刮視 圖。 圖35為說明根據另一實施例之已完成微電子總成的剖視 圖。 【主要元件符號說明】 10 12 14 16 18 18 19 20 22 24 25 26 28 29 30 32 157469.doc 多層基板 跡線層 姓刻終止層 厚層 頂部表面 尖端表面 上部邊界 第一光阻層 遮罩 圖案 直徑 覆蓋區域 未覆蓋區域 高度 懸垂物 第一微觸點部分 -54- 201208024 34 第二光阻層 36 第二微觸點部分 38 微觸點 40 第三部分 42 第四部分 44 圓周表面 46 圓周表面 48 理論圓錐形表面 51 中心軸線 52 下部邊界 54 半導體晶片/晶粒 55 觸點 56 焊料 58 底膠 60 跡線 61 端子 62 第一介電層 64 端子 70 微電子單元 72 微觸點 74 融刻終止層 76 跡線 78 缝隙/空間 80 第一介電層 157469.doc -55- 201208024 82 開口 84 第二介電層 90 微電子封裝 92 電路面板 94 焊墊 96 焊球 101 頂部表面 101' 頂部表面 102 基板 102' 基板 102A 介電元件 103 底部表面 104 微電子元件 104' 微電子元件 105 基板之面 106 導電管柱 106' 導電管柱 107 微電子元件之面 108 導電凸塊/導電支柱 109 導電跡線 110 導電凸塊/導電支柱 111 頂部表面 112 底膠材料 113 邊緣表面 157469.doc -56- 201208024 114 基底 115 介層孔 116 尖端 117 接觸焊墊 118 焊接遮罩 119 純化層 120 凸塊下金屬化層 121 中間蝕刻終止層/内部金屬層 122 頂部表面/前表面 122' 前表面 123 頂部與底部金屬層 124 後表面 126 基底 128 尖端 130 焊料頂蓋 132 導電管柱之壁 202 基板 204 微電子元件 208 導電支柱 210 導電支柱 214 基底 216 尖端 228 尖端 230 焊料頂蓋 157469.doc •57 · 201208024 232 導電管柱之壁 232' 導電管柱之壁 302 基板 304 微電子元件 308 導電支柱 310 導電支柱 330 焊料頂蓋 401 頂部表面 402 基板 406 導電管柱 508 導電支柱 510 導電支柱 516 尖端 602 基板 604 微電子元件 608 導電支柱 610 導電支柱 616 尖端 626 間隔物結構 628 尖端 636 方向 640 板 701 頂部表面 702 多層基板 157469.doc •58. 201208024 704 微電子元件 708 導電支柱 710 導電支柱 716 尖端 722 前表面 800 第一次總成 800' 第二次總成 806 基板 806' 基板 808 導電管柱 810 支柱 810' 支柱 812 導電支柱 814 介層孔 900 已封裝微電子總成 901 基板 902 微電子元件 903 導電管柱 906 頂部表面 908 結合焊墊 909 前表面 912 導電凸塊/導電支柱 916 導電凸塊/導電支柱 920 已封裝微電子總成 157469.doc -59- 201208024 921 基板 922 微電子元件 923 導電管柱 926 頂部表面 929 前表面 932 導電凸塊/導電支柱 936 導電凸塊/導電支柱 940 已封裝微電子總成 941 基板 942 微電子元件 943 導電管柱 946 頂部表面 949 前表面 952 導電凸塊/導電支柱 956 導電凸塊/導電支柱 960 已封裝微電子總成 961 基板 962 微電子元件 963 導電管柱 966 頂部表面 969 前表面 972 導電凸塊/導電支柱 976 導電凸塊/導電支柱 980 已封裝微電子總成 157469.doc ·60· 201208024 981 基板 982 微電子元件 983 導電管柱 986 頂部表面 989 前表面 992 結合焊墊 996 導電凸塊/導電支柱 1000 已封裝微電子總成 1001 基板 1002 微電子元件 1003 導電管柱 1006 表面 1008 導電焊墊 1012 導電支柱 1016 導電支柱 1502 金屬層或其他導電層 1504 遠端支柱部分 1506 抗蝕刻材料 1508 介電囊封物/層 1510 介電層 1526 表面 1528 跡線 1533 尖端 1550 近端支柱部分 157469.doc -61-

Claims (1)

1. 201208024 七、申請專利範圍： 1. 一種已封裝微電子元件，其包含： 一微電子元件’其具有一前表面及延伸離開該前表面 之複數個固體金屬支柱；及 . 一基板’其具有一主表面及曝露於該主表面處之複數 - 個導電70件’該等導電元件接合至該等固體金屬支柱； 每一固體金屬支柱包括鄰近於該微電子元件之一基底 區及遠離於該微電子元件之一尖端區，該基底區及該尖 端區具有各別凹形圓周表面； 每一固體金屬支柱具有在該基底區中為垂直位置之一 第一函數且在該尖端區中為垂直位置之一第二函數的一 水平尺寸。 2. 如明求項1之已封裝微電子元件，其中每一固體金屬支 柱進一步包括位於該基底區與該頂部區之間的至少一中 間區，該中間區具有一凹形圓周表面，每一固體金屬支 ' 柱之該水平尺寸在該中間區中為垂直位置之一第三函 數。 3. 如《月求項1之已封裝微電子元件，其中每―固體金屬支 • 柱具有在該前表面之—方向上之—寬度及自該前表面延 . 伸之—高度，其中該高度為該寬度之至少一半》 4·如明求項丨之已封裝微電子元件，其中該等固體金屬支 柱係藉由一易熔金屬而接合至該等導電元件。 5.如吻求項4之已封裝微電子元件，其中該易熔金屬包含 焊料’且該焊料覆蓋每一固體金屬iL柱之邊緣表面之至 I57469.doc 201208024 少部分 6. 如請求項5之已封裝微電子元件，其進一步包人位於 前表面處之複數個導電焊墊，其中每一固體金屬支检^ 該複數個導電焊塾中之-各別導電焊塾延伸且該輝= 觸碰該複數個導電焊墊中至少一者。 7. 如請求項5之已封裝微電子元件’其中該焊料不觸碰任 何固體金屬支柱之該基底區。 8. 如請求項4之已封裝微電子元件，其中該易熔金屬包含 焊料，且該焊料僅觸碰每一固體金屬支柱 : 面 9·如請求項1之已封裝微電子元件，其中每一固體金屬支 柱之一高度介於在該微電子元件之該前表面與該基板之 該主表面之間的距離的25%與50%之間。 10. 如請求項1之已封裝微電子元件，其中每一固體金屬支 柱之一高度為在該微電子元件之該前表面與該基板之該 主表面之間的距離的至少4〇%。 11. 如請求項〗之已封裝微電子元件，其中該等固體金屬支 柱及該等導電元件被擴散結合在一起。 12. 如請求項丨之已封裝微電子元件，其中該第一函數及該 第二函數實質上不同。 13. 如請求項1之已封裝微電子元件，其中水平尺寸相對於 垂直位置之一斜率在該等固體金屬支柱之該基底區與該 尖端區之間的一邊界處突然地改變。 14. 如請求之已封裝微電子元件，其中該等固體金屬支 157469.doc -2- 201208024 柱及S亥等導電元件基本上由鋼組成。 15.如請求们之已封裝微電子元件，其令該等導電元件包 括導電焊墊，該等焊藝接合至該等固體金屬支柱。 如請求们之已封裝微電子元件，其中該等固體金屬支 柱為第-固體金屬支柱，且該等導電元件包括延伸於該 主表面上方且接合至該等第一固體金屬支柱之複數個第 二固體金屬支柱，該等第：支柱具有遠離於該基板之該 主表面之頂部表面及以實質角度延伸離開該等頂部表面 之邊緣表面。 17·如請求項16之已封裝微電子元件，其冲該等第一固體金 屬支柱係藉由-易熔金屬而接合至該等第二固體金屬支 柱0 18.如請求項17之已封裝微電子元件，其中該易熔金屬包含 焊料’且該焊料覆蓋每—固體金屬支柱之邊緣表面之至 少部分。 19·如請求項18之已封裝微電子元件，其進-步包含位於該 前表面處之複數個導電焊塾’其中每-第-固體金屬支 柱自該複數個導電料中之—各別導電料延伸且該焊 料不觸碰該複數個導電焊墊中至少一者。 20.如請求項17之已封裝微電子元件，其中該易熔金屬包含 焊料，且該焊料僅觸碰每一固體金屬支柱之一頂部表 面。 21·如請求項16之已封裝微電子元件，其中該等第一固體金 屬支柱及該等第二固體金屬支柱被擴散結合在一起。 157469.doc 201208024 22. 如請求項16之已封裝微電子元件，其中每一第二固體金 屬支柱包括鄰近於該基板之一基底區及遠離於該基板之 一尖端區，每一第二固體金屬支柱之該基底區及該尖端 區具有各別凹形圓周表面，每一第二固體金屬支柱具有 在該基底區中為垂直位置之一第三函數且在該尖端區中 為垂直位置之一第四函數的一水平尺寸。 23. 如請求項22之已封裝微電子元件，其中每一第二支柱具 有在該主表面之一方向上之一寬度及自該主表面延伸之 '一尚度’其中§亥兩度為該寬度之至少一半。 24. 如請求項22之已封裝微電子元件，其中該等第一固體金 屬支柱係藉由一易溶金屬而接合至該等第二固體金屬支 柱。 25. 如請求項24之已封裝微電子元件，其中該易熔金屬包含 焊料，且該焊料覆蓋每一固||金屬支柱之邊緣表面之至 少部分。 26. 如請求項25之已封裝微電子元件，其進一步包含位於該 前表面處之複數個導電焊塾，其中每_第—固體金屬支 柱自該複數個導電焊墊中之一各別導電焊墊延伸且該焊 料不觸碰該複數個導電焊墊中至少一者。 27_如請求項25之已封裝微電子元件，其中該焊料不觸碰任 何固體金屬支柱之該基底區。 28.如請求項24之已封裝微電子元件’其中該易熔金屬包含 焊料，且該焊料僅觸碰每一固體金屬支柱之一頂部表 面。 157469.doc 201208024 29·如請求項22之已封裝微電子元件，其令該等第—固體金 屬支柱及該等第二固體金屬支柱被擴散結合在一起。 3〇·如請求項22之已封裝微電子元件，其中該第_函數與該 第三函數相同，且該第二函數與該第四函數相同。… . 31. 一種已封裝微電子元件，其包含： •-微電子元件’其具有一前表面及突出於該前表面上 方之複數個第-固體金屬支柱，該等第一支柱具有遠離 於該前表面之頂部表面及以實質角度延伸離開該前表面 之邊緣表面；及 一基板，其具有一主表面及自該主表面延伸且接合至 該等第一固體金屬支柱之複數個第二固體金屬支柱； 每一第二固體金屬支柱包括鄰近於該微電子元件之一 基底區及遠離於該微電子元件之一尖端區，該基底區及 該尖端區具有各別凹形圓周表面； 每一第二固體金屬支柱具有在該基底區中為垂直位置 之一第一函數且在該尖端區中為垂直位置之一第二函數 的一水平尺寸。 32_如請求項31之已封裝微電子元件，其中每一第一支柱具 有一截頭圓錐形形狀。 33. 如請求項31之已封裝微電子元件，其中每一第二支柱具 有在該主表面之一方向上之一寬度及自該主表面延伸之 一南度，其中該而度為該寬度之至少一半。 34. 如請求項31之已封裝微電子元件，其中該等第一固體金 屬支柱係藉由一易熔金屬而接合至該等第二固體金屬支 157469.doc 201208024 柱。 35. 如請求項34之已封裝微電子元件， .θ ... 丹〒該易熔金屬包含 焊料，且該焊料覆蓋每一固體 少部分。 屬又柱之邊緣表面之至 36. 如請求項35之已封裝微電子元件， ^ . 井進步包含位於該 前表面處之複數個導電焊墊，装 柱自該複數個導電焊塾中之X 第―固體金屬支 ㈣塾中之—各料電焊墊延伸且該焊 料不觸碰該複數個導電焊墊中至少一者 37. 如請求項34之已封裝微電子元/，其中該易熔金屬包含 坪料，且該焊料僅觸碰每一固體金屬柱之一頂部表 面。 %如請求項31之已封裝微電子元件，其中該等第一固體金 屬支柱及該等第二固體金屬支柱被擴散結合在一起。 39. —種組裝一已封裝微電子元件之方法其包含： ⑷提供-微電子元#，該冑電子元件#有一前表面及 在一垂直方向上突出於該前表面上方之複數個固體金屬 支柱，每一固體金屬支柱包括鄰近於該前表面之一基底 區及遠離於該前表面之一尖端區，該基底區及該尖端區 具有各別凹形圓周表面，每一固體金屬支柱具有在該基 底區中為垂直位置之一第一函數且在該尖端區中為垂直 位置之一第二函數的一水平尺寸； (b) 使該複數個固體金屬支柱與曝露於一基板之一主表 面處之複數個導電元件至少實質上對準；及 (c) 將該微電子元件之該等固體金屬支柱與該基板之該 157469.doc 201208024 等導電元件接合。 40. 41. 42. 43. 44. 45. 46. 47. 如明求項39之方法’其中步驟（c)包括將一易熔金屬加熱 至溶融溫度’其中該易熔金屬流動至該等固體金屬支 柱之邊緣表面之曝露部分上。 如明求項40之方法’其中該易熔金屬包含焊料，且該焊 料覆蓋每-固體金屬支柱之邊緣表面之至少部分。 如4求項41之方法’其進一步包含位於該前表面處之複 數個導電焊墊，其中每一固體金屬支柱自該複數個導電 焊塾中之一各別導電焊墊延伸且該焊料不觸碰該複數個 導電焊墊中至少—者。 如凊求項41之方法，其中該焊料不觸碰任何固體金屬支 柱之該基底區。 如清求項40之方法，其中該易熔金屬包含焊料，且該焊 料僅觸碰每一固體金屬支柱之一頂部表面。 如請求項39之方法，其中每一固體金屬支柱之一高度介 於在該微f子7C件之該前表面與該基板之該主表面之間 的距離的25%與50%之間。 如請求項39之方法，其中每一固體金屬支柱之一高度為 在該微電子元件之該前表面與該基板之該主表面之間的 距離的至少40%。 如凊求項39之方法，其中將—鈍化層及一凸塊下金屬化 層沈積於該微電子元件之上。 157469.doc