TW201211771A - Asymmetric transport system and method of heterogeneous dual-core - Google Patents

Asymmetric transport system and method of heterogeneous dual-core Download PDF

Info

Publication number
TW201211771A
TW201211771A TW99129524A TW99129524A TW201211771A TW 201211771 A TW201211771 A TW 201211771A TW 99129524 A TW99129524 A TW 99129524A TW 99129524 A TW99129524 A TW 99129524A TW 201211771 A TW201211771 A TW 201211771A
Authority
TW
Taiwan
Prior art keywords
data
coprocessor
mailbox
processor
shared memory
Prior art date
Application number
TW99129524A
Other languages
English (en)
Other versions
TWI465916B (zh
Inventor
Chia-Wei Kang
Tsung-Sheng Kuo
Ying-Chih Hsieh
Chun-Yen Wu
Original Assignee
Tatung Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tatung Co filed Critical Tatung Co
Priority to TW099129524A priority Critical patent/TWI465916B/zh
Publication of TW201211771A publication Critical patent/TW201211771A/zh
Application granted granted Critical
Publication of TWI465916B publication Critical patent/TWI465916B/zh

Links

Landscapes

  • Advance Control (AREA)
  • Multi Processors (AREA)

Description

201211771 wu*t-ii/-vi〇 35295twf.doc/I 六、發明說明: 【發明所屬之技術領域】 本發明是有關於一種雙核心之傳輸系統與方法,且特 別是有關於一種異質雙核心之非對稱傳輸系統與方法。 【先前技術】 現有技術中,常見雙核心處理器之間的溝通是使用對 稱式的傳輸機制。例如德州儀器(Texas Instruments)的達 文西(DaVinci )處理窃架構’進階精簡指令隼機器 (Advanced RISC Machine ’簡稱為ARM)與數位訊號處 理器(Digital Signal Processor’簡稱為DSP)的核心之間 利用共享記憶體的方式來做資料的雙向傳送工作,先在共 享記憶體劃分成兩個記憶體區塊ARM-to-DSP及 DSP-to-ARM,當ARM核心傳送資料到記憶體區塊 ARM-to-DSP之後’需透過中斷通知DSP核心來讀取記憶 體區塊ARM-to-DSP的資料;相反地,當DSP核心傳送資 料到記憶體區塊DSP-to-ARM之後,則需透過中斷通知 ARM核心來讀取記憶體區塊_DSP-to-ARM的資料。 傳統的資料傳送方式中,ARM核心寫入資料至記憶 體、DSP核心讀取記憶體的資料、DSP核心寫入資料至記 憶體、或ARM核心讀取記憶體的資料都必須使用中斷才 能進行溝通。傳統技術共用記憶體做雙向溝通,並且不管 傳送資料的流量大小都需用到硬體中斷,因此會浪費記憶 體的使用空間和硬體中斷。
-ulO 35295twf.d〇c/I 201211771 【發明内容】 本發明提供一種晨哲雜松、 對稱傳輸系統不需要雙向、、籌對稱傳輪系統。此非 資料傳輸,以節省記==::到共享記憶體來做 本發明再提供〜硬體中斷的使用。 非對稱傳輸方法不需要雙非對稱傳輸方法,此 做資=上記體來 理器料=接共享記憶體。 接共享記憶體。協同處理己隱體。協同處理器耦 二;τ去的第,:==== 處理器與協同處理 由郵箱傳送至通用處理^一資料係先被寫入至郵箱,再 稱傳角稱3:;!一種!質雙核心之非對 3料=輸方法包括以下步驟··通用處理 第-資料· 讀體;關處理11從共享記憶體讀取 二資_ 對第—轉做運#處理,以得^ 4 ’協同處理器將第二資料寫人至郵箱,其中第二^
*〇 35295twf.doc/I 201211771 料的資料流量小於第一資料的 資料傳送至通用處理器。 爪薏,以及郵箱將第二 在本發明的一實施例中, ;-方向’❹—料二量Γ為 體,並由協同處理器自共享記传㈣寫入至共享記憶 共享記憶體以逆方向將同額於n第「資料’無法從 用處理器JL無法從協同處理器 f的資料再回傳至通 入至共享記憶體,其中所指的額資料的資料寫 資料的資料量大小。 _額資枓是等同或類似第- f本發明的-實施例中,第二資 卓-方向,僅由協同處理器㈣u方向為 通用處理器自郵箱讀取第二資Ί人至郵箱’並由 同額於第二資料的資料再回傳:協同,郵箱以逆方向將 f器將同額於第二資料的資料寫二 同額資料是等同或_第二㈣的資料^小其中触的 在本發明魏财,上 =;’:旗標暫存器的旗標二 Ϊ取權限、“錢_起純置與讀取記雜的終止位 理器中,上述的通用處理器與協同處 用的方式來使用共享記憶體,其中通 用處理轉據旗標暫存器的旗標 理器根據旗標暫存器的旗標内容做讀乍協同處 在本發明的一實施例中,上述的第一資料為一晝面,
201211771 〜l〇 35295twfdoc/I 2同J理器的運算是針對晝 第二資料為晝面中的局部圖型的確切:置檢測, f本:明的一實施例中’上述的第一資料 分析比= =連續畫面中的相鄰兩畫面: 料,協同處理器的運算是針對語音資料做=音塵資 第二資料為經壓縮的語音資料。 3縮计异, 在本發明的-實施例中,上述的第一 協同處理器的運算是針對檔案做資料壓缩,第, 壓縮的檔案。 第-資料為經 出請的關處理器向郵箱發 給通用處理上二寫=讀斷命令 ^二===== ,經共享記憶體傳至制處理器。協同處理器對=二 ,運异處理,以得出所述大量資料中的部分資料ϋ 。再經郵箱傳至通用處理器。本發明的系統 於兩處理器所傳送的資料流量呈現非對稱,不需要 ,吏用到共享記憶體來做資料傳輸,可以節省= 育源及硬體中斷的使用。 隐體 為讓本發明的上述特徵和優點能更明顯易懂 舉多個實施例,並配合所附圖式,作詳細說明如下。特 7
35295twf.doc/I 201211771 【實施方式】 在下述諸實施例中’當元件被指為Γ連接」或Γ輕接」 至另一元件時,其可為直接連接或輕接至另一元件,或可 能存在介於其間之元件。相對地,當元件被指為「直接連 接」或「直接耦接」至另一元件時,則不存在有介於其間 之元件。 、、 請參考圖1,圖1為依本發明實施例的異質雙核心 (heterogeneous dual-core)之非對稱傳輸(asynchr〇n〇us transfer)系統方塊圖。此非對稱傳輸系統丨⑻包括共享記 憶體 110、通用處理器(generalpUrp〇sepr〇cess〇r) Gpp、 協同處理器(coprocessor) CP以及郵箱(mailbox) 120。其 中的異質雙核心是兩個不同類型的處理器,亦即協同處理 器CP的類型與通用處理器GPP的類型是不同的。通用處 理器GPP可以具有執行一般的應用程式(appiicati〇n program)的處理功能,主要是控制導向,例如處理使用者 界面、中斷處理等工作。協同處理器cp主要是做數學運 舁處理,負貴即時、具規律違算特性的工作,以應付高運 算需求,例如快速傅立葉轉換、矩陣乘法等等。協同處理 器CP可以疋數位訊號處理器(Digital Signal Processor, 簡稱為DSP)、%可程式閘陣列(pr〇grammab〗e Gate Array ’簡稱為FPGA )處理器或複雜可編程邏輯裝置 (complex programmable logic device,簡稱為 CPLD )。 承上述,共享記憶體110耦接在通用處理器Gpp與協 同處理器CP之間。郵箱120也耦接在通用處理器GPp與
ϋ 10 35295twf.docA 201211771 協同處理器CP之間》通用處理器GPP可以從外部的一資 料擷取裝置(未繪示)接收到第一資料DATA卜或是從圖 形使用者介面(graphical user interface,簡稱為GUI)接 收到第一資料。通用處理器GPP將所接收到的第一資料 DATA1寫入至共享記憶體協同處理器cp再從波享 記憶體110讀取第一資料DATA1,並對第一資料datai
做數學運算處理,以得出第二資料DATA2,並且接著將第 一資料DATA2寫入至郵箱120。最後,郵箱12〇傳送第一 資料DATA2至通用處理器Gpp。 、 值付注意的疋此系統的傳輸機制:(1)傳送第一 DATA1的資料流量方向為單一方向(如粗箭頭所示) 以單-方向由朝處理器Gpp來寫人第—資❹ 共享記憶體11G,無法從共享記憶體m以逆 於第-資料DATA1的資料再回傳至通用處理、j 中此處所指的同額資料是等同或類似第 ^ 理器cp僅從共享記憶體1 = 第-資枓DATA1,無法從協同處理器cp.將 = 料DATA1的資料寫-至共享記憶體m; 資 資料DATA2的資料流量 傳送第二 示)’僅以單-方向由協同處理器CP方所 DATA2至郵箱120,無法你新狄ι〇λ、木馬入第二資料 二資料DATA2的資料再回傳二^^將同額於第 所指的同額資料是等同或類協 器CP ’其中此處 大小;以及⑷通用處理Tm—2的資料量 盗GPP僅從郵箱120讀取苐二 9
35295twf.doc/I 201211771 資料DATA2 ’無法從通叹㈣Gpp將 的資料寫入至郵箱120。 、第一貧料 :注意’在此非對稱傳輪系統1〇〇中共有 動方向(如粗、細箭頭所示),第—個資料 通用處理器GPP經由共享記憶體UG至協同處理器^從 第-個資料流動方向是從協同處理器cp經由 通用處㈣GPP’其巾_—师概動方 ^ 資料咖與經第二個資料流動方向傳送的第I: DATA2減’第二資料_犧流量遠小二3 需求的技術方案,可以提供更有效的傳輸機制St 向溝通都使用共享記憶體11G做資料傳輸,從而可= 記憶體資源,以及硬體中斷的使用。 3 f參考圖2,圖2為依本發明實施例的共享記憶體ιι〇 的不思圖。初始時,可以在共享記憶體UG中_一個旗 標暫存器(Flag Registers) FR,如圖所示的旗標暫存器 FR有16個_的旗標内容,可以用來域:寫入權限、 讀取權限、寫人記憶體的起始位置與讀取記憶體的終止位 置0 例如,第1個byte可以定義為判別通用處理器Gpp 寫入權限或者協同處理器CP的讀取權限,當第i個_ 值為〇時,處理器GPP可以寫人共享記憶體n〇,而 協同處理H CP不能讀取共享記11G的㈣,當第i 201211771
wwiv-010 35295twf.doc/I 個byte值為1時,協同處理器CP可以讀取共享記憮 的資料’而·處理器GPP不能寫人共享記憶體^。10 2〜4個byte可以定義為儲存通用處理器Gpp寫入妓, 憶體110的起始位置,第5〜7個byte可以定義為 用處理器GPP寫入共享記憶體110的終止位置f第『通 個byte可以定義為儲存協同處理器cp讀取記 二10 位置:第i Μ 3個byte可以定義為儲存協同處理器的^^
取共旱記憶體110的終止位置,其他byte則保留 5 他功能。 辑』增加其 值得一提的是,旗標暫存器FR的旗標内容定 一種選擇實施例,本領域技術者也可依其需求改 = byte大小與内容。 知 承上述,通用處理器GPP與協同處理器cp可以上、 詢旗標暫存器FR的旗標值來使用共享記憶體11〇。例二輪 用處理器GPP可以根據旗標暫存器FR的旗標内容做通 動作,協同處理器CP可以根據旗標暫存器FR的旗標·内= 做讀取動作。例如初始時,通用處理器Gpp讀取旗^各 器FR的第一個byte,若第一個byte值為〇,則通用處= 器GpP可以寫入共享記憶體110,開始將欲傳送的大量= 料(如第一資料DATA1)寫入共享記憶體11〇中,直 成寫入之後,將旗標暫存器FR的第一個byte值更改為广 以允許協同處理器CP做讀取動作。也就是在通用處理器 GPP將第一資料DATA1寫入共享記憶體110時,協 理器〇>只需要做輪詢的動作,每隔一段時間檢查第工处 11
201211771 w.O 35295twf.doc/I byte ’確認是否可以讀取動作。 當協同處理器CP輪詢時,球認了旗標暫存器fr的第 1個byte值為1時,則讀取共享記憶體11〇的資料,直到 讀取動作完成之後,再將旗標暫存器FR的第一個1)^6值 更改為0,以允許通用處理器Gpp對共享記憶體u〇資料 做寫入動作。 值得一提的是,由於協同處理器Cp的工作只有執行 數學運鼻’所以平常空閒時間就是等待通用處理器Gpp傳 送過來的第一資料DATA1,以及將經運算後的第二資料 DATA2傳送給通用處理器GPP。這種輪詢的方式不使用 到中斷命令,可以避免協同處理器cp的數學運算處理受 到中斷而停止原先的運算工作。 此外,經運算後的第二資料DATA2傳 處理 器GPP之前需通過_ 120的機帝卜此郵箱,;;〇的機制 為:協同處理器CP需向郵箱120發出請求,以將第二資 料DATA2寫入郵箱120。接著,郵箱12〇在第二資料 DATA2寫入完成之後’郵箱.no發出中斷命令給通用處理 器GPP ’以使通用處理器GPP讀取第二資料data2。 請參考圖3,圖3為採用圖丄的異質雙核心之非對稱 傳輸系統的另-實施例。此實施例中,通用處理器Gpp從 外部的攝影機132 (也可以是照相機)接㈣第一資料 DATA1。此處的第-資料DATA1為影像圖片(或影像資 料)。協同處理HCT的鮮演算處理是絲檢測影像圖 片中的局部圖型(pattern),例如檢測出圖片中的“十字圖 12 201211771
vvv_, *- 010 35295twf.doc/I 型”的位置。協同處理器CP將檢測到“十字圖型,,的位置座 巧…回傳給通用處理器⑽’此處的位置座標值^) P為第二資料DATA2。從此f糊來看,第_資料Datai ^張圖片的資料量’協同處理器cp執行檢測演算法, • -WDATA2為位置座標值(x,y),第二資料Data2 通過郵& 120的機制而回傳至通用處理器Gpp。其中郵箱 120發出中斷命令給通用處理器Gpp,通用 φ 巾斷服務程式接收中斷命令,接著,通用處理器GPP: 用程式接收“十字圖型,,的位置座標值(x,y) ^ 雖然上述實施例中已經對非對稱傳輸系統描述幾種可 能的型態,但所屬技術領域中具有通常知識者應當知道, 本發明的應用當不限制於上述可能的型態。換言之,只要 疋採用如圖1或圖3的異質雙核心之非對稱傳輸系統的架 構,就已經是符合了本發明的精神所在。以下再舉幾個實 施方式以便本領域具有通常知識者能夠更進一步的了解本 發明的精神,並實施本發明。 魯 請再參看圖3。在一實施例中,若傳送的第一資料 DATA1為一連續晝面,而欲要回傳的第二資料Data2為 連續晝面中的相鄰晝面的差異點,則可以將協同處理器cp 所執行的檢測演算法設計成針對連續晝面中的相鄰兩晝面 做分析比較。 _在另外一實施例,若非對稱傳輸系統100是針對語音 f料做語音壓縮計算,則可以將此系統設計成:通用處理 器GPP接收攝影機132 (或語音擷取装置。例如麥克風) 13 201211771
—.^*0 35295twf.doc/I 所傳送的語音資料做為第一資料DATA1,通用處理器Gpp 傳送此第一資料DATA1,協同處理器CP的數學運算是針 對語音資料做語音壓縮計算,而回傳的第二資料DATA2 為經壓縮的語音資料。 在另外一實施例,當傳送的第一資料DATA1為一檔 案,欲回傳的第二資料DATA2為經壓縮的檔案,則可以 將協同處理器CP的數學運算設計成是針對檔案做資料壓 縮。
呀,荩网J π僻影機僅是一種選擇性實施例 也可以疋其匕的影像擷取裝置,例如照相機,當然也可3 語音揭取裝置、麥歧、或㈣。本躺猶者也可依」 需求改變㈣錄裝置的_。因此本發_應用當不; 制於上述幾種可能的型態。 雜圖4為依本發明實施例的異質雙核心< 方法的流程圖。此非對稱傳輸方法400適用方 .在步ΐ傳輸系統。此非對稱傳輸方法400包括以1
享記憶體';接著S41:驟通將第—資料寫入至去 憶體讀取第-L在=:3:中 資料做數學運算處理,以得出 ^ 0對第- 硫因虛理哭财你 讦出弟一貝枓’在步驟S440中, 協门處理㈣第二資料寫人至郵箱,其 資料流量遠小於傳送第—資料的資料 最-=的 ,々中,郵箱將第二資料傳送至通用處理器後,在步竭 ,布上所4 ’本發明實施例的麵稱傳輸系統與方法可 14 201211771
v^ w010 35295twf.doc/I 以解決現有技術中的浪費記憶體資源與過多的硬體中斷的 技術問題,並且可以提供更有效的資料傳輸,至少具有以 下的特點: (1) 通用處理器傳送給協同處理器的資料量大,協同 處理器傳送資料給通用處理器資料量很小,不需要雙向溝 通都使用共享記憶體做資料傳輸; (2) 共享記憶體並沒有使用中斷機制; (3) 協同處理器只有做數學演算法的運算。在協同處 理器執行完演算法之後可以檢查旗標暫存器’來確認共享 記憶體是否允許其讀取資料,因此並不需要利用中斷機制 來提醒協同處理器讀取資料,可以節省中斷的使用;以及 (4) 使用郵箱機制,不需預先規劃共享記憶體的空 間’可以節省記憶體資源。 雖然本發明已以實施例揭露如上,然其並非用以限定 本發明,任何所屬技術領域中具有通常知識者,在不脫離 本發明的精神和範圍内,當可作些許之更動與潤飾,故本 籲 發明的保護範圍當視後附之申請專利範®所界定者為準。 【圖式簡單說明】 圖1為依本發明實施例的異質雙核心之非對稱傳輸系 統方塊圖。 ’、 圖2為依本發明實施例的共享記憶體的示意圖。 —圖3為採用圖1的異質雙核心之非對稱傳輸系统 一貫施例。 、’、巧乃 圖4為依本發明實施例的異質雙核心之非對稱傳輪方 15
35295twf.doc/I 201211771 W W V 1 IV %/▲ 法的流程圖。 【主要元件符號說明】 1〇〇 :異質雙核心之非對稱傳輸系統 110 :共享記憶體 120 :郵箱 132 :攝影機 CP :協同處理器 DATA1 :第一資料 DATA2 :第二資料 FR :旗標暫存器 GPP :通用處理器 400 :異質雙核心之非對稱傳輸方法 S410〜S450 :步驟
16

Claims (1)

  1. 201211771 VVV—*· * V -010 35295twf.doc/I 七、申謗專利範面: 異質雙核心之非對_輸_ 一共享記憶體; i括. 一,用處理器,輕接該共享 一第一資料寫人至該共享記憶體; 4用處理器將 一協同處理器,耦接該乒 =不同於該通用處理器,該協同“:二理器的 第二資料且將該第,以得出一 料流f小,第一資料的資料流量;以及 資料的資 箱’輕接在該通用處理11與賴同處理器 由該協_理器傳送出去之 f t間’ 該郵箱’再由該郵箱傳送至該處理先破寫入至 傳輪====口之非對稱 =通用處,該第-資料寫二該向並 談同處理器自該共享記憶體讀取該第—資料了 至逆方向將同額於該第一資料的資料_傳 料的法從該協同處理器將同額於該第一資 〜、享⑦憶體,其中所指的同額資料是等 飞頸似料—純㈣料量大小。 傳申請專利範圍第1項所述之異質雙核心之非對稱 僅由]其中該第二資料的資料流量方向為單一方向, 該協同處理器將該第二資料寫人至該郵箱,並由該通 17 201211771 ----------0 35295twf.d〇c/I 箱!取該第二資料’無法從該郵箱以逆方 :门額於該第二資料的資料再回傳至該協同處理器且盔 汾從=用處理器將同額於該第二資料的資料寫入至該i 量大小 相,其中所指的_資料是等同或類似該第二資料的資料 /J、0 4·如中請專利範㈣1項所述之異質雙核心之非對稱 $系統’其巾該共享記紐包括—旗標暫存[該旗標 :存器的旗標内容用以記錄寫人權限、讀取權限、寫入記 憶體的起始位置與讀取記憶體的終止位置。 I.如申請專利範圍第4項所述之異質雙核心之非對稱 1輸系統’其巾該制處理ϋ與該協同處理H以輪詢該旗 “暫存㈣方絲使贱共享記紐,其巾該制處理器 根據該旗標暫存器的旗標内容做寫入動作 ,該協同處理器 根據該旗標暫存器的旗標内容做讀取動作。 6. 如申請專利範圍第1項所述之異質雙核心之非對稱 ,,系統,其中該第一資料為一晝面,該協同處理器的運 算是針對該晝面中的局部圖型做位置檢測,該第二資料為 該晝面中的局部圖型的確切位置。 7. 如申請專利範圍第1項所述之異質雙核心之非對稱 傳輪系統,其中該第一資料為一連續晝面,該協同處理器 的運算是針對該連續晝面中的相鄰兩畫面做分析比較,該 第一資料為該連續晝面中的相鄰晝面的差異點。 8. 如申請專利範圍第1項所述之異質雙核心之非對稱 傳輸系統,其中該第一資料為一語音資料,該協同處理器 ·υ1° 35295twf.doc/I 201211771 音·做議縮計算’該第二資料為 9么如申請專職圍第丨項所述之異質雙如 ’其中該第-資料為-檔案’該協同處理器的= m财做資料壓縮,該第二資料為經魏的_。 10.如申請專利範圍第i項所述之 茶 統,其中該協同處理器向該郵箱發:請:之::;: :處:;料寫:該郵箱,之後該郵箱發出中斷命令給該通 處理器,以使該通用處理器讀取該第二資料。 稱傳J 異*雙核,之非對稱傳輸方法,適用於-非對 享^: ’該非對稱傳輸系統包括—通用處理器、-共 -協同處理器以及一郵箱,該協同處理器的類 同於該通用處"’該非對稱傳輸方法包括: 用處理器將—第—資料寫人至該共享記憶體; U同處理^從該共享記憶體讀取該第一資料; ,協同處理n對該第—資料做運算處理,以得出一第 〜貝料; ,協同處理n將該第二資料寫人至該郵箱,其中該第 〜資枓的資料流量小於該第一資料的資料流量;以及 該郵箱將該第二資料傳送至該通用處理器。 稱僧!!·如㈣專鄕㈣11項所狀異質雙核心之非對 向」方法·’其中該第一資料的資料流量方向為單一方 、由該通用處理器將該第—資料寫人至該共享記憶 ’並由該協同處理器自該共享記憶體讀取該第一資料, 19 201211771 —、-一 *0 35295twf.doc/I 無法從該共享記憶體以逆方向將_於該第—資料的資料 該通轉理器J'無法從該協同處理器將同額於該 料^二3資料寫人至該共享記憶體,其中所指的同額資 枓疋等同或類似該第一資料的資料量大小。 稱值專利麵第11項崎之異質雙核心之非對 «'、,其中傳送該第二資料的資料流量方向為單一 :二僅由該協同處理器來寫人將該第二資料寫入至該郵 =’並由該該通用處理器自該郵箱讀取該第二賴,益法 協向將同額於該第二資料的資料再回傳至該 次粗宜s無法從該通用處理器將同額於該第二資料的 資箱’其中所指的同額資料是等同或類似該 弟一貢枓的資料量大小。 稱傳請f利範圍第11項所述之異質雙核心之非對 / ,八中該共享記憶體包括一旗標暫存器,該旗 :降=旗標内容用以記錄寫入權限、讀取權限、寫入 隐體的起始位置與讀取記憶體的終止位置。 稱傳=請甘專利範圍第14項所述之異質雙核心之非斜 後碑法,其中該通用處理器與該協同處理器以輪詢註 μ的方式來使用該共享記憶體,其中該通用處= 器根據内容做寫入動作’該協同處理 碼棕皙存益的旗標内容做讀取動作。 稱僂=·如申請專利範圍帛11項所述之異質雙核心之非對 運算曰1方法=’其中該第一資料為一畫面,該協同處理器的 疋針對該畫面中的局部圖型做位置檢測,該第二資料 20 201211771 xw-010 35295twf.doc/I 為該畫面中的局部圖型的確切位置。 17.如申請專利範圍第u項所述之異質雙核心之 ,傳輸方法,其中該第一資料為一連續晝面,該協同處理 益Ϊ運算*針對該連續晝面中的相鄰兩晝面做分析比較, 該-資料為該連續晝面中的相鄰兩晝面的差異點。 稱傳請,利範圍第11項所述之異質雙核心之非斜 器的運4針對資料為一語音資料’該協同處理 為經壓缩音資料做語音壓縮計算’該第二資料 運罝β、中該第一貝枓為一檔案,該協同處理器的 案。疋.+對該檔案做驗,該第二資料為祕缩的權 稱傳圍第11項所述之異質雙核心之非對 該第二資料心^協同處理器向該郵箱發出請求,以將 用處理r郵箱,之後該郵箱發出中斷命令給該通 用题理盗,以使該通聽理器讀取該第二 4 21
TW099129524A 2010-09-01 2010-09-01 異質雙核心之非對稱傳輸系統與方法 TWI465916B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099129524A TWI465916B (zh) 2010-09-01 2010-09-01 異質雙核心之非對稱傳輸系統與方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099129524A TWI465916B (zh) 2010-09-01 2010-09-01 異質雙核心之非對稱傳輸系統與方法

Publications (2)

Publication Number Publication Date
TW201211771A true TW201211771A (en) 2012-03-16
TWI465916B TWI465916B (zh) 2014-12-21

Family

ID=46764412

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099129524A TWI465916B (zh) 2010-09-01 2010-09-01 異質雙核心之非對稱傳輸系統與方法

Country Status (1)

Country Link
TW (1) TWI465916B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490784B (zh) * 2013-05-16 2015-07-01 Wistron Neweb Corp 功能模組管理方法及電子系統
US9256734B2 (en) 2012-04-27 2016-02-09 Broadcom Corporation Security controlled multi-processor system
CN110858187A (zh) * 2018-08-23 2020-03-03 慧荣科技股份有限公司 具有分布式信箱结构的多处理器系统及其处理器错误检查方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6578068B1 (en) * 1999-08-31 2003-06-10 Accenture Llp Load balancer in environment services patterns
US6401175B1 (en) * 1999-10-01 2002-06-04 Sun Microsystems, Inc. Shared write buffer for use by multiple processor units
ITMI20040600A1 (it) * 2004-03-26 2004-06-26 Atmel Corp Sistema dsp su chip a doppio processore a virgola mobile nel dominio complesso
GB0407384D0 (en) * 2004-03-31 2004-05-05 Ignios Ltd Resource management in a multicore processor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9256734B2 (en) 2012-04-27 2016-02-09 Broadcom Corporation Security controlled multi-processor system
TWI584152B (zh) * 2012-04-27 2017-05-21 恩智浦股份有限公司 用於電腦安全的系統及其方法
TWI490784B (zh) * 2013-05-16 2015-07-01 Wistron Neweb Corp 功能模組管理方法及電子系統
CN110858187A (zh) * 2018-08-23 2020-03-03 慧荣科技股份有限公司 具有分布式信箱结构的多处理器系统及其处理器错误检查方法
CN110858187B (zh) * 2018-08-23 2023-07-04 慧荣科技股份有限公司 具有分布式信箱结构的多处理器系统及其处理器错误检查方法

Also Published As

Publication number Publication date
TWI465916B (zh) 2014-12-21

Similar Documents

Publication Publication Date Title
CN111930676B (zh) 多处理器间的通信方法、装置、系统及存储介质
TW386202B (en) Programmable crypto processing system and method
CN101594261B (zh) 一种假冒网站监测方法及其系统
TWI426392B (zh) 雙處理器系統及雙處理器系統的通訊方法
CN103426208A (zh) 基于WiFi信号的手机考勤系统
CN103064748A (zh) 一种Linux下处理多进程间通讯的方法
TW201237632A (en) Buffer management scheme for a network processor
CN103294420B (zh) 智能卡打印系统及其控制方法
TW201211771A (en) Asymmetric transport system and method of heterogeneous dual-core
CN104408383B (zh) 一种私密数据处理系统及方法
CN114168503A (zh) 一种接口ip核控制方法、接口ip核、装置及介质
TW200931246A (en) Apparatus and method for system logging
CN103885900B (zh) 数据访问处理方法、PCIe设备和用户设备
TW200945033A (en) Memory allocation and access method and device using the same
CN101316145A (zh) 一种多路信息并行发送及回收的实现方法和装置
CN200994141Y (zh) 一种带有pci接口的网络加密卡
CN115658592A (zh) 一种基于rdma的数据传输方法、装置
CN102455969B (zh) 一种Linux串口通信日志记录的方法
CN114124497A (zh) 一种数据校验系统和方法
WO2013029425A1 (zh) 一种音视频数据传输方法
CN101566975A (zh) 一种与安全移动存储设备进行通信的方法
WO2014106464A1 (zh) Sd卡和访问sd卡的设备及方法
WO2012009996A1 (zh) 一种存储器装置及智能手机系统
CN114356600A (zh) 多路复用通信方法、装置、第一芯片和第二芯片
CN101989250A (zh) 一种串行通信的方法和系统

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees