TW201214656A - Chip stacked structure and method of fabricating the same - Google Patents

Description

201214656 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種晶片封裝結構，且特別是有關於一種 堆疊式的晶片封裝結構。 【先前技術】 積體電路(Integrated Circuit，1C)的製程技術發展迅速， 使仔aa片内部電路的積集度(integrati〇n)愈來愈高，導線面 積愈來愈小。隨著晶片的銲墊與金屬導線的面積縮小，晶 片封裝技術也需要不斷改良以適用於更加微小化的晶片。 例如球柵陣列式(BGA)、覆晶式(Fnp chip)、晶片尺寸封裝 (Chip Size Package，CSP) '以及晶圓級晶片尺寸封裝（waf^

Levd Chip Scale package，WLCSp)等半導體封裝技術，已經 成為主流。系統級封裝(System In a sip)則供 二整合多種功能晶片的封裝技術’例如用來整合 路的記憶元件。 、科电 s曰片。這樣的封褒方式可將晶片 ffF層的 成為解決高密度記憶體封裝的主要= 前 堆豐封裝需要連接上下_ =，·而，晶片 其製程良率大都偏低，並“二產。、裝製程較為複雜， 4/12 201214656 【發明内容】 屬塾上設置連接用的金 接堆叠的晶片並且提升晶片堆疊封裝的製程良率快逮連 本提出-種晶片封裝結構，包括—第一晶片與 槽配置於第-晶片的側面，第—金屬墊配置於第—晶 且冓Γ上開口端。第二晶片堆叠在第—晶片之上 j t溝槽，第二溝槽配置於第二晶片的側面。复中 ’第-溝槽與第二溝槽對位配置以形成電 膜接溝槽中與該第一金屬塾上以連接第曰一晶片導3 ^一 aa片0 、不 方切在一實施例中’第一溝槽與第二溝槽係利用石夕穿孔 方式形成。¥電溥膜係利用無電解電鑛方式形成於連接溝槽中 第在月一實施例中，其中第二晶片更包括一第二金屬塾 山-甘屬塾配置於第一晶片的底面且連接於第二溝槽的下開 口為，其中第一金屬墊面向第二金屬墊。 實施例中，其中第―晶片更包括一金屬墊， 配置於苐的底面且連接於第—溝槽的下開口端。 在本發明另一實施例中，第一曰 與複數個第二金屬墊。複數個第三溝槽配 三溝槽之上開口端。其中，第二晶片 上—且刀二連接至弟 配置於第二晶片的側面。其中，上述第尸稷數個第四溝槽’ 4弟二溝槽與上述溝槽對位 5/12 201214656 3以形成複數個第二連接溝槽’且複數 形成於第二連接溝槽中與該些第二金㈣賴分別 與第二晶片。 蜀！上以連接第一晶片 括下 然ίΐΓ些^的㈣形成魏㈣應於触金屬 弋堆&該些晶片以使各該晶片的該些溝槽對位配置： 2各1^^!電鍍方式在該射軸導電_以連接堆 綜合上述，本發明所提出的晶片封裝結構與方法，利用吳 電錢方式在金屬墊與側面溝槽上形成導電薄膜，本發明之、 結構不僅簡化堆疊式封裝的製程’同時具有較高的製程良率: —為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較 佳實施例，並配合所附圖式，作詳細說明如下。 乂 【實施方式】 (第一實施例） 圖1為根據本發明第一實施例之晶片封裝結構示意圖。晶 片110〜140相互堆疊，每個晶片ho〜14〇側面都具有多個溝槽 111〜141。各该晶片11〇〜1.40上的溝槽ill〜141會對位配置以 形成多個連接溝槽151。本實施例利用無電錢方式(又可稱為化 學锻(chemical plating)或自身催化電鑛(autocatalyticplating))在 連接溝槽151中形成導電薄膜152以連接上下堆疊的晶片。各 該晶片110〜140的頂面設置有金屬墊’溝槽in〜141設置於晶 片110〜140的側面，其位置對應於金屬塾的設置位置，其製程 6/12 201214656 方式例如是以石夕穿孔方式（Through-silicon Via，TSV )，但本 實施例並不受限。請同時參照圖2，圖2為根據本發明第一實 施例之晶片結構示意圖。圖2以晶片120為例說明，晶面12〇 的頂面上配置有多個金屬墊丨22，每個金屬墊丨22會連接至溝 槽121的上開口端。由於溝槽121是根據金屬墊122的設置區 域進行蝕刻，因此金屬墊122會位於溝槽121的上開口端邊緣 並與溝槽121的上開口連接。 晶面120的頂面上具有重配置層（Redistributi〇nLayer， • RDL)以進行電性連接，金屬墊Π2可經由重配置層相互連接 或對内連接至晶片120内部的電路。在完成堆疊封裝後，晶面 120上的金屬墊122可經由導電薄膜152連接至上下層的晶片 130與110。值得注意的是，圖2僅為晶片12〇的示意圖，晶 片120的金屬墊122的設置位置與個數並不受限於圖2。晶片 120的局部結構請參照圖3，圖3為根據本發明第—實施例之 晶片12〇的局部結構圖。金屬墊122位於晶片120的頂面並位 於溝槽121的上開口端邊緣。溝槽121位於晶片12〇的側面並 • 且由晶片120的頂面延伸至晶片120的底面。溝槽121在晶片 120頂面的開口稱為上開口端，在晶片12〇底面的開口稱為下 開口端。本實施例之晶片11〇、13〇、14〇的晶片結構與晶片 120相似，在經由上述實施例之說明後，本技術領域具有通常 知識者應可推知其他實施方式，在此不加累述。 "月再參照圖1，在堆豐晶片〜140後，由於各續晶片 .U〇〜140的頂部皆具有金屬墊(如122),因此在利用無電鍍方式 形成導笔溥膜152時，形成在金屬墊上的導電材質厚度會逐漸 以形成連接上下晶片（如130與14〇)的金屬連接層。導 電薄膜152包括晶片之間的金屬連接層154，用以連接至晶片 7/12 201214656 110〜140，使其可以相互電性連接以傳導信號。藉由無電解電 鍍技術，本實施例可以在晶片11〇〜14〇的側面同時形成多個導 電薄膜152，以完成多個晶片11〇〜14〇之間的電性連接。 金，連接層154的形成方式請參照圖4，圖4為根據本發 明第一實施例之金屬連接層154的結構示意圖。圖4繪示晶片x 120與130的局部結構，其中晶片13〇堆疊在晶片12〇的^曰面 之上。在進行電鍍時，導電薄膜41〇形成在晶片12〇上的金 墊122上與溝槽121的上開口處並且向上逐漸增加厚度。同樣 的’導電薄膜42〇也會在形成在晶片13〇的溝槽⑶的下開口 處，並且向下逐漸增加厚度，如圖4(a)所示。隨著導電薄膜4川 420厚度增加’導電薄膜41G會接觸到導電薄膜420，如圖 4(b)所示。然後’導電薄膜彻與42〇會連接在一起以形 屬連接層154，如圖4(c)所示。 在本實施例中，由於每個溝槽(如121)的開口端邊緣設置 有金屬塾(如122)’所以導電_42〇會形成在金雜122上以 連接上下堆疊的晶片。這樣的結構可以改善在晶片間的連接製 使導電薄膜152可以有效連接至各該晶片11〇〜14〇，避免 薄膜缺發生而影響晶片間的電性連接。堆疊後的晶片 =〇〜140可以置放在印刷電路板1〇1上，晶片11〇與印刷電路 之間可利用鮮錫球102連接，銲錫球1()2的位置與個數 限。印刷電路板101為一基板’例如為-陶竟基板、玻 璃基板或塑膠基板。 例之晶片封裝結構不僅可以簡化製程並且可以提 3疊_裝的良率。本實關 ί㈣疊縣方式可以大幅增加記憶體容量以滿足高階 手機對s己憶體的規格需求。 8/12 201214656 (第二實施例） 一，參照圖5,圖5為根據本發明第二實施例之晶片封裝結 構不意圖。晶片510的頂面具有金屬墊512，晶# 51〇的底面 則具有金屬塾513 ’晶片51〇的側面上具有溝槽511。溝槽511 的上開口端位於金屬墊5U内，下開口端位於金屬墊513内。 =於晶片510的頂面與底面分別具有金屬塾512、512，因此 當堆疊的晶片具有這樣的結構時，其接合處的上下晶片表面會 具有面對面的金屬墊。這樣的結構可以更快速的形成金屬連接 •層以連接上下堆疊的晶片。圖5的晶片結構可直接應用於圖1 的晶片110〜140中’讓金屬連接層154可以更快速的形成在晶 片110〜140之間。在經由上述實施例之說明後，本技術領域具 有通常知識者應可推知其實施方式，在此不加累述。 (第三實施例） 由上述第一至第二實施例可以歸納出一種晶片封裝方法 ’請參照圖6，圖ό根據本發明第三實施例之晶片封裝流程圖 首先，分別於複數個晶片上形成複數個金屬墊，如圖2所示 •(步驟S610)。然後，在晶片的側面形成複數個對應於金屬墊的 溝槽，如圖2與圖3所示（步驟S62〇)。接下來，堆疊該些晶片 以使各該晶片的該些溝槽對位配置(步驟S63〇)。在堆疊後，以 無電解電鍍方式分別在該些溝槽中與金屬墊上形成導電薄膜 以連接堆疊之晶片（步驟S640)，如圖丨所示。本實施例之晶片 封裝方法的其餘細節請參照上述圖丨〜圖5的說明，在經由上 、，實施例之說明後，本技術領域具有通常知識者應可推知其實 施方式，在此不加累述。 纟;r、上所述’本發明之晶片封裝結構具有金屬墊來協助成長 導電薄膜以連接上下相疊的晶片，這樣的封裝結構可以簡化堆 9/12 201214656 疊式封裝的製程與增加製程良率。 、雖，本發明之難實關已揭露如上，然本發明並不受限 於上述實施例，任何所屬技術領域甲具有通常知識者，在不脫 離本發明所揭露之範圍内，當可作些許之更動與調整，因此本 發明之保護範m應當錢附之申請專利範騎界定者為準。 【圖式簡單說明】 圖1為根據本發明第一實施例之晶片封裝結構示意圖。 圖2為根據本發明第一實施例之晶片結構示意圖。" 圖3為根據本發明第一實施例之晶片12〇的局部結構圖。 圖4為根據本發明第一實施例之金屬連接層154的結構示 意圖。 、 圖5為根據本發明第二實施例之晶片封裴結構示咅圖。 圖6根據本發明第三實施例之晶片封裴流程圖。 【主要元件符號說明】 101 :印刷電路板 102 :銲錫球 110、120、130、140 :晶片 m、121、131、141、511 :溝槽 122、512、513 :金屬墊 151 :連接溝槽 152、410、420 :導電薄膜 154 :金屬連接層 510 .晶片 S610〜S640 :步驟 10/12

Claims (1)

1. 201214656 七、申清專利範圍： h 一種晶片封裝結構，包括： 槽配置:該二二:二第-溝槽與-第-金屬墊，該第-溝 的頂面ί連接於該第-溝槽的上開/端!^ 晶片 第二;在該第一晶片之上，該第二晶片具有-4，^ 置於該第二晶片的侧面； 槽，且導電溝槽對位配置以形成-連接溝 接該第巾無第—㈣墊上以連 第-溝槽食該"第專#’ϋ第1項所述之晶片封衷結構，其中該 士第一溝槽係利用矽穿孔方式形成。 導電薄膜所述之晶片封裝結構，其中該 Λ ,, “，'解電鍍方式形成於該連接溝栌中。 第二晶片更Γ括專-^圍入第屬1 塾項所述之晶片封ι结構，其中該 片的底面且連接於#金=的該第二金屬塾配置於該第二晶 面向該第二金屬塾 的下開口端’其中該第一金屬藝 第一 所述之晶片輕結構，其中該 片的底面且連接於該第I溝槽屬塾配置於該第-晶 第利範圍第1項所述之晶片封褒結構，其中該 =以墊配置於該第-晶片的側面…及 接至該些該第-晶片的頂面上且分別連 11/12 201214656 其中，該第二晶片更包括： 複數個第四溝槽，配置於該第二晶片的側面； 其中，該些第三溝槽與該些第四溝槽對位配置以形成複數 個第二連接溝槽，且複數個第二導電薄膜分別形成於該些第二 連接溝槽中與該些第二金屬墊上以連接該第一晶片與該第二 晶片。 7. —種晶片封裝方法，包括： 分別於複數個晶片上形成複數個金屬墊； 在該些晶片的側面形成複數個對應於該些金屬墊的溝槽； 堆疊該些晶片以使各該晶片的該些溝槽對位配置；以及 以無電解電鍍方式在該些溝槽中與該些金屬墊上形成導 電薄膜以連接堆疊之各該晶片。

   12/12