TW201216384A - Chip package structure and chip packaging method - Google Patents

Description

201216384 四、指定代表圖： (一) 本案指定代表圖為：第（3)圖。 (二) 本代表圖之元件符號簡單說明：

1 a 晶片封裝結構 10 引線架 11 第一晶片 12 引線 13 外接墊 14 第一銲線 15 封膠體 20 引腳群 21 中央空白區 111 銲墊 112 主動面 113 背面 121 第一端 122 第二端 123 第一表面 124 第二表面 131 底面 五、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 、發明說明： 201216384 【發明所屬之技術領域】 本發明係關於-種晶片封裝結構及晶片封裝方法特 別疋關於一種具中央銲墊之晶片之多排扁平無引腳封裝結 構及其封裝方法。 【先前技術】 圖1例示一習知四方/二方扁平無引腳（qfn/dfn)晶片 封裝結構6，其包含一晶片61、一導線架62及複數條銲線64 。晶片61包含複數個銲墊63,該些銲墊63設置於晶片。之 # 主動面的中央區域上。導線架62包含一晶片承座65及複數 個引腳66，該些引腳66排列於晶片承座“之至少二相對侧 。晶片6i設置於導線架62之晶片承座“上，銲線M分別相 應地連接晶片61上之銲墊63至引腳66。由於銲墊63位於晶 片61之主動面的中央區域，故需要長銲線以來連接晶片η 上之銲墊63至導線架Μ之引腳66。然而，長銲線以會影響 信號傳輸、封裝時造成線塌或增加封裝成本。另外，因佈 線空間之限制，導線架62可設置之引腳66數量無法增加， • 對於越來越多輸出入（1/0)端子設計之晶片實難以應付其需 求。 。圖2Α與2Β分別例示一球閘陣列封裝7及一晶片堆疊 式之球閘陣列封裝9。.球閘陣列封裝7係將晶片72固定在一 基板71之上表面上。晶片堆疊式之球閘陣列封裝9係將晶片 72和73分別疊置固定在一基板75之上表面上。其中基板η 和75具有一中央開槽76，而晶片72之銲墊77係位於主動面 之中央區域，當晶片72固定於基板71或75上時，晶片72之 銲墊77正對應中央開槽76。銲線74係透過中央開槽％電性 201216384 連接晶片72之銲塾77至基板71或75之下表面 之球閑陣列封裝9中，晶片73固定於晶片72上後’再以= 1=接至基板75之上表面。一般而言，與導線架比較： K = P列封堆衫之球㈣㈣裝9之基板71和 75為印刷電路板（PCB)，其價格較高，造成球閘陣列 =片堆疊式之球閉陣列封裝9封裝成本高。尤其是晶片堆 ;球閘陣列封裝9之基板75需為雙層銅笛基板，其價格 更高。在競爭激烈之半導體市場，實難以取得優勢。、 有鏗於别述習知晶片封裝結構之缺失，有必要提出— 新的晶片封裝結構。 【發明内容】 本發Θ之目的係提供—晶>5封裝結構及其封裝方法 。.該晶片封裝結構可避免使用長銲線（long-span b〇nding wire)並可增加輸出入（1/〇)端子之數量，且具低製造成本。 根據上述目的，本發明一實施例揭示一種晶片封裝方 法’包含下列步驟：貼附一第一谬膜於一金屬基板之一第 表面上，圖案化該金屬基板相對於該第—表面之一第二 表面，以形成複數個引線架’其中每一引線架包含分料 該金屬基板之該第一表面及該第二表面形成之對應之一第 第一表面、一中央空白區及位於該中央空白區 之二相對側之二個引腳群’其中每一引腳群包含複數個外 接塾及複數個引線’該些外接塾排列成至少兩排，該至少 兩排在遠離該中央空白區之方向彼此間隔排列，每一引線 包含一第-端及-第二端’其中該第一端係延伸至該甲央 201216384 二白區且該第二端連接相應之外接墊；貼附一第二膠膜於 該么引線架上，其令該第二膠膜包含複數個開孔，每一開 孔暴露每-引線架之該甲央空白區及該些5|線之第一端； 移除該第一膠膜；將一第一晶片固定於各引線架上，其中 該第曰曰片包含一主動面、相對該主動面之一背面以及設 置於該主動面上之複數個銲墊，該第一晶片係以該主動面 貼設於該引線架之第一表面上’且將該些銲墊對應該中央 空白區；以及透過該開孔，以複數條第一銲線將該些銲墊 • 刀別電連接至該引線架之第二表面上相應之該些引線之第 一端。 本發明另一實施例揭示一種晶片封裝方法，包含下列 步驟.圖案化一金屬基板之一第一表面，以形成複數個引 線架，其中每一引線架包含一凹部及位於該凹部之二相對 側之二個引腳群，其中每一引腳群包含複數個外接墊及複 數個引線’該些外接塾排列成至少兩排，該至少兩排在遠 離該中央空白區之方向彼此間隔排列，每一引線包含一第 ί -端及一第二端’其中該第一端鄰近該凹部且該第二端連 接相應之該外接墊；形成一絕緣層於該些外接墊及該些引 線之間，其中該絕緣層暴露該凹部及該些引線之第一端·， 移除該金屬基板上相對該第一表面之一第二表面，使該凹 邻形成一中央空白區且讓該些外接墊之間及該些引線之間 彼此獨立；將一第一晶片固定於每一引線架上，其中該引 線架包含分別由該金屬基板之該第一表面及該第二表面形 成之對應之一第一表面及一第二表面，該第一晶片包含一 201216384 主動面、相對該主動面之一背面以及設置於該主動面上之 複數# Φ該第曰⑦片係以該主動面貼設於該引線架之第 二表面上，且該些銲墊對應該中央空白區；以及透過該中 央空白區，以複數條第一銲線將該些銲墊分別電連接至該 引線架之第一表面上相應之該些引線之第一端。 本發明另揭示-晶片封裝結構，其包含一引線架、一 第一晶片、複數條第一銲線及一封膠體。 引線架包含一中央空白區及位於該中央空白區之二相 對側之二個引腳群，其中每—引料包含複數個外接塾及 複數個引線，該些外接墊排列成至少兩排，該至少兩排在 遠離該中央空白區之方向彼此間隔排列，每一引線具有相 對之帛一端及一第二端，纟中該帛一端係延伸至該中央 二白區且該第一端連接相應之該外接墊。 第一晶片包含一主動面、相對該主動面之一背面以及 設置於該主動面上之複數個銲塾。第一晶片係以該主動面 貼设於該引線架之一第一表面上，且該些銲墊與該中央空 白區相對應。 複數條第一銲線分別透過該中央空白區電連接該些銲 墊至該引線架之相對該第一表面之一第二表面上相應之該 些引線之第一端。 封膠體覆蓋該第一晶片、該引線架以及該些第一銲線 ’其中該封膠體係顯露該些外接墊之底面。 相較於圖1之習知晶片封裝結構6之長銲線，本發明一 實施例中之晶片封裝結構之引線架具有中央空白區，並透 [S] 201216384 過中央空白區電連接晶片之中央銲墊至延伸至甲央空白區 的引線，因此可大幅減短銲線之長度，避免長銲線可能產 生的傳輸信號衰減、封裝時線塌或線偏移以及封裝成本増 加的問題。另外，因引線架包含多排之外接墊，可增加輪 出入（I/O)端子之數量。再者，相較於圖2之習知球閘陣列封 裝，本發明一實施例中之晶片封裝結構以成本較低之導線 架承載晶片’因此可降低封裝製造成本。 上文已經概略地敍述本揭露之技術特徵及優點，俾使 • 下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之 申凊專利範圍標的之其它技術特徵及優點將描述於下文。 本揭露所屬技術領域中具有通常知識者應可瞭解，下文揭 示之概念與特定實施例可作為基礎而相當輕易地予以修改 或設計其它結構或製程而實現與本揭露相同之目的。本揭 露所屬技術領域中具有通常知識者亦應可瞭解，這類等效 的建構並無法脫離後附之申請專利範圍所提出之本揭露的 精神和範圍。 • 【實施方式】 本發明係關於具中央銲墊之晶片之封裝結構，其中該 晶片封裝結構可為具多排扁平無引腳（multi_r〇w (quad/dual) flat non-leaded; QFN/DFN)之封裝結構。 圖3顯示本發明一實施例之晶片封裝結構1&之剖視圖 。圖4顯示本發明一實施例之引線架1〇之示意圖。參照圖] 與4所示’晶片封裝結構la包含一引線架1〇、一第一晶片u 、複數條第一銲線14以及一封膠體15。 201216384 參照圖4所示，引線架10包含一中央空白區21及位於該 中央空白區2 1之二相對側之二個引腳群2 0。每一引腳群2 〇 包含複數個外接墊（13、π，)及複數個引線12。每一引腳群 20之複數個外接墊（13、13，）呈多排之矩陣排列，其排列成 至少兩排’該至少兩排在遠離該中央空白區21之方向彼此 間隔排列。引線12具有相對之第一端121和第二端122，其 中各引線12之第一端121延伸至中央空白區21，而其第二端 122連接相應之外接墊13。在本實施例中，每一引腳群2〇 • 之複數個外接墊（13、13')係排列成三排，其中外接墊13連 接相應之引線12之第二端122,外接墊13,未與引線12連接， 並且多數之外接塾13'排列於距離中央空白區21最遠之外側 排。然而，未與引線12連接之外接墊13,可位於任何一排之 外接墊。 參照圖3所示，第一晶片11包含一主動面丨丨2、與該主 動面112相對之背面113，以及設置於該主動面112上之複數 個#墊111。第一晶片1丨係以其主動面i丨2貼設於引線架工〇 •之第一表面123之方式固定在引線架1〇上，而設置於主動面 112上之該些銲墊π〗正對應中央空白區21。 複數條第一銲線14分別連接設置於主動面Π2上之該 些知整111與該些引線12之第一端121。特而言之，銲墊in β又置於第一晶片11之主動面112的中央區域，各第一銲線14 之一端連接相應之銲墊111，第一銲線丨4通過中央空白區21 ，在與第一表面123相對之第二表面124側連接相應之引線 12之第一端121。 201216384 封膠體15覆蓋第一晶片11、引線架10及複數條第—銲 線14 ’但該封膠體15顯露外接墊13之底面131，以作為外部 電性連接之用。 參照圖4與5所不’晶片封裝結構lb包含一第一晶片11 、一第二晶片17、一引線架i〇、複數條第一銲線14、複數 條第二銲線18以及一封膠體15,。 引線架10包含二個引腳群20分別設置於中央空白區21 之二相對側。各引腳群20包含複數個引線12及複數個外接 墊13和13' ’外接墊13與引線12連接，而外接墊13，未與引線 U連接。各引腳群20之外接墊13和13，排列成至少兩排，該 至少兩排在遠離該中央空白區21之方向彼此間隔排列。在 本實施例中，各引腳群20之外接墊13和13，排列成三排，其 中未與引線12連接之外接墊13,大多排列於距離中央空白區 21最遠之外侧排。而在其他實施例中，各引腳群2〇之外接 墊13和13,排列成多於三排。 广晶片U包含設置於其主動面<中央區域上之複數 個銲墊111’第一晶片11α將複數個銲墊U1朝向中央空白 區21之方式貼設於引線架10之第一表面123上。 各第-銲線Μ在與第一表面123相對之第二表面124側 連接相應引線12之第-端121，及通過中央空白區Μ連接相 應之銲墊111。 第二晶片17固定於第一晶片U之背面113上，第二_ 18則電性連接第二晶m弓丨線㈣之第-表面123側的 該些未與引線12連接之外接墊13,。 201216384 封膠體15’則覆蓋第一晶片u、引線架1〇、第二晶片i7 、複數條第一銲線14及複數條第二銲線18 ,但顯露外接墊 13和13'之底面131，以作為外部電性連接之用。 參照圖8所示’晶片封裝結構J c包含 引線架10、複數條第一銲線14、一封膠體15及一絕緣層16 。引線架10包含一中央空白區21及位於中央空白區21之二

相對側之二個引腳群20，各引腳群2〇包含複數個引線12及 與引線12之第二端122連接之外接墊13。第一晶片u包含複 數個位於主動面中央區域之銲墊m，第一晶片丨丨以將複數 個銲塾111朝向中央空白區21之方式貼設於引線架1〇之第 一表面123。第一銲線14在與第一表面123相對之第二表面 124側連接相應引線12之第一端121及通過中央空白區以連 接相應之銲墊111。絕緣層16形成於該些外接墊13與該些引 線12之間，藉此固定該些外接墊13與該些引線12。絕緣層 16之厚度可與引線12之厚度相同，或與外接墊^之厚度相 同，亦或介於二個厚度之間之任何厚度。报明顯地，絕緣 層16之厚度越大，其固定效果越佳。若絕緣層“選擇低吸 濕性之材料，則其厚度越大，防止溼氣進入封裝結構之效 果越佳。I緣層16係可選自：導熱谬材、防輝漆㈣化 resist)、聚亞醯胺（p〇lyimide ; ρι)或苯環丁烯 (BenZocyclobutene ; BCB)或其他類似之材料。 圖6A至6G係截面示意圖，其例示本發明一實施例之晶 片封裝方法之製程流程圖。 參照圖6A所示，首先提供一第一膠膜2及一金屬基板3 π [S] 201216384 ，其中金屬基板3包含一第一表面31及與第一表面31相對之 第一表面32。然後，將該第一膠膜2貼附在該金屬基板3 之第一表面3 1上。 參如圖6B所示，圖案化金屬基板3之第二表面32，以獲 得複數個引線架1〇β各引線架1〇包含一中央空白區21及位 於該中央空白區21之二相對側之二個引腳群2〇，而各引腳 群20包3外接墊13和13，及複數個引線12，其中各引腳群 之外接墊13和13,呈多排之矩陣排列，其排列成至少兩排， • 該至少兩排在遠離該中央空白區21之方向彼此間隔排列。 於本實施例中，各引腳群2〇之外接墊13和13，係排列成三排 。各引線12包含一第一端121及一第二端122，其中第一端 121延伸至中央空白區21，而第二端122連接相應之外接墊 13外接塾13則未與引線12連接，並且多數之外接墊η， 排列於距離中央空白區21最遠之外侧排。於本實施例中， 圖案化金屬基板3之步驟是以蝕刻方式進行，其中以半蝕刻 製程部分移除金屬基板3’即形成該些引線12。 難 #照圖6C所示’貼附-第二膠膜4於該些引線架1〇的第 二表面124(即金屬基板3之第二表面32經圖案化後形成引 線架Η)之該表面）上，更具體而言，第二膝膜4是貼附於該 些引線架ίο之該些外接墊13和13,之底面131上。第二膠膜4 包含複數個開孔4丨，其中各開孔41暴露各/央 空白區21及細之第一端…接著，移除:一膠之膜中： 之後，在引線架10的第一表面丨23(即金屬基板3之第一表面 31)上形成一黏晶層8。 [S] 12 201216384 參照圖6D所示，藉由黏晶層8，將第一晶片11固定在相 應之引線架10上。第一晶片U包含一主動面丨12、一與該主 動面112相對之背面in及設置於主動面U2上之複數個銲 墊111。第一晶片11係以將其主動面U2貼設於引線架1〇之 第一表面123之方式與引線架10固定。而，第一晶片u上之 複數個銲墊111則對應引線架1〇之中央空白區21。

第一晶片11固定後，接著透過開孔41，以複數條第一 銲線14將該些銲墊ill分別電連接至引線架1〇之該些引線 12之第一端121’其中各第一銲線14之一端連接相應之銲墊 111 ’第一銲線14通過中央空白區21至引線架1〇之第二表面 124側連接相應引線12之第一端丨21。 參照圖6E和6F所示，第一晶片丨丨完成打線後，接著形 成一封膠體15,覆蓋該些第一晶片u、該些引線架1〇以及 該些第一銲線14。之後，再依圖紐上虛線匕顯示位置，單分 該封膠體15及該些引線架10,以形成複數個晶片封裝結構 la’其中該單分步驟可以例如切割方式進行。最後，再將 第二膠膜4移除，因此，晶片封裝結構1&之外接墊13和13, 的底面131不會被封膠體15覆蓋而為顯露’以作為外部電性 連接之用。 參照圖6G所示，在形成前述圖吒結構之前，於第一 片u貼附後，第二晶片17可接著固定在第一晶片u之背 113，其中第二晶片17係以背面固接於第一晶片u之背 113上。然後’透過開孔41 ’以複數條第一銲線^锡該栏 墊之該些弓丨線12之該些第；; 13

LSI 201216384 121，以及形成複數條第二銲線18，以將第二晶片17電連接 至引線架10之外接墊13·，其中該些第二銲線18係連接至引 線架10之第一表面123側。於另一實施例中，可在第一銲線 14電連接銲墊in與引線12之第一端121之後，再將第二晶 片17固接於第一晶片η上，並形成第二鮮線18。接著，再 形成一封膠體15·，以覆蓋該些第一晶片u、該些第二晶片 17、該些引線架1 〇、該些第一銲線丨4以及該些第二銲線丄8 。然後，進行單分步驟，以形成複數個晶片封裝結構113 , 最後，移除第二膠膜4，因此，晶片封裝結構11}之外接墊13 和13·的底面131不會被封膠體15,覆蓋而為顯露，以作為外 部電性連接之用。 圖7A至7G係截面示意圖，其例示本發明另一實施例之 晶片封裝方法之製程流程圖。 參照圖7 A所示，首先提供一金屬基板5，其中金屬基板 5包含一第一表面51及與第一表面51相對之第二表面52。接 著，將金屬基板5之第一表面51圖案化，以形成複數個引線 架10，其中母一引線架1〇包含一凹部511及位於該凹部5U 之二相對側之二個引腳群20。每一引腳群2〇包含複數個外 接塾13和13'及複數個引線12’其中該些外接墊13和13'呈多 排之矩陣排列，其排列成至少兩排，該至少兩排在遠離該 中央二白區21之方向彼此間隔排列。於本實施例中，各引 腳群20之外接墊13和13’係排列成三排。各引線丨2可包含— 第一端121及一第二端122，其中第一端丨21鄰近凹部511， 而第二端122連接相應之外接墊13。在一實施例中，金屬基 m 14 201216384 板5之圖案化包含部分移除金屬基板5上該些外接墊I]和13, 之外的區域至_第一厚度^^，以及部分移除該金屬基板5 上該些外接墊13和13,及該些引線12之外的區域至一第二厚 度H2以形成該些引線12及該凹部511，其中該第二厚度H2 大於該第一厚度H1。 參照圖7B所示，於該些外接墊13和13，及該些引線丨之之 間形成一絕緣層16，以固定該些外接墊13和13，及該些引線 12 ’其中該絕緣層16暴露該凹部511及該些引線12之第一端 • 12卜絕緣層16之厚度可與引線12之厚度相同，或與外接墊 13之厚度相同，亦或介於二個厚度之間之任何厚度。很明 顯地，絕緣層16之厚度越大，其固定效果越佳。若絕緣層 16選擇低吸濕性之材料，則其厚度越大，防止溼氣進入封 裝結構之效果越佳。絕緣層16係可選自：導熱膠材、防銲 漆（solder resist)、聚亞醯胺（p〇lyimide ; ρι)或苯環丁烯 (BenzoCyCl〇butene ; BCB)或其他類似之材料。 參照圖7B與7C所示，移除金屬基板5之第二表面52直 鲁 到凹部511成為一貫穿之中央空白區21，並且該些外接墊13 和13’之間及該些引線12之間彼此獨立分開。 參照圖7D所示，接著，在引線架1〇的第二表面152(即 金屬基板5之第二表面52)上形成一黏晶層8。藉由黏晶層8 ’將第一晶片11固定在對應之引線架j 〇上。第一晶片j丨包 含一主動面112、與該主動面112相對之背面113以及複數個 銲墊111，其中該些銲墊11丨設置於第一晶片丨丨之主動面112 的中央區域。第一晶片11係以其主動面112貼設於引線架1〇 201216384 之第二表面152上。而，第一晶片u固定後，其銲墊lu正 對應引線架10之中央空白區21。 接著，透過該中央空白區21，以複數條第一銲線14將 該些銲墊111分別電連接至該引線架1〇之該些引線12之第 一端121，其中各第一銲線14之一端連接相應之銲墊丨^， 第一銲線14通過中央空白區21至引線架1〇之第一表面ΐ5ι 侧（即金屬基板5之第一表面51經圖案化後形成引線架1〇之 該表面）後，再連接相應引線12之第一端121。 • 參照圖7E所示，在圖7D顯示之結構上’形成一封膠體 15，其中該封膠體15覆蓋該些第一晶片u、該些引線架 、以及該些第一銲線14，但顯露該些外接墊13和13,之底面 131 ’以作為外部電性連接之用。 參照圖7E與7F，封膠體15形成後，再依圖冗上虛線m 顯示位置單分封膠體15及該些引線架1〇，以形成複數個晶 片封裝結構lc，其中該單分步驟可以例如切割方式進行。 參照圖7G所示，在形成前述圖7£結構之前，於第一晶 • # 11貼附後，第二晶片17可接著固定在第一晶片u之背： 113，其中第二晶片17係以背面固接於第一晶片u之背面 ⑴上。然後’透過中央空白區2卜以複數條第一銲線㈣ 該些銲墊m分別電連接至引線架1〇之該些引線12之該些 第一端121，以及形成第二銲線18，以將第二晶片17電連接 至引線架H)之外接㈣，，其中該些第二銲㈣係連接至引 線架10之第二表面152侧。於另一實施例中，可在第一銲線 Μ電連接銲塾⑴與引線12之第一端121之後，再將 16 [S] 201216384 片17固接於第一晶片11上，並形成第二銲線18。接著，再 形成一封膠體15' ’以覆蓋該些第一晶片u、該些第二晶片 17、該些引線架1〇、該些第一銲線14以及該些第二銲線 。之後，進行單分步驟，以形成複數個晶片封裝結構W。 綜上，本發明揭示一晶片封裝結構及其封裝方法。該 晶片封裝結構包含一晶片、複數外接墊及複數個弓丨線。晶 片包含複數個銲墊，其中該些銲墊設置於該晶片之中央區 域。外接墊用於晶片封裝結構對外之電連接。弓丨線連接相 • 應之外接墊，且其一端延伸靠近晶片之銲墊，如此可縮短 連接晶片之銲墊與引線之銲線長度。 本揭露之技術内容及技術特點已揭示如上，然 本項技術之人士仍可能基於本揭露之教示及揭示而作種^ 不背離本揭露精神之替換及修飾。因此，本揭露之保護範 圍應不限於實施例所揭示者，而應包括各種不背離本揭露 之= 奐及严飾，並為以下之申請專利範圍所 【圖式簡單說明】 • 圖1例示一習知晶片封裝結構； 圖2A例示一習知球閘陣列封裝； 圖2 B例示_習知晶片堆疊式之球閘陣列封裝. 圖3顯示本發明一實施例之晶片封裝結構之^視圖； 圖4顯不本發明一實施例之引線架之示音圖· H示本㈣另—實施例之晶“Μ構之剖視圖； 圖至6G係截面示意圖’其例示本發 片封裝方法之製程流程圖； 貰施例之曰曰 17

LSI 201216384 圖7A至7G係截面示意圖，其例示本發明另一實施例之 晶片封裝方法之製程流程圖；及 封裝結構之剖視圖 圖8顯示本發明再一實施例之晶片 【主要元件符號說明】 la、lb、lc、id晶片封裝結構 2 第一膠膜 3 金屬基板 4 第二膠膜

5 金屬基板 6 晶片封裝結構 7 球閘陣列封裝 8 黏晶層 9 10 晶片堆疊式 引線架 之球閘陣列封袈 11 第一晶片 12 引線 13、13’ 外接塾

14 第—銲線 15、15'封膠體 16 絕緣層 17 第二晶片 18 第二銲線 20 引腳群 21 中央空白區 31 第一表面 32 第二表面 18 [S] 201216384

41 開孔 51 第一表面 52 第二表面 HI 第一厚度 H2 第二厚度 61 晶片 62 導線架 63 銲墊 64 銲線 65 晶片承座 66 引腳 71 基板 72 晶片 73 晶片 74 銲線 75 基板 76 中央開槽 77 銲墊 111 銲墊 112 主動面 113 背面 121 第一端 122 第二端 123 第一表面 124 第二表面 131 底面 201216384 151 第一表面 152 第二表面 511 凹部

Claims (1)

1. 201216384 七、申請專利範圍： 1. 一種晶片封裝方法，包含下列步驟： 貼附一第一膠膜於一金屬基板之一苐一表面上；

   圖案化該金屬基板相對於該第一表面之一第二表面， 以形成複數個引線架，其中每一該引線架包含分別由該金 屬基板之該第一表面及該第二表面形成之對應之一第一 表面及一第二表面、一中央空白區及位於該中央空白區之 二相對側之二個引腳群，其中每一該引腳群包含複數個外 接墊及複數個引線，該些外接墊排列成至少兩排，該至少 兩排在遠離該中央空白區之方向彼此間隔排列，各該引線 包含一第一端及一第二端，該第一端係延伸至該中央空白 區且該第二端連接相應之該外接墊； 貼附一第二膠膜於該些引線架上，其中該第二膠膜包 含複數個開孔，每一該開孔暴露每一該引線架之該中央空 白區及該些引線之該些第一端； 移除該第一膠膜； 將一第一晶片固定於各該引線架上，其中該第一晶片 包含—主動面、相對該主動面之一背面以及設置於該主動 面上之複數個銲墊，該第一晶片係以該主動面貼設於該引 線架之該第一表面上，且該些銲墊對應該中央空白區；以 及 透過該開孔’以複數條第一銲線將該些銲墊分別電連 接至該引線架之該第二表面上相應之該些引線之該第一 端。 2.根據請求項1所述之晶片封裝方法，其中該圖案化金屬基 板之步驟包含部分移除該金屬基板以形成該些引線。 m 21 201216384 3. 根據請求項1 p B 體之舟® 連之曰曰片封裝方法，其更包含形成-封膠 銲線，以覆蓋該第—晶片、該些引線架以及該些第一 中該封膠體_露該些外接塾之底面。 X蔣^項1所述之晶片封裝方法，其更包含下列步驟： 、,第一曰曰片固定於該第一晶片之該背面上； ^成複數條第二銲線，以將該第二晶片電連接至該引 線架之該第-表面上相應之該些外接墊；以及 形成—封膠體，以覆蓋該第 晶片 該第 晶片、該 I線架該些第—銲線以及該些第二銲線，其中該封膠 體係顯露該些外接墊之底面。 據請求項3或4所述之晶片封裝方法，於形成該封膠體之 步驟之後，更包含下列步驟： 單分該封膠體及該些引線架，以形成複數個晶片封裝 結構；以及 移除該第二膠膜。 6.—種晶片封裝方法，包含下列步驟： 。圖案化-金屬基板之一第一表面，以形成複數個引線 架，其中每一引線架包含一凹部及位於該凹部之二相對側 之二個引腳群，其中每一該引腳群包含複數個外接塾及複 數個引線，該些外接墊排列成至少兩排，該至少兩排在遠 離該凹部之方向彼此間隔排列，各該引線包含一第一端及 一第二端，該第一端鄰近該凹部且該第二端連接相應之該 外接墊； 形成一絕緣層於該些外接墊及該些引線之間’其中該 絕緣層暴露該凹部及該些引線之該些第一端； 移除該金屬基板上相對該第一表面之一第二表面，以 [S] 22 201216384 使該凹部形成一中央空白區且該些外接墊之間及該些引 線之間彼此獨立； 將一第一晶片固定於各該引線架上，其中該引線架包 含分別由該金屬基板之該第一表面及該第二表面形成之 對應之一第一表面及一第二表面，該第一晶片包含一主動 面、相對該主動面之一背面以及設置於該主動面上之複數 個銲墊，該第一晶片係以該主動面貼設於該引線架之該第 二表面上’且該些銲墊對應該中央空白區；以及 透過該中央空白區，以複數條第一銲線將該些銲墊分 別電連接至該引線架之該第一表面上相應之該些引線之 該第一端。 7·根據請求項6所述之晶片封裝方法，其中該圖案化金屬基 板之步驟包含部分移除該金屬基板上該些外接墊之外的 區域至一第一厚度，以及部分移除該金屬基板上該些外接 塾及該些引線之外的區域至一第二厚度以形成該些引線 及該凹部’其中該第二厚度大於該第一厚度。 8. 根據請求項6所述之晶片封裝方法，其更包含形成一封膠 體之步驟’以覆蓋該第一晶片、該些引線架以及該些第一 銲線，其中該封膠體係顯露該些外接墊之底面。 9. 根據叫求項6所述之晶片封裝方法，其更包含下列步驟： 將一第二晶片固定於該第一晶片之該背面上； =成複數條第二銲線，以將該第二晶片電連接至該引 線架之該第二表面上相應之該些外接墊；以及 此形成—封膠體，以覆蓋該第一晶片、該第二晶片、該 一引線架、該些第一銲線以及該些第二銲線，其中該封膠 體係顯露該些外接墊之底面。 [S] 23 201216384 1〇·根據請求項8或9所述之晶片封裝方法，於形成該封膠體之 步驟之後，更包含下列步驟： 單分該封膠體及該些引線架，以形成複數個晶片封裝 結構。 11. 一種晶片封裝結構，包含： 一引線架，包含一中央空白區及位於該中央空白區之 二相對側之二個引腳群，其中每一該引腳群包含複數個外 接墊及複數個引線，該些外接墊排列成至少兩排’該至少 兩排在遠離該中央空白區之方向彼此間隔排列，各該引線 具有相對之一第一端及一第二端’其中該第一端係延伸至 該中央空白區且該第二端連接相應之該外接墊； 一第一晶片，包含一主動面、相對該主動面之一背面 以及設置於該主動面上之複數個銲墊，該第一晶片係以該 主動面貼設於該引線架之一第一表面上，且該些銲墊對應 該中央空白區； ‘ 複數條第一銲線，分別透過該中央空白區電連接該此 銲墊至該引線架之相對該第一表面之一第二表面上相應 之該些引線之該第一端；以及 一封膠體，覆蓋該第一晶片、該引線架以及該此第一 麵'線’其中該封膠體係顯露該些外接塾之底面。 12. 根據請求項11所述之晶片封裝結構，其更包含一絕緣層， 形成於該些外接墊及該些引線之間，且該絕緣層暴露該此 引線之該些第一端。 Χ — 13. 根據請求項12所述之晶片封裝結構’其中該絕緣層之材料 係可選自：導熱膠材、防銲漆、聚亞醯胺及笨環丁烯^ 14·根據請求項11所述之晶片封裝結構，其更包含— 昂一晶片 24 [S3 201216384

   及複數條第二銲線，其中哕楚_ Β μ m + ^ /、甲该第二晶片固定於該第一晶片之 該彦面上’且該些第二銲線分別電連接該第二晶片至該引 線架之該第一表面上相應之該些外接墊，該封膠體更覆蓋 該第二晶片及該些第二銲線。 [S] 25