TW201218342A - Stress resistant micro-via structure for flexible circuits - Google Patents

Description

201218342 六、發明說明： 【發明所屬之技術領域】 本發明之實施例一般而言係關於晶片封裝，且更特定 言，係關於具有經形成穿過電介質層及黏合層向下至〜 電 子晶片之晶粒墊之通孔之晶片封裝，其申該等通孔具有^ 成於其中之具有一經增加厚度之抗應力金屬互連件。 【先前技術】 積體電路（ic)晶片封裝技術之進步係由對達成更佳六文 能、更大小型化及更高可靠性之不斷增加的需求推動。1 刀半導體裝置（諸如，裸晶片）具有位於該裝置之一項側 或作用表面上之電接觸墊或「晶粒墊」以提供輸入/輪2 (I/O)連接。諸如嵌入式晶片堆積製程（ECBU)等lc晶片第 封裝技術通常在一晶片頂表面上方塗敷一第一電介質層 (例如，聚醯亞胺膜），在該電介質層中形成通孔以使得^ 等鄰接晶片上之晶粒$，且然後在該電介質層之一頂表面 上沿該通孔及圍繞通孔開口之金屬覆蓋塾形成至該等晶粒 墊之金屬互連件。對於良率及可靠性問題，經金屬化之覆 f塾通常延伸超越通孔之開^此額外互連層級再分佈每 一晶片至-金料面積陣列之周邊接合墊，該等金屬塾已 均勾部署於該晶片之表面上方。隨後將在將該裝置連接至 應用電路板中使m料球或凸塊置放於此等金屬塾上 方。 隨著IC/晶片封裝上之功能性繼續增加，晶片上之晶粒 數目亦增加且墊間距(亦即，毗鄰晶粒墊之間的中心 154038.doc 201218342 )減>1，諸如減少至5 〇微米或更小。此減小可用於通孔 互連件至裝置之空間，從而被迫使用較小通孔（亦即，具 有一較小直徑之通孔通常，由於高頻層之間的阻抗要 求或歸因於圖案重疊對準所需之尺寸剛性，不可減小塗敷 至晶片之電介質層之厚度。因此，當減小該等通孔之直徑 時，延伸穿過電介質層之通孔之高度/厚度保持幾分恆 疋，藉此產生具有一經增加縱橫比（亦即，高徑比）之通 孔。然而，在電鍍期間較小直徑通孔係更難以用填充金 屬，且與一較大通孔相比，存在於此等通孔内之金屬之總 體積對於-既定厚度可係小^亦即，當該電介質層之頂表 面上圍繞通孔開口之金屬覆蓋墊可係為一既定厚度時，存 在於一較小直徑通孔内之金屬之厚度可基於較小直徑及一 經增加縱橫比而小於該既定厚度，因此將通孔中之金屬之 體積減小至低於所期望體積。 存在於一經減小直徑通孔中之金屬之此經減小體積可導 致金屬互連件之耐久性問題。亦即，在熱循環可靠性測試 期間’來自該等通孔中之金屬與環繞電介f材料之間之熱 膨脹係數（CTE)不匹配之應力致使金屬疲勞及破裂，從而 導致金屬互連件之損失/故障。若為最小化疲勞而存在之 總金屬較少，則此發生得更快。 因此’需要-種在—晶片上提供至晶粒塾之可靠金屬互 連件連接之晶片封裝线及方法。進—步需要此等金屬互 連件以抵抗由熱應力導致之疲勞’尤其在包含具有一經減 J直彳二及、，呈增加縱橫比之通孔的高密度互連件封 154038.doc 201218342 裝中。 【發明内容】 本發明之實施例藉由提供一種晶片封裝製作系統及方法 來克服上述缺點’纟中通孔經形成穿過電介質及黏合層向 下至一電子晶片之晶粒塾，其中該等通孔具有形成於其中 之具有一經增加厚度之抗應力金屬互連件。 根據本發明之一個態樣，一種晶片封裝包含具有形成於 其一頂表面上之複數個晶粒墊一電子晶片及定位於該電子 阳片上之一聚醯亞胺撓曲層，其中該聚醯亞胺撓曲層具有 形成於其中之複數個通孔以使得該複數個通孔中之每一者 對應於一各別晶粒墊。該晶片封裝亦包含沈積於該電子晶 片與該聚醯亞胺撓曲層之間之一黏合層及形成於該聚醯亞 胺撓曲層上之複數個金屬互連件，其中該複數個金屬互連 件中之每一者進一步包含：覆蓋該聚醯亞胺撓曲層之一頂 表面之一部分之一覆蓋墊、自該覆蓋墊向下延伸並沿其一 周邊穿過該通孔之一側壁及連接至該側壁並與一各別晶粒 墊形成一電連接之一基座’其中該基座及該側壁中之每一 者之一厚度係等於或大於該黏合層之一厚度。 根據本發明之另一態樣，一種形成一晶片封裝之方法包 含如下步驟：提供一矽晶圓，該矽晶圓具有位於其上之一 積體電路（ic)及形成於其一頂表面上之複數個晶粒墊；將 黏合層塗敷至該石夕晶圓之該頂表面；藉助該黏合層將該 石夕晶圓黏附至一獨立聚醮亞胺撓曲層；及形成穿過該獨立 聚酿亞胺撓曲層及該黏性層之複數個通孔，其中該複數個 154038.doc -6- 201218342 通孔中之每一者延伸至該複數個晶粒墊中之一各別一者。 該方法亦包含在該獨立聚醯亞胺撓曲層上形成複數個金屬 互連件以使得該複數個金屬互連件中之每一者延伸穿過一 各別通孔以電連接至一各別晶粒墊之步驟，其中形成該複 數個金屬互連件進一步包含：基於該黏合層之一厚度確定 一所期望金屬互連件厚度；在該獨立聚醯亞胺撓曲層上及 該複數個通孔中沈積具有該所期望金屬互連件厚度之一金 屬材料；及圖案化並蝕刻金屬材料以形成具有該所期望厚 度之複數個金屬互連件。 根據本發明之又一態樣，一種晶片封裝包含：具有形成 於其一頂表面上之複數個晶粒墊之一矽晶圓、沈積於該矽 晶圓上之一黏合層及附加至該黏合層且具有經形成而從中 穿過之複數個通孔之一獨立電介質層，每一通孔穿過該黏 合層延伸至複數個晶粒墊中之一各別一者。該晶片封裝亦 包合形成於獨立聚醯亞胺撓曲膜上之複數個金屬互連件以 使得該複數個金屬互連#中之每—者延伸穿過—各別通孔 以與一各別晶粒墊形成一電連接。該複數個金屬互連件中 之每一者進一步包含：覆蓋該聚醯亞胺撓曲膜之一頂表面 之一部分之一覆蓋墊、與一各別晶粒墊形成一電連接之一 基座及沿該通孔之一周長延伸力該覆蓋塾與該基座之間之 -側壁’纟中該基座及該側壁中之每—者經建構以具有等 於或大於該黏合層之一厚度的一厚度。 自下文結合附圖所提供之本發明之較佳實施例之詳細閣 述，將更容易理解此等及其他優點及特徵。 154038.doc 201218342 【實施方式】 本發明之實施例提供形成一 s 嗲……人 μ曰曰片封裝之-系統及方法。 該“封裝包含經形成穿過一電介質層向下至一電 之晶粒塾之通孔’其中該等通孔具有形成於其中之具有一 經增加厚度之抗應力金屬互連件。 =圖卜其展示可用於本發明之實施例之—裸或未封 裝電子晶片10之一俯;、θ ^ 俯視千面視圖。如所展示，裸電子晶片 執…基板12(例如，石夕晶圓)及位於其上之複數個晶粒 墊。可藉由各種技術將晶粒塾14置放於基板12上。舉例 而言’可實施-金屬化製程或類似製程以將晶粒㈣沈積 至基板12上。亦可實施諸如㈣或光微影等替代技術。晶 粒塾Μ可具有包含諸如（舉例而言）紐、銅、金、銀及錄或 其組合等各種材料之-組成結構。如圖！中所展示，將晶 粒墊14配置於基板12上以使得其等相對於彼此間隔開。如 此，每一相連晶粒墊14在其間具有一間距16。 本發明之實施例可使用€其等<晶粒塾以不同於圖4 斤展丁之方式配置之裸電子晶片。舉例而言，其他裸電 子晶片可具有多個晶粒塾周長列，而非^中所展示之單 歹K曰粒塾14。另外，可使用具有位於—基板之任何區域上 之晶粒墊陣列或通常配置於該基板之中心區域上之一個或 多個晶粒墊列之半導體裝置。其他實施例可具有沿少於一 基板之周長之所有四側配置之晶粒墊。此外，電子晶片之 貫她例可包含經配置以使得晶粒墊之間之間隔有所變化之 晶粒塾。 154038.doc 201218342 現在參考圖2，其展示併入有裸電子晶片1〇之一晶片封 裝20(亦即，積體電路（IC)封裝）之一側視圖。在製造晶片 封裝20時，藉助塗敷於其間之一黏合層23將一獨立電介質 層（諸如一聚醯亞胺撓曲層或電路板22)塗敷至裸電子晶片 10之一頂表面，其中裸電子晶片1〇係使用一晶粒黏附機制 (未展示）或某一類似程序以一面朝下定向黏附至黏合層 23。聚醯亞胺撓曲層22係呈可置放於裸電子晶片1〇上之一 預形成之層壓薄片或膜之形式。舉例而言，聚醯亞胺撓曲 層22可由Kapton® ' Ultem®、聚四氟乙烯（ptfE)或諸如一 液晶聚合物（LCP)等另一聚合物膜形成。根據一實例性實 施例，黏合層23係由一環氧基之電介質材料、一環氧樹 脂、一光酸產生劑、一抗氧化劑及對應於該光酸產生劑之 一冷觸媒組成’以便提供促進產品可靠性及良率之一黏合 劑。黏合層經形成以具有提供聚醯亞胺撓曲層2 2與電子晶 片10之間之充足接合之一厚度，舉例而言，諸如在丨2微米 至25微米範圍内之一厚度。 在藉助黏合層23將聚醯亞胺撓曲層22塗敷至裸電子晶片 1 〇後’在該層壓層中形成複數個通孔24。通孔24係藉助一 雷射燒触或雷射鑽孔製程而形成且係形成於對應於位於基 板12上之晶粒墊14之位置處。聚醯亞胺撓曲層22中之通孔 24之雷射鑽孔因此用來曝露晶粒墊14。 在形成通孔24後’藉助（舉例而言）一濺鍍製程、電鍍製 程或二者之組合將一金屬層/材料26塗敷至聚醯亞胺撓曲 層22上。然後將所沈積之金屬層/材料26形成至金屬互連 154038.doc 201218342 件28上。在一項實例性技術中，圖案化並蝕刻金屬層/材 料26以便形成自聚醯亞胺撓曲層22之一頂表面3〇延伸並向 下穿過通孔24之金屬互連件28。金屬互連件28因此與一晶 粒墊14形成一電連接。以此方式，聚醯亞胺撓曲層22形成 作用以再分佈晶粒墊14之配置之一再分佈層，晶粒墊14可 (如圆1中所展示）圍繞每一裸電子晶片1〇之一周邊配置成分 佈於電子晶片封裝20之表面上方之一互連件面積陣列。 如圖3中所展示’在根據本發明之一實施例建構晶片封 裝20期間，藉助相關聯黏合層23將一個或多個額外聚醢亞 胺撓曲層32塗敷至聚醯亞胺撓曲層22上。類似於上文所陳 述之步驟’藉助（舉例而言）一雷射燒蝕或雷射鑽孔製程在 額外聚酿亞胺撓曲層32中形成複數個通孔24。每一額外聚 醯亞胺撓曲層32中之通孔24係形成於對應於附著至直接定 位於其下之一聚醯亞胺撓曲層（例如，聚醯亞胺撓曲層22) 之金屬互連件28之位置處，以便允許金屬互連件28之進一 步再分佈》如上文進步一所陳述，然後經由一沈積（例 如，濺鍍或電鍍）製程以及後續圖案化及蝕刻製程在額外 聚醯亞胺撓曲層32上同樣形成金屬互連件，以便使金屬互 連件28變形以向下延伸穿過通孔24並與直接定位於其下之 一聚醯亞胺挽曲層22、3 2上之金屬互連件28進行電接觸。 現在參考圖4及圖5，其等係根據本發明之實施例展示晶 片封裝20之一部分之詳圖。對於圖4及圖5中所展示及所闡 述之晶片封裝20之實施例中之每一者，金屬互連件28之一 厚度係相依於塗敷於基板12與聚醯亞胺撓曲層22之間之黏 I54038.doc -10- 201218342 合層23之一厚度。亦即，認識到在形成於通孔24中之金屬 互連件28與形成層23之黏合材料之間存在一高熱膨脹係數 (CTE)不匹配。此高CTE不匹配可誘發金屬互連件28上之 應力，最終致使金屬疲勞及破裂並導致金屬互連件之損失/ 故障《因此，期望提供具有一經增加厚度之一金屬互連件 28 ’金屬互連件28填充通孔24之一較大百分比體積（或完 全填充该荨通孔）以與一較薄金屬互連件相比提供對金屬 疲勞及破裂之經改良抗性。 參考圖4 ’根據本發明之一實施例提供一晶片封裝2 0， 其包含經形成以具有25微米之一厚度tp之一聚醯亞胺撓曲 層22 ’以使得其建構為電子晶片丨〇可附加至之一獨立膜。 定位於電子晶片1〇與聚醯亞胺撓曲層22之間之黏合層23具 有約14微米之一厚度ta，以便提供聚醯亞胺撓曲層22與電 子晶片10之間之充足接合。因此，經形成穿過聚醯亞胺撓 曲層22及黏合層23之通孔24具有約39微米之一高度hi。 一金屬互連件28係藉由塗敷一金屬層/材料（諸如藉由一 電鍍製程以及後續圖案化及蝕刻）形成於聚醯亞胺撓曲層 22上及通孔24中。金屬互連件28經形成以包含：形成於聚 醯亞胺撓曲層22之頂表面30上之一覆蓋墊31，與晶粒墊14 形成一電連接之一基座區段34及沿通孔24之一周長自基座 34向上延伸且延伸至聚醯亞胺橈曲層22之頂表面3〇上之一 側壁36。根據圖4之實施例，金屬互連件28之基座34及側 壁3 6經形成以具有介於14微米範圍内之一厚度ti，以便提 供抗金屬疲勞及破裂的一金屬互連件28，金屬疲勞及破裂 154038.doc • 11 · 201218342 可基於因形成金屬互連件28之金屬與形成聚醯亞胺撓曲層 22及黏合23之環繞材料之間之—咖不匹配而強加至金屬 互連件之應力而發生。亦即，對於經形成具有約39微米之 一高度hA—通孔24，其中黏合層23之一厚度以系14微 米，具有14微米之一基座34及側壁36厚度^之一金屬互連 件2 8 k供具有經改良可靠性之一金屬互連件以增加對由熱 循環導致之故障之抗性。 關於圖4，認識到可在基板12與聚醯亞胺撓曲層22之間 提供具有大於或小於14微米之一厚度ta之一黏合層23。一 般而言，認識到金屬互連件28之基座34及側壁36之一厚度 應等於或大於黏合層23之一厚度ta。因此，舉例而言， 根據本發明之一實施例，對於具有丨6微米之一厚度匕之一 黏合層23，將提供具有為至少16微米之一厚度^之一基座 34及側壁36之一金屬互連件28。提供具有為等於或大於黏 合層23之一厚度％之一厚度^之一基座34及側壁36的一金 屬互連件28提供一可靠抗應力金屬互連件28。 現在參考圖5 ’根據本發明之另一實施例提供一晶片封 裝20 ’其包含具有25微米之一厚度tp之一聚醯亞胺撓曲層 22 ’以使得其建構為電子晶片1 〇可附加至之一獨立膜。定 位於電子晶片10與聚酿亞胺撓曲層22之間之一黏合層23具 有約14微米之一厚度ta’以便提供聚醯亞胺撓曲層22與電 子晶片10之間之充足接合。因此’經形成穿過聚醯亞胺撓 曲層22及黏合層23之通孔24具有約39微米之一高度hl。 根據圖5之實施例，提供一金屬互連件28，其具有形成 154038.doc • 12- 201218342 於聚醯亞胺撓曲層22之頂表面3〇上之-覆蓋塾31，以及呈 填充（或大致填充）通孔24之—柱互連件％之形式的一「基 座區段」&「側壁」，由實施通孔金屬之一選擇性圖 案覆或者經由不同j虫玄_丨遙jr λ ^ 幻丰及鍍覆率之機制實施交替鍍覆 與姓刻金屬之-脈衝鍍覆實施各種「固體通孔鍍覆」金屬 化技術以諸如藉由在通孔24中形成_固體金屬來形成柱互 連件38 °因此，可將柱互連件述為具有-「基座區 段」及「側壁」之一金屬互連件28，該「基座區段」及 「側壁」具有大致或完全填充通孔24之一足夠大厚度，藉 此形成一柱互連#。由於柱互連件38填充通孔24，因此其 具有大於黏合層23之厚度ta之一「厚度」，且因此提供具有 經改良可靠性之-金屬互連件以增加對由於熱循環導致之 故障之抗性。 對於圖4及圖5中所陳述之實施例中之每一者，認識到在 一電鍍製程期間通孔2 4之一直徑d 1及縱橫比（高徑比）可影 響金屬互連件28之形成。對於其中晶粒墊14之間的間距 16(圖1)經降低之一高密度互連件晶片封裝，認識到每一通 孔24之一直徑1亦降低以允許形成對應於晶粒墊14之通孔 及其間之最小間距。’然而’雖然可減小通孔24之直徑di以 提供至電子晶片10之晶粒墊14之一電連接，但由於高頻層 之間的阻抗要求或歸因於圖案重疊對準所需之尺寸剛性， 存在關於聚醯亞胺撓曲層22之一厚度^ 一減小之限制（例 如，25微米之一最小聚醯亞胺撓曲層厚度）。因此，每一 通孔24之直徑七中之一減小產生具有一經增加縱橫比（亦 154038.doc 13 201218342 即，高徑比）一通孔。 通孔24之經減小直# a及經增加高徑縱橫比使得在電鑛 期間更難以用金屬填充通孔24，藉此導致金屬互連件28之 部分之厚度的不-致。更具體而言，通孔24之經減小直徑 4及經增加高徑縱橫比可導致覆蓋墊31之一厚度％大於基 座34及側』36之一厚度舉例而言’諸如圖4中所展示， 對於經形成具有25微米之一底部直徑七及39微米之一高度 之一通孔24，基於電鍍期間用金屬填充通孔24之固有困 難，覆蓋墊31之一厚度％可係8微米，而基座34及側壁刊之 一厚度t!可係約5 · 5微米。 現在參考圖6A及圖6B,並繼續參考圖4及圖5，圖解說 明金屬互連件可靠性與基座Μ及側壁％之一厚度之間的關 係，其中依據一基座/側壁厚度軸42標繪一通孔串故障百 分比轴40。作為實例，圖6A中展示針對複數個通孔大小之 一 8微米頂表面金屬互連件鍍覆（亦即，金屬互連件之覆蓋 塾3 1之一厚度）之一通孔串故障百分比，該複數個通孔大 小包含：一25微米直徑通孔、一 35微米直徑通孔及一 45微 米直徑通孔，其中針對750個循環、1000個循環及1250個 循環之熱循環圖解說明通孔串故障百分比。如圖6A中所展 示，藉由8微米頂表面鍍覆形成之基座/側壁34、36之實際 厚度t,基於通孔直徑而變化，其中25微米通孔中之基座/側 壁厚度係約5·6微米、35微米通孔中之基座/側壁厚度係約 6.8微米且45微米通孔中之基座/側壁厚度係約7.7微米。 現在參考圖6Β，展示針對複數個通孔大小之一 8微米頂 I54038.doc •14- 201218342 表面金屬互連件鑛覆之75()個循環之熱循冑之―通故 障百分比，該複數個通孔大小包含：針對75〇個循環之熱 循環之-25微米直徑通孔、一 35微米直徑通孔及— μ微米 直徑通孔。另外，展示針對一 25微米直徑通孔之_4微= 頂表面金屬互連件鍍覆之75〇個循環之熱循環之一通孔串 故障百分比。如圖6B中所展示，#由8微米錄覆形成之基 座/側壁34、36之實際厚度tl基於通孔直徑而變化，其中25 微米通孔中之基座/側壁厚度係約5.6微米、35微米通孔中 之基座/側壁厚度係約6.8微米且45微米通孔中之基座/側壁 厚度係約7.7微米。對於在25微米通孔中之4微米鍍覆，基 座/側壁厚度係約2.9微米。 基於圖6A及圖6B，可看出通孔串故障百分比（亦即，金 屬互連件可靠性）係金屬互連件之基座/側壁34/;36之厚度q 之一函數，且與金屬互連件鍍覆厚度（亦即，覆蓋墊31之 厚度te)及通孔直徑無關。亦即’金屬互連件μ之覆蓋塾η 之厚度tc及通孔24之直徑d!不影響金屬互連件可靠性。而 疋’確定金屬互連件28之可靠性及對由熱循環導致之故障 之抗性的是通孔24内之金屬互連件基座及側壁34、36之厚 度^，其一所期望值係基於黏合層23之一厚度。而確定。 因此’吾人認識到在形成金屬互連件2 8時，當將一金屬 材料電鍍至聚醯亞胺撓曲層22上及通孔24中時係考量基座 34及側壁36之厚度t!。由於在熱循環期間金屬互連件28之 可靠性係相依於通孔24内存在之金屬之總體積（亦即，基 座3 4及側壁3 6之厚度t ])，因此列入考量的係相對於黏合層 154038.doc •15· 201218342 Μ之厚度ta之基座34及側壁36之厚度t]，而非形成於聚醯 亞胺撓曲層22之頂表面30上之覆蓋墊31之一厚度1(^因 此，在電鍍期間，所塗敷之金屬材料26量足以形成具有一 所期望厚度t|(亦即，等於或大於黏合層23之一厚度込之一 厚度Μ之金屬互連件28之一基座科及側壁％，或完全填充 通孔24(亦即，柱互連件38)且吾人認識到覆蓋墊3丨之一厚 度％可係大於基座34及側壁36之一厚度。 因此，根據本發明之一項實施例，一種晶片封裝包含具 有七成於其一頂表面上之複數個晶粒塾之一電子晶片及定 位於該電子晶片上之一聚醯亞胺撓曲層，其中該聚醯亞胺 撓曲層具有形成於其中之複數個通孔以使得該複數個通孔 中之每者對應於一各別晶粒墊。該晶片封裝亦包含沈積 於°亥電子晶片與該聚醯亞胺撓曲層之間之一黏合層及形成 於該聚醯亞胺撓曲層上之複數個金屬互連件，纟中該複數 個金屬互連件中之每一者進一步包含：覆蓋該聚醯亞胺撓 曲層之一頂表面之一部分之一覆蓋墊、自該覆蓋墊向下延 伸並沿其一周長穿過該通孔之一側壁及連接至該側壁並與 一各別晶粒墊形成一電連接之一基座，其中該基座及該側 上中之母一者之一厚度係等於或大於該黏合層之一厚度。 根據本發明之另一實施例，一種形成一晶片封裝之方法 包含如下步驟：提供一矽晶圓，該矽晶圓具有位於其上之 積體電路（IC)及形成於其一頂表面上之複數個晶粒墊； 夺黏σ層塗敷至該石夕晶圓之該頂表面；藉助該黏合層將 該矽晶圓黏附至一獨立聚醯亞胺撓曲層；及形成穿過該獨 154038.doc -16· 201218342 立聚醯亞胺撓曲層及該黏合層之複數個通孔，其中該複數 個通孔中之每一者延伸至該複數個晶粒墊中之一各別一 者。該方法亦包含在該獨立聚醯亞胺撓曲層上形成複數個 金屬互連件以使得該複數個金屬互連件中之每一者延伸穿 過一各別通孔以電連接至一各別晶粒墊之步驟，其中形成 該複數個金屬互連件進一步包含：基於該黏合層之一厚度 確定一所期望金屬互連件厚度；在該獨立聚醯亞胺撓曲層 上及該複數個通孔中沈積具有所期望金屬互連件厚度之一 金屬材料；及圖案化並蝕刻該金屬材料以形成具有所期望 厚度之該複數個金屬互連件。 根據本發明之又一實施例，一種晶片封裝包含具有形成 於其一頂表面上之複數個晶粒墊之一矽晶圓、沈積於該石夕 晶圓上之一黏合層及附加至該黏合層並具有經形成而從中 穿過之複數個通孔之一獨立電介質層，每一通孔穿過該黏 合層延伸至該複數個晶粒墊中之一各別一者。該晶片封裝 亦包含形成於該獨立聚醯亞胺撓曲層上之複數個金屬互連 件以使得該複數個金屬互連件中之每一者延伸穿過一各別 通孔以與一各別晶粒墊形成一電連接。該複數個金屬互連 件中之每一者進一步包含：覆蓋該獨立聚醯亞胺撓曲膜之 一頂表面之一部分之一覆蓋墊、與一各別晶粒墊形成一電 連接之一基座及沿該通孔之一周長延伸於該覆蓋墊與該基 座之間之一側壁，其中該基座及該側壁中之每一者經建構 以具有等於或大於該黏合層之一厚度的一厚度。 雖然僅已結合有限數目個實施例詳細地闡述了本發明， 154038.doc * 17- 201218342 但應容易理解本發明並不限於此等所揭示之實施例。相 反，本發明可經修改以併入有任一數目的此前並未闡述之 變化、更改、替代或等效配置，但此等變化、更改、替代 或等效配置係與本發明之精神及範圍相一致。另外，儘管 已經闡述本發明之各種實施例，但應理解，本發明之態樣 可僅包含所闡述實施例中之某些實施例。因此，不應將本 發明視為焚限於上文闡述，而係僅受隨附申請專利範圍之 範圍的限定。 【圖式簡單說明】 。亥等圖式圖解說明當前涵蓋用於實施本發明之實施例。 在圖式中： 圖1係與本發明之實施例一起使用之一裸電子晶片之一 俯視平面視圖。 圖2係根據本發明之一實施例併入有附著至一裸電子晶 片之一層壓層之一電子晶片封裝之一剖視圖。 圖3係根據本發明之一實施例併入有額外層壓層之一電 子晶片封裝之一剖視圖。 圖4係根據本發明之一實施例圖解說明通孔直徑及金屬 互連件厚度之一部分電子晶片封裝之一剖視圖。 圖5係根據本發明之另一實施例圖解說明通孔直徑及金 屬互連件厚度之一部分料晶片封裝之一剖視圖。 圖6Α及圖6Β係圖解說明金屬互連件故障百分比與金屬 互連件基座及側壁厚度之間之—關係之圖表。 【主要元件符號說明】 154038.doc -18- 201218342 ίο 裸或未封裝電子晶片 12 基板 14 晶粒塾 16 間距 20 晶片封裝 22 聚醯亞胺撓曲層或電路板 23 黏合層 24 通孔 26 金屬層/材料 28 金屬互連件 30 頂表面 31 覆蓋墊 32 額外聚醯亞胺撓曲層 3 4 基座區段 36 側壁 38 柱互連件 40 通孔串故障百分比軸 42 基座/側壁厚度軸 154038.doc -19-

Claims (1)

1. 201218342 七、申請專利範圍： 1. 一種晶片封裝，其包括： 電子晶片，其具有形成於其一頂表面上之複數個晶 粒墊； ' 一聚醯亞胺撓曲層，其定位於該電子晶片±，該聚醯 • 残撓曲層具有％成於其中之複數個通孔以使得該複數 個通孔中之每一者對應於一各別晶粒墊； 一黏合層，其沈積於該電子晶片與該聚醯亞胺撓曲層 之間；及 複數個金屬互連件，其等形成於該聚醯亞胺撓曲層 上，該複數個金屬互連件中之每一者包括： 覆蓋塾，其覆蓋該聚醯亞胺撓曲層之一頂表面之 一部分； 一側壁，其自該覆蓋墊向下延伸並沿其一周長穿過 該通孔；及 一基座，其連接至該側壁並與一各別晶粒墊形成— 電連接； 其中該基座及該側壁中之每一者之一厚度係等於或 . 大於該黏合層之一厚度。 2.如請求項1之晶片封裝，其中該基座及該側壁中之每一 者之一厚度係使得一各別通孔之一體積由該金屬互連件 來填充。 3·如睛求項2之晶片封襄，其中該金属互連件包括一柱互 連件。 154038.doc 201218342 4· 7 =求項丨之晶片封裝，其中該聚醯亞胺撓曲層包括經 組態以支撑該電子晶片之一獨立膜。 5· 項1之晶片封裝，其中該黏合層之一組成結構包 、：氧基之電介質材料、一環氧樹脂、—光酸產生 劑…抗氧化劑及對應於該光酸產生劑之-冷觸媒。 6. 如料項1之晶片封裝，其中該黏合層之該厚度係介於 12微米至25微米之範圍内。 7. 如請求項1之晶片封裝，其中該複數個通孔中之每-者 之一直徑係小於45微米。 8. 如請求項7之晶片封裝’其中該覆蓋墊之一厚度係大於 該基座及該側壁之—厚度。 9. 一種形成一晶片封裝之方法，其包括： 提供一石夕晶圆，該石夕晶圓具有位於其上之一積體電路 (1C)及形成於其一頂表面上之複數個晶粒墊； 將-黏合層塗敷至該矽晶圓之該頂表面； 藉助該黏合層將該石夕晶圓黏附至-獨立聚醯亞胺撓曲 層； 形成穿過該獨立聚醯亞胺撓曲層及該黏合層之複數個 通孔，該複數個通孔中之每一者延伸至該複數個晶粒墊 中之一各別一者；及 在該獨立聚醯亞胺撓曲層上形成複數個金屬互連件以 使得該複數個金屬互連件中之每—者延伸穿過__各㈣ 孔以電連接至一各別晶粒塾，其令形成該複數個金屬互 連件包括： 154038.doc 201218342 度 基於該黏合層之一厚度確定一 所期望金屬互連件厚 在該獨立聚醯亞胺撓曲層上及該複數個通孔中沈積 具有該所期望金屬互連件厚度之一金屬材料；及/ 圖案化並蚀刻該金屬㈣以形成具有該所期望厚度 之該複數個金屬互連件。 又 10.如請求項9之方法’其中沈積、圖案化及蝕刻該複數個 金屬互連件中之每一者包括： 形成覆蓋該獨立聚醯亞胺撓曲層之一頂表面之—部分 之一覆蓋墊； β 形成自該覆蓋塾向下延伸並沿其一周長穿過一各別通 孔之一側壁；及 形成連接至該側壁並與一各別晶粒塾形成一電連接之 一基座； 其中該側壁及該基座經形成以具有該確定之所期望厚 度。 11. 如=求項10之方法，其中形成該側壁及該基座以具有該 確疋之所』望厚度包括形成該側壁及該基座以具有等於 或大於該黏合層之一厚度的一厚度。 ' 12. 如明求項1()之方法，其中形成該側壁及該基座以具有該 之所期望厚度包括形成該側壁及該基座以使得一各 別通孔被該金屬材料完全填滿。 Θ求項10之方法，其中形成該覆蓋墊包括形成具有大 於5亥側壁及基座之該厚度之-厚度的-覆蓋墊。 I54038.doc 201218342 亞胺;^頁9之方&冑中將該石夕晶圓黏附至該獨立聚酿 立層包括以―面朝下^向將科晶圓黏附至該獨 立聚醯亞胺撓曲層。 15. 如請求項9之方法， 環氧基之電介質材料 抗氧化劑及對應於該 一黏合層。 其申塗敷該黏合層包括塗敷具有一 、一環氧樹脂、一光酸產生劑、一 光酸產生劑之一冷觸媒之一組成的 求員9之方法’其中沈積該金屬材料包括在該獨立 A-亞胺撓曲層上及該複數個通孔中電錢該金屬材料。 1 7 · —種晶片封裝’其包括： 一石夕晶圓，其具有形成於其—頂表面上之複數個晶粒 墊； 一黏合層’其沈積於該矽晶圓上； 獨立電介質層，其岐至該黏合層且具有經形成而 從中穿過之複數個通孔，每一通孔穿過該黏合層延伸至 s玄複數個晶粒墊中之一各別一者；及 複數個金屬互連件，其等形成於該獨立聚酿亞胺繞曲 膜上以使得該複數個金屬互連件中之每一者延伸穿過一 各別通孔以與一各別晶粒墊形成一電連接，該複數個金 屬互連件中之每一者包括： 一覆蓋墊’其覆蓋該獨立聚醯亞胺撓曲膜之一頂表 面之一部分； 一基座，其與一各別晶粒墊形成一電連接；及 一側壁，其沿該通孔之一周長延伸於該覆蓋墊與該 154038.doc -4· 201218342 基座之間； 其中該基座及該側壁中之每 丹虿等於 18. 19.20. 或大於該黏合層之一厚度的一厚度。 如"月求項17之晶片封裝，其中該基座及該側壁中之每一者經建構以具有-厚度以使得通孔之—體積由該 金屬互連件來填充。 如請求項18之晶片封裝 連件。 其中該金屬互連件包括一柱互 如請求項19之晶片封裝，使Λ #糾人a , 裝其中s亥黏合層之該厚度係介於 12微米至25微米之範 154038.doc