TW201218892A - Via structure for multi-gigahertz signaling - Google Patents
Via structure for multi-gigahertz signaling Download PDFInfo
- Publication number
- TW201218892A TW201218892A TW100107443A TW100107443A TW201218892A TW 201218892 A TW201218892 A TW 201218892A TW 100107443 A TW100107443 A TW 100107443A TW 100107443 A TW100107443 A TW 100107443A TW 201218892 A TW201218892 A TW 201218892A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- circuit board
- via structure
- pcb
- printed circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
201218892 六'、發明說明:° 一 【發明所屬之技術領域】 本發明涉及印刷電路板(PCB)的設計和製造,更具體地 說’涉及一種PCB的通孔結構(via structure)。 【先前技術】 印刷電路板(PCB)用於機械支撐和電連接電子元件,該 電子元件使用層壓在基板上的導電通路(c〇nductive pathway)。可將每個都具有自己導電通路的多個基板結合在一 起以形成常規的多層PCB。-個基板上形成的導電通路可通過 使用通孔結構與另一個基板上形成的導電通路相連接。通常從 一個基板到另一個基板進行鑽孔,然後通過填充和/或鍍上導 電材料以形成常規的通孔結構。 電子兀件通常安裝在常規多層PCB的兩側。從常規多層 PCB的第-基板上安裝的第—電子元制始傳翻電信^ 通過常規通孔結翻達絲在第二基板上的第二電子元件。電 信號通過常規通孔結構從形成在第一基板上的第一導電通路 中傳遞到形成在第二基板上的第二導電通路。常規通孔結構將 導致從第-導電通路到第二導電通路經過的電信號的功率衰 減’且還通過第-導電通路反射回—部分信號。通過第一導電 通路的電健的反射返_财形絲f規彡層pcB上 子元件的性能。
通常對更喊率的信號進行騎的導電通賴限於常 多層的單辦電基板。細,f财層pcB的尺寸越來 越小’因此要求不止一個基板來連接電子元件。常規多層PCB 201218892 可具有數百、數千和甚至數萬個通絲鱗鮮層pCB的基 板間的電子信號佈線。 因此需要一種通孔結構來優化電信號從多層pCB的第一 基板上形成的第-導電通路到多層PCB的第二基板上形成的 第二導電通_傳遞通過’以克服以上所描述的弊端。通過以 了的詳細描述,本發_其他方面和優點將變得顯 【發明内容】 依據本發_ —方面,提供了—種多層印刷電路版 (PCB),包括: 形成在第一基板上的第一導電通路; 形成在第二基板上的第二導電通路; 通過第二基娜成的通孔結構L视帛—導電通路連 接到所述第二導電通路;和 第一閉合幾何結構(closed geometric stmcture),形成在所 述第三基板的表面上以圍住所述通孔結構。 優選地’其中所述第一閉合幾何結構包括: 規則多邊形。 優選地,其中所述第一閉合幾何結構包括: 圓環。 優選地’其中所述第—閉合幾何結構包括: 同心圓環。 域和 201218892 、每 - ^所述厚度表示所述第—閉合幾何結構的厚度^ 軟體將使用物十參數。 4子^自動化_) 優選地,多層PCB進一步包括: 圍住所述第 第二閉合幾域構’職在職第三基板上以 一閉合幾何結構和所述通孔結構。 優選地,其中所述第―閉合幾何結構包括: 規則多邊形。 優d射所述第-閉合幾何結構包括: 圓環。 優選地’射所述第i合勒結構包括: 同心圓環。 行表^選地’所述第項合幾何結構由第二寬度和第二厚度進 於所2_第二寬度絲無導電材料的所述第三基板中始 ;逑第-閉合幾何結構的第二區域,和 其中所述第二厚度表示所述第二閉合幾何結構的厚度。 優選地’所述第三基板位於所述第—基板和所述第二基板 I間0 據本發明另一方面’提供一種多層印刷電路版(PCB), 包括: 形成在第一基板上的第一導電通路; 开> 成在第二基板上的第二導電通路; 通過第三基板形成的通孔結構,α將所述第一導電通路連 接到所述第二導電通路;和 一個或多侧合幾何結構,形成在内部非 =2電容’在所述通孔結構到所述—個或多個閉= 構的最外側—個之間以串聯方式設置所述多個電容。、、。 優選地,所述串聯電容包括: 第-電容,所述通孔結構形成所述電容的第_ 何結物-_合幾何結構形成所述ί 優選地,所述串聯電容進一步包括: 入第二電容,所述1或多個閉合幾何結構的所述第一個閉 :物吉構形成所述第二電容的第一導體,所 合幾何結構的第二個閉合幾何結構形成所述第二電容的第^ 導體。 優選地,所述-個或多_合幾何結構的所述第二個閉合 4何結構連制職在所述第三基板上的—個❹個導電通 優選地,所述-個或多個閉合幾何結構包括: 一個或多個規則多邊形。 優選地,所述個或多個閉合幾何結構包括: 一個或多個規則圓環。. 優選地,所述個或多個閉合幾何結構包括: 一個或多個同心圓環。 之間 優選地’所述第三基板位於所述第—基板和所述第二基板 201218892 【實施方式】 以下的詳細描述將參考附圖對本發明相關的實施例進行 閣述:詳細描述中出現的引用“-個示範實施例,,、“實施實施 例.、舉例不範實施例,,等表示所引用的示範實施例可包括獨 特的特點、結構或特徵’但不是每個實施例都一定包括所述獨 特的特點、結構或特徵。^,賴句沒有表贿指的一定是 同-不耗實施例。另外’ #結合示範實施例對獨特特點、結構 或特徵進彳了描鱗’不管是科卿描述,將該_、結構和 特徵結合到其他示範實施例中屬於相_域技術人員應當知 曉的範圍。 —此處所描述的具體實施例健用績釋本發明,並不用於 疋本發丨有可此有其他示範實施例,以及可在本發明的精 神和原則之崎_實施例《改進。因此,詳細描述並不用 以限制本發明。而僅依據以下的權利要求及其等同來 明的保護範圍。 以下對示範實施例的詳細描述已完全揭示了本發明的一 般特f生’使得其他人貞*需要制過度的實驗且只要不脫離本 發明的精神和範圍’就能通過應用相關領域技術人員的知識容 易地改進該實施例和/或將其適用于各種翻。因此,該適用 ^改進將在基於此處出現的教導和指引的示範實施例的含義 範圍内’且為該示範實施例的多個等同替代。應理解的是,此 處的用語和術語僅用作描述目的,並不用以限制本發明,因此 相關領域的技術人M紐此處陳導即可_本蚊的術注 和用語。 ° 201218892 常規多層印刷電路板 圖1A闡述了常規多層印刷電路板。印刷電路板(PCB) 用於機械支撐和電連接電子元件,該電子元件使用層壓在基板 上的導電通路,以諸如FR-2的紙PCB基板、諸如FR-4的玻 璃纖維PCB基板、無線電頻率(RF) PCB基板、撓性 (Flex-Flexible) PCB基板、陶究/金屬芯PCB基板為例。以 銅為例的導電材料通常與基板的一側或兩側結合在一起。然後 除去導電材料不需要的部分以形成導電通路。這種去銅的減法 方法包括以絲網印刷、照相製版和/或PBC加工為例。另外, 可通過一個或多個電鍍步驟將導電通路本身直接加到基板上 以形成導電通路。 可通常採用環氧樹脂預浸將各自具有自己導電通路的多 個基板102到106結合到一起以形成常規多層PCB 1〇〇。常規 多層PCB 100可包括任意數量的基板1〇4 1到ι〇4η,稱為内 基板,或者可不包括基板104.1到l〇4.n中的任意一個。使用 通孔結構可將形成在一個基板上的導電通路與形成在其他基 板上的導電通路相連接。從一個基板到另一個基板進行鑽孔, 然後填充和/紐上導騎_職舰賴。修,可通過 在基板102 m〇6間鑽孔並將孔洞錢上銅或其他任意合適的金 屬以形成常規通孔結構110,使得導電通路108與導電通路 相連接。 用於常規多層PCB中的常規通孔結構 圖1B闡述了用於常規多層印刷電路板中的第一外基板的 201218892 俯視圖。更具體地說,圖1B闡述了具有導電通路1〇8的基板 102的一部分。通常在基板1〇2到1〇8間鑽孔並將孔洞填充和 /或鍵上導電材料以形成常規通孔結構11〇。通常,用於形成該 孔洞的鑽頭大於導電通路108的寬度。導荚通路1〇8包括導電 材料形成的圓環,稱^焊盤120,以使從基板1〇2到基板1〇8: 間進行安全鑽孔。通常表徵焊盤12〇特徵的徑向距離(radial distance)大於用於常規通孔結構11〇的鑽孔孔洞的大小。 圖1C闡述了用於常規多層印刷電路板中的第一内基板的 俯視圖。更具體地說,圖1C闡述的基板122表示基板1〇4」 到104·η中的一個或多個的一部分。基板122包括填充和/或鍍 上後以形成常規通孔結構110的孔洞。基板122包括隔離區 124,可防止常規通孔結構110與基板122的導電通路接觸。 隔離區124表現為無導電通路的基板1〇4的圓環。另外,從基 板104上去除隔離區124可使得常規通孔結構no與基板122 的導電通路相連接。 圖1D闡述了用於常規多層印刷電路板中的第二外基板的 仰視圖。更具體地說,圖1D闡述了具有導電通路112的基板 106的一部分。在基板1〇2到1〇6間鑽孔並將孔洞填充和/或鍍 上導電材料以形成常規通孔結構110。通常,用於形成該孔洞 的鑽頭大於導電通路112的寬度。導電通路112包括導電材料 的圓環’稱為焊盤126,以使從基板102到基板1〇6間進行安 全鑽孔。焊盤126通常具有的徑向距離大於用於常規通孔結構 110的鑽孔孔洞的大小。 201218892 用於常規多層PCB中的常規通孔結構的性能 圖1E闡述了用於常規多層印刷電路板中的一個内基板的 俯視圖。更具體地說,圖1E闡述了表示基板104.1到ι〇4.η 中的一個的基板152 ’所述基板104.1到ι〇4.η分別設置有各 自的導電通路以形成諸如以接地面或電源面為例的平面。如圖 1Ε所示,常規通孔結構no形成寄生電容丨54的第一導體, 基板152的導電通路形成寄生電容154的第二導體。寄生電容 154的電容可近似表示為: \aj (1) 其中c表示寄生電容154的電容,β表示常規通孔結構ιι〇的 徑向距離’6表示常規通孔結構11〇和隔離區124的徑向距離, 以及e表示隔離區124的渗透率。 常規通孔結構11〇的阻抗’即寄生電容154和寄生電咸有 效地衰減或減少了通過常規通孔結構UG的為頻率的函數的 信號的功率等級。寄生電容154糾増加了這些信號通過導電 通路108和/或導電通路112敝射返回。因此,減少寄生電 容1M的電容將有效地增加通過魏触結構iiq的 率等級’以及減少這些信號在更高頻率時通過導電通ς⑽和 /或導電通路112的反射返回。 依據本發明示範實施例的多層印刷電路板 圖2Α闡述了依據本發明示範實施例的多層印刷電路板 201218892 3=人包括形成在多層PCB的内基板上的-個或多個 才口或^刀閉a的幾何結構以圍住通孔結構2ι〇 〇另外,這些 2或多侧合或部分閉合_何轉可戦在M PCB ^ 外基板上以圍住通孔結構21G。這些多邊形結構有效地減少了 通孔結構210的寄生電容,從而增加了通過通孔結構21〇的信 號的功率雜錢減少了馳錄通料電· 和/或導 電通路212的反射返回。 每個都具有自己導電通路的多個基板加到挪可結合在 一起以形成多層PCB200。多層PCB200可包括任意數量的基 板204.1到204.n,也稱為内基板,或者可不包括基板2〇4]到 204.il中的任意—個。使用通孔結構可將形成在—個基板上的 導電通路與形成在其他基板上的導電通路相連接。從一個基板 到另一個基板進行鑽孔,然後填充和/或鍍上導電材料以形成 通孔結構。例如,可通過在基板2〇2到2〇6間鑽孔並將孔洞鍍 上銅或其他任意合適的金屬以形成通孔結構21〇,使得導電通 路208與導電通路212相連接。通常指盲通孔結構的通孔結構 可另外在諸如基板202的外基板和諸如基板204.1到204.n中 的一個的内基板之間形成。另外,通常指盲通孔結構的通孔結 構可在諸如基板204.1到204.n中任意兩個的兩個内基板之間 形成。 用於依據本發明示範實施例的多層印刷電路板中的通孔結構 圖2B闡述了用於依據本發明示範實施例的多層印刷電路 板中的第一外基板的俯視圖。更具體地說,圖2B闡述了具有 11 201218892 導電通路208的基板202的一部分。通常在基板202到206間 鑽孔並將孔洞填充和/或鍍上導電材料以形成通孔結構21〇。通 常’用於形成該孔洞的鑽頭大於導電通路208的寬度。導電通 路208包括導電材料形成的圓環,稱為焊盤220,以使從基板 202到基板206間進行安全鑽孔。表徵焊盤22〇結構特徵的徑 向距離大於用於通孔結構210的鑽孔孔洞的大小。 圖2C闡述了用於依據本發明示範實施例的多層印刷電路 板中的内基板的俯視圖。圖2C闡述的基板222表示基板204.1 到204.il中的-個或多個的一部分。基板222包括填充和/或鑛 上後以形成通孔結構21G的孔洞。基板222可包括一個或多個 圍住通孔結構210的閉合幾何結構224.1到224.i。通常採用導 電材料形成所述的-個或多個閉合幾何結構辦^到卻。最 外側的閉合幾何結構,即閉合幾何結構咖可包括基板奶 的導電通路。
—個或 _多邊形為例的一個或多個規則_ 個或多個残_多_為例的 12 201218892 紐侧合結構的任意合適 對於相關領域的技術人員而言將是顯而易見的。 /、多個閉合幾何結構咖到mi可另外表徵為同心幾 二:構、非同心幾何結構、和/或同心和非同心幾何 思結合。 儘g圖2C闡述的是内基板的俯視圖,但是相關領域的技 術人貝將認識到只要不脫離本發_精神和範圍,可在内基板 的任意-側上,即頂部或底部形成—個或多個閉合幾何^構 ,4.1到224.!。例如,可僅在内基板的頂部、僅在内基板的底 部、或同時在内基板的頂部和底部形成幾何結構故]到 224.1。還應注意的是可分別在導電通路2〇8和導電通路212相 反一側上的基板202和/或基板2〇6上形成-個或多個閉合幾 何結構224.!到224.i。例如,可在基板2〇2的底部或基板2〇8 的頂部形成一個或多個閉合幾何結構224 1到224 i。 圖2F闡述了用於依據本發明示範實施例的多層印刷電路 板中的第二外基板的仰視圖。更具體地說,圖2F闡述了具有 導電通路212的基板2〇6的一部分。通常在基板2〇2到施間 鑽孔並將孔洞填充和/或鍍上導電材料以形成通孔結構21〇。通 常,用於形成該孔洞的鑽頭大於導電通路212的寬度。導電通 路212包括導電材料形成的圓環,稱為焊盤226,以使從基板 202到基板206間進行安全鑽孔。表徵焊盤226結構特徵的徑 向距離大於用於通孔結構210的鑽孔孔洞的大小。儘管採用導 電材料的金屬圓環闡述和描述烊盤220和226,但是相關領域 的技術人員將§忍識到只要不脫離本發明的精神和範圍,焊盤 13 201218892 220和226可以疋任意合適的閉合幾何結構,諸如以多邊形為 例。 還應注意的是可在-個❹健板mi到觀η上形成 導電通路208或導電通路212令的一個,使得通孔結構別表 現為盲通孔⑽nd via)。該情形中,基板2()2或基板施可包 括一個或多個閉合幾何結構224」到2如。另外,一個或多個 基板204」到204.n上既可形成導電通路2〇8也可形成導電通 路212 ’使得通孔結構細表現為埋孔加獅帅該情形中, 基板202和基板206可包括一個或多個閉合幾何結* 224 i 〇 用於依據本發明讀實施例的多層印刷魏板中的通孔結構 的性能 圖3A闡述了用於依據本發明示範實施例的多層印刷電路 板中的内基板的俯視圖。更具體地說,圖3A閣述了表示基板 204.1到204.n中的-個的基板252,所述基板2〇4 (到飽 分別設置有各自的導電通路諸如以形成以接地面或電源面為 例的平面。通常’閉合幾何結構如到咖在通孔結構21〇 到閉合幾何結構224Λ到2如的最外你⑽一個之間形成多個 串聯連接的多個電容。如圖3A所示,通孔結構加形成第一 寄生電容胤1的第—導體,閉合幾何結構224.i形成第一寄 生電容服〗的第二導體。·地,閉合幾何結構以]形成 第二寄生電容服2的第一導體,閉合幾何結構咖形成第 -寄生電谷逝的第二導體。類似地,閉合幾何結構觀 201218892 形成第二寄生電谷302.3的第一導體,基板252的導電通路形 成第三寄生電容302.3的第二導體。然而,該舉例僅用作闡述 目的,相關領域的技術人員將認識到只要不脫離本發明的精神 和範圍,基板252具有更大或更小數量的不同配置和設置的幾 何結構302,例如如以上圖2C到圖2E中所描述的。 設置第一寄生電容302.1、第二寄生電容302.2和第三寄 生電容302.3以形成串聯連接的電容。這些寄生電容的等效電 容可近似表示為: (2) 其中CEQ表示寄生電容3〇2丨到3〇2 3的等效電容,&表 示第-寄生電容狐丨的電容,Q表示第二寄生電容撕」的 電容,A表示第三寄生電容3〇2 3的電容。 通孔結構210的等效電容Ceq小於常規通孔結構11〇的電 谷。因此,通孔結構210有效地增加了通過通孔結構21〇的作 號的功率等級’以及減少了這些錢在更高辭處通過導電通 路2〇8和/或導電通路犯的反射返回。散射參數,通常指& 參數描述了 g電號經歷各種穩態刺激時電網路的電性能 可測量和/或仿真諸如通孔結構21G和f規通孔結構ιι〇 :電 網路的S參數來確定通㈣網路的信號的辨等級通常 ,S2j ’和/或確定這些錢通過電網路的反射返回,通常^的 圖3B闡述了常規通孔結構和依據本發明實施例的通· 構的第-散射參數的比較示意圖。更具體地說,圖3B閣述了° 15 201218892 常規通孔結構110和通孔結構210之間的反射散射參數S11的 比較。反射散射參數S11表示從導電通路進入通孔結構的能量 與從導電通路離開通孔結構的能量之間的比率,通常測量中以 分貝(dB)為單位。因此,當與給定頻率下更小的散射參數 sii相比時,給定頻率下更大的散射參數su表示有更多的能 量通過通孔結構被反射。如圖3B所示,在近似〇Ήζ到近似 7.7GHz的範圍内,表示為散射參數352的常規通孔結構no 的反射散射參數sii小於表示為散射參數354的通孔結構21〇 的反射散射參數S1卜在這些頻率處,與通孔結構細相比, 常規通孔結構110反射了更少_量。_在大於7 7GHz的 頻率範圍内’散射參數352大於散射參數354。與通孔結構2 i〇 相比’常規通孔結構110在這些頻率處反射了更多的能量。 圖3C闡述了常規通孔結構和依據本發明實施例的通孔結 ,的第二散射參數的比較示意圖。更具體地說,圖冗鬧述了 ㊉規通孔結構110和通孔結構21〇之間的傳輸散射參數功的 $。反射散射參數S21表示從第一導電通路進入通孔結構的 月b,與從第二導電通路離開通孔結構的能量之間的比率,通常 ,里中以分貝⑽)為單位。因此’當與給定頻率下更小的 政射參數S21相比時’給定頻率下更大的散射參數奶表示有 更多的能量通過通孔結構。 如圖3C所示,表示為散射參數3S6的常規通孔結構11〇 的傳輪散射參數S2丨近似等於表示為散射參數358的通孔結構 10的傳輸散射參數S21。細,在大約丨心服到大約16 5〇 GIlz的範圍内’散射參數358大於散射參數3S6。這些頻率處, 201218892 通孔結構210比常規通孔結構110通過更多的能董,比常規通 孔結構110反射更多的能量。 用於依據本發明示範實施例的多層印刷電路板中的通孔結構 的電子設計自動化(EDA)軟體實施 圖4闡述了用於設計依據本發明實施例的多層印刷電路 板的電子設計自動化軟體使用的通孔結構的設計參數。更具體 地說’圖4闡述了通孔結構210和諸如以一個或多個基板2〇41 到204·η為例的一個基板的一個或多個閉合幾何結構224 1到 224.i。一個或多個閉合幾何結構224 1到224 i中的每一個可 用對應的寬度Wi到wk以及厚度&到tk進行表徵。 寬度%到wk表示從通孔結構21〇到一個或多個閉合幾何 結構224.1到224.i中第-個閉合幾何結構之間的區域,和/或 表不為無導電材料的閉合幾何結構mi到道丨中任意兩個 相鄰的之間的區域。該區域可包括類似於基板的非導電材料、 環氧樹腊舰、和/或對於相_域技術人員*言是顯而易見 的其他合適的非導電材料。對於閉合幾何結構22M到加 而言’每—個的寬度Wi到%可以是相近的,也可 之 間互不相因的。 厚度tl到tk表示閉合幾何結構加到施的厚度幻 ^ = 口幾何結構mi到224 i的每一個可表徵為具有統_ 如® 4所㈣麵為具編—贼不同的厚度 ^合幾何結構繼到224i而言,每一個的厚度㈣ 以疋相近的’也可以是兩兩之間互不相同的。 201218892 寬度W!到Wk和厚度tl到‘表示將被電子設計自動化 (EDA)賴驗計參數。EDA軟體狀賴辅助設計 工具範#,驗設計、仿真和/或生成電子纽,諸如咖。 EDA軟體可在各個寬度%到%和厚度心到^中進行選擇以 獲传-組麵的設計參數,諸純±所討論陳射參數。 軟體可使用二進位射和/或騎糊領域技躺言是顯而易 見的任意其他合適的搜索來分糊節寬度%爿%和厚度h 到tk中的每一個,以獲得用於閉合幾何結構224.1到224,i的 最優寬度wi到wk和最優厚度tl到tk。 結論 應意識到,祕轉翻要求的是詳細贿轉而不是摘 要,節。摘要章節可能闡述了本發明的一個或多個實施例,但 不是全部實施例’因此摘要章節將不會以任何方式限定本發明 和附加權利要求。 b助於闡述了其}曰疋功能和關係的實施的功能構建模 組’以上已對本發明進行了描述。為方便描述,此處已任意定 義了這些功能構件模組的界限。只要能合適地執行其指定功能 和關係,可定義其他的界限。 只要不脫離本發明的精神和範圍,其中在形式上和細節上 對本發明所做的各種變化對於_領域的技術人員而言是顯 而易見的。因此’本發明不應受到以上所描述的任意實施例的 限制’應做據翻要纽其等珊本發贿行限定。 201218892 【圖式簡單說明】 圖1A是常規多層印刷電路板的示意圖; '圖1B是用於常規多層印刷電路板中的第一外基板的俯視 固 , 圖, 圖1C是用於常規多層印刷電路板中的内基板的俯視圖; 圖1D是用於常規多層印刷電路板中的第二外基板的俯視 圖; 圖1E是用於常規多層印刷電路板中的内基板中的一個内 基板的俯視圖; 圖2A是依據本發明示範實施例的多層印刷電路板的示意 圖; 圖2B是用於依據本發明示範實施例的多層印刷電路板中 的第一外基板的俯視圖; 圖2C是用於依據本發明示範實施例的多層印刷電路板中 的内基板的俯視圖; 圖2D是用於依據本發明第二示範實施例的多層印刷電路 板中的内基板的俯視圖; 圖2E是用於依據本發明第三示範實施例的多層印刷電路 板中的内基板的俯視圖; 圖2F是用於依據本發明示範實施例的多層印刷電路板中 的第二外基板的俯視圖; 圖3A是用於依據本發明示範實施例的多層印刷電路板中 的内基板中的一個内基板的俯視圖; 圖3B是所述常規通孔結構和依據本發明示範實施例的所 201218892 述通孔結構的第一散射參數的比較示意圖; 圖3C是所述常規通孔結構和依據本發明示範實施例的所 述通孔結構的第二散射參數的比較示意圖; 圖4是用於設計依據本發明實施例的多層印刷電路板的 電子没叶自動化軟體使用的通孔結構的設計參數的示意圖。 【主要元件符號說明】 常規多層印刷電路板(PCB) 基板 104.l-104.il 常規通孔結構 110 焊盤 120 隔離區 124 基板 152 多層PCB 200 基板 204.1-204.n 通孔結構 210 焊盤 220 閉合幾何結構 224.1-224.1 焊盤 226 基板 252 第二寄生電容 302.2 散射參數 352 散射參數 358 100 基板 102-106 導電通路108 導電通路112 基板 122 焊盤 126 寄生電容154 基板 202-206 導電通路208 導電通路212 基板 222 同心正方形226.1-226.i 非同心圓環228.1-228.i 第一寄生電容302.1 第三寄生電容302.3 散射參數354 20
Claims (1)
- 201218892 七、申清專利範圍: • ^ 1、一種多騎刷電路版(PCB),其特徵在於,包括: 形成在第一基板上的第一導電通路; 形成在第二基板上的第二導電通路; 通過第二基板形成的通孔結構,以將所述第一導電通路 連接到所述第二導電通路;和 第一閉合幾何結構,形成在所述第三基板的表面上以圍 住所述通孔結構。 2如申叫專利範圍第1項所述的多層印刷電路版(pCB),其 中,所述第一閉合幾何結構包括: 規則多邊形。 3、 如申咕專利範圍第1項所述的多層印刷電路版(pCB),其 中,所述第一閉合幾何結構包括: 圓環。 4、 如申凊專利範圍第3項所述的多層印刷電路版(pCB),其 中,所述第一閉合幾何結構包括: 同心圓環。 5、 如申请專利範圍第1項所述的多層印刷電路版(pCB),其 中’所述第-閉合幾何結構由寬度和厚度進行表徵, 其中所述寬度表示無導電材料的所述第三基板中的區 域,和 其中所述厚度表示所述第-閉合幾何結構的厚度。 6、 如申請專利關第5項所述的多層印刷電路版(pCB),其 中’所述寬度和厚度表示電子設計自動化(EDA)軟體將使 21 201218892 用的設計參數。 7、如申請專利範圍第1項所述的多層印刷電路版(PCB),其 中,進一步包括: 第二閉合幾何結構’形成在所述第三基板上㈣住所述 第一閉合幾何結構和所述通孔結構。 8、一種多層印刷電路版(PCB) ’其特徵在於,包括: 形成在第一基板上的第一導電通路; 形成在第二基板上的第二導電通路; 通過第三基板形成的通孔結構,以將所述第一導電通路 連接到所述第二導電通路;和 -個或多個閉合幾何結構’形成在畴非導電的表面上 以形成多個電容’在所述通孔結構到所述—個或多個閉合幾 何結構的最外側-個之間以串聯方式設置所述多個電容。 如申請專利範圍第8項所述的多層印刷電路版(pcB),其 中,所述串聯電容包括: 八 第電谷,所述通孔結構形成所述電容的第一導體,所 述-個或多個閉合幾何結構的第一個閉合幾何結構形成所 述第一電容的第二導體。 1〇、如申請專利範圍第8項所述的多層印刷電路版(PCB),其 中,所述串聯電容進一步包括:八 第二電容,所述-個或多侧合幾何結構的所述第一個 閉合幾何結構形成所述第二電容的第-導體,所述一個或多 個閉合幾何結構的第二侧合幾何結獅成所述第二電容 的第二導體。 22
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/717,570 US8487195B2 (en) | 2010-03-04 | 2010-03-04 | Via structure for multi-gigahertz signaling |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201218892A true TW201218892A (en) | 2012-05-01 |
| TWI458412B TWI458412B (zh) | 2014-10-21 |
Family
ID=43973457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100107443A TWI458412B (zh) | 2010-03-04 | 2011-03-04 | 多層印刷電路板 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8487195B2 (zh) |
| EP (1) | EP2364071A1 (zh) |
| CN (1) | CN102196666B (zh) |
| TW (1) | TWI458412B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8704104B2 (en) * | 2010-07-19 | 2014-04-22 | Asml Netherlands B.V. | Electrical connector, electrical connection system and lithographic apparatus |
| US10032731B2 (en) * | 2014-09-08 | 2018-07-24 | Skyworks Solutions, Inc. | Voltage compensated switch stack |
| EP4163961A4 (en) * | 2020-06-03 | 2024-06-26 | Sumitomo Bakelite Co., Ltd. | PRINTED CIRCUIT BOARD |
| CN112131823A (zh) * | 2020-09-29 | 2020-12-25 | 浪潮电子信息产业股份有限公司 | 一种pcb中信号层厚度的确定方法、装置、设备及介质 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538538B2 (en) * | 1999-02-25 | 2003-03-25 | Formfactor, Inc. | High frequency printed circuit board via |
| TW525417B (en) * | 2000-08-11 | 2003-03-21 | Ind Tech Res Inst | Composite through hole structure |
| GB2374984B (en) * | 2001-04-25 | 2004-10-06 | Ibm | A circuitised substrate for high-frequency applications |
| US7141742B2 (en) | 2003-07-17 | 2006-11-28 | Hewlett-Packard Development Company, L.P. | Alternating voided areas of anti-pads |
| US7388158B2 (en) * | 2004-09-17 | 2008-06-17 | Terdyne, Inc. | Concentric spacer for reducing capacitive coupling in multilayer substrate assemblies |
| TWI320681B (en) * | 2007-01-11 | 2010-02-11 | Hsiuan Ju Hsu | A novel via structure for improving signal integrity |
| US7897880B1 (en) * | 2007-12-07 | 2011-03-01 | Force 10 Networks, Inc | Inductance-tuned circuit board via crosstalk structures |
| US7847654B2 (en) * | 2008-07-28 | 2010-12-07 | Bosch Security Systems, Inc. | Multilayer microstripline transmission line transition |
| US8143976B2 (en) * | 2009-10-27 | 2012-03-27 | Xilinx, Inc. | High impedance electrical connection via |
-
2010
- 2010-03-04 US US12/717,570 patent/US8487195B2/en not_active Expired - Fee Related
-
2011
- 2011-02-18 EP EP11001349A patent/EP2364071A1/en not_active Withdrawn
- 2011-03-04 CN CN201110052817XA patent/CN102196666B/zh not_active Expired - Fee Related
- 2011-03-04 TW TW100107443A patent/TWI458412B/zh not_active IP Right Cessation
-
2013
- 2013-07-15 US US13/942,453 patent/US20130299225A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN102196666B (zh) | 2013-12-18 |
| CN102196666A (zh) | 2011-09-21 |
| TWI458412B (zh) | 2014-10-21 |
| US20110214912A1 (en) | 2011-09-08 |
| US20130299225A1 (en) | 2013-11-14 |
| EP2364071A1 (en) | 2011-09-07 |
| US8487195B2 (en) | 2013-07-16 |
| HK1161805A1 (zh) | 2012-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI374692B (en) | Electromagnetic bandgap structure and printed circuit board | |
| US7992297B2 (en) | Method for forming a circuit board via structure for high speed signaling | |
| CN101295585B (zh) | 电容器、包含该电容器的电路板及集成电路承载基板 | |
| KR100998723B1 (ko) | 전자기 밴드갭 구조물 및 인쇄회로기판 | |
| KR100848848B1 (ko) | 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법 | |
| JP6614246B2 (ja) | キャパシタ内蔵多層配線基板及びその製造方法 | |
| TW201127228A (en) | Flex-rigid wiring board and method for manufacturing the same | |
| TW201220967A (en) | Method and structure for coaxial via routing in printed circuit boards for improved signal integrity | |
| JP2003174265A (ja) | 多層配線回路基板 | |
| KR20090119765A (ko) | 회로 기판을 위한 강화되고 국부화된 배분적인 캐패시턴스 | |
| KR100870380B1 (ko) | 저 인덕턴스 내장 커패시터 층 접속부의 디자인 | |
| WO2001001453A2 (en) | Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards | |
| JPWO2011024921A1 (ja) | プリント配線板及びその製造方法 | |
| CN101098584A (zh) | 印刷电路板及其制造方法 | |
| TW201218892A (en) | Via structure for multi-gigahertz signaling | |
| CN101610636B (zh) | 电磁带隙结构及印刷电路板 | |
| CN108966481A (zh) | 一种印制电路板屏蔽墙结构及其实现方法 | |
| KR100912580B1 (ko) | 중간-주파수 영역에서의 전력 공급 및 디커플링용 내장커패시터의 어레이를 갖는 패키지 및 그를 형성하는 방법 | |
| TW200913811A (en) | A circuit board structure with a capacitance element embedded therein and method for fabricating tme same | |
| JP2004214412A (ja) | ノイズシールド板及びプリント配線板 | |
| TW200922427A (en) | Multilayer circuit board with embedded electronic component and manufacturing method thereof | |
| KR101252999B1 (ko) | 기생 커패시턴스가 감소된 내층 비아 구조를 구비하는 다층 인쇄 회로 기판 | |
| JP2005064220A (ja) | 配線基板 | |
| JP2023104750A (ja) | 多層配線基板およびその製造方法 | |
| TWI300981B (en) | Circuit carrier and manufacturing process thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |