JP6614246B2 - キャパシタ内蔵多層配線基板及びその製造方法 - Google Patents

キャパシタ内蔵多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP6614246B2
JP6614246B2 JP2017565012A JP2017565012A JP6614246B2 JP 6614246 B2 JP6614246 B2 JP 6614246B2 JP 2017565012 A JP2017565012 A JP 2017565012A JP 2017565012 A JP2017565012 A JP 2017565012A JP 6614246 B2 JP6614246 B2 JP 6614246B2
Authority
JP
Japan
Prior art keywords
signal line
capacitor
layer
conductor
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017565012A
Other languages
English (en)
Other versions
JPWO2017134761A1 (ja
Inventor
知幸 赤星
大輔 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2017134761A1 publication Critical patent/JPWO2017134761A1/ja
Application granted granted Critical
Publication of JP6614246B2 publication Critical patent/JP6614246B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、キャパシタ内蔵多層配線基板及びその製造方法に関するものである。
近年、電子機器における半導体装置の性能向上に伴い、信号伝送の高速化や消費電力の増大が課題になってきている。また、半導体集積回路チップ（ＩＣチップ）の電源を安定して供給するために、パッケージ基板には電源インピーダンスの低減が強く求められている。
インピーダンス低減のための一般的な手法は、受動部品の一つであるチップコンデンサをパッケージ基板の表裏面に実装して基板の電源線とＧＮＤ配線との間を接続する手法である。
また、ＩＣチップとコンデンサまでの配線長を短くした方が配線のインダクタンス成分が抑えられて電気特性は良くなるため、パッケージ基板の内部にチップコンデンサを内蔵させる構造や、薄膜キャパシタ層をパッケージ基板の一部に内蔵させる構造が提案されている。
薄膜キャパシタ層をパッケージ基板に内蔵する場合、薄膜キャパシタ層の上下に電源線層とＧＮＤ配線層を配置し、ＩＣチップの電源端子及びＧＮＤ端子と接続する。電源線とＧＮＤ配線で挟み込む薄膜キャパシタ層の面積と、薄膜キャパシタ層から得られるキャパシタ値は比例関係にあるため、容量を増やするためには挟み込む面積が大きい方が望ましい。
しかしながら、信号線を設ける領域においては、薄膜キャパシタ層が信号線との間で不要な容量結合を誘発して伝送特性を劣化させてしまうという弊害が生じる。したがって、電源線が敷設されている領域にのみ薄膜キャパシタ層が存在していることが望ましい。そのため、フォトリソプロセスでパターニングできる有機材料や、グリーンシートと呼ばれる焼結前のセラミック材料で薄膜キャパシタ層を形成し、それをパターニング後に焼結するキャパシタ内蔵パッケージ基板構造が提案されている（例えば、特許文献１或いは特許文献２参照）。
ここで、図２６及び図２７を参照して従来のキャパシタ内蔵多層配線基板の製造工程を説明する。まず、図２６（ａ）に示すように、厚さが２μｍのＢａＴｉＯ３を主成分とするキャパシタ誘電体膜７１の両面に２０μｍ厚の銅箔７２，７３を設けたキャパシタフィルム７０を用意する。次いで、図２６（ｂ）に示すように、銅箔７２を所定形状にエッチングして上部電極７４を形成するとともに、銅箔７３をエッチングして下部電極２５を形成する。一方、図２６（ｃ）に示すように、第１導体層８１、第１絶縁層８２、電源線用ビア８３、接地線用ビア８４、信号線用ビア８５、第２導体層８６，８６１及び第２絶縁層８７を設けたベース基板８０を用意する。
次いで、図２６（ｄ）に示すように、ベース基板８０に上部電極７４及び下部電極７５を形成したキャパシタ基板を下部電極７５がベース基板８０に対向するように押圧し、加熱して圧着して一体化する。
次いで、図２７（ｅ）に示すように、上部電極７４に設けた開口部からビームスポット径が１００μｍのＣＯ２レーザを用いてレーザ光８８を照射し、第２導体層８６，８６１に達するビアホール３９を形成する。次いで、図２７（ｆ）に示すように、ビアホール８９の壁面に無電解メッキを施した後、第３導体層９０，９０１を形成するためのパターンを設けたメッキフーレム（図示は省略）を用いてＣｕ電解メッキを施して電源線用ビア８３１、接地線用ビア８４１、信号線用ビア８５１及び第３導体層９０，９０１を形成する。なお、ここでは、図示を簡略にするために、第３導体層９０，９０１と一体化している上部電極７４は図示を省略している。また、信号線用ビア８５１に接続する第３導体層９０１は、ビア同士を接続するための接続導体パターンになっている。
次いで、図２７（ｇ）に示すように、ビルドアップ工法を用いてエポキシ系材料を主成分とする２０μｍ厚の絶縁フィルムにより第３絶縁層９１を形成する。次いでビームスポット径が１００μｍのＣＯ２レーザを用いて電源線用ビア８３１、接地線用ビア８４１及び信号線用ビア８５１対向する位置にレーザ光９２を照射してビアホール９３を形成する。
次いで、図２７（ｈ）に示すように、無電解メッキを施した後、第４導体層９４を形成するためのパターンを設けたメッキフーレム（図示は省略）を用いてＣｕ電解メッキを施して電源線用ビア８３２、接地線用ビア８４２、信号線用ビア８５２及び第４導体層９４を形成することで、キャパシタ内蔵多層配線基板の基本構成が完成する。
特開２００１−２６７７５１号公報 特開２００６−２６１６５８号公報
しかし、キャパシタの誘電体膜となるＢａＴｉＯ３等のセラミック材料は、焼結後に貫通電源線の領域のみに敷設するためのパターニング処理が難しく、ベース基板８０の表面全面にキャパシタ誘電体膜７１を形成せざるを得ない。信号線用ビア８５１に接続する上部電極と一体化した第３導体層９０１と、接地線用ビア８４１に接続する第２導体層８６との間でキャパシタ誘電体膜７１をキャパシタ膜とする寄生容量が形成される。
ＢａＴｉＯ３等のセラミック材料で形成されるキャパシタ誘電体膜７１の誘電率が高く寄生容量のＣ値が不必要に増大するため特性インピーダンスＺ０のミスマッチ（不整合）が生じ、このミスマッチにより信号伝送が劣化する。
したがって、焼結後のセラミック材料を薄膜キャパシタ層として基板全面に敷設したキャパシタ内蔵多層配線基板及びその製造方法において、信号線用ビアの近傍のキャパシタ誘電体膜に起因する寄生容量による信号伝送の劣化を低減することを目的とする。
一つの態様では、キャパシタ内蔵多層配線基板は、信号線用積層ビア、接地線用積層ビア及び電源線用積層ビアと、前記信号線用積層ビア、前記接地線用積層ビア及び前記電源線用積層ビアに個別に電気的に接続する第１配線層準位に形成された複数の第１導体層群と、少なくとも前記電源線用積層ビアに個別に電気的に接続する第２配線層準位に形成された第２導体層と、前記信号線用積層ビア、前記接地線用積層ビア及び前記電源線用積層ビアに個別に電気的に接続する第３配線層準位に形成された複数の第３導体層群と、前記第１配線層準位と前記第２配線層準位との間に形成された第１絶縁層と、前記第２配線層準位と前記第３配線層準位との間に形成された第２絶縁層とを有し、前記第２絶縁層は前記信号線用ビアの近傍において第３絶縁層で埋め込まれた貫通開口部を有し、前記第２絶縁層の比誘電率が、前記第１絶縁層及び前記第３絶縁層の比誘電率より高く、前記貫通開口部が導体パターンに達している。
他の態様では、キャパシタ内蔵多層配線基板の製造方法は、少なくとも第１の電源線用ビア、第１の接地線用ビア及び第１の信号線用ビアと、前記第１の電源線用ビア、前記第１の接地線用ビア及び前記第１の信号線用ビアに独立して電気的に接続する第１配線層準位に形成された第１導体層群と、前記第１導体層群上に設けられた第１絶縁層を備えたベース基板と、第２絶縁層の一方の面に第２導体パターンを設け、他方の面に第３導体パターンを設けたキャパシタ基板とを積層して一体化して、第２配線層準位に形成された前記第２導体パターンを第２導体層とする工程と、前記第１導体層群に接続する第２の電源線用ビア、第２の接地線用ビア及び第２の信号線用ビアと、前記第２の電源線用ビア、第２の接地線用ビア及び第２の信号線用ビアに独立して電気的に接続し、前記第３導体パターンと一体化した第３配線層準位に形成された第３導体層群を形成する工程と、前記第２の信号線用ビアの近傍において前記第２絶縁層に貫通開口部を形成する工程と、前記貫通開口部を前記第２絶縁層の比誘電率より小さい第３絶縁層で埋め込む工程とを有し、前記第２の信号線用ビアの近傍において前記第２絶縁層に貫通開口部を形成する工程において、前記第２絶縁層の下部に設けた導体パターンに達するように前記貫通開口部を形成する。
一つの側面としてキャパシタ内蔵多層配線基板及びその製造方法によれば、焼結後のセラミック材料を薄膜キャパシタ膜として基板全面に敷設した場合に、薄膜キャパシタ膜に起因する信号伝送の劣化を改善するが可能になる。
本発明の実施の形態のキャパシタ内蔵多層配線基板の説明図である。 本発明の実施例１のキャパシタ内蔵多層配線基板の説明図（１）である。 本発明の実施例１のキャパシタ内蔵多層配線基板の説明図（２）である。 本発明の実施例１のキャパシタ内蔵多層配線基板の製造工程の途中までの説明図である。 本発明の実施例１のキャパシタ内蔵多層配線基板の製造工程の図４以降の途中までの説明図である。 本発明の実施例１のキャパシタ内蔵多層配線基板の製造工程の図５以降の説明図である。 本発明の実施例２のキャパシタ内蔵多層配線基板の説明図（１）である。 本発明の実施例２のキャパシタ内蔵多層配線基板の説明図（２）である。 本発明の実施例２のキャパシタ内蔵多層配線基板の製造工程の途中までの説明図である。 本発明の実施例２のキャパシタ内蔵多層配線基板の製造工程の図９以降の途中までの説明図である。 本発明の実施例２のキャパシタ内蔵多層配線基板の製造工程の図１０以降の説明図である。 本発明の実施例３のキャパシタ内蔵多層配線基板の説明図（１）である。 本発明の実施例３のキャパシタ内蔵多層配線基板の説明図（２）である。 本発明の実施例４のキャパシタ内蔵多層配線基板の説明図（１）である。 本発明の実施例４のキャパシタ内蔵多層配線基板の説明図（２）である。 本発明の実施例５のキャパシタ内蔵多層配線基板の説明図（１）である。 本発明の実施例５のキャパシタ内蔵多層配線基板の説明図（２）である。 本発明の実施例６のキャパシタ内蔵多層配線基板の説明図（１）である。 本発明の実施例６のキャパシタ内蔵多層配線基板の説明図（２）である。 本発明の実施例７のキャパシタ内蔵多層配線基板の説明図（１）である。 本発明の実施例７のキャパシタ内蔵多層配線基板の説明図（２）である。 本発明の実施例８のキャパシタ内蔵多層配線基板の説明図（１）である。 本発明の実施例８のキャパシタ内蔵多層配線基板の説明図（２）である。 本発明の実施例９のキャパシタ内蔵多層配線基板の説明図（１）である。 本発明の実施例９のキャパシタ内蔵多層配線基板の説明図（２）である。 従来のキャパシタ内蔵多層配線基板の製造工程の途中までの説明図である。 従来のキャパシタ内蔵多層配線基板の製造工程の図２６以降の説明図である。
ここで、図１を参照して、本発明の実施の形態のキャパシタ内蔵多層配線基板を説明する。図１は、本発明の実施の形態のキャパシタ内蔵多層配線基板の説明図であり、図１（ａ）は要部断面図であり、図１（ｂ）は図１（ａ）おけるＡ−Ａ′を結ぶ一点鎖線で示す第２配線層準位における平面図であり、図１（ｃ）は図１（ａ）おけるＢ−Ｂ′を結ぶ一点鎖線で示す第３配線層準位における透視平面図である。図１（ａ）示すように、キャパシタ内蔵多層配線基板には、信号線用積層ビア（１，８）、接地線用積層ビア（２,９）及び電源線用積層ビア（３，１０）が設けられている。この信号線用積層ビア（１，８）、接地線用積層ビア（２,９）及び電源線用積層ビア（３，１０）の中心には、第１配線層準位に形成された複数の第１導体層群４が個別に電気的に接続している。
また、キャパシタの下部電極の中心となる第２配線層準位に形成された第２導体層６が電源線用積層ビア（１０）に個別に電気的に接続している。また、信号線用積層ビア（８）、接地線用積層ビア（９）及び電源線用積層ビア（１０）の中心には第３配線層準位に形成された複数の第３導体層群１１が個別に電気的に接続されている。
第１配線層準位と第２配線層準位との間には、第１絶縁層５が設けられ、第２配線層準位と第３配線層準位との間にはキャパシタ誘電体膜となる第２絶縁層７が設けられている。第２絶縁層７は信号線用積層ビア（１，８）の近傍において貫通開口部１２が設けられており、この貫通開口部１２は導体パターン１３に達しているとともに、第２絶縁層７の比誘電率より小さな第３絶縁層１４で埋め込まれている。接地線用ビア（２，９）に接続する上部配線と一体化した第３導体層群１１と、電源線用ビア（３，１０）に接続する第２導体層６との間にキャパシタ誘電体膜となる第２絶縁層７が挟まれてキャパシタ１５を形成している。
なお、導体パターン１３は、第２配線層準位に形成された電気的に絶縁されている導体パターンや第１配線層準位に形成された電気的に絶縁されている導体パターンでも良い。或いは、導体パターン１３は接地線用積層ビア（２）に電気的に接続する第１配線層準位に形成された第１導体層４の張出部でも良い。なお、図１（ａ）の場合は、キャパシタの下部電極とともに第２配線層準位に形成された電気的に絶縁されている導体パターンある。
貫通開口部１２は、信号線用積層ビア（１，８）を取り囲む枠状の貫通開口部、特に、円環状の貫通開口部が典型的なものであるが、このような、枠状の貫通開口部に限られるものではない。例えば、導体パターン１３が、少なくとも信号線用積層ビア（１，８）と接地線用積層ビア（２，９）との間に設けられた複数のドット状の導体パターンでも良く、その場合には、貫通開口部１２として、導体パターンに対応する位置に複数のドット状の貫通開口部を設ければ良い。
或いは、導体パターン１３が、少なくとも信号線用積層ビア（１，８）と接地線用積層ビア（２，９）との間に設けられた信号線用積層ビア（１,８）の直径より大きなサイズの矩形状の導体パターンでも良い。この場合には、貫通開口部１２として、導体パターン１３に対応する位置に信号線用積層ビア（１，８）の直径より大きなサイズの矩形状の貫通開口部を設ければ良い。
また、導体パターン１３が接地線用積層ビア（２）に電気的に接続する第１配線層準位に形成された第１導体層４の張出部の場合には少なくとも信号線用積層ビア（１，８）と接地線用積層ビア（２，９）との間に複数のドット状の貫通開口部を設ければ良い。或いは、貫通開口部１２は、少なくとも信号線用積層ビア（１，８）と接地線用積層ビア（２，９）との間に設けられた信号線用積層ビア（１，８）の直径より大きなサイズの矩形状の貫通開口部でも良い。
このような、キャパシタ内蔵多層配線基板を形成するためには、少なくとも第１の電源線用ビア３、第１の接地線用ビア２及び第１の信号線用ビア１と、第１の電源線用ビア３、第１の接地線用ビア２及び第１の信号線用ビア１に独立して電気的に接続する第１導体層群４と、第１導体層群４上に設けられた第１絶縁層５を備えたベース基板を用意する。第２絶縁層７の一方の面に第２導体パターンを設け、他方の面に第３導体パターンを設けたキャパシタ基板をベース基板に積層して一体化して、第２導体パターンを第２導体層６とする。
次いで、第１導体層群４に接続する第２の電源線用ビア１０、第２の接地線用ビア９及び第２の信号線用ビア８と、第２の電源線用ビア１０、第２の接地線用ビア９及び第２の信号線用ビア８に独立して電気的に接続した第３導体層群１１を形成する。なお、第３導体層群１１は、キャパシタ基板に設けた第３導体パターンと一体化している。
次いで、第２の信号線用ビア８の近傍において第２絶縁層７の下部に設けた導体パターン１３に達するように第２絶縁層７に貫通開口部１２を形成し、この貫通開口部１２を比誘電率が第２絶縁層７より小さい第３絶縁層１４で埋め込む。
貫通開口部１２は、典型的には、ビームスポット径が５０μｍ〜１００μｍ径のＣＯ２レーザや紫外線レーザを用いたレーザ加工により形成するが、下部に導体パターン１３を設けているので、ベース基板がダメージを受けることがない。なお、レーザ加工の際のレーザ照射を精密に制御する場合には、貫通開口部１２の底面が、ベース基板の表面の絶縁層（図１の場合には、第１絶縁層５）と接するようにしても良い。
キャパ基板に設ける第２導体パターン及び第３導体パターンは、典型的にはアルミニウム、ニッケル、銅等から選択され、１５μｍ〜３０μｍ厚とする。また、第２絶縁膜７は、典型的にはＢａＴｉＯ３やＳｒＴｉＯ３等を主成分とする１μｍ〜３μｍ厚の焼結薄膜とする。また、信号線用積層ビア（１，８）、接地線用積層ビア（２,９）及び電源線用積層ビア（３，１０）の直径は、５０μｍ〜１００μｍとする。
第３絶縁層１４としては、第２絶縁層７より比誘電率が小さいエポキシ樹脂等を用い、その厚さは２０μｍ〜３０μｍとする。貫通開口部１２は比誘電率の小さなエポキシ樹脂等で埋め込まれるため、寄生キャパシタのキャパシタ膜の実効的誘電率が低下し、信号線の近傍の寄生容量は低減する。
このように、本発明の実施の形態においては、信号線と接地線との間においてキャパシタ膜となる第２絶縁層の一部を除去しているので、不必要な寄生容量の増大を回避している。それによって、特性インピーダンスの整合がとれた良質な信号伝送が可能になる。また、第２絶縁層の一部を除去する際に、除去部の底部に導体パターンを設けているので、ベース基板がダメージを受けることがない。
次に、図２乃至図６を参照して、本発明の実施例１のキャパシタ内蔵多層配線基板を説明する。図２及び図３は本発明の実施例１のキャパシタ内蔵多層配線基板の説明図であり、図２（ａ）は要部断面図であり、図２（ｂ）は図２（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った第２導体層を形成した時点の平面図であり、図３（ｃ）は図２（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った下部電極の位置の平面図であり、図３（ｄ）は図２（ａ）におけるＣ-Ｃ′を結ぶ一点鎖線に沿った第３絶縁層を形成した直後の第３導体層の位置における平面図である。図２（ａ）に示すように、接地線用ビア３４に接続する上部配線と一体化した第３導体層４０と、電源線用ビア３３に接続する下部電極２５との間にキャパシタ誘電体膜２１が挟まれてキャパシタを形成している。
図２（ｂ）に示すように、電源線用ビア３３及び接地線用ビア３４に接続する第２導体層３６はベタパターンであり、信号線用ビア３５に接続する第２導体層３６１は、ビア同士を接続するための接続導体パターンになっており、図においては円形にしている。図３（ｃ）に示すように、電源線用ビア３３１に接続する下部電極２５はベタパターンであり、下部電極２５を形成する銅箔（後述する図４（ａ）における符号２３）を利用して信号線用ビア３５１を取り囲む円環状の孤立導体層２６を形成している。
図３（ｄ）に示すように、電源線用ビア３３１及び接地線用ビア３４１に接続する第３導体層４０はベタパターンであり、孤立導体層２６に対応する位置に誘電体膜分離溝４２が設けられており、キャパシタ誘電体膜２１は分断されている。なお、信号線用ビア３５１に接続する第３導体層４０１は、ビア同士を接続するための接続導体パターンになっている。
次に、図４乃至図６を参照して、本発明の実施例１のキャパシタ内蔵多層配線基板の製造工程を説明する。まず、図４（ａ）に示すように、厚さが２μｍのＢａＴｉＯ３を主成分とするキャパシタ誘電体膜２１の両面に２０μｍ厚の銅箔２２，２３を設けたキャパシタフィルム２０を用意する。次いで、図４（ｂ）に示すように、銅箔２２を所定形状にエッチングして上部電極２４を形成するとともに、銅箔２３をエッチングして図３（ｃ）に示したパターンの下部電極２５及び孤立導体層２６を形成する。一方、図４（ｃ）に示すように、第１導体層３１、第１絶縁層３２、電源線用ビア３３、接地線用ビア３４、信号線用ビア３５、第２導体層３６，３６１及び第２絶縁層３７を設けたベース基板３０を用意する。なお、第２導体層３６，３６１は、図２（ｂ）に示したパターンである。
次いで、図４（ｄ）に示すように、ベース基板３０に上部電極２４、下部電極２５及び孤立導体層２６を形成したキャパシタ基板を下部電極２５がベース基板３０に対向するように押圧し、加熱して圧着して一体化する。
次いで、図５（ｅ）に示すように、上部電極２４に設けた開口部からビームスポット径が１００μｍのＣＯ２レーザを用いてレーザ光３８を照射し、第２導体層３６，３６１に達するビアホール３９を形成する。次いで、図５（ｆ）に示すように、ビアホール３９の壁面に無電解メッキを施した後、第３導体層４０，４０１を形成するためのパターンを設けたメッキフーレム（図示は省略）を用いてＣｕ電解メッキを施して電源線用ビア３３１、接地線用ビア３４１、信号線用ビア３５１及び第３導体層４０，４０１を形成する。なお、ここでは、図示を簡略にするために、第３導体層４０，４０１と一体化している上部電極２４は図示を省略している（以下同様である）。なお、信号線用ビア３５１に接続する第３導体層４０１は、ビア同士を接続するための接続導体パターンになっている。
次いで、図５（ｇ）に示すように、再び、ビームスポット径が１００μｍのＣＯ２レーザを用いて孤立導体層２６に対向する位置にレーザ光４１を照射して図３（ｄ）に示す円環状の誘電体膜分離溝４２を形成する。この時、レーザ照射部の下部には孤立導体層２６が配置されているので、ベース基板（３０）の表面がダメージを受けることがない。
以降は再び従来例と同様に、図６（ｈ）に示すように、ビルドアップ工法を用いてエポキシ系材料を主成分とする２０μｍ厚の絶縁フィルムにより第３絶縁層４３を形成する。次いで、図６（ｉ）に示すように、ビームスポット径が１００μｍのＣＯ２レーザを用いて電源線用ビア３３１、接地線用ビア３４１及び信号線用ビア３５１対向する位置にレーザ光４４を照射してビアホール４５を形成する。
次いで、図６（ｊ）に示すように、無電解メッキを施した後、第４導体層４６を形成するためのパターンを設けたメッキフーレム（図示は省略）を用いてＣｕ電解メッキを施して電源線用ビア３３２、接地線用ビア３４２、信号線用ビア３５２及び第４導体層４６を形成することで、キャパシタ内蔵多層配線基板の基本構成が完成する。
本発明の実施例１においては、信号線用ビア３５１の近傍のキャパシタ誘電体膜２１の一部を円環状に除去して誘電体膜分離溝４２を形成し、この誘電体膜分離溝４２をキャパシタ誘電体膜２１より比誘電率の小さなエポキシ樹脂で埋め込んでいる。したがって、誘電体膜分離溝４２を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例１においては、下部電極２５を形成するための銅箔２３を利用して円環状の孤立導体層２６を形成しているので、誘電体膜分離溝４２を形成する際のレーザ照射により、ベース基板３０の表面がダメージを受けることがない。
次に、図７乃至図１１を参照して、本発明の実施例２のキャパシタ内蔵多層配線基板を説明する。図７及び図８は本発明の実施例２のキャパシタ内蔵多層配線基板の説明図であり、図７（ａ）は要部断面図であり、図７（ｂ）は図７（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った第２導体層を形成した時点の平面図であり、図７（ｃ）は図７（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った誘電体膜分離溝を形成する前の平面図であり、図７（ｄ）は図７（ａ）におけるＣ-Ｃ′を結ぶ一点鎖線に沿った第３絶縁層を形成した直後の第３導体層の位置における平面図である。図７（ａ）に示すように、実施例１と同様に、接地線用ビア３４に接続する上部配線と一体化した第３導体層４０と、電源線用ビア３３に接続する下部電極２５との間にキャパシタ誘電体膜２１が挟まれてキャパシタを形成している。
図７（ｂ）に示すように、電源線用ビア３３及び接地線用ビア３４に接続する第２導体層３６はベタパターンであり、信号線用ビア３５に接続する第２導体層３６１は、ビア同士を接続するための接続導体パターンになっている。第２導体層３６を形成する際に信号線用ビア３５１を取り囲む円環状の孤立導体層４７を形成している。
図８（ｃ）に示すように、電源線用ビア３３１に接続する下部電極２５はベタパターンである。図８（ｄ）に示すように、電源線用ビア３３１及び接地線用ビア３４１に接続する第３導体層４０はベタパターンであり、孤立導体層４７に対応する位置に誘電体膜分離溝４２が設けられており、キャパシタ誘電体膜２１は分断されている。なお、信号線用ビア３５１に接続する第３導体層４０１は、ビア同士を接続するための接続導体パターンになっている。
次に、図９乃至図１１を参照して、本発明の実施例２のキャパシタ内蔵多層配線基板の製造工程を説明する。まず、図９（ａ）に示すように、厚さが２μｍのＢａＴｉＯ３を主成分とするキャパシタ誘電体膜２１の両面に２０μｍ厚の銅箔２２，２３を設けたキャパシタフィルム２０を用意する。次いで、図９（ｂ）に示すように、銅箔２２を所定形状にエッチングして上部電極２４を形成するとともに、銅箔２３をエッチングして図８（ｃ）に示したパターンの下部電極２５を形成する。実施例２の場合には、キャパシタフィルム側に孤立導体層は形成しない。
一方、図９（ｃ）に示すように、第１導体層３１、第１絶縁層３２、電源線用ビア３３、接地線用ビア３４、信号線用ビア３５、第２導体層３６，３６１及び第２絶縁層３７を設けたベース基板３０を用意する。この時、第２導体層３６，３６１を形成する際に、図７（ｂ）に示すように、信号線用ビア３５を囲む円環状の孤立導体層４７を形成する。
次いで、図９（ｄ）に示すように、ベース基板３０に上部電極２４及び下部電極を形成したキャパシタ基板を下部電極２５がベース基板３０に対向するように押圧し、加熱して圧着して一体化する。
次いで、図１０（ｅ）に示すように、上部電極２４に設けた開口部からビームスポット径が１００μｍのＣＯ２レーザを用いてレーザ光３８を照射し、第２導体層３６，３６１に達するビアホール３９を形成する。次いで、図１０（ｆ）に示すように、ビアホール３９の壁面に無電解メッキを施した後、第３導体層４０，４０１を形成するためのパターンを設けたメッキフーレム（図示は省略）を用いてＣｕ電解メッキを施して電源線用ビア３３１、接地線用ビア３４１、信号線用ビア３５１及び第３導体層４０，４０１を形成する。なお、ここでは、図示を簡略にするために、第３導体層４０，４０１と一体化している上部電極２４は図示を省略している。
次いで、図１０（ｇ）に示すように、再び、ビームスポット径が１００μｍのＣＯ２レーザを用いて孤立導体層４７に対向する位置にレーザ光４１を照射して図８（ｄ）に示す円環状の誘電体膜分離溝４２を形成する。この時、レーザ照射部の下部には孤立導体層４７が配置されているので、ベース基板（３０）の表面がダメージを受けることがない。
以降は再び従来例と同様に、図１１（ｈ）に示すように、ビルドアップ工法を用いてエポキシ系材料を主成分とする２０μｍ厚の絶縁フィルムにより第３絶縁層４３を形成する。次いで、図１１（ｉ）に示すように、ビームスポット径が１００μｍのＣＯ２レーザを用いて電源線用ビア３３１、接地線用ビア３４１及び信号線用ビア３５１対向する位置にレーザ光４４を照射してビアホール４５を形成する。
次いで、図１１（ｊ）に示すように、無電解メッキを施した後、第４導体層４６を形成するためのパターンを設けたメッキフーレム（図示は省略）を用いてＣｕ電解メッキを施して電源線用ビア３３２、接地線用ビア３４２、信号線用ビア３５２及び第４導体層４６を形成することで、キャパシタ内蔵多層配線基板の基本構成が完成する。
本発明の実施例２においても、信号線用ビア３５１の近傍のキャパシタ誘電体膜２１の一部を円環状に除去して誘電体膜分離溝４２を形成し、この誘電体膜分離溝４２をキャパシタ誘電体膜２１より誘電率の小さなエポキシ樹脂で埋め込んでいる。したがって、誘電体膜分離溝４２を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、第２導体層３６と同時に円環状の孤立導体層４７を形成しているので、誘電体膜分離溝４２を形成する際のレーザ照射により、ベース基板３０の表面がダメージを受けることがない。
次に、図１２及び図１３を参照して、本発明の実施例３のキャパシタ内蔵多層配線基板を説明するが、孤立導体層４７を設ける代わりに張出部４８を設けた以外は上記の実施例２と製造工程は全く同様であるので、構造のみ説明する。図１２及び図１３は本発明の実施例３のキャパシタ内蔵多層配線基板の説明図であり、図１２（ａ）は要部断面図であり、図１２（ｂ）図１２（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った第２導体層を形成した時点の平面図であり、図１２（ｃ）は図１２（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った誘電体膜分離溝を形成する前の下部電極位置の平面図であり、図１２（ｄ）は図１２（ａ）におけるＣ-Ｃ′を結ぶ一点鎖線に沿った第３絶縁層を形成した直後の第３導体層の位置における平面図である。図１２（ａ）に示すように、実施例２と同様に、接地線用ビア３４に接続する上部配線と一体化した第３導体層４０と、電源線用ビア３３に接続する下部電極２５との間にキャパシタ誘電体膜２１が挟まれてキャパシタを形成している。
図１２（ｂ）に示すように、電源線用ビア３３及び接地線用ビア３４に接続する第２導体層３６はベタパターンであり、信号線用ビア３５に接続する第２導体層３６１は、ビア同士を接続するための接続導体パターンになっている。第２導体層３６の張出部４８が信号線用ビア３５１を取り囲んでいる。
図１３（ｃ）に示すように、電源線用ビア３３１に接続する下部電極２５はベタパターンである。図１３（ｄ）に示すように、電源線用ビア３３１及び接地線用ビア３４１に接続する第３導体層４０はベタパターンであり、張出部４８が延在する位置に誘電体膜分離溝４２が設けられており、キャパシタ誘電体膜２１は分断されている。なお、信号線用ビア３５１に接続する第３導体層４０１は、ビア同士を接続するための接続導体パターンになっている。
本発明の実施例３においては、信号線用ビア３５１の近傍のキャパシタ誘電体膜２１の一部をリング状に除去して誘電体膜分離溝４２を形成し、この誘電体膜分離溝４２をキャパシタ誘電体膜２１より誘電率の小さなエポキシ樹脂で埋め込んでいる。したがって、誘電体膜分離溝４２を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例３においては、信号線用ビア３５に向かって第２導体層３６の張出部４８を形成しているので、誘電体膜分離溝４２を形成する際のレーザ照射により、ベース基板３０の表面がダメージを受けることがない。
次に、図１４乃至図１５を参照して、本発明の実施例４のキャパシタ内蔵多層配線基板を説明するが、孤立導体層を分散孤立導体層とする以外は上記の実施例１と製造工程は全く同様であるので、構造のみ説明する。図１４及び図１５は本発明の実施例４のキャパシタ内蔵多層配線基板の説明図であり、図１４（ａ）は要部断面図であり、図１４（ｂ）は図１４（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った第２導体層を形成した時点の平面図であり、図１４（ｃ）は図１４（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った下部電極の位置における平面図であり、図１４（ｄ）は図１４（ａ）におけるＣ-Ｃ′を結ぶ一点鎖線に沿った第３絶縁層を形成した直後の第３導体層の位置における平面図である。図１４（ａ）に示すように、接地線用ビア３４に接続する上部配線と一体化した第３導体層４０と、電源線用ビア３３に接続する下部電極２５との間にキャパシタ誘電体膜２１が挟まれてキャパシタを形成している。
図１４（ｂ）に示すように、電源線用ビア３３及び接地線用ビア３４に接続する第２導体層３６はベタパターンであり、信号線用ビア３５に接続する第２導体層３６１は、ビア同士を接続するための接続導体パターンになっている。図１５（ｃ）に示すように、電源線用ビア３３１に接続する下部電極２５はベタパターンであり、下部電極２５を形成する銅箔（２３）を利用して信号線用ビア３５１を取り囲むように複数の分散孤立導体層４９を形成している。なお、ここでは、信号線用ビア３５１の接地線用ビア３４１に向う側に３個ずつの分散孤立導体層４９を設けているが、個数は任意であり、図において、信号線用ビア３５１の上下も囲むように分散孤立導体層４９を設けても良い。
図１５（ｄ）に示すように、電源線用ビア３３１及び接地線用ビア３４１に接続する第３導体層４０はベタパターンであり、分散孤立導体層４９に対応する位置に開口部５０が設けられており、キャパシタ誘電体膜２１は開口部５０において欠落している。
本発明の実施例４においては、信号線用ビア３５１の近傍のキャパシタ誘電体膜２１に複数の開口部５０を形成し、この開口部５０をキャパシタ誘電体膜２１より誘電率の小さなエポキシ樹脂で埋め込んでいる。したがって、開口部５０を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例４においては、下部電極２５を形成するための銅箔２３を利用して複数の円形の分散孤立導体層４９を形成しているので、開口部５０を形成する際のレーザ照射により、ベース基板３０の表面がダメージを受けることがない。
次に、図１６乃至図１７を参照して、本発明の実施例５のキャパシタ内蔵多層配線基板を説明するが、孤立導体層を分散孤立導体層とする以外は上記の実施例２と製造工程は全く同様であるので、構造のみ説明する。図１６及び図１７は本発明の実施例５のキャパシタ内蔵多層配線基板の説明図であり、図１６（ａ）は要部断面図であり、図１６（ｂ）は図１６（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った第２導体層を形成した時点の平面図であり、図１６（ｃ）は図１６（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った誘電体膜分離溝を形成する前の平面図であり、図１６（ｄ）は図１６（ａ）におけるＣ-Ｃ′を結ぶ一点鎖線に沿った第３絶縁層を形成した直後の第３導体層の位置における平面図である。図１６（ａ）に示すように、実施例５と同様に、接地線用ビア３４に接続する上部配線と一体化した第３導体層４０と、電源線用ビア３３に接続する下部電極２５との間にキャパシタ誘電体膜２１が挟まれてキャパシタを形成している。
図１６（ｂ）に示すように、電源線用ビア３３及び接地線用ビア３４に接続する第２導体層３６はベタパターンであり、信号線用ビア３５に接続する第２導体層３６１は、ビア同士を接続するための接続導体パターンになっている。第２導体層３６，３６１を形成する際に信号線用ビア３５１を取り囲むように複数の分散孤立導体層５１を形成している。なお、ここでは、信号線用ビア３５１の接地線用ビア３４１に向う側に３個ずつの分散孤立導体層５１を設けているが、個数は任意であり、図において、信号線用ビア３５１の上下も囲むように分散孤立導体層５１を設けても良い。
図１７（ｃ）に示すように、電源線用ビア３３１に接続する下部電極２５はベタパターンである。図１７（ｄ）に示すように、電源線用ビア３３１及び接地線用ビア３４１に接続する第３導体層４０はベタパターンであり、分散孤立導体層４９に対応する位置に開口部５２が設けられており、キャパシタ誘電体膜２１は開口部５２において欠落している。
本発明の実施例５においては、信号線用ビア３５１の近傍のキャパシタ誘電体膜２１に複数の開口部５２を形成し、この開口部５２をキャパシタ誘電体膜２１より誘電率の小さなエポキシ樹脂で埋め込んで第３絶縁層４３にしている。したがって、開口部５２を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例５においては、第２導体層３６，３６１を形成する際に、複数の円形の分散孤立導体層５１を形成しているので、開口部５２を形成する際のレーザ照射により、ベース基板３０の表面がダメージを受けることがない。
次に、図１８及び図１９を参照して、本発明の実施例６のキャパシタ内蔵多層配線基板を説明する。実施例６は、円環状の孤立導体層５７の代わりに張出部４８を設け、円環状の誘電体膜分離溝の代わりに矩形状の開口部を設けた以外は上記の実施例２と製造工程は全く同様であるので構造のみ説明する。図１８及び図１９は本発明の実施例６のキャパシタ内蔵多層配線基板の説明図であり、図１８（ａ）は要部断面図であり、図１８（ｂ）は図１８（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った第２導体層を形成した時点の平面図であり、図１８（ｃ）は図１８（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った誘電体膜分離溝を形成する前の平面図であり、図１８（ｄ）は図１８（ａ）におけるＣ-Ｃ′を結ぶ一点鎖線に沿った第３絶縁層を形成した直後の第３導体層の位置における平面図である。図１８（ａ）に示すように、実施例３と同様に、接地線用ビア３４に接続する上部配線と一体化した第３導体層４０と、電源線用ビア３３に接続する下部電極２５との間にキャパシタ誘電体膜２１が挟まれてキャパシタを形成している。
図１８（ｂ）に示すように、電源線用ビア３３及び接地線用ビア３４に接続する第２導体層３６はベタパターンであり、信号線用ビア３５に接続する第２導体層３６１は、ビア同士を接続するための接続導体パターンになっている。第２導体層３６の張出部４８が信号線用ビア３５１を取り囲んでいる。
図１９（ｃ）に示すように、電源線用ビア３３１に接続する下部電極２５はベタパターンである。図１９（ｄ）に示すように、電源線用ビア３３１及び接地線用ビア３４１に接続する第３導体層４０はベタパターンであり、張出部４８が延在する位置に複数の開口部５３を形成している。なお、ここでは、信号線用ビア３５１の接地線用ビア３４１に向う側に３個ずつの開口部５３を設けているが、個数は任意であり、図において、信号線用ビア３５１の上下も囲むように開口部５３を設けても良い。
本発明の実施例６においては、信号線用ビア３５１の近傍のキャパシタ誘電体膜２１に複数の開口部５３を形成し、この開口部５３をキャパシタ誘電体膜２１より誘電率の小さなエポキシ樹脂で埋め込んで第４絶縁層４６にしている。したがって、開口部５３を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例６においては、信号線用ビア３５に向かって第２導体層３６の張出部４８を形成しているので、開口部５３を形成する際のレーザ照射により、ベース基板３０の表面がダメージを受けることがない。
次に、図２０乃至図２１を参照して、本発明の実施例７のキャパシタ内蔵多層配線基板を説明するが、円環状の孤立導体層を矩形状の孤立導体層とする以外は上記の実施例１と製造工程は全く同様であるので、構造のみ説明する。図２０及び図２１は本発明の実施例７のキャパシタ内蔵多層配線基板の説明図であり、図２０（ａ）は要部断面図であり、図２０（ｂ）は図２０（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った第２導体層を形成した時点の平面図であり、図２０（ｃ）は図２０（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った下部電極の位置における平面図であり、図２０（ｄ）は図２０（ａ）におけるＣ-Ｃ′を結ぶ一点鎖線に沿った第３絶縁層を形成した直後の第３導体層の位置における平面図である。図２１（ａ）に示すように、接地線用ビア３４に接続する上部配線と一体化した第３導体層４０と、電源線用ビア３３に接続する下部電極２５との間にキャパシタ誘電体膜２１が挟まれてキャパシタを形成している。
図２０（ｂ）に示すように、電源線用ビア３３及び接地線用ビア３４に接続する第２導体層３６はベタパターンであり、信号線用ビア３５に接続する第２導体層３６１は、ビア同士を接続するための接続導体パターンになっている。図２１（ｃ）に示すように、電源線用ビア３３１に接続する下部電極２５はベタパターンであり、下部電極２５を形成する銅箔（２３）を利用して信号線用ビア３５１の両側に長方形状の孤立導体層５５を形成している。なお、ここでは、信号線用ビア３５１の接地線用ビア３４１に向う側に一対の孤立導体層５５を設けているが、図において、信号線用ビア３５１の上下にも孤立導体層５５を設けても良い。
図２１（ｄ）に示すように、電源線用ビア３３１及び接地線用ビア３４１に接続する第３導体層４０はベタパターンであり、孤立導体層５５に対応する位置に開口部５６が設けられており、キャパシタ誘電体膜２１は開口部５６において欠落している。
本発明の実施例７においては、信号線用ビア３５１の近傍のキャパシタ誘電体膜２１に孤立導体層５５に対応する一対の開口部５６を形成し、この開口部５６をキャパシタ誘電体膜２１より誘電率の小さなエポキシ樹脂で埋め込んで第４絶縁層４６を形成している。したがって、開口部５６を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例７においては、下部電極２５を形成するための銅箔２３を利用して一対の孤立導体層５５を形成しているので、開口部５６を形成する際のレーザ照射により、ベース基板３０の表面がダメージを受けることがない。
次に、図２２乃至図２３を参照して、本発明の実施例８のキャパシタ内蔵多層配線基板を説明するが円環状の孤立導体層を矩形の孤立導体層とする以外は上記の実施例２と製造工程は全く同様であるので、構造のみ説明する。図２２及び図２３は本発明の実施例８のキャパシタ内蔵多層配線基板の説明図であり、図２２（ａ）は要部断面図であり、図２２（ｂ）は図２２（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った第２導体層を形成した時点の平面図であり、図２２（ｃ）は図２２（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った誘電体膜分離溝を形成する前の平面図であり、図２０（ｄ）は図２０（ａ）におけるＣ-Ｃ′を結ぶ一点鎖線に沿った第３絶縁層を形成した直後の第３導体層の位置における平面図である。図２２（ａ）に示すように、実施例８と同様に、接地線用ビア３４に接続する上部配線と一体化した第３導体層４０と、電源線用ビア３３に接続する下部電極２５との間にキャパシタ誘電体膜２１が挟まれてキャパシタを形成している。
図２２（ｂ）に示すように、電源線用ビア３３及び接地線用ビア３４に接続する第２導体層３６はベタパターンであり、信号線用ビア３５に接続する第２導体層３６１は、ビア同士を接続するための接続導体パターンになっている。第２導体層３６，３６１を形成する際に信号線用ビア３５１の両側に長方形状の孤立導体層５７を形成している。なお、ここでは、信号線用ビア３５１の接地線用ビア３４１に向う側に１対の孤立導体層５７を設けているが、図において、信号線用ビア３５１の上下にも孤立導体層５７を設けても良い。
図２３（ｃ）に示すように、電源線用ビア３３１に接続する下部電極２５はベタパターンである。図２３（ｄ）に示すように、電源線用ビア３３１及び接地線用ビア３４１に接続する第３導体層４０はベタパターンであり、一対の孤立導体層５７に対応する位置に開口部５８が設けられており、キャパシタ誘電体膜２１は開口部５８において欠落している。
本発明の実施例８においては、信号線用ビア３５１の近傍のキャパシタ誘電体膜２１に一対の開口部５８を形成し、この開口部５８をキャパシタ誘電体膜２１より誘電率の小さなエポキシ樹脂で埋め込んで第４絶縁層４６にしている。したがって、開口部５８を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例８においては、第２導体層３６，３６１を形成する際に、一対の孤立導体層５７を形成しているので、開口部５８を形成する際のレーザ照射により、ベース基板３０の表面がダメージを受けることがない。
次に、図２４及び図２５を参照して、本発明の実施例９のキャパシタ内蔵多層配線基板を説明する。実施例９は、円環状の孤立導体層５７の代わりに張出部４８を設け、円環状の誘電体膜分離溝の代わりに矩形状の開口部を設けた以外は上記の実施例２と製造工程は全く同様であるので構造のみ説明する。図２４及び図２５は本発明の実施例９のキャパシタ内蔵多層配線基板の説明図であり、図２４（ａ）は要部断面図であり、図２４（ｂ）は図２４（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った第２導体層を形成した時点の平面図であり、図２４（ｃ）は図２４（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った誘電体膜分離溝を形成する前の平面図であり、図２４（ｄ）は図２４（ａ）におけるＣ-Ｃ′を結ぶ一点鎖線に沿った第３絶縁層を形成した直後の第３導体層の位置における平面図である。図２４（ａ）に示すように、実施例３と同様に、接地線用ビア３４に接続する上部配線と一体化した第３導体層４０と、電源線用ビア３３に接続する下部電極２５との間にキャパシタ誘電体膜２１が挟まれてキャパシタを形成している。
図２４（ｂ）に示すように、電源線用ビア３３及び接地線用ビア３４に接続する第２導体層３６はベタパターンであり、信号線用ビア３５に接続する第２導体層３６１は、ビア同士を接続するための接続導体パターンになっている。第２導体層３６の張出部４８が信号線用ビア３５１を取り囲んでいる。
図２５（ｃ）に示すように、電源線用ビア３３１に接続する下部電極２５はベタパターンである。図２５（ｄ）に示すように、電源線用ビア３３１及び接地線用ビア３４１に接続する第３導体層４０はベタパターンであり、張出部４８が延在する位置に一対の長方形状の開口部５９を形成している。なお、ここでは、信号線用ビア３５１の接地線用ビア３４１に向う側に１対の開口部５９を設けているが図において、信号線用ビア３５１の上下にも開口部５９を設けても良い。
本発明の実施例９においては、信号線用ビア３５１の近傍のキャパシタ誘電体膜２１に複数の開口部５９を形成し、この開口部５９をキャパシタ誘電体膜２１より誘電率の小さなエポキシ樹脂で埋め込んで第４絶縁層４６にしている。したがって、開口部５９を形成しない場合に比べて、寄生キャパシタの寄生容量を低減することができる。また、本発明の実施例９においては、信号線用ビア３５に向かって第２導体層３６の張出部４８を形成しているので、開口部５９を形成する際のレーザ照射により、ベース基板３０の表面がダメージを受けることがない。
１ 第１の信号線用ビア
２ 第１の接地線用ビア
３ 第１の電源線用ビア
４ 第１導体層群
５ 第１絶縁層
６ 第２導体層
７ 第２絶縁層
８ 第２の信号線用ビア
９ 第２の接地線用ビア
１０ 第２の電源線用ビア
１１ 第３導体層群
１２ 貫通開口部
１３ 導体パターン
１４ 第３絶縁層
１５ キャパシタ
２１，７１ キャパシタ誘電体膜
２２，２３，７２，７３ 銅箔
２４，７４ 上部電極
２５，７５ 下部電極
２６ 孤立導体層
３０，８０ ベース基板
３１，８１ 第１導体層
３２，８２ 第１絶縁層
３３，３３１，３３２，８３，８３１，８３２ 電源線用ビア
３４，３４１，３４２，８４，８４１，８４２ 接地線用ビア
３５，３５１，３５２，８５，８５１，８５２ 信号線用ビア
３６，３６１，８６ 第２導体層
３７，８７ 第２絶縁層
３８，８８ レーザ光
３９，８９ ビアホール
４０，４０１，９０，９０１ 第３導体層
４１ レーザ光
４２ 誘電体膜分離溝
４３，９１ 第３絶縁層
４４，９２ レーザ光
４５，９３ ビアホール
４６，９４ 第４導体層
４７ 孤立導体層
４８ 張出部
４９，５１，５５ 分散孤立導体層
５０，５２，５３，５６，５８，５９ 開口部
５７ 孤立導体層
９５ キャパシタ

Claims (14)

  1. 信号線用積層ビア、接地線用積層ビア及び電源線用積層ビアと、
    前記信号線用積層ビア、前記接地線用積層ビア及び前記電源線用積層ビアに個別に電気的に接続する第１配線層準位に形成された複数の第１導体層群と、
    少なくとも前記電源線用積層ビアに個別に電気的に接続する第２配線層準位に形成された第２導体層と、
    前記信号線用積層ビア、前記接地線用積層ビア及び前記電源線用積層ビアに個別に電気的に接続する第３配線層準位に形成された複数の第３導体層群と、
    前記第１配線層準位と前記第２配線層準位との間に形成された第１絶縁層と、
    前記第２配線層準位と前記第３配線層準位との間に形成された第２絶縁層と
    を有し、
    前記第２絶縁層は前記信号線用積層ビアの近傍において第３絶縁層で埋め込まれた貫通開口部を有し、
    前記第２絶縁層の比誘電率が、前記第１絶縁層及び前記第３絶縁層の比誘電率より高く、
    前記貫通開口部が導体パターンに達しているキャパシタ内蔵多層配線基板。
  2. 前記導体パターンが、前記第２配線層準位に形成され、他部分と電気的に絶縁されている導体パターンである請求項１に記載のキャパシタ内蔵多層配線基板。
  3. 前記導体パターンが、前記第１配線層準位に形成され、他部分と電気的に絶縁されている導体パターンである請求項１に記載のキャパシタ内蔵多層配線基板。
  4. 前記導体パターンが、前記第１配線層準位に形成された前記接地線用積層ビアに電気的に接続する第１配線層準位に形成された第１導体層の張出部である請求項１に記載のキャパシタ内蔵多層配線基板。
  5. 前記貫通開口部が、前記信号線用積層ビアを取り囲む枠状の貫通開口部である請求項１に記載のキャパシタ内蔵多層配線基板。
  6. 前記枠状の貫通開口部が、円環状の貫通開口部である請求項５に記載のキャパシタ内蔵多層配線基板。
  7. 前記導体パターンが、少なくとも前記信号線用積層ビアと前記接地線用積層ビアとの間に設けられた複数のドット状の導体パターンであり、前記貫通開口部が、少なくとも前記信号線用積層ビアと前記接地線用積層ビアとの間に設けられた複数のドット状の貫通開口部である請求項１に記載のキャパシタ内蔵多層配線基板。
  8. 前記導体パターンが、少なくとも前記信号線用積層ビアと前記接地線用積層ビアとの間に設けられた前記信号線用積層ビアの直径より大きな長辺辺長を有する矩形状の導体パターンであり、前記貫通開口部が、少なくとも前記信号線用積層ビアと前記接地線用積層ビアとの間に設けられた前記信号線用積層ビアの直径より大きな長辺辺長を有する矩形状の貫通開口部である請求項１に記載のキャパシタ内蔵多層配線基板。
  9. 前記貫通開口部が、少なくとも前記信号線用積層ビアと前記接地線用積層ビアとの間に設けられた複数のドット状の貫通開口部である請求項４に記載のキャパシタ内蔵多層配線基板。
  10. 前記貫通開口部が、少なくとも前記信号線用積層ビアと前記接地線用積層ビアとの間に設けられた前記信号線用積層ビアの直径より大きな長辺辺長を有する矩形状の貫通開口部である請求項４に記載のキャパシタ内蔵多層配線基板。
  11. 少なくとも第１の電源線用ビア、第１の接地線用ビア及び第１の信号線用ビアと、前記第１の電源線用ビア、前記第１の接地線用ビア及び前記第１の信号線用ビアに独立して電気的に接続する第１配線層準位に形成された第１導体層群と、前記第１導体層群上に設けられた第１絶縁層を備えたベース基板と、第２絶縁層の一方の面に第２導体パターンを設け、他方の面に第３導体パターンを設けたキャパシタ基板とを積層して一体化して、第２配線層準位に形成された前記第２導体パターンを第２導体層とする工程と、
    前記第１導体層群に接続する第２の電源線用ビア、第２の接地線用ビア及び第２の信号線用ビアと、前記第２の電源線用ビア、第２の接地線用ビア及び第２の信号線用ビアに独立して電気的に接続し、前記第３導体パターンと一体化した第３配線層準位に形成された第３導体層群を形成する工程と、
    前記第２の信号線用ビアの近傍において前記第２絶縁層に貫通開口部を形成する工程と、
    前記貫通開口部を前記第２絶縁層の比誘電率より小さい第３絶縁層で埋め込む工程と
    を有し、
    前記第２の信号線用ビアの近傍において前記第２絶縁層に貫通開口部を形成する工程において、前記第２絶縁層の下部に設けた導体パターンに達するように前記貫通開口部を形成するキャパシタ内蔵多層配線基板の製造方法。
  12. 前記導体パターンが、前記第２配線層準位に形成され、他部分と電気的に絶縁されている導体パターンである請求項１１に記載のキャパシタ内蔵多層配線基板の製造方法。
  13. 前記導体パターンが、前記第１配線層準位に形成され、他部分と電気的に絶縁されている導体パターンである請求項１１に記載のキャパシタ内蔵多層配線基板の製造方法。
  14. 前記導体パターンが、前記第１配線層準位に形成された前記第１の接地線用ビアに電気的に接続する第１配線層準位に形成された第１導体層の張出部である請求項１１に記載のキャパシタ内蔵多層配線基板の製造方法。
JP2017565012A 2016-02-03 2016-02-03 キャパシタ内蔵多層配線基板及びその製造方法 Expired - Fee Related JP6614246B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/053155 WO2017134761A1 (ja) 2016-02-03 2016-02-03 キャパシタ内蔵多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2017134761A1 JPWO2017134761A1 (ja) 2018-11-22
JP6614246B2 true JP6614246B2 (ja) 2019-12-04

Family

ID=59500201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017565012A Expired - Fee Related JP6614246B2 (ja) 2016-02-03 2016-02-03 キャパシタ内蔵多層配線基板及びその製造方法

Country Status (3)

Country Link
US (2) US10362677B2 (ja)
JP (1) JP6614246B2 (ja)
WO (1) WO2017134761A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102502866B1 (ko) * 2017-10-18 2023-02-23 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 패키지 기판
US10923443B2 (en) * 2019-03-29 2021-02-16 Intel Corporation Electronic device package including a capacitor
WO2021102740A1 (zh) * 2019-11-27 2021-06-03 庆鼎精密电子（淮安）有限公司 高频传输电路板及其制作方法
US11205696B2 (en) 2019-12-24 2021-12-21 Skyworks Solutions, Inc. High dielectric constant material at locations of high fields
US12288746B2 (en) * 2019-12-26 2025-04-29 Intel Corporation Skip level vias in metallization layers for integrated circuit devices
US12272633B2 (en) 2019-12-27 2025-04-08 Skyworks Solutions, Inc. Top hat structure for isolation capacitors
JP7427966B2 (ja) * 2020-01-16 2024-02-06 Tdk株式会社 電子部品
US11302645B2 (en) * 2020-06-30 2022-04-12 Western Digital Technologies, Inc. Printed circuit board compensation structure for high bandwidth and high die-count memory stacks
CN113066799B (zh) * 2021-03-16 2022-08-19 泉芯集成电路制造(济南)有限公司 半导体器件及其制作方法
US11626366B2 (en) 2021-06-22 2023-04-11 Silicon Laboratories Inc. Shielding using layers with staggered trenches
EP4336553A1 (en) * 2022-09-08 2024-03-13 Samsung Electronics Co., Ltd. Integrated circuit devices including via capacitors
WO2026070498A1 (ja) * 2024-09-27 2026-04-02 京セラ株式会社 キャパシタ配線構造体、キャパシタ配線構造体の製造方法、キャパシタ付き配線層、キャパシタ付き積層配線基板、及び半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58158996A (ja) 1982-03-16 1983-09-21 日本電気株式会社 多層印刷配線板
JPH0632384B2 (ja) * 1987-12-22 1994-04-27 株式会社住友金属セラミックス 積層セラミック基板の製造方法
JP3732927B2 (ja) * 1997-07-31 2006-01-11 京セラ株式会社 多層配線基板
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
JPH11204946A (ja) * 1998-01-19 1999-07-30 Nippon Avionics Co Ltd 部品内蔵形セラミック回路基板
JP2001267751A (ja) 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd コンデンサ内蔵基板およびその製造方法
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
JP4377617B2 (ja) * 2003-06-20 2009-12-02 日本特殊陶業株式会社 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
US6875921B1 (en) * 2003-10-31 2005-04-05 Xilinx, Inc. Capacitive interposer
US7233061B1 (en) * 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
JP2006261658A (ja) 2005-02-16 2006-09-28 Ngk Spark Plug Co Ltd 配線基板の製造方法及び配線基板
CN101199247B (zh) * 2005-06-13 2010-09-29 揖斐电株式会社 印刷线路板
US20070004844A1 (en) * 2005-06-30 2007-01-04 Clough Robert S Dielectric material
JP4830539B2 (ja) 2006-02-28 2011-12-07 日本電気株式会社 多層プリント回路基板
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
JP2010087499A (ja) * 2008-09-30 2010-04-15 Ibiden Co Ltd コンデンサ装置の製造方法
JP2015053350A (ja) * 2013-09-06 2015-03-19 パナソニック株式会社 キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置

Also Published As

Publication number Publication date
JPWO2017134761A1 (ja) 2018-11-22
WO2017134761A1 (ja) 2017-08-10
US20190289718A1 (en) 2019-09-19
US10701808B2 (en) 2020-06-30
US10362677B2 (en) 2019-07-23
US20180332707A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
JP6614246B2 (ja) キャパシタ内蔵多層配線基板及びその製造方法
US9972599B2 (en) Package structure and method of manufacturing the same
KR101883046B1 (ko) 코일 전자 부품
JP7294584B2 (ja) インダクタ及びその製造方法
TW201422093A (zh) 混合疊層基板，其製造方法及封裝基板
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
TWI678952B (zh) 線路板結構及其製作方法
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JPWO2011102134A1 (ja) 部品内蔵基板
US7338892B2 (en) Circuit carrier and manufacturing process thereof
CN106341945B (zh) 一种柔性线路板及其制作方法
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
TWI558285B (zh) 柔性電路板及其製作方法、電子裝置
US7393720B2 (en) Method for fabricating electrical interconnect structure
US20050157447A1 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
CN204425772U (zh) 多层基板
KR20150142936A (ko) 패키지 기판 및 이를 이용한 패키지
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
CN100584155C (zh) 内埋元件的基板制程
JP6105517B2 (ja) 配線基板
US6969912B2 (en) Embedded microelectronic capacitor incorporating ground shielding layers and method for fabrication
JP2005051000A (ja) 誘電体シート及びその製造方法、並びにコンデンサ及びそれを内蔵したインターポーザーもしくはプリント配線板の製造方法
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
TWI571187B (zh) Buried element double layer board and its making method
CN110463358B (zh) 布线基板以及电子模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191021

R150 Certificate of patent or registration of utility model

Ref document number: 6614246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees