TW201225257A - Power device with low parastitic transistor and method of making the same - Google Patents

Description

201225257 六、發明說明： 【發明所屬之技術領域】 本發明侧於-種功率元件之製作方法，尤指—種降低寄生電晶 體導通之功率元件及其製作方法。 【先前技術】 φ 功率70件主要用於電源官理的部分，例如應用於切換式電源供應 益電腦中心或周邊電源管理1(：、背光板電源供應器以及馬達控制 等等用途，其種類包含有絕緣閘雙極性電晶體(insulatedgatebip〇iar t_stor ’ IGBT)、金氧半場效電晶體(metai_〇xide semic〇ndu_ _ filmt麵istor ’ M0SFET)與雙載子接面電晶體(邮〇—福伽 transistor ’ BJT)等元件。其中’由於M〇SFET可節省電能且可提供 較快的元件切換速度，因此被廣泛地應用各領域之中。 I1 过著電子產ασ曰盈朝向輕、薄、短、小發展，積體電路元件設 鲁計的尺寸與間距亦不斷縮小，以符合高積集度和高密度之潮流。然 而’當7G件之間的距離縮小之後，不同導電型態的半導體區域則更 力谷易幵y成寄生電晶體。另外，尺寸縮小後亦會造成功率元件中的 電晶體之源極、及極之間的距離變小，容易導致崩潰電壓下降和漏 電流的發生。 / 因此’仍需要一種新穎的製造功率元件的方法及結 構，以簡便及經濟的方式解決如崩潰電壓、漏電流和寄生 • 體的問題。 Μ 201225257 【發明内容】 本發明的-目的是提供-㈣造神半導體元件的方法和結 構，簡便及經濟’可解決如上述的崩潰電壓、漏電流和寄生電晶體 的問題。 依據本發明之低寄生電晶體導通之功率元件，其包含—種低寄生 電晶體導通之功率元件，包含·· 一基材包含一基底、一第一半導體 層和-第二半導體層依序覆蓋於基底上，基材劃分為一主動區域和 =邊區域，-溝渠式電晶體位於基材社動區域中，溝渠式電晶 體包含：-第-凹入式間極結構埋入於第二半導體層並且延伸 2導體層以及—源極位於第-凹人式閘極結構之二側，並中第一 域中的卜纽㈣# 帛—錄㈣位於主動區 電型源極之一側，其中第-重摻雜區之導 動區域上的第二半導體層，源接 /㈣線復盖於主 極。 |_觸第—接觸插塞之頂部和源 依據本發明的低寄生電晶體導通之 列步驟。首先，提供-基材包含— 牛魏作方法’包括下 半導體層依序覆蓋於基底上，至少冓—+導體層和-第二 半導體層Π純化層位於辭之=第—铸體層和第二 表面，_閘椏姑 /、之側莹以及第二半導體屑 201225257 ^層之上細。额，聰—第―離子佈嫩 =中形成一第一重推雜區，第一重推雜區鄰接溝— 土、位於第一半導體層之上表面的間極氧化層，接著，全面形 成一第一絶緣層於第二半導體層上，並填入溝渠中，之後進行一平 坦化製程’移除部纽於第二半導體上的第—錄雜和部分之第 直到平坦化後的第二半導體層之上表面比位於溝渠中的 =一，、色、麵之上表面低，且使得位赠辭之第—錄雜區形成至 /-源極’再形成一第一接觸洞於源極一側的第二半導體層中，秋 ，純，其中第-重摻雜區之導電型態與 St同，接續形成一第一接觸插塞於第-接觸洞並且接 ㈣，雜區，最後，形成_·源極導線輕於接觸插塞以及源極。 省本發明另一低寄生電晶體導通之功率元件的製作方法，包 首先’提供一基材包含一基底、一第-半導體層和- ㈣，! 覆蓋於基底上，基材齡為—转區域和一週邊 ° s 〃-溝渠分別位於主動區域和週邊 ==層中，氧化層位於各個溝渠之側 声面㈣ —閘極材料層填人各個溝渠中，閘極材料層之上 =弟:f體層之上表面低，然後進行-第-離子佈植製程， =r半導體層中形成―第―重_，第，_接各個 =之#側壁和鄰接位於第二半導體層之上表面的閘極氧化層， 之後，於第二半導體層上八 曰 中，接荖t工 i ϋ 一絶緣層’並填入各個溝渠 接者進仃—平坦化製程，移除部分之第—絶緣層、閘極氧化層、 201225257 部分之第-重摻雜區和部分之第二半導體層，直到平坦化後的第二 半導體層之上表面比位於各個溝渠中之第一絶緣層之上表面低，且 使传位於各個雜旁之第—重雜區形成至少—源極，接著，形成 -介電層、-第-接觸洞和—第二接觸洞，介電層覆蓋至少部分之 第-半導體層’第-接觸洞位於源極一側的第二半導體層，第二接 觸洞位於週邊區域内的介電層、第一絶緣層和間極材觸中，^于 第一離子佈植製程，以於第—接觸洞之底部週圍的第二半導體居 中形成-第二重摻雜區，其中第二重摻雜區之 體層相同，接續形成一第一拯觸奸宏#楚〜弟一半導 ^弟接觸插塞於第一接觸洞並且接觸第二重 摻雜區，形成-第二接觸插塞於該第二接觸洞並且接觸該閘骑料 層、，最後形成-源極導線與-閘極導線，源極導線覆蓋第一接觸插 塞以及源極’祕導線覆蓋第二接糖塞和_化介電層。 本發明利用高濃度ρ型摻雜區防止壓時空乏區接觸到源 極’可改善寄生電晶體的問題，並提高崩潰電壓而且避免漏 流，製程中並不需要增加光罩的使用，顯得經濟與便利。 【實施方式】 請參閱第！圖至第9圖，第i圖至第9 _示的是本發明第— 較佳實施例之低寄生電晶體導通之功率元件的製作方法示意圖， 圖式中相同的元件或部位沿用相同的符號來表示。需注意^是。而 係以說明為目的，並未依照原尺寸作圖。 圖式

如第1圖所示，魏提供-基材10，其包含一基底12、—第— 半導體層14和一第二半導體層16依序覆蓋於基底12上，基底Q 201225257 可為石夕基材，例如是具有N+型摻雜或p+型摻雜之基底，而第一半 導體層14可利用蠢晶製程賴，其導電型態和基底相同，而第-半 層在力率元件元成之後，可作為功率元件中的電晶體之汲 極，第二半導體層16則可一離子佈植製程，形成於第-半導體 層Η中’第_半導體層16的導電型態和第一半導體層μ相異。根 據本發明之較佳實施例，基底1G較佳為—N+型摻雜之基底，第—

彻層14為-N—型磊晶層，而第二半導體16層為一 P型摻雜 °口。另卜基材10可劃分為一主動區域1〇〇〇和一週邊區域2_。 〉成至少二溝渠18、20分別位於主祕域麵内和週 邊區域2_内的第二半導體層16，溝渠18、2〇由第二半導體層η 延伸至第-半導體層14，然後形成—閘極氧化層U於溝㈣、加 之底相及第一半導體層16之表面，隨後，於閘極氧化層 22上形成-閘極材料層24填人溝渠18、2()中，間極材料層^之 上表面低於第二導電層10之」:表面。_氧化層Μ可包含氧石夕化 24 ^^^##^,a^(dopedp〇ly.^ 〇 ^ 、2G和其_極_ 22和_捕層％ 成了數個凹入式閛極結構26、28。 々第2騎不，接著，進行至少—_子佈植餘，以於第二 半導體層10巾軸—重_ 3G，例如N麵_。離: 製^以子佈植或是垂絲子顧，也可以由多種不^ 入方向組&而成。重摻雜區3G係沿著第二半導體層Μ的上表面形 成，並且鄰接溝渠18、2〇之部分側壁。 > 如第3圖所示，全面形成―絶緣層％於間極氧化層上，並且絶 201225257 緣層32填入溝渠18、20中。其中，絶緣層32可包含有硼矽玻璃 (borasilicate glass ’ BSG)、磷石夕玻璃、硼傘夕玻璃(b〇r〇ph〇sph〇siHcate glass ’ BPSG)、未摻雜矽玻璃或氟矽玻璃等低介電材料。如第4圖 和第5圖所示，進行—平坦化製程，平坦化製程包含—化學機械研 磨步驟和-喊刻步驟，請參閱第4圖，首先细化學機械研磨移 除位於第二半導體層16之上表面上的絶緣層32以及閘極氧化層 22 ’使重摻雜區30之上表面與研磨後位於溝渠18、2〇中的絶緣層 32之上表面切齊。 如第5圖所示，接著回蝕刻第二半導體層16，去除位於第二半 導體層16之上表面的之重摻雜區’較佳者，第二半導體層μ被 ，除的深度約G.G5〜G.2um毫米，使得位於溝渠18、2G旁之重摻雜 區30形成至少—源極34、38，而且回·後的第二半導體層^之 场=比位於溝渠18、2〇中的絶緣層32之上表面低。然後，利用 —爐管或-快速加熱製程，加熱基材1〇使源極34、 凹入式閘極結構26、28、第_半_14和祕34、3 ^ 數個溝渠式電晶體27、29。 構成了 =第6圖所示’全面形成—介電層⑼覆蓋第二半導體層Μ。 飾接著利用—第—光罩(圖未示），進行-曝光顯影暨 ，，去除位在主動區域_的内的介電相 親-嶋— 跨 層16和；丨電層4〇，然後再以圖案化光阻4 圖案化光阻42為遮罩，主動區域咖内的第二半^體 以在源極34的-側的第二半導體層16中形成—第—接觸洞 201225257 44,另外也蝕刻週邊區域2000内的介電層40和絶緣層32以及閘極 材料層24 ’以在介電層40、絶緣層32以及閘極材料層24中形成一 第二接觸洞46。然後’進行-離子佈植製程，以於第一接觸洞44 之底部週_第二半導體層16巾形成—重摻祕48，重摻雜區48 之導電型態與第二半導體層16相同，於本實施例中，較佳為p型， 並且重摻雜區48的摻質濃度較第二半導體層16來得高。另外，第 -接觸洞44的數量不限，基本上第—接觸洞44較佳會形成在主動 φ區域1〇00内的各個溝渠18的兩側，由於重摻雜區48的位置是配合 第-接觸洞44的位置，因此重摻雜區48也會在主動區域誦内的 各個溝渠18的兩側。 如第8圖所示，以介電層4〇為遮罩，全面表面植入p+離子，以 在主動區域1000内第二半導體層16表面及第一接觸洞44週邊形成 -層P+摻雜區47 ’但此内參雜區47的深度較源極％淺。 如第9圖所示，去除圖案化光阻42，然後形成一金屬層填入第 -接觸 >同44和第二接觸洞46，在第一接觸洞44和第二接觸洞46 鲁中的金屬層48貝ij分別作為第一接觸插塞5〇和第二接觸插塞52。第 -接觸插塞50電連結重掺雜區48，而第二接觸插塞52電連結問極 材料層24。第一接觸插塞5〇具有一最大深度^，源極34具有一最 大深度D2 ’根據本發明的較佳實施例，最大深度巧大於最大深度 D2。當然’依據不同的產品需求，最大深度D!小於最大深度仏也 可以’舉例而言，最大深度D]可以比最大深度〇2少〇 2_。值得 注意的是.第一接觸插塞5〇和源極34互不接觸。 如第10圖所示，形成一源極導線54、一閘極導線56和一汲極 201225257 導線58，_導線54覆蓋主動區域麵_第二半導· ， 括位於第二铸體層16中的第—接觸插塞44、源極34、3Θ包 氧化層22和絶緣層32。閘極導線56覆蓋於介電層40並且雷2 接觸第二接觸插塞44。沒極導線58則是位於基底12相對於二 導體層14的另—表面上。另外，前述的p+摻雜區47可以使第二丰 導體層16跟第一接觸插塞5〇及源極導線％接觸的地方形成低^且 值。至此’本發明之低寄生«體導通之功率元件業已完成1〇〇。 於本發明之其他實施例中，前述製程順序可視情況而調整，第 11圖至第12圖繪示本發明第二較佳實施例之低寄生電晶體導通之 功率元件的製作方法示意圖，其教示了另-種製程順序。第η圖是 接續第6圖之製程步驟，其中具有相同功能的元件將以相同的符= 表示。 在全面形成介電層40覆蓋第二半導體層16後，如第u圖所 示，形成一圖案化光阻142覆蓋部分介電層40，再利用圖案化光阻 142為遮罩，蝕刻主動區域1〇〇〇内的第二半導體層16，以分別在源 極34的—側的介電層40和第二半導體層16中形成一第一接觸洞 44’同時亦在週邊區域2〇〇〇内的介電層4〇和絶緣層32以及閘極材 料層24中形成一第二接觸洞46。如第12圖所示’移除圖案化光阻 142 ’再以一圖案化光阻242覆蓋週邊區域2000内的介電層40，並 且圖案化光阻242填入第二接觸洞46,然後，移除位於主動區域1〇〇〇 内的介電層4〇，然後以週邊區域2〇〇〇内的介電層4〇為遮罩，全面 植入P+離子，以在主動區域1000内第二半導體層16表面及第一接 觸洞44週邊形成一層p+摻雜區47，但此P+摻雜區47的深度較源 201225257 極34欠。再移除圖案化光阻μ2。請重新參閱第9圖，形成—金屬 層填入第-接觸洞44和第二接觸洞46，在第—接_ 44和第二接 觸洞46中的金屬層則分別作為第一接觸插塞％和第二接觸插塞 52如第1〇圖所7^ ’形成一源極導線54、-閘極導線56和-及極 導線58’源極導線54覆蓋主動區域1〇〇〇内的第二半導體層16,包 括位於第二半導體層16中的第-接觸插塞50、源極34、閘極氧化 層22和絶緣層32。閘極導線56覆蓋於介電層4〇並且電連結接觸 第二接觸插塞52。沒極導線％則是位於基底12相對於第一半導體 層14的另-表面上。另外，前述的p+摻雜區47可以使第二半導體 層16跟第-接觸插塞％及源極導線％接觸的地方形成低阻值。至 此，本發明之低寄生電晶體導通之功率元件100業已完成。 根據本發明之另一較佳實施例，低寄生電晶體導通之功率元件 位於週邊區域的凹人式閘極結構可以平坦式_結構來取代，其製 ，方式可以疋在第5圖元成主動區域内的源極之後，在週邊區域内 也成平坦式間極結構’然後再接續第6 _步獅成介電層。其 餘製程大致與第7圖至第10圖相同。 、 —本發明提供-種低寄生電晶體導通之功率元件，如第⑴圖所 不’低寄生電晶體導通之解元件觸包含—基材ω，基材1〇包 含-基底丨2、-第—半導體層14和—第二半導體層16依序覆蓋於 基底12上，基材關分為—絲區域誦和—週邊區域繼， :溝渠式電晶27體設置於基材1()的主祕域麵巾，溝渠式電晶 體打包3 凹人式閘極結構％埋人於第二半導朗Μ並且延伸 至第-半導體層Η以及-源極34位於凹入式閘極結構如之二側， 201225257 凹入式閘極結構％包含一溝渠1S，一閘極氧化層a位於溝渠1 - 側壁以及-_材料層24填人溝财。另外，前述之第—、8 Μ係作為溝渠式電晶體27之—汲極。值得注意的是：本發明田 設置-重摻雜區48於主動區域1〇〇〇中的第二半導體層Μ，並且 摻雜區48麵極34之一側，一第一接觸插塞5〇位於^二半導= 16中，且第—接觸插塞5〇之底部接觸重推雜區48。又，一源^ 線54覆蓋於主動區域1〇〇〇上的第二半導體層16、源極μ和第— 接觸插塞50之了1部，錄祕48和_ 34會形鱗電位^ 得注意的是：第一接觸插塞5〇和源極34互不接觸。 鲁 基底12可祕基材，例如是具有Ν+型摻雜或ρ+型推雜之美 底’而第一料體層14較佳為蟲晶層，其導電型態和基底相同^ 二半導體層16和第-半導體層14之導電鶴相異，於本發明仲 佳的情況，基底12為！sT麵雜之基底，第一半導體層14為 蟲晶層’而第二半導體層16為Ρ型摻雜區，源極34為一 Ν型推雜 區，重摻雜區48中的Ρ型摻質濃度大於第二半導體層Μ中的Μ 換質濃度。另外’第-接觸插塞50具有一最大深度d丨，源極％且鲁 有-最大深度d2，最大深度Dl大於最Α深度D2。一汲極導線％、 設於基底12相對於第-半導體層14 一側之表面。另外，一 p+推雜 50週邊，但此P+摻雜區47的深度較源極弘淺。 土 本發明之低寄生電晶體導通之功率元件，另包含一週邊問私 構’例如-凹入式閘極結28構埋入於第二半導體層Μ中，凹^ 問極結構28包含-溝渠2G，—閘極氧化層22位於溝渠2q側如. 12 201225257 .填编卜鱗層32爾性地設於間極 材科層24上，一介電層40可霜荖 結構烈，-第二接觸插塞52貫穿介電/T細内的凹入式間極 該閘極_層34。介_ 4Q ± θ 4G和絶緣層32以電連接 插塞52。另外，_導線56躺第二接觸 曰大閘極、-構28兩側可選擇性地設置源極38。 寄生電1導nr麻發㈣—難實糊_示的一種低 =ΓΤ ’第13圖和第10圖的功率元件主要的 \亟ΐΓΓ 圖中’位於週邊區域内的間極結構為水平式開 门。舞’ /、π件位置和特性’纽與第1G圖巾所描賴 =此’下文僅針對水平式間極結構作說明，其 凊參閱第10圖之實施例。 1 如第U圖所示，週邊閘極結構可以為—水平式閘極結構⑶， 水平式間極結構⑶設於第二半導體層16上，水平式閘極結構包含 :間極氧化層m和-間極材料層124，同樣的，介電層4〇覆蓋平 !=問極結構’第二接觸插塞52貫穿介電層4〇並且接觸問極材料屏 另外’閘極導線56覆蓋於介電層4G上，且電連接第二接糖 基52。 本發明利用高濃度P型摻雜區防止耐壓時空乏區接觸到源 極，，如此可有效提升功率元件的崩潰電壓。另外，由高濃戶p型 摻雜區和源極皆是電連接源極導線，因此高濃度p型推雜區二源極 會形成等電位，如此可降低功率元件中的寄生電晶體導通之機率。 圍 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 13 201225257 所做之均等變化與修飾 皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖至第ίο圖綠示的是本發明第一較佳實 通之功率元件_作方法示意圖。 施例之低寄生電晶體導 第11圖至第12圖输示本發明第 之就★ h “ 弟—祕貫％例之低寄生電晶體導通 之功率7L件的的製作方法示意圖。 & 第13圖繪示的是根據本發明另 電晶體導通之功率元件。 一較佳實施例所繪示的一種低寄生

【主要元件符號說明】 10 基材 14 第一半導體層 18 > 20 溝渠 24、124 閘極材料層 27 > 29 溝渠式電晶體 32 絶緣層 40 介電層 44 第一接觸洞 47 P+換雜區 50 第一接觸插塞 54 源極導線 12 16 22、122 26、28 30 34、38 42 、 142 、 基底 第一半導體層 閘極氧化層 凹入式閘極結構 重摻雜區 源杨 圖案化光阻

242 第一接觸洞 重摻雜區 第二接觸插塞 閘極導線 14 201225257 58 >及極導線 100 低寄生電晶體導通 之功率元件 128 水平式閘極結構 1000 主動區域 2000 週邊區域 15

Claims (1)

1. 201225257 七、申請專利範園： —w…叫叮％〜〜干兀仔，包含·· 3贫ΐ底、—第一半_層和—第二半導體層依序覆蓋於 5亥基底上’該基材劃分為一主動區域和—週邊區域. 、 -溝渠式電晶齡_紐的魅_ 料’ 一半 作：^該第，層 -第一重摻雜錄魅_财_第二料騎，並且在 =-側，其中該第-重摻雜區之導電型態和該第二半導體層^ :::=Γ半導·，插塞之底部接觸 -源極導線接觸該主動區域上的該源極和該第—接觸插塞之頂部。 2.如請求項1所述之低寄生電晶體導通之功率元件，i中 ^體層具有—第-導電型態，該第二半導體層具有—第二導^ 3.如請求項2所述之低寄生電晶體導通之神元件，其中 電型態為Ν型’該第二導電型態為ρ型。 導 16 201225257 4. 如請求項3所述之低寄生電晶體導通之功率元件，其中該第一重 摻雜區中的P型摻質濃度大於該第二半導體層中的p型摻質浪度。 5. 如請求項1所述之低寄生電晶體導通之功率元件，其中該源極之 最大深度小於該接觸插塞的最大深度。 6·如請求項1所述之低寄生電晶體導通之功率元件，另包含： 一週邊閘極結構位於該週邊區域内； 一介電層覆蓋於該週邊區域内的週邊閘極結構上； 一第二翻諸塞貫穿該介電層並且電連接闕邊閘極結構；以及 -閘極導線覆蓋該介電層並且接觸該第二接觸插塞。 求項6所述之低寄生電晶體導通之功率元件，其中該週邊問 疒第二凹人式閘極結構’該第二凹人式閘極 於 该苐二半導體層中。 9 201225257 ω.如請求項！所述之低寄生電晶體導通之功率元件，另包含. 一沒極導線錄該基底姆於該第—料體層_歉表面。. η·如凊求項1所述之低寄生雷曰雜僧、2 接觸插塞不_該祕 料狀轉树，其中該第一 12. -種低寄生電晶體導通之功率元件的製作方法，包含· 提供底、—第—铸體朴—第二半導體層依 序覆盖於亥基底上，至少—、、禁# 第-半導第—半導體層和該 進行：：;上表面較該第二半導該 =子=摻==：：--第一 :第二半_之上表面 二面形成緣層於該第二半特層上，並填人 進仃一平触抛，鑛抑餘料 上 ==該第一絶緣層，直到平坦化後 低表面比位於該溝渠中的該第一絶緣層之上表面 形成至=源 形成-第-接觸洞於該源椏一側的該第二半導體層中丨 18 201225257 進行一第二離子佈植製程，以於該第一接觸洞之底部週圍的該 第二半導體層中形成一第二重摻雜區，其中該第二重摻雜 區之導電型態與該第二半導體層相同； 形成一第一接觸插塞於該第一接觸洞並且接觸該第二重摻雜 區，以及 形成一源極導線覆蓋於該接觸插塞以及該源極。 13. 如請求項12所述之一種低寄生電晶體導通之功率元件的製作方 鲁 法，其中該平坦化製程包含： 化學機械研磨移除位於該第二半導體層之上表面上的該第—絶 緣層以及該閘極氧化層，使該第一重摻雜區之上表面與研磨 後位於s亥溝渠中的該第一絶緣層之上表面切齊；以及 回蝕刻該第二半導體層，去除位於該第二半導體層之上表面的之 該第一重摻雜區，以使回蝕刻後的該第二半導體層之上表面 比位於溝渠中且研磨後的該第一絶緣層之上表面低。 14. 如請求項12所述之一種低寄生電晶體導通之功率元件的製作方 法’其中料-半導體層具有__第—導電鶴，該第二半導體層 具有一第二導電型態。 g 15. 如請求項14所述之—種低寄生電晶體導通之功率树的製作方 法，其中該第-導電型態為Μ，該第二導電型態為p型。 19 201225257 16.如請求項14所述之一種低寄生電晶體導通之功率元件的製作方 -法，其中該第二重摻雜區之第二導電型態之摻質濃度大於該第二 i 半導體層之第二導電型態之摻質濃度。 — 17·如請求項12所述之一種低寄生電晶體導通之功率元件的製作方 法，其中第一離子佈植製程為一斜向離子佈植製程。 18· 一種低寄生電晶體導通之功率元件的製作方法，包含： 提供-基材包含-基底'-第-半導體層和一第二半導體層依魯 序覆蓋於該基底上，該基材劃分為一主動區域和—週邊區 域，至少二溝渠分別位於該主動區域和該週邊區域内的該 第-半導體層和該第二半導體層中，一間極氡化層位於各 該溝渠之側壁以及該第二半導體層之上表面，一間極材料 層填入各該溝渠中’該閘極材料層之上表面較該第 體層之上表面低； 進行-第—離子佈植製程，以於該第二半導體層中形H 重摻雜區，該第-錄雜_接各_之部分側壁和鄰· 接位於該第二半導體層之上表面的該閘極氧化層； 々第二半導體層上全面形成—第—絶緣層，並填人各該溝渠 中， 進订:1坦_ ’移除部分之該第一_、閘極氧化層、 。刀之料-f摻雜區和部分之該第二半導體層，直到 垣化後的該第二半導體層之上表面比位於各該溝渠中之該· 20 201225257 第-絶緣層之上表面低，且使得位於各該溝渠旁之該第— 重摻雜區形成至少一源極； 形成-介電層、-第-接觸洞和一第二接觸洞，該介電層覆蓋 至少部分之該第二半導體層，該第一接觸洞位於該源極— 側的該第二半導體層，該第二接觸洞位於該週邊區域内的 該介電層、該第一絶緣層和該閘極材料層中； 進行-第二離子佈植製程，以於該第—接觸洞之底部週圍的該 第二半導體層中形成-第二重摻雜區，其中該第二重推雜 區之導電型態與該第二半導體層相同； 形成-第-接觸插塞於該第一接觸洞並且接觸該第二重推雜 區； ’ 形成-第二接觸插塞於該第二接觸洞並且接觸該間極材料声； 以及 曰， 形成-源極導線與一閘極導線，該源極導線覆蓋該第一接觸插 塞以及该源極，該閘極導線覆蓋該第二接觸插塞和該 化介電層。 〃 19.如請求項18所述之一種低寄生電晶體導通之功率元件的製作方 法其中5亥第-半導體層具有一第一導電型態，該第二半導體居 具有一第二導電型態。 曰 2〇.如凊求項19所述之一種低寄生電晶體導通之功率元件的製作 去’、中°亥第—導電型態為，該第二導電型態為p型。 21 201225257 21.如請求項19所述之一種低寄生電晶體導通之功率元件的製作方 法，其中該第二重摻雜區之第二導電型態之摻質濃度大於該第二 半導體層之第二導電型態之摻質濃度。 八、圖式·

   22