TW201237635A - Embedded memory system - Google Patents

Description

201237635 六、發明說明： 【發明所屬之技術領域】 [_1] 本發明係有關一種内嵌式記憶體系統，特別是一種記 憶卡，其揮發性記憶體可與一電子系統共用。 【先前技術】 闺 記憶卡，例如安全數位（Secured Digital，SD)卡 ’為-種非職性記㈣裝置，可適料電子系統（例 如行動電話）’不需要電源而能保持資料。 [0003] 現今的記憶卡通常配置有揮發性記憶體，例如動態隨 機存取記憶體（DRAM)，用以暫存資料。上述的電子系 統通常也配置有揮發性或非揮發性記憶體，用以儲存暫 時資料。 [〇〇〇4] 記憶卡内的揮發性記憶體通常不會充分被使用到，而 具有限資源的電子系統（例如行動電話）則經常發生纪 憶體空間短缺的情形，因而影響其操作速度。另一方面 ，過時的記憶卡可能缺乏諱後體空間，而新的記憶卡則 具有大量的記憶體。當記憶金空間鞅乏的情形係根據其 操作狀態而動態地發生在記憶卡與電子系統其中之一， 此時將使記憶體空間問題變得更為複雜。 [0005] 對於上述任一種情形，一方的記憶體空間剩餘並無法 有助於另一方的記憶體空間短缺，因而造成記憶體的浪 費。此問題之無法解決主要在於記憶體與電子系統之間 缺乏適當的通訊機制，用以分享剩餘的記憶體空間。 [0006] 鑑於傳統記憶卡與電子系統整體無法有效地使用其吃 1002017289-0 100110258 表單編號A0101 第4頁/共17頁 201237635 憶體資源，因此，蛋需提出__種新穎機制，於記憶卡與 電子系統之間動態地分享其記憶體資源。 【發明内容】 [0007] [0008] Ο ϋ [0009] 鑑於上述，本發明實施例的目的之一在於提出一種内 嵌式記憶m於内嵌式記憶體线與電子系統之間 有效地協同記憶體的分享。 根據本發明實施例，内嵌式記憶體系統包含主介面、 記憶體共用輔助介面、主記憶體、次記憶體及仲裁器。 主介面藉由主匯流排而與電子系統進行通訊。記憶體共 用辅助介面藉由記憶體共用輔助匯流排而與電子系統進 行通訊。仲裁器進行主介面、記憶體共用輔助介面、主 記憶體和次記憶體之間的仲裁。藉此，電子系統可藉由 記憶體共用輔助介面及記憶體共用辅助匯流排而存取主 記憶體或次記憶體；且内嵌式記憶體系統可藉由記憶體 共用輔助介面及記憶體共用輔助匯流排而存取電子系統 之系統記憶體。 【實施方式】 第一圖之方塊圖顯示本發明實施例之内嵌式記憶體系 統1及電性耦接之電子系統2。在本實施例中，内嵌式記 憶體系統1可以為内後式多媒體卡（embedded Mult i-MediaCard，eMMC)或安全數位（Secured Digital, SD)卡’也可以為固態碟（s〇Hd -state drive)， 但不以此為限。電子系統2可為系統單晶片（Sy s tem on chip, SOC)或系統級封裝（SyStem in package, SIP)。 100110258 表單編號A0101 第5頁/共17頁 1002017289-0 201237635 [0010] [0011] [0012] 内肷式έ己憶體系統！包含主介面10，其藉由主匯流排3及 其協定而與系統介面2〇進行通訊。以内嵌式多媒體卡（ eMMC)為例，主介面10、系統介面20及主匯流排3遵守 eMMC ’因而得以於内欲式記憶體系統1與電子系統2之間 進行Η料父換。内後式g己憶體系統1包含主記憶體1 2，其 通㊉為非揮發性記憶體，例如快閃記憶體。除了主記憶 體12 ’内嵌式記憶體系統1還包含次記憶體14 ,在本實施 例中為揮發性記憶體，例如動態隨機存取記憶體（刪Μ )。電子系統2通常包含一系統控制器22 (例如微處理器 )及系統記憶體24 (例如動態隨機存取記憶體或快閃記 憶體）。 根據本實施例的特徵之一，内嵌式記憶體系統丨包含記 憶體共用輔助介面（簡稱“辅助介面，，）16，其藉由記 憶體共用輔助匯流排（簡稱“輔助匯流排”）4而得以和 系統介面20進行通訊。 .;:::丨..... 根據本實施例的另一特徵，内嵌式記憶體系統1包含仲 裁器18用以進行主介面、.辅助介面16、主記憶體12 和次圮憶體14之間的仲裁。藉此，電子系統2可藉由主介 面1 0 (及其主匯流排3 )或辅助介面1 6 (及其輔助匯流排 4)而存取主記憶體12或次記憶體14。另一方面，内嵌式 記憶體系統1，例如記憶體控制器（未顯示），可藉由主 w面10 (及其主匯流排3)或輔助介面μ (及其輔助匯流 排4)而存取系統記憶體24。

100110258 根據本實施例的架構，記憶體資源，亦即主記憶體12 、次記憶體14及系統記憶體24，可有效地共用於内嵌式 表單編號Α0101 第6頁/共π頁 1002017289-0 [0013] 201237635 [0014] Ο [0015]

記憶體系統1與電子系統2。為了避免記憶體資源當中的 一些重要或保護區域被不當入侵而產生不正常操作，仲 裁器18可藉由輔助匯流排4以控制記憶體資源的存取限制 範圍。 在本實施列中，主匯流排3遵守非專屬協定（公共或授 權協定），例如eMMC ;然而輔助匯流排4則遵守專屬協定 ，其可依據特定應用來設計。在本實施例中，輔助匯流 排4傳送位址信號、資料信號及命令信號。位址信號與資 料信號的信號格式可類似或相同於傳統協定。在本實施 例中，電子系統2及内嵌式記憶體系統1藉由命令信號， 使用信號交換（handshaking )方式以建立通訊交談。 本實施例的命令信號包含請求信號（其自主機或主控端 發出）及回應信號（其自從屬端發出）。電子系統2及内 嵌式記憶體系統1的其中之一方可作為主控端，而另一方 則作為從屬端。 第二A圖顯示一通信態樣之請求信號r e q與回應信號 ack的時序圖。當主控端於時間a將請求信號req變為高信 號準位（例如將其準位拉高），從屬端則於時間b回應一 高信號準位的回應信號ack，此時開始進行資料的傳輸。 於時間c，請求信號變為低信號準位（例如將其準位拉低 )，因而結束資料傳輸，而從屬端則回應一低信號準位 的回應信號ack，因而完成一完整資料傳輸。 第二B圖顯示另一通信態樣之請求信號req與回應信號 ack的時序圖。在這個例子中，當從屬端的緩衝器（未顯 示）已滿或已空時，從屬端分別於時間c及e將回應信號 100110258 表單編號A0101 第7頁/共17頁 1002017289-0 [0016] 201237635 ack變為低信號準位，用以暫時中斷資料傳輸。當上述暫 時狀態消失後，從屬端可於時間d#af將回應信號再次變 為南信號準位，以恢復資料傳輸。 [0017] [0018] [0019] [0020] 第二c圖顯示又一通信態樣之請求信號req與回應信號 ack的時序圖。在這個例子中，當從屬端正忙於其他更緊 急的工作時，從屬端於時間e將回應信號aek變為低信號 準位，因而比預期早的終止資料傳輸，且不再恢復資料 傳輸。為了避免主控端_直等待，主控端配置有計時器 ，在預設期間（例如時間結束後，該計時器會通 知主控知的控制器（例如電手系統2的系統控制器22或者 内嵌式記憶體系統1的仲裁器18)。因此，主控端於時間 e將請求信號req變為低信號準位，因而單向的結束資料 的傳輸。 根據上述的信號型態，内嵌式記憶體系統丨與電子系統 2不需使用複雜電路即可有效蜱達成彼此學的記憶體共用 。雖然本實施例使用請求項號req&E?應信號ack以結束 資料的傳輸，然而，也可藉由單獨的額外終止信號來結 束資料的傳輸。 第三圖顯示本發明實施例之内嵌式記憶體系統丨與電子 系統2之間的通訊流程。 於步驟31，決定内嵌式記憶體系統丨與電子系統2的其 中一方為主控端，而另一方則為從屬端。在本實施例中 ’電子系統2係藉由主匯流排3以決定主控端/從屬端。以 eMMC為例，電子系統2藉由eMMC匯流排（亦即主匯流排3 100110258 表單編號A0101 第8頁/共17頁 1002017289-0 201237635 [0021] [0022] Ο [0023] Ο [0024] )以決定主控端/從屬端。 當電子系統2作為主控端時，於步驟32Α，電子系統之發 出高信號準位的請求信號reQ (第二人圖的時間a)，用以 請求仲裁器12以共用次記憶體14或主記憶體12 ;内嵌式 S己憶體系統1則回應高信號準位的回應信號ack (第二A圖 的時間b)，因而開始主控端與從屬端之間的資料傳輸。 接著，於步驟33A，主控端（亦即電子系統2 )可藉由 低信號準位的請求信號^^ (第二六圖的時間c)以結束資 料傳輸；或者，從屬端（亦即内嵌式記憶體系統丨）可暫 時中斷並恢復資料傳輸（第二8圖）；或者，從屬端可比 預期早的終止資料傳輸（第二[圓）。此外，電子系統2 可依需求，藉由主匯流排3檢查主匯流板3相應的一些協 定（例如eMMC)專屬暫存器，用以檢査内嵌式記憶體系 統1的狀態（例如，忙碌或中斷狀態）， 類似的情形’當内嵌式記憶體系統丨作為主控端時，於 步驟32B，内嵌式記憶體系統1藉由仲€器12發出高信號 準位的請求信號req (第二A圖的時間a )，用以請求共用 系統&己憶體2 4 ;電子系統2則回應高信號準位的回應信號 ack (第二A圖的時間b)，因而開始主控端與從屬端之間 的資料傳輸。 接著’於步驟33B ’主控端（亦即内嵌式記憶體系統1 )可藉由低信號準位的請求信號reQ (第二A圖的時間c) 以結束資料傳輸；或者，從屬端（亦即電子系統2)可暫 時中斷並恢復資料傳輸（第二B圖）；或者 ，從屬端可比 100110258 表單編號A0101 第9頁/共17頁 1002017289-0 201237635 預期早的終止資料傳輸（第二C圖）。此外，電子系統2 可依需求，藉由主匯流排3檢查主匯流排3相應的一些協 定（例如eMMC)專屬暫存器，用以檢查内嵌式記憶體系 統1的狀態（例如，忙碡或中斷狀態）。 [0025] 以上所述僅為本發明之較佳實施例而已，並非用以限 定本發明之申請專利範圍；凡其它未脫離發明所揭示之 精神下所完成之等效改變或修飾，均應包含在下述之申 請專利範圍内。 【圖式簡單說明】 [0026] 第一圖之方塊圖顯示本發明實施例之内嵌式記憶體系統 及電性耦接之電子系統。 第二A圖顯示一通信態樣之請求信號與回應信號的時序圖 〇 第二B圖顯示另一通信態樣之請求信號與回應信號的時序 圖。 第二C圖顯示又一通信態樣之請求信號與回應信號的時序 圖。 第三圖顯示本發明實施例之内嵌式記憶體系統與電子系 統之間的通訊流程。 【主要元件符號說明】 [0027] 1 内嵌式記憶體系統 10 主介面 12 主記憶體 14 次記憶體 16 輔助介面 100110258 表單編號A0101 第10頁/共17頁 1002017289-0 201237635 18 仲裁器 2 電子系統 20 系統介面 22 系統控制器 24 系統記憶體 3 主匯流排 4 輔助匯流排 31-33B 步驟 req 請求信號 ack 回應信號 Ο 100110258 表單編號Α0101 第11頁/共17頁 1002017289-0

Claims (1)

1. 201237635 七、申請專利範圍： 1 . 一種内嵌式記憶體系統，包含： 主幻面，藉由一主匯流排而與—電子系統進行通 訊； 3己憶體共用輔助介面’ II由-記憶體共用輔助匯 流排而與該電子系統進行通訊； 一主記憶體； 一次記憶體；及 一仲裁器，用以進行該主介面、該記憶體共用輔助 介面、該主記憶體和該次記憶體之間的件裁，藉此，該電 子系統可藉由該記憶體共用輔助介面及該記憶體共用輔助 匯流排而存取該主記憶體或該次記憶想；該内散式記憶體 系、”充可藉由該5己憶體共用辅助介面及該記億體共用輔助匯 流排而存取該電子系統之一系統記憶體。 2 .如申請專利範圍第w所述之内嵌式記憶體系統，其中該 内嵌式記憶體系統為一記憶卡或固魅碟。 3 ·如申請專利範圍第2項所述之肖族式記憶體系統，其中該 記憶卡為一内嵌式多媒體卡（eMMC)或一安全數位（汕 )卡。 4 .如申請專利範圍第1項所述之内嵌式記憶體系統，其中該 電子系統為一系統單晶片（s〇c )或一系統級封裝（s^ p )° 5 .如申請專利範圍第1項所述之内嵌式記憶體系統，其中該 主記憶體為一非揮發性記憶體且該次記憶體為—揮發性記 憶體。 100110258 表單編號A0101 第12頁/共π頁 1002017289-0 201237635 6 .如申請專利範圍第1項所述之内嵌式記憶體系統，其中該 ，錢體共用輔助匯流排傳送位址信號、資料信號及命令信 就0 •如申請專利範圍第6項所述之内嵌式記憶體系統’其中該 卩號包含自一主控端發出的—請求信號，以及自—從 屬端發出的-回應信號；其中該電子系統及該内嵌式記憶 系統的八中之；作為該主控端’而另—方則作為該從 屬端。 8 . #申請專利範圍第7項所述之内嵌式記憶體系統，其中該 I控端或該從屬_ _較* _魏线流排所決定 〇 ’如申4專利範圍第7項所述之内嵌式記憶體系統，其中該 主控端將該請求信號變為高信號準位，接著，由該從屬端 將及回紅號變為高信號準位，因而開始資料傳輸。 〇 ·如申请專利範圍第9項所述之内嵌式記憶體系統，當該主 控端將該請求信號變為低信號卑位，接著，該從屬端將該 日應信號變為低信號準位，因而結束該資料傳輸。 11 . #巾4專利範圍第9項所述之内嵌式記憶體系統，當該從 屬端將該回應信號變為低信號準位以中斷該資料傳輸，接 著°亥從屬端將5亥回應彳§號變為高信號準位以恢復該資料 傳輸。 12 . 13 如申请專利範圍帛9項所述之岐式記憶㈣統，當該從 屬端將該回應錢變為低信鮮位，但未再將其變為高信 號準位，因而比預期早終止該資料傳輸。 如申請專鄉圍第12項所狀㈣式記龍线，其中該 100110258 主控端包含—計時器，於該㈣端比早終止該資料傳 表單編號A0I01 第13頁/共17頁 1002017289-0 201237635 輸之後，於一預設期間到達時，該計時器會通知該主控端 〇 14 .如申請專利範圍第9項所述之内嵌式記憶體系統，其中該 電子系統藉由該主匯流排，檢查該主匯流排相應的至少一 協定專屬暫存器，用以檢查該内嵌式記憶體系統的狀態。 100110258 表單編號A0101 第14頁/共17頁 1002017289-0