TW201322349A - 半導體封裝的製造方法、半導體封裝、以及半導體裝置 - Google Patents

半導體封裝的製造方法、半導體封裝、以及半導體裝置 Download PDF

Info

Publication number
TW201322349A
TW201322349A TW101138682A TW101138682A TW201322349A TW 201322349 A TW201322349 A TW 201322349A TW 101138682 A TW101138682 A TW 101138682A TW 101138682 A TW101138682 A TW 101138682A TW 201322349 A TW201322349 A TW 201322349A
Authority
TW
Taiwan
Prior art keywords
insulating layer
resin
semiconductor
forming
semiconductor element
Prior art date
Application number
TW101138682A
Other languages
English (en)
Inventor
高下博光
武田剛
柏原圭子
藤原弘明
吉岡慎悟
Original Assignee
松下電器產業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011229496A external-priority patent/JP2014197568A/ja
Priority claimed from JP2011244785A external-priority patent/JP2014197569A/ja
Priority claimed from JP2011244786A external-priority patent/JP2014197570A/ja
Application filed by 松下電器產業股份有限公司 filed Critical 松下電器產業股份有限公司
Publication of TW201322349A publication Critical patent/TW201322349A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01921—Manufacture or treatment of bond pads using local deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01933—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01935—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H10W72/01955—Changing the shapes of bond pads by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Chemically Coating (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明的一態樣在於半導體封裝的製造法，包含下述步驟：遮蓋步驟，形成遮蓋半導體元件的表面之遮蓋絕緣層；膜形成步驟，在遮蓋絕緣層的表面上形成樹脂膜；電路圖案形成步驟，形成包含到達半導體元件的電極的表面之凹部以及具有所需形狀及所需深度之電路溝槽的電路圖案部；觸媒沉積步驟，在電路圖案部的表面上沉積電鍍觸媒或是其前驅物；膜分離步驟，將樹脂膜與遮蓋絕緣層分離；以及，電鍍處理步驟，對與樹脂膜分離的遮蓋絕緣層施加無電電鍍，形成電連接至電極的電路。

Description

半導體封裝的製造方法、半導體封裝、以及半導體裝置
本發明係關於半導體封裝的製造方法、由所述製造方法取得的半導體封裝、以及包含半導體封裝的半導體裝置。
習知的半導體封裝通常具有一配置，其中，在半導體元件與基底之間的電連接由例如半導體晶片等半導體元件的電極與例如印刷線路板等基底的電路經由銲材凸塊等之覆晶安裝所固定。
在此半導體封裝的情形中，為了增進電連接的可靠度，可思到增加用於固定半導體元件與基底之間的電連接之銲材凸塊的尺寸。換言之，為了增進半導體元件與基底之間的電連接的可靠度，需要的銲材量等於或大於用於固定連接的固定量。因此，隨著半導體封裝的精細化，在窄化銲材凸塊的間距時要求下述限制。
具體而言，當銲材凸塊的間距窄化時，彼此相鄰的銲材凸塊趨向於耦合。因此，需要降低銲材凸塊的尺寸，亦即，降低銲材量以防止凸塊耦合，但是，結果是降低經由銲材凸塊的連接可靠度。這難以維持基底與半導體元件之間的電連接以及降低電連接的可靠度。
此外，即使當要求進一步精細化半導體封裝時，為了固定半導體元件與基底之間的電連接，降低銲材料上會有 限制。因此，在降低銲材凸塊的尺寸上有限制。
在覆晶安裝的回銲期間，在銲材凸塊被熔化及相鄰的銲材凸塊耦合時發生銲材橋。電短路趨向發生。因此，在相對於半導體晶片的尺寸而增加銲材凸塊的數目(端子數目)上會有限制。
此外，在以覆晶安裝連接的情形中，在回銲期間施加高溫熱處理。因此，由於導因於形成半導體封裝的構件之熱膨脹係數差異，在發生捲曲的方向上，力量施加至半導體封裝。當銲材凸塊的間距因半導體封裝的精細化而變窄時，導因於捲曲發生的連接失敗也傾向於發生。
結果，在窄化銲材凸塊的間距時會有限制，以及在精細化半導體封裝置時會有限制。
因此，想到覆晶安裝之半導體封裝的製造方法以外的半導體封裝之製造方法。
具體而言，舉例而言，有下述製造方法。首先，在電極形成於上之半導體元件的表面(亦即，電路表面)上形成絕緣層。在絕緣層中形成抵達半導體元件的電極的表面之凹部。換言之，在半導體元件的陸面上形成層間穿孔。在絕緣層的表面上形成電路。在絕緣層上的此電路形成稱為再佈線。由再佈線形成的電路稱為再佈線電路。這能夠經由層間穿孔而在再佈線電路與半導體元件之間形成電連接。
此半導體封裝的製造方法的實例包含專利文獻1和專利文獻2中所述的製造方法。
專利文獻1說明包含下述步驟的半導體裝置製造方法：第一步驟，在支撐體的表面上層疊第一絕緣層；第二步驟，在第一絕緣層中，使用於連接第一絕緣層的孔與半導體晶片的電極墊匹配；第三步驟，執行對齊，以使半導體晶片的電極墊與孔匹配以及將半導體晶片固著至第一絕緣層的表面；第四步驟，在第一絕緣層上層疊第二絕緣層以遮蓋半導體晶片；以及，第五步驟，從第一絕緣層移除支撐體。
根據專利文獻1，揭示使用於連接第一絕緣層至半導體晶片的電極墊形成在第一絕緣層中、執行對齊以使半導體晶片的電極墊與孔匹配、以及將半導體晶片固著至第一絕緣層的表面，因而能夠高度準確地執行半導體晶片的電極墊與形成在孔中的穿孔栓之間的連接。其揭示：結果，由於使用未受到晶圓等級的再佈線之裸晶而實現尺寸縮減以及實現晶片安裝準確度的增進，所以，能夠降低製造成本。
專利文獻2說明包含下述步驟半導體封裝的製造方法：藉由形成在半導體的一側上的再佈線層及中間絕緣層而在插入物側上，形成熱塑樹脂的絕緣接合層；形成通至絕緣接合層的預定位置中再佈線層之孔；以及，在孔中填充形成電極構件的導體材料。
根據專利文獻2，揭示能夠取得半導體封裝與線路板之間沒有間隙地安裝的半導體封裝。
〔引用文獻清單〕 〔專利文獻〕
〔專利文獻1〕日本專利申請公開號2005-353837
〔專利文獻2〕日本專利申請公開號2005-197273
本發明的內容是提供半導體封裝的製造方法、由所述製造方法取得的半導體封裝、及包含半導體封裝的半導體裝置，所述製造方法能夠在遮蓋半導體元件的絕緣層上高度準確地執行電路的形成以及穿孔的形成，穿孔係用於電連接電路與半導體元件的電極。
根據本發明的態樣，提供半導體封裝製造方法，包含下述步驟：遮蓋步驟，形成遮蓋半導體元件的表面之遮蓋絕緣層，電極形成於該半導體元件的表面上，半導體元件在其主平面上包含電極；膜形成步驟，在半導體元件的電極側上的遮蓋絕緣層的表面上形成樹脂膜；電路圖案形成步驟，從樹脂膜的外表面側對遮蓋絕緣層施加雷射處理或浮花壓製，形成包含到達電極的表面之凹部以及具有所需形狀及所需深度之電路溝槽的電路圖案部；觸媒沉積步驟，在電路圖案部的表面及樹脂膜的表面上沉積電鍍觸媒或是其前驅物；膜分離步驟，將樹脂膜與遮蓋絕緣層分離；以及，電鍍處理步驟，對與樹脂膜分離的遮蓋絕緣層施加無電電鍍，形成電連接至電極的電路。
根據本發明的另一態樣，提供半導體封裝的製造方法取得的半導體封裝。
根據本發明的又另一態樣，提供包含半導體封裝及一或更多佈線層之半導體裝置，一或更多佈線層包含電連接至半導體封裝的電路之電路。
從下述詳述說明及附圖，將清楚本發明的目的、特徵、態樣、及優點。
根據發明人的審閱，在專利文獻1及專利文獻2中說明的在絕緣層上重佈線之製造方法中，經由銲材凸塊之例如半導體晶片等半導體元件的電極與例如印刷線路板等基底的電路之覆晶安裝並未被執行。因此，藉由覆晶安裝之連接的情形中發生的問題並未發生。
但是，由於分別地執行形成層間穿孔的步驟及重佈線的步驟，所以，對齊在各步驟中是必要的。結果，由於在各別步驟中發生偏移，所以，在最後取得的半導體封裝中的偏移因為偏移是發生在各步驟中發生的多個偏移的結合偏移而有時會是大的。因此，即使發生在最後取得的半導體封裝中的偏移為大時，為了確保再佈線電路與半導體元件之間的電連接及連接可靠度，仍然需要相對大幅地考慮偏移量，以設定連接至再佈線電路的穿孔之陸面部、半導體元件的電極、等等。舉例而言，可以想到要將陸面部、電極、等等設定成大於層間穿孔的直徑。因此，在窄化半導體元件的電極之間的電極與再佈線時，會有限制。
慮及這些情形而產生本發明，本發明具有提供半導體 封裝的製造方法、由製造方法取得的半導體封裝、及包含半導體封裝的半導體裝置之目的，所述製造方法能夠在遮蓋半導體元件的絕緣層上高度準確地執行電路的形成以及穿孔的形成，穿孔係用於電連接電路與半導體元件的電極。
於下說明本發明的實施例。但是，本發明不限於這些實施例。
首先，說明本發明的第一實施例。本實施例的更細部的實施例於下被解釋為第二至第四實施例。
根據本實施例的半導體封裝的製造方法包含：遮蓋步驟，形成遮蓋電極形成於上之半導體元件的表面之遮蓋絕緣層，半導體元件在其主平面上包含電極；膜形成步驟，在半導體元件的電極側上遮蓋絕緣層的表面上形成樹脂膜；電路圖案形成步驟，從樹脂膜的外表面側對遮蓋絕緣層施加雷射處理或浮花壓製，形成包含到達電極的表面之凹部以及具有所需形狀及所需深度之電路溝槽的電路圖案部；觸媒沉積步驟，在電路圖案部的表面及樹脂膜的表面上沉積電鍍觸媒或是其前驅物；膜分離步驟，將樹脂膜與遮蓋絕緣層分離；以及，電鍍處理步驟，對與樹脂膜分離的遮蓋絕緣層施加無電電鍍，形成電連接至電極的電路。
藉由此製造方法，能夠在遮蓋半導體元件的絕緣層(遮蓋絕緣層)上高度準確地執行電路的形成以及穿孔的形成，穿孔係用於電連接電路與半導體元件的電極。
上述之理由如下所述。
首先，根據本實施例的半導體封裝的製造方法，在遮蓋半導體元件的遮蓋絕緣層(於下，也簡稱為「絕緣層」)中形成包含到達半導體元件的電極的表面之凹部及電路溝槽的電路圖案部、以及使用電路圖案部以形成電路。結果，當形成電路時，同時形成從遮蓋絕緣層(絕緣層)抵達半導體元件的電極之穿孔。換言之，當在絕緣層上形成電路圖案部時，僅必須執行一次用於施加雷射處理或浮花壓製的定位。
另一方面，當穿孔及電路分別地形成於遮蓋半導體元件的絕緣層上時，需要個別地執行用於形成穿孔的定位以及用於形成電路的定位。因此，需要至少執行兩次定位。由於在用於形成穿孔的定位時及用於形成電路的定位時發生偏移，所以，在最後取得的半導體封裝中穿孔與電路之間的偏移有時是大的。
如上所述，藉由根據本實施例的半導體封裝的製造方法，能夠同時地執行遮蓋半導體元件的絕緣層(遮蓋絕緣層)上電路的形成以及用於電連接半導體元件的電極與電路之穿孔的形成，且能夠抑制定位造成的偏移。因此，能夠高度準確地執行遮蓋半導體元件的絕緣層(遮蓋絕緣層)上電路的形成以及用於電連接半導體元件的電極與電路之穿孔的形成。換言之，能夠高度準確地形成電連接至半導體元件的電極之電路。
此外，當穿孔及電路分別地形成在遮蓋半導體元件的絕緣層上時，即使上述的偏移發生且大時，通常，耦合至 穿孔的電路的部份之尺寸增加以形成陸面部，以便穩固穿孔與電路之間的電連接。
另一方面，在根據本實施例的製造方法的情形中，由於同時形成穿孔及電路，所以，能夠抑制穿孔與電路之間偏移的發生以及降低陸面部的尺寸。此外，即使未形成陸面部，仍然能夠穩固穿孔與電路之間令人滿意的電連接。因此，能夠採用未形成陸面部之所謂的無陸面。由於能夠抑制偏移的發生，所以，即使陸面部份的尺寸縮減，仍然能夠抑制導因於穿孔與陸面部的偏離之連接可靠度下降。
在根據本實施例的製造方法之情形中，藉由雷射處理或浮花壓製，同時地形成用於形成穿孔的凹部及電路溝槽。因此，能夠抑制用於形成穿孔的凹部與電路溝槽之間的偏移發生。因此，假使相對於半導體元件的位置而執行加工時的對齊時，則即使在遮蓋步驟中於半導體元件中發生小偏移，仍然能夠在半導體元件的電極上高度準確地執行遮蓋半導體元件的絕緣層(遮蓋絕緣層)上電路的形成以及用於電連接半導體元件的電極與電路之穿孔的形成。換言之，能夠高度準確地形成電連接至半導體元件的電極之電路。
在根據本實施例的製造方法中，在施加無電電鍍之後，施加去污處理。當施加填塞電鍍時，可以在施加填塞電鍍之前或之後施加去污處理。藉由施加去污處理，能夠移除黏著至無電電鍍膜的不必要樹脂。當多層半導體裝置被假定為包含取得的半導體封裝且於其中一或更多佈線層 包含電連接至半導體封裝的電路之電路時，能夠將未形成電路之處粗糙化且增加對半導體封裝中層疊的佈線層之黏著度。去污處理未特別限定。可以使用公眾習知的去污處理。去污處理的實例包含在過錳酸鹽溶液等中的浸漬處理。
說明本發明的第二實施例。
只要製造方法包含如上所述的步驟，則根據本實施例的半導體封裝的製造方法並無特別限制。根據本實施例的半導體封裝的製造方法的實施例是包含遮蓋步驟為將半導體元件嵌入於遮蓋絕緣層中的步驟之製造方法。具體而言，根據本發明的第二實施例的半導體封裝的製造方法包含：遮蓋步驟，形成遮蓋以嵌入半導體元件的遮蓋絕緣層，半導體元件在其主平面上包含電極；膜形成步驟，在半導體元件的電極上的遮蓋絕緣層的表面上形成樹脂膜；電路圖案形成步驟，從樹脂膜的外表面側對遮蓋絕緣層施加雷射處理或浮花壓製，形成包含到達電極的表面之凹部以及具有所需形狀及所需深度之電路溝槽的電路圖案部；觸媒沉積步驟，在電路圖案部的表面及樹脂膜的表面上沉積電鍍觸媒或是其前驅物；膜分離步驟，將樹脂膜與遮蓋絕緣層分離；以及，電鍍處理步驟，對與樹脂膜分離的遮蓋絕緣層施加無電電鍍，形成電連接至電極的電路。藉由此製造方法，如上所述般，能夠高度準確地執行遮蓋半導體元件的絕緣層(遮蓋絕緣層)上電路的形成以及用於電連接半導體元件的電極與電路之穿孔的形成。此外，由於 半導體元件嵌入於遮蓋絕緣層中，所以，能夠進一步增進半導體元件有關的可靠度。
半導體元件嵌入遮蓋絕緣層，因而有電極形成於上的半導體元件的表面的側表面也由遮蓋樹脂層遮蓋。結果，能夠擴展形成經由穿孔而從最後取得的半導體封裝的半導體元件的電極連接的電路之區域，亦即，形成再佈線電路。如下所述，這意指再佈線電路進一步形成在比配置有半導體元件的區域更外部的側上。使用如上所述形成的再佈線電路上形成的銲材凸塊，能夠增加半導體封裝的輸出及輸入端的數目。與藉由覆晶安裝或佈線接合而將半導體元件連接至多層電路板的習知半導體封裝不同，在根據本實施例的製造方法中，遮蓋半導體元件的遮蓋絕緣層也扮演基底的功能。因此，無需分別地提供基底。換言之，取得無基底半導體封裝。因此，能夠降低取得的半導體封裝的厚度。
圖1A至1G是剖面視圖，用於說明根據本發明的第二實施例之半導體封裝的製造方法之步驟。
首先，形成遮蓋以使半導體元件11嵌入的遮蓋絕緣層，半導體元件11在主平面上包含電極11a。只要遮蓋絕緣層是遮蓋成使半導體元件11嵌入的絕緣層，則遮蓋絕緣層並無特別限定。具體而言，如圖1A所示，遮蓋絕緣層的實例包含包括第一絕緣層12和第二絕緣層13的遮蓋絕緣層。此步驟等同於遮蓋步驟。於下說明遮蓋步驟。
接著，如圖1B所示，在電極11a側上的半導體元件 11的表面上形成樹脂膜14。在電極11a側上的半導體元件11的表面是遮蓋絕緣層的多個表面中遮蓋半導體元件11的電極11a的第二絕緣層13的表面。此步驟等同於膜形成步驟。
接著，如圖1C所示，從樹脂膜14的外表面側，對遮蓋絕緣膜的第二絕緣層13施加雷射處理或浮花壓製，因而形成包含到達電極11a的表面之凹部15a及具有所需形狀和所需深度的電路溝槽15b的電路圖案部15。形成用於形成通孔的凹部或是用於穩固對其它電子組件的電連接之陸面部份，以作為部份電路溝槽15b。由無電電鍍形成無電電鍍膜的部份、亦即形成電路的部份，是由電路圖案部15界定。用於形成凹部15a的雷射處理或是浮花壓製是用於使電極11a曝露的鑽孔加工。用於形成電路溝槽15b的雷射處理或是浮花壓製是用於切割相對於樹脂膜14的外表面為超過樹脂膜14的厚度之電路溝槽15b的加工。此步驟等同於電路圖案形成步驟。
接著，如圖1D所示，電鍍觸媒或其前驅物16沉積於電路圖案部15的表面上以及沒有電路圖案部15形成的樹脂膜14的表面上。此步驟等同於觸媒沉積步驟。
接著，如圖1E所示，在形成電路圖案部15之後餘留的樹脂膜14與遮蓋絕緣層(具體而言，遮蓋半導體元件11的電極11a的第二絕緣層13的表面)分離(剝離)。結果，電鍍觸媒或其前驅物16僅餘留在第二絕緣層13的電路圖案部15。換言之，對應於凹部15a的位置之電鍍觸 媒或其前驅物16a餘留在凹部15a中。對應於電路溝槽15b的位置之電鍍觸媒或其前驅物16b餘留在電路溝槽15b中。另一方面，在電鍍觸媒或其前驅物生成於樹脂膜14上的狀態中，沉積在樹脂膜14上的電鍍觸媒或其前驅物與樹脂膜14一起被移除。此步驟等同於膜分離步驟。
接著，對與樹脂膜14分離的第二絕緣層13施加無電電鍍。結果，僅在有電鍍觸媒或其前驅物16餘留的部份中形成無電電鍍膜。換言之，如圖1F所示，形成對應於凹部15a的位置之無電電鍍膜17a及對應於電路溝槽15b的位置之無電電鍍膜17b。此步驟等同於電鍍處理步驟。
由無電電鍍形成的對應於電路溝槽15b的位置之無電電鍍膜17b可以直接形成作為電路。無電電鍍膜17b不必直接形成為電路。在該情形中，無電電鍍(填塞電鍍)可以又施加至無電電鍍膜17b以形成電路。
無電電鍍膜17b的厚度並未特別限定。具體而言，如圖1F所示，無電電鍍膜17b的表面可以形成為高於第二絕緣層13的表面或是形成為同於或低於第二絕緣層13的表面。
由無電電鍍形成且對應於凹部15a的位置之無電電鍍膜17a形成為用於穩固無電電鍍膜17b與半導體元件11的電極11a之間的電連接之穿孔或是不必直接形成為穿孔。當無電電鍍膜17a未直接形成為穿孔時，僅須對要形成為穿孔的的無電電鍍膜17a施加無電電鍍(填塞電鍍)。
藉由此製造方法，能夠在遮蓋半導體元件11的第二絕緣層13(遮蓋絕緣層)上高度準確地執行電路17b的形成以及穿孔的形成，穿孔係用於電連接電路17b與半導體元件11的電極11a。
根據本實施例的半導體封裝的製造方法是用於形成一層再佈線電路的製造方法或是用於形成如圖1A至1G中所示的二或更多層的製造方法。具體而言，如圖1F所示，在形成電路之後，再度施加這些步驟以形成二或更多層再佈線電路。
最後，在形成穿孔17a及電路17b之後，如圖1G所示，絕緣層18分開地形成於第二絕緣層13上以遮蓋穿孔17a和電路17b。在絕緣層18中形成到達電路17b的凹部。其它電子組件或是用於穩固半導體封裝的電路與其它佈線層的電路之間的電連接之凸塊19形成於凹部中。當有二或更多半導體元件11時，彼此相鄰的半導體元件被切割以形成半導體封裝。如圖1G所示，一半導體元件11形成於如上所述藉由切割半導體元件而取得的各半導體封裝中。但是，半導體元件11的數目不限於此。舉例而言，各半導體封裝可以包含二或更多半導體元件。當半導體封裝包含二或更多半導體元件時，這些半導體元件可以是具有相同種類的功能之半導體元件或是具有不同種類的功能之半導體元件。
具有電連接至半導體封裝的電路之電路的佈線層形成在半導體封裝上，因而取得所謂的多層結構之半導體裝 置。換言之，取得包含半導體封裝及包含一或更多佈線層的半導體裝置，一或更多佈線層包含電連接至半導體封裝的電路之電路。
如圖1F所示，相對於遮蓋絕緣層的表面，在與半導體元件11的主平面正交的方向上凸出之半導體元件11的形狀的外邊緣的外側上，較佳地形成電路17b。換言之，較佳地將電路17b形成為寬至超過半導體元件11的寬度。結果，容易穩固對其它電子組件的電連接。當製造多層結構的半導體裝置時，容易穩固對佈線層的電路的電連接。此外，在取得的半導體封裝中，能夠增加輸出及輸入端的數目。
說明遮蓋步驟。
只要遮蓋步驟是形成遮蓋成將半導體元件11嵌入的遮蓋絕緣層之步驟，則遮蓋步驟並未特別限定。具體而言，遮蓋步驟的實例包含下述步驟。
說明根據本實施例的半導體封裝的製造方法中的遮蓋步驟的實例。
具體而言，遮蓋步驟的實例包含：包括接合步驟的步驟，接合步驟在半導體元件可拆卸地附著的支撐體的預定位置接合至少一或更多半導體元件；密封樹脂遮蓋步驟，以密封樹脂遮蓋接合至支撐體的半導體元件，以致於半導體元件嵌入；固化步驟，將密封樹脂固化及形成第一絕緣層；支撐體分離步驟，將支撐體與半導體元件及第一絕緣層分離；以及，第二絕緣層形成步驟，在與支撐體接觸的 第一絕緣層及半導體元件的表面上形成第二絕緣層，藉以形成包含第一絕緣層及第二絕緣層的遮蓋絕緣層。
圖2A至2G是剖面視圖，用於說明根據本發明的第二實施例之半導體封裝的製造方法中遮蓋步驟的實例。
首先，如圖2A至2C所示，在半導體元件可拆卸地附著的支撐體21的預定位置接合至少一或更多半導體元件11。此步驟等同於接合步驟。
只要支撐體21是半導體元件可拆卸地附著的支撐體，舉例而言，半導體元件可固定至其及半導體元件與其分離之支撐體，則支撐體21無特別限定。具體而言，支撐體21的實例包含圖2A所示的支撐體21。支撐體21包含基部材料22及設在基部材料22的至少一表面上且半導體元件可拆卸地附著至其的層23。接合步驟是較佳的步驟，將半導體元件11接合至半導體元件可拆卸地附著的支撐體21的層23。較佳地接合有電極11a存在於上的半導體元件11的表面。半導體元件可拆卸地附著的層23的實例包含對半導體元件具有黏性及固著力的層。更具體而言，層23的實例包含矽樹脂製成的黏著層、橡膠黏劑製成的黏著層、丙烯酸黏劑製成的黏著層、及胺甲酸乙酯黏劑製成的黏著層。半導體元件可拆卸地附著的層23可為接合至半導體元件且在接合至半導體元件之後直接分離(剝離)的層、或是接合至半導體元件且在接合至半導體元件之後藉由加熱或紫外光照射而分離的層。在這些黏著層之中，以抗熱性、半導體元件的附著及脫離(再剝離 性)的容易度、以及抗化學性的觀點而言，由聚矽氧樹脂製成的黏著層是較佳的。只要基部材料22是在遮蓋步驟中能夠固持半導體元件11可拆卸地附著的層23且維持其形狀的材料，則基部材料22無特別限定。具體而言，基部材料22的實例包含玻璃基底、陶瓷基底、有機基底、及例如不銹鋼(SUS)板等金屬板。
接著，如圖2D及2E所示，接合至支撐體21的半導體元件11由密封樹脂25遮蓋而為嵌入的。此步驟等同於密封樹脂遮蓋步驟。
密封樹脂遮蓋步驟可為塗著密封樹脂的步驟。但是，如圖2D及2E所示，舉例而言，可以較佳地使用下述之步驟：以包含密封樹脂25及支撐密封樹脂25的基部材料26之樹脂膜24或樹脂片遮蓋半導體元件11、以及壓製樹脂片或樹脂膜24以致於接合至支撐體21的半導體元件11由密封樹脂25遮蓋成嵌入之步驟。當使用此樹脂片或樹脂膜24時，由於容易遮蓋寬廣的區域，所以，能夠增加被遮蓋的半導體元件的數目。換言之，能夠增加同時製造的半導體封裝的數目。舉例而言，使用樹脂膜24或樹脂片也符合期待之處在於在大尺寸製造時，要形成的第一絕緣層能確保工作表面的厚度準確度。密封樹脂並無特別限定，亦即未侷限於此樹脂片或樹脂膜。舉例而言，可以使用粉末密封材料或是液體密封材料。當藉由轉印模製或壓印模製以執行密封樹脂遮蓋步驟時，可以使用粉末密封材料或是液體密封材料作為密封樹脂。
只要密封樹脂25是在遮蓋成將接合至支撐體21的半導體元件11嵌入之後，能藉由固化等而形成絕緣層之密封樹脂，則密封樹脂25無特別限定。具體而言，密封樹脂25的實例包含藉由固化等以形成圖2F中所示的第一絕緣層12的密封樹脂。密封樹脂25是較佳地包含固化樹脂的樹脂膜或樹脂片。此密封樹脂如上所述地容易遮蓋寬廣的區域。因此，能夠增加由密封樹脂遮蓋的半導體元件的數目。密封樹脂25較佳地不僅包含密封樹脂也包含填充物。只要填充物是含於密封樹脂中的填充物，則填充物並無特別限定。填充物的實例包含例如無機粒子等無機填充物及有機粒子。無機填充物較佳的是填充物。換言之，密封樹脂25是更較佳地包含固化樹脂及無機填充物之樹脂片或是樹脂膜。藉由此密封樹脂，能夠抑制取得的絕緣層與其它絕緣層、半導體元件、等等之間的捲曲發生。這被視為是因為藉由含有的無機填充物而使其熱膨脹係數能夠近似其它絕緣層、半導體元件、等等的熱膨脹係數。結果，以抗熱性、模製產品的低捲曲、及熱線性膨脹的縮減之觀點而言，使用包含固化樹脂及無機填充物的樹脂片或樹脂膜作為密封樹脂25是符合期待的。包含在密封樹脂25中的固化樹脂的實例包含例如環氧樹脂、丙烯酸樹脂、聚碳酸酯樹脂、聚醯亞胺樹脂、聚苯硫樹脂、聚苯乙醚樹脂、氰酸鹽樹脂、苯并樹脂、及雙馬來醯亞胺樹脂等熱固樹脂。只要無機填充物是其熱膨脹係數可以調整成符合其它絕緣層、半導體元件、等等的熱膨脹係數之無機填充 物，則包含在密封樹脂25中的無機填充物未特別限定。無機填充物的實例包含例如氧化矽粒子等無機粒子。只要有機粒子是因其熱膨脹係數與其它絕緣層、半導體元件、等等的熱膨脹係數之間的差異而能減緩加熱期間產生的應力之有機粒子，則包含在密封樹脂25中的有機粒子未特別限定。有機粒子的實例包含橡膠粒子。只要基部材料26是受樹脂片或樹脂膜24的壓製而仍能維持其形狀的基部材料，則基部材料26未特別限定。具體而言，基部材料26的實例包含例如PET基底等有機基底、玻璃基底、及例如SUS板等金屬板。
接著，如圖2F所示，密封樹脂25被固化以形成第一絕緣層12。密封樹脂25的固化條件並未特別限定。假使包含在密封樹脂25中的固化樹脂是熱固樹脂，則條件僅須為樹脂能被固化的加熱條件。此步驟等同於固化步驟。
接著，如圖2F所示，支撐體21與半導體元件11及第一絕緣層12分離(剝離)。此步驟等同於支撐體分離步驟。在分離時，在支撐體21被分離之前或之後，如圖2F中所示，樹脂片或樹脂膜24的基部材料26也被分離或不必被分離。當基部材料26被分離時，在與支撐體21的分離相同的時段，亦即在支撐體分離步驟的時段中，基部材料26被分離，或是在支撐體分離步驟之後，基部材料26被分離。舉例而言，在形成如下所述的第二絕緣層之後，亦即，在第二絕緣層形成步驟之後，基部材料26被分離。
最後，如圖2G中所示，在與支撐體21接觸的第一絕緣層12及半導體元件11的表面上，形成第二絕緣層13。結果，形成包含第一絕緣層12及第二絕緣層13的遮蓋絕緣層。此步驟等同於第二絕緣層形成步驟。
只要絕緣層形成在第一絕緣層12及半導體元件11的表面上，則第二絕緣層13無特別限定。第二絕緣層13的實例包含樹脂層。具體而言，形成樹脂層的樹脂實例包含環氧樹脂、丙烯酸樹脂、聚碳酸酯樹脂、聚醯亞胺樹脂、聚苯硫樹脂、聚苯乙醚樹脂、氰酸鹽樹脂、苯并樹脂、雙馬來醯亞胺樹脂、酚樹脂及苯環丁烯樹脂等熱固樹脂。第二絕緣層13較佳地不僅包含樹脂，也包含填充物。如果，能夠抑制取得的絕緣層與其它絕緣層、半導體元件、等等之間的捲曲發生。這被視為是因為藉由含有的填充物而使其熱膨脹係數能夠近似其它絕緣層、半導體元件、等等的熱膨脹係數。填充物並無特別限定。填充物的實例包含例如無機粒子等無機填充物及有機粒子。無機填充物較佳地作為填充物。只要無機粒子是因其熱膨脹係數能被調整而與其它絕緣層、半導體元件、等等的熱膨脹係數相符之無機粒子，則包含在第二絕緣層13中的無機粒子未特別限定。無機填充物的實例包含例如氧化矽粒子等無機粒子。只要有機粒子是因其熱膨脹係數與其它絕緣層、半導體元件、等等的熱膨脹係數之間的差異而能減緩加熱期間產生的應力之有機粒子，則包含在第二絕緣層13中的有機粒子無特別限定。有機粒子的實例包含橡膠粒子。以同 於第一絕緣層12的形成方法之方法，執行第二絕緣層13的形成。具體而言，方法的實例包含使用樹脂片或樹脂膜以形成第二絕緣層13的方法以及藉由塗著而施加液體密封材料以形成第二絕緣層13的方法。在這些方法中，由於與第一絕緣層12的形成的理由相同的理由，較佳地使用樹脂片或樹脂膜以用於第二絕緣層13的形成。更較佳地，使用包含固化樹脂及無機填充物的樹脂片或樹脂膜。
藉由應用此遮蓋步驟作為遮蓋步驟，能夠容易地執行遮蓋步驟。因此，能夠容易地執行根據本實施例的半導體封裝的製造方法。
在半導體元件暫時有條件地固定至支撐體的狀態中，執行包含形成絕緣層的固化步驟之遮蓋步驟。因此，能夠抑制半導體元件的偏移發生。在半導體元件暫時有條件地固定至支撐體的狀態中，執行包含形成絕緣層的固化步驟之遮蓋步驟。因此，藉由支撐體的存在，能夠抑制半導體元件由遮蓋絕緣層遮蓋的結構中發生捲曲。
說明遮蓋步驟的另一實例。
如上所述，只要遮蓋步驟是形成遮蓋成使半導體元件11嵌入之遮蓋絕緣層的步驟，則遮蓋步驟並無特別限定。但是，遮蓋步驟的實例包含下述步驟。
具體而言，遮蓋步驟的實例包含：包括接合步驟的步驟，接合步驟在包含基部材料及第三絕緣層的支撐體的第三絕緣層的預定位置接合至少一或更多半導體元件，第三絕緣層是設在基部材料的至少一表面上且半導體元件能固 定至其；密封樹脂遮蓋步驟，以密封樹脂遮蓋接合至支撐體的半導體元件，以致於半導體元件嵌入；固化步驟，將密封樹脂固化及形成第四絕緣層，藉以形成包含第三絕緣層及第四絕緣層的遮蓋絕緣層；以及，基部材料分離步驟，將基部材料與第三絕緣層分離。
圖3A至3F是剖面視圖，用於說明根據本發明的第二實施例之半導體封裝的製造方法中的遮蓋步驟的另一實例。
首先，如圖3A至3C所示，在半導體元件可拆卸地附著的支撐體31中的預定位置接合至少一或更多半導體元件11。此步驟等同於接合步驟。
如圖3A所示，支撐體31包含基部材料32及設在基部材料32的至少一表面上且半導體元件可拆卸地附著至其的第三絕緣層13。在圖1A至1G中，第三絕緣層13是第二絕緣層13。接合步驟是較佳的步驟，將半導體元件11接合至支撐體31的第三絕緣層13。較佳地接合有電極11a存在於上的半導體元件11的表面。只要第三絕緣層13是半導體元件可固定至其的層，則第三絕緣層13並無特別限定。具體而言，形成第三絕緣層13的樹脂實例包含環氧樹脂、丙烯酸樹脂、聚碳酸酯樹脂、聚醯亞胺樹脂、聚苯硫樹脂、聚苯乙醚樹脂、氰酸鹽樹脂、苯并樹脂、雙馬來醯亞胺樹脂、酚樹脂及苯環丁烯樹脂。
只要基部材料32是在遮蓋步驟中能夠固持第三絕緣層13及維持其形狀且在下述的材料分離步驟中與第三絕 緣層13分離(剝離)的材料，則基部材料32無特別限定。具體而言，基部材料32的實例包含例如不銹鋼(SUS)板等金屬板、玻璃基底、陶瓷基底、有機基底、及有機膜。基部材料32可為固持第三絕緣層13的基部材料且根據需要而在表面上包含黏著層以分離第三絕緣層13。具體而言，基部材料32的實例包含SUS板等等，在其表面上形成有例如矽樹脂製成的黏著層、橡膠黏劑製成的黏著層、丙烯酸黏劑製成的黏著層、或胺甲酸乙酯黏劑製成的黏著層等黏著層。基部材料32可以是遭受過表面脫膜處理的基部材料或是表面上塗著有脫膜劑或是聚四氟乙烯以便於第三絕緣層13的分離之基部材料。具體而言，脫膜劑的實例包含矽樹脂脫膜劑及氟脫膜劑。
接著，如圖3D及3E所示，接合至支撐體31的半導體元件11由密封樹脂25遮蓋而被嵌入。此步驟等同於密封樹脂遮蓋步驟且與圖2D及2E中的密封樹脂遮蓋步驟相同。
接著，如圖3F所示，將密封樹脂25固化以形成第四絕緣層12。結果，形成包含第四絕緣層12及第三絕緣層13的遮蓋絕緣層。第四絕緣層12是圖1A至1G中的第一絕緣層12。此步驟等同於固化步驟且與圖2F中的固化步驟相同。
最後，如圖3F中所示，支撐體31的基部材料32與第三絕緣層13分離(剝離)。此步驟等同於基部材料分離步驟。在分離時，在基部材料32被分離之前或之後， 如圖3F中所示，樹脂片或樹脂膜24的基部材料26也被分離或是不必分離。
藉由應用此遮蓋步驟作為遮蓋步驟，能夠容易地執行遮蓋步驟。因此，能夠容易地執行根據本實施例的半導體封裝的製造方法。
在半導體元件固定至形成遮蓋絕緣層的一絕緣層(具體而言，固定至第三絕緣層13)之狀態中，形成另一絕緣層之第四絕緣層12以形成遮蓋絕緣層。因此，能夠抑制半導體元件的偏移發生。在半導體元件固定至第三絕緣層13之狀態中，執行遮蓋步驟。因此，藉由第三絕緣層13的存在，能夠抑制半導體元件由遮蓋絕緣層遮蓋的結構中發生捲曲。
說明本發明的第三實施例。
根據本實施例的半導體封裝的製造方法的實例包含製造方法，其中，遮蓋步驟是形成遮蓋絕緣層作為遮蓋絕緣層，以致於位於與有電極形成於上的表面(電路表面)相反的側上的半導體元件的表面曝露。具體而言，根據本發明的第三實施例之半導體封裝的製造方法包含：遮蓋步驟，形成遮蓋有電極形成於上的半導體元件的表面之遮蓋絕緣層，半導體元件在其主平面上包含半導體元件；膜形成步驟，在遮蓋絕緣層的表面上形成樹脂膜；電路圖案形成步驟，從樹脂膜的外表面側對遮蓋絕緣層施加雷射處理或浮花壓製，形成包含到達電極的表面之凹部以及具有所需形狀及所需深度之電路溝槽的電路圖案部；觸媒沉積步 驟，在電路圖案部的表面及樹脂膜的表面上沉積電鍍觸媒或是其前驅物；膜分離步驟，將樹脂膜與遮蓋絕緣層分離；以及，電鍍處理步驟，對與樹脂膜分離的遮蓋絕緣層施加無電電鍍，形成電連接至電極的電路。藉由此製造方法，如上所述般，能夠高度準確地執行遮蓋半導體元件的絕緣層(遮蓋絕緣層)上電路的形成以及用於電連接半導體元件的電極與電路之穿孔的形成。此外，形成遮蓋絕緣層以致於在與電極相反側上的半導體元件的表面曝露。因此，能夠增加半導體層的輻射特性及降低遮蓋絕緣層的厚度。
半導體元件嵌入遮蓋絕緣層，因而電極形成於上的半導體元件的表面的側表面也由遮蓋樹脂層遮蓋。結果，能夠擴展形成經由穿孔而從最後取得的半導體封裝的半導體元件的電極連接的電路(亦即再佈線電路)之區域。如下所述，這意指再佈線電路進一步形成在比配置有半導體元件的區域更外部的側上。使用如上所述形成的再佈線電路上形成的銲材凸塊，能夠增加半導體封裝的輸出及輸入端的數目。與藉由覆晶安裝或佈線接合而將半導體元件連接至多層電路板的習知半導體封裝不同，在根據本實施例的製造方法中，遮蓋半導體元件的遮蓋絕緣層也扮演基底的功能。因此，無需分別地提供基底。換言之，取得無基底半導體封裝。因此，能夠降低取得的半導體封裝的厚度。
圖4A至4I是剖面視圖，用於說明根據本發明的實施例之半導體封裝的製造方法之步驟。
首先，如圖4A至4C所示，形成遮蓋表面(電路表面)的絕緣層126，在所述表面上，電極114a由半導體元件114形成，半導體元件114在主平面上包含電極114a。此步驟等同於遮蓋步驟。於下說明遮蓋步驟。
接著，如圖4D所示，在遮蓋絕緣層126的表面上形成樹脂膜118。此步驟等同於膜形成步驟。
接著，如圖4E所示，從樹脂膜118的外表面側，對遮蓋絕緣層126施加雷射處理或浮花壓製，因而形成包含到達電極114a的表面之凹部119a及具有所需形狀和所需深度的電路溝槽119b的電路圖案部119。形成用於形成通孔的凹部或是用於穩固對其它電子組件的電連接之陸面部份，以作為部份電路溝槽119b。由無電電鍍形成無電電鍍膜的部份、亦即形成電路的部份，是由電路圖案部119界定。用於形成凹部119a的雷射處理或是浮花壓製是用於使電極114a曝露的鑽孔加工。用於形成電路溝槽119b的雷射處理或是浮花壓製是用於切割相對於樹脂膜118的外表面為超過樹脂膜118的厚度之電路溝槽119b的加工。此步驟等同於電路圖案形成步驟。
接著，如圖4F所示，電鍍觸媒或其前驅物120沉積於電路圖案部119的表面上以及沒有電路圖案部119形成的樹脂膜118的表面上。此步驟等同於觸媒沉積步驟。
接著，如圖4G所示，在形成電路圖案部119之後餘留的樹脂膜118與遮蓋絕緣層126的表面分離(剝離)。結果，電鍍觸媒或其前驅物120僅餘留在遮蓋絕緣層126 的電路圖案部119。換言之，對應於凹部119a的位置之電鍍觸媒或其前驅物120a餘留在凹部119a中。對應於電路溝槽119b的位置之電鍍觸媒或其前驅物120b餘留在電路溝槽119b中。另一方面，在電鍍觸媒或其前驅物生成於樹脂膜118上的狀態中，沉積在樹脂膜118上的電鍍觸媒或其前驅物與樹脂膜118一起被移除。此步驟等同於膜分離步驟。
接著，對與樹脂膜118分離的遮蓋絕緣層126施加無電電鍍。結果，僅在有電鍍觸媒或其前驅物120餘留的部份中形成無電電鍍膜。換言之，如圖4H所示，形成對應於凹部119a的位置之無電電鍍膜120a及對應於電路溝槽119b的位置之無電電鍍膜120b。此步驟等同於電鍍處理步驟。
由無電電鍍形成的對應於電路溝槽119b的位置之無電電鍍膜121b可以直接形成作為電路上。無電電鍍膜121b不必直接形成為電路。在該情形中，無電電鍍(填塞電鍍)可以又施加至無電電鍍膜121b以形成電路。
無電電鍍膜121b的厚度並未特別限定。具體而言，如圖4H所示，無電電鍍膜121b的表面可以形成為與遮蓋絕緣層126的表面齊平、或是形成為高於遮蓋絕緣層126的表面、或是形成為低於遮蓋絕緣層126的表面。
由無電電鍍形成且對應於凹部119a的位置之無電電鍍膜120a形成為用於穩固無電電鍍膜120b與半導體元件114的電極114a之間的電連接之穿孔或是不必直接形成為 穿孔。當無電電鍍膜120a未直接形成為穿孔時，僅須對要形成為穿孔的的無電電鍍膜120a施加無電電鍍(填塞電鍍)。
藉由此製造方法，能夠在遮蓋半導體元件114的絕緣層(遮蓋絕緣層)126上高度準確地執行電路的形成以及穿孔的形成，穿孔係用於電連接電路與半導體元件114的電極114a。
根據本實施例的半導體封裝的製造方法是用於形成一層再佈線電路的製造方法或是用於形成如圖4A至4I中所示的二或更多層的製造方法。具體而言，如圖4H所示，在形成電路之後，再度施加這些步驟以形成二或更多層再佈線電路。
最後，在形成穿孔121a及電路121b之後，如圖4I所示，絕緣層122分開地形成於遮蓋絕緣層126上以遮蓋穿孔121a和電路121b。在絕緣層122中形成到達電路121b的凹部。其它電子組件或是用於穩固半導體封裝的電路與其它佈線層的電路之間的電連接之凸塊123形成於凹部中。當有二或更多半導體元件114時，彼此相鄰的半導體元件被切割以形成半導體封裝。如圖4I所示，一半導體元件114形成於如上所述藉由切割半導體元件而取得的各半導體封裝中。但是，半導體元件114的數目不限於此。舉例而言，各半導體封裝可以包含二或更多半導體元件。當半導體封裝包含二或更多半導體元件時，這些半導體元件可以是具有相同種類的功能之半導體元件或是具有 不同種類的功能之半導體元件。
具有電連接至半導體封裝的電路之電路的佈線層形成在半導體封裝上，因而取得所謂的多層結構之半導體裝置。換言之，取得包含半導體封裝及包含一或更多佈線層的半導體裝置，一或更多佈線層包含電連接至半導體封裝的電路之電路。
如圖4I所示，相對於遮蓋絕緣層的表面，在與半導體元件114的主平面正交的方向上凸出之半導體元件114的形狀的外邊緣的外側上，較佳地形成電路121b。換言之，較佳地將電路121b形成為寬至超過半導體元件114的寬度。結果，容易穩固對其它電子組件的電連接。當製造多層結構的半導體裝置時，容易穩固對佈線層的電路的電連接。
說明遮蓋步驟。
只要遮蓋步驟是形成遮蓋至電極114a形成於上的半導體元件114的表面之遮蓋絕緣層126的步驟，則遮蓋步驟並未特別限定。具體而言，遮蓋步驟的實例包含下述步驟。
說明根據本實施例的半導體封裝的製造方法中的遮蓋步驟的實例。
具體而言，遮蓋步驟的實例包含：黏著步驟，將至少一或更多半導體元件黏著至支撐體，以致於在與電極相反的側上的半導體元件的表面接觸支撐體的預定位置；密封樹脂遮蓋步驟，以密封樹脂遮蓋表面，在所述表面上由黏 導體元件具有黏性及固著力的層。更具體而言，層113的實例包含矽樹脂製成的黏著層、橡膠黏劑製成的黏著層、丙烯酸黏劑製成的黏著層、及胺甲酸乙酯黏劑製成的黏著層。在這些黏著層之中，以抗熱性、半導體元件的附著及脫離(再剝離性)的容易度、以及抗化學性的觀點而言，由聚矽氧樹脂製成的黏著層是較佳的。只要基部材料112是在遮蓋步驟中能夠固持半導體元件可拆卸地附著的層113且維持其形狀的材料，則基部材料112無特別限定。具體而言，基部材料112的實例包含玻璃基底、陶瓷基底、有機基底、及例如不銹鋼(SUS)板等金屬板。
接著，如圖4B及4C所示，固著至支撐體111的半導體元件114由密封樹脂116遮蓋，以致於電極114a形成於上的半導體元件114的表面被遮蓋。此步驟等同於密封樹脂遮蓋步驟。
密封樹脂遮蓋步驟可為塗著密封樹脂的步驟。但是，如圖4B所示，舉例而言，較佳地使用下述遮蓋步驟：以包含密封樹脂116及支撐密封樹脂116的基部材料117之樹脂膜115或樹脂片遮蓋半導體元件114、以及壓製樹脂片或樹脂膜115，藉以使用密封樹脂116以遮蓋固著至支撐體111的半導體元件114的表面，電極114a是形成在半導體元件114的表面上。當使用此樹脂片或樹脂膜115時，由於容易遮蓋寬廣的區域，所以，能夠增加被遮蓋的半導體元件的數目。換言之，能夠增加同時製造的半導體封裝的數目。舉例而言，使用樹脂片或樹脂膜115也符合 著至支撐體的半導體元件形成的電極形成於上；以及，固化步驟，固化密封樹脂及形成遮蓋絕緣層。
首先，如圖4A所示，至少一或更多半導體元件114黏著至支撐體111，以致於在與電極114a相反的側上半導體元件114的表面接觸支撐體111的預定位置。此步驟等同於黏著步驟。只要支撐體111是半導體元件可以黏著的支撐體，則支撐體111無特別限定。
支撐體111較佳的是可拆卸地附著的支撐體，半導體元件不僅可固定至其且也可以固定至其，以及，半導體元件可以與其分離(剝離)。藉由可拆卸地附著至半導體元件的此支撐體111，舉例而言，在遮蓋步驟之後，更具體而言，在遮蓋步驟的固化步驟之後，將支撐體111分離，因而取得半導體封裝，其中，在與電極114a相反的側上的半導體元件114的表面曝露。結果，能夠取得熱輻射性優良的半導體封裝。當支撐體111被分離時的時段並無特別限定，只要是在遮蓋步驟之後的時段即可。具體而言，所述時段可以是在膜分離步驟之後、可以正好在執行電鍍處理步驟之前、或是可以在執行電鍍處理之後。從降低步驟中產生的熱的影響及保護半導體元件等等的觀點而言，在遮蓋步驟之後的時段是較佳的。
具體而言，支撐體111的實例包含圖4A中所示的支撐體111。支撐體111包含基部材料112及設在基部材料112的至少一表面上且半導體元件可拆卸地附著至其的層113。半導體元件可拆卸地附著的層113的實例包含對半 期待之處在於在大尺寸製造時，要形成的第一絕緣層能確保工作表面的厚度準確度。密封樹脂並無特別限定，亦即未侷限於此樹脂片或樹脂膜。舉例而言，可以使用粉末密封材料或是液體密封材料。當在塗著密封樹脂的步驟中執行密封樹脂遮蓋步驟時，可以使用粉末密封材料或是液體密封材料作為密封樹脂。
密封樹脂116並無特別限定，只要密封樹脂116是在遮蓋表面之後藉由固化等而可形成遮蓋絕緣層126的密封樹脂即可，在所述表面上，電極114a由固著至支撐體111的半導體元件114形成。具體而言，密封樹脂116的實例包含藉由固化等以形成圖4C中所示的遮蓋絕緣層126的密封樹脂。密封樹脂116較佳的是包含固化樹脂的樹脂膜或樹脂片。此密封樹脂如上所述地容易遮蓋寬廣的區域。因此，能夠增加由密封樹脂遮蓋的半導體元件的數目。密封樹脂116較佳地不僅包含密封樹脂也包含填充物。只要填充物是含於密封樹脂中的填充物，則填充物並無特別限定。填充物的實例包含例如無機粒子等無機填充物及有機粒子。無機填充物較佳地作為填充物。換言之，密封樹脂116是更較佳地包含固化樹脂及無機填充物的樹脂片或是樹脂膜。藉由此密封樹脂，能夠抑制取得的絕緣層與其它絕緣層、半導體元件、等等之間的捲曲發生。這被視為是因為藉由含有的無機填充物而使其熱膨脹係數能夠近似其它絕緣層、半導體元件、等等的熱膨脹係數。結果，以抗熱性、模製產品的低捲曲、及熱線性膨脹的縮減之觀點而 言，使用包含固化樹脂及無機填充物的樹脂片或樹脂膜作為密封樹脂116是符合期待的。包含在密封樹脂116中的固化樹脂的實例包含例如環氧樹脂、丙烯酸樹脂、聚碳酸酯樹脂、聚醯亞胺樹脂、聚苯硫樹脂、聚苯乙醚樹脂、氰酸鹽樹脂、苯并樹脂、及雙馬來醯亞胺樹脂等熱固樹脂。只要無機填充物是其熱膨脹係數可以調整成符合其它絕緣層、半導體元件、等等的熱膨脹係數之無機填充物，則包含在密封樹脂116中的無機填充物未特別限定。無機填充物的實例包含例如氧化矽粒子等無機粒子。只要有機粒子是熱膨脹係數可被調整以匹配其它絕緣層、半導體元件、等等的熱膨脹係數，則包含在密封樹脂116中的有機粒子未特別限定。有機粒子的實例包含橡膠粒子。只要基部材料117是受樹脂片或樹脂膜115的壓製而仍能維持其形狀的基部材料，則基部材料117未特別限定。具體而言，基部材料117的實例包含例如PET基底等有機基底、玻璃基底、及例如SUS板等金屬板。
最後，如圖4C所示，密封樹脂116被固化以形成遮蓋絕緣層126。密封樹脂116的固化條件並未特別限定。假使包含在密封樹脂116中的固化樹脂是熱固樹脂，則條件僅須為樹脂能被固化的加熱條件。此步驟等同於固化步驟。之後，當形成密封樹脂116時，假使使用樹脂片或樹脂膜115，則基部材料117被分離。結果，形成遮蓋絕緣層126。
藉由應用此遮蓋步驟作為遮蓋步驟，能夠容易地執行 遮蓋步驟。因此，能夠容易地執行根據本實施例的半導體封裝的製造方法。如圖4C所示，遮蓋絕緣層126包含遮蓋半導體元件的電極之密封層及形成佈線的佈線層。
在半導體元件固著至支撐體且半導體元件的位置被固持之狀態中，執行包含形成遮蓋絕緣層的固化步驟之遮蓋步驟。因此，能夠抑制半導體元件的偏移發生。在半導體元件固著至支撐體之狀態中，執行包含形成遮蓋絕緣層的固化步驟之遮蓋步驟。因此，能夠在半導體元件由遮蓋絕緣層遮蓋的結構中抑制捲曲發生。
說明本發明的第四實施例。
根據本實施例的半導體封裝的製造方法之實例包含一製造方法，其中，遮蓋步驟是在電極側上的半導體元件的表面上形成具有預定形狀的凸部之遮蓋絕緣層作為遮蓋絕緣層的步驟；以及，電路圖案形成步驟是形成到達凸部的且耦合至凹部的電路溝槽作為電路溝槽的步驟。具體而言，根據本發明的第四實施例的半導體封裝的製造方法包含：遮蓋步驟，形成遮蓋以嵌入半導體元件的遮蓋絕緣層，半導體元件在其主平面上包含電極以及在電極上的半導體元件的表面上具有預定形狀的凸部；膜形成步驟，在半導體元件的電極上的遮蓋絕緣層的表面上形成樹脂膜；電路圖案形成步驟，從樹脂膜的外表面側對遮蓋絕緣層施加雷射處理或浮花壓製，形成包含到達電極的表面之凹部以及具有所需形狀及所需深度之電路溝槽的電路圖案部；觸媒沉積步驟，在電路圖案部的表面及樹脂膜的表面上沉 積電鍍觸媒或是其前驅物；膜分離步驟，將樹脂膜與遮蓋絕緣層分離；以及，電鍍處理步驟，對與樹脂膜分離的遮蓋絕緣層施加無電電鍍，形成電連接至電極及到達凸部的電路。藉由此製造方法，如上所述般，能夠高度準確地執行遮蓋半導體元件的絕緣層(遮蓋絕緣層)上電路的形成以及用於電連接半導體元件的電極與電路之穿孔的形成。此外，藉由在形成於凸部上的電路上形成例如銲球凸塊等凸塊，更高度準確地執行穿孔及電路的形成。於下述中簡要地總結半導體封裝。
在取得的半導體封裝中，在電路形成於上的遮蓋絕緣層的表面側上，形成例如樹脂凸塊等凸部。換言之，在再佈線層中形成凸部。在半導體封裝中，也在凸部上形成再佈線。藉由將凸塊安裝於凸部上，能夠窄化凸塊間間距。換言之，當半導體封裝及基底電連接時，經由安裝在凸部上的凸塊以連接半導體封裝與基底之間，能夠以窄間距執行凸塊連接。
圖5A至5L是剖面視圖，顯示根據本發明的實施例之半導體封裝的製造方法的步驟。
首先，如圖5A至5G中所示，形成遮蓋以嵌入半導體元件213的遮蓋絕緣層222，半導體元件213在其主平面上包含電極213a以及在電極213a側上的半導體元件213的表面上具有預定形狀的凸部212a。只要遮蓋絕緣層222是遮蓋成使半導體元件213嵌入且在電極213a側上的半導體元件213的表面上具有預定形狀的凸部212a的絕 緣層，則遮蓋絕緣層222並無特別限定。具體而言，遮蓋絕緣層222的實例包含包括第五絕緣層212和第六絕緣層215的遮蓋絕緣層，其中，第五絕緣層212是如圖5G中所示的具有預定形狀的凸部212a的絕緣層。凸部212a並無特別限定。如下所述，凸部212a的實例包含作為在凸部212a上用於形成電路220b的基部以及用於在電路220b上形成銲材凸塊221的凸部。換言之，凸部212a包含多個凸部，其中，包含凸部212a、電路220b、及銲材凸塊221的結構作為用於連接半導體元件213的凸塊。此步驟等同於遮蓋步驟。於下說明遮蓋步驟。
接著，如圖5H所示，在半導體元件213的電極213a側上的遮蓋絕緣層222的表面上形成樹脂膜217。在半導體元件213的電極213a側上的遮蓋絕緣層222的表面是遮蓋絕緣層222的多個表面中遮蓋半導體元件213的電極213a的第五絕緣層212的表面。此步驟等同於膜形成步驟。
接著，如圖5I所示，從樹脂膜217的外表面側，對遮蓋絕緣層222施加雷射處理或浮花壓製，因而形成包含到達電極213a的表面之凹部218a及具有所需形狀和到達凸部212a的所需深度的電路溝槽218b的電路圖案部218。形成用於形成通孔的凹部或是用於穩固對其它電子組件的電連接之陸面部份，以作為部份電路溝槽218b。由無電電鍍形成無電電鍍膜的部份、亦即形成電路的部份，是由電路圖案部218界定。用於形成凹部218a的雷射處 理或是浮花壓製是用於使電極218a曝露的鑽孔加工。用於形成電路溝槽218b的雷射處理或是浮花壓製是用於切割相對於樹脂膜217的外表面為超過樹脂膜217的厚度之電路溝槽218b的加工。此步驟等同於電路圖案形成步驟。
接著，如圖5J所示，電鍍觸媒或其前驅物219沉積於電路圖案部218的表面上以及樹脂膜217的表面上。此步驟等同於觸媒沉積步驟。
接著，如圖5K所示，在形成電路圖案部218之後餘留的樹脂膜217與遮蓋絕緣層222(具體而言，遮蓋半導體元件213的電極213a之第五絕緣層212)的表面分離(剝離)。結果，電鍍觸媒或其前驅物219僅餘留在第五絕緣層212的電路圖案部218中。換言之，對應於凹部218a的位置之電鍍觸媒或其前驅物219a餘留在凹部218a中。對應於電路溝槽218b的位置之電鍍觸媒或其前驅物219b餘留在電路溝槽218b中。另一方面，在電鍍觸媒或其前驅物生成於樹脂膜217上的狀態中，沉積在樹脂膜217上的電鍍觸媒或其前驅物與樹脂膜217一起被移除。此步驟等同於膜分離步驟。
接著，對與樹脂膜217分離的遮蓋絕緣層222的第五絕緣層212施加無電電鍍。結果，如圖5L所示，形成電連接至半導體元件213及到達凸部212a的電極213a之電路。換言之，形成對應於凹部218a的位置之無電電鍍膜220a及對應於電路溝槽218b的位置之無電電鍍膜220b。 也在第五絕緣層212的凸部212a上形成對應於電路溝槽218b的位置之無電電鍍膜220b。此步驟等同於電鍍處理步驟。
由無電電鍍形成的對應於電路溝槽218b的位置之無電電鍍膜220b可以直接形成作為電路。無電電鍍膜220b不必直接形成為電路。在該情形中，無電電鍍(填塞電鍍)可以又施加至無電電鍍膜220b以形成電路。
由無電電鍍形成且對應於凹部218a的位置之無電電鍍膜220a形成為用於穩固無電電鍍膜220b與半導體元件213的電極213a之間的電連接之穿孔或是不必直接形成為穿孔。當無電電鍍膜220a未直接形成為穿孔時，僅須對要形成為穿孔的的無電電鍍膜220a施加無電電鍍(填塞電鍍)。
藉由此製造方法，能夠在遮蓋半導體元件213的遮蓋絕緣層222的第五絕緣層212上高度準確地執行電路220b的形成以及穿孔的形成，穿孔係用於電連接電路220b與半導體元件213的電極213a。
根據本實施例的半導體封裝的製造方法是用於形成一層再佈線電路的製造方法或是用於形成如圖5A至5L中所示的二或更多層的製造方法。具體而言，如圖5L所示，在形成電路之後，再度施加這些步驟以形成二或更多層再佈線電路。
最後，當有二或更多半導體元件213時，彼此相鄰的半導體元件被切割以形成半導體封裝。一半導體元件形成 於如上所述藉由切割半導體元件而取得的各半導體封裝中。但是，半導體元件的數目不限於此。舉例而言，各半導體封裝可以包含二或更多半導體元件。當半導體封裝包含二或更多半導體元件時，這些半導體元件可以是具有相同種類的功能之半導體元件或是具有不同種類的功能之半導體元件。
如圖6所示，在形成於凸部212a上的電路220b上形成銲材凸塊221是較佳的。結果，能夠更高度準確地執行穿孔及電路的形成。這被視為是因為能夠降低用於穩固半導體元件與其它電子組件之間的電連接之銲材量。換言之，其被視為即使降低銲材凸塊的銲材量以窄化例如銲材凸塊的間距，仍然能夠穩固半導體元件與其它電子組件之間的電連接。結果，其被視為能夠抑制導因於耦合彼此相鄰的銲材凸塊之銲材橋的發生，並因而能夠抑制導因於銲材橋的電短路發生。結果，其被視為能夠更高度準確地執行穿孔及電路的形成。圖6是剖面視圖，顯示藉由根據本發明的實施例之半導體封裝的製造方法取得的半導體封裝。在半導體封裝中，形成銲材凸塊221。在下述中將簡要地概述半導體封裝。
在取得的半導體封裝中，在電路形成於上的遮蓋絕緣層的表面側上形成例如樹脂凸塊等凸部。換言之，在再佈線層中形成凸部。在半導體封裝中，也在凸部上形成再佈線。銲材凸塊等安裝在凸部上。此外，關於在例如電路板等電子組件上的半導體封裝的安裝，經由安裝在凸部上的 凸塊而連接半導體封裝。如下所述地，銲材凸塊形成在例如樹脂凸塊等凸部上。因此，銲材凸塊的銲材量比在未形成凸部的表面(亦即平面)上形成銲材凸塊時的銲材量少掉凸部的高度。結果，能夠降低銲材凸塊的尺寸。換言之，以窄間距來連接凸塊，能夠實現電子組件與半導體封裝之間的電連接。這也有助於增進連接可靠度。此外，由於也在是凸部的樹脂凸塊的側表面上形成電路圖案，所以，能夠高密度地形成佈線。
在半導體封裝上形成包含電連接至半導體封裝的電路之電路的佈線層，取得所謂的多層結構之半導體裝置。換言之，取得包含半導體封裝及包含一或更多佈線層的半導體裝置，一或更多佈線層包含電連接至半導體封裝的電路之電路。
如圖5L所示，相對於遮蓋絕緣層222的第五絕緣層212的表面，在與半導體元件213的主平面正交的方向上凸出之半導體元件213的形狀的外邊緣的外側上，較佳地形成電路220b。換言之，較佳地將電路220b形成為寬至超過半導體元件213的寬度。結果，容易穩固對其它電子組件的電連接。當製造多層結構的半導體裝置時，容易穩固對佈線層的電路的電連接。
說明遮蓋步驟。
只要遮蓋步驟是遮蓋以使半導體元件213嵌入以及在電極213a上的半導體元件213的表面上形成包含預定形狀的凸部212a的遮蓋絕緣層222之步驟，則遮蓋步驟並 未特別限定。具體而言，遮蓋步驟的實例包含下述步驟。
說明根據本實施例的半導體封裝的製造方法中的遮蓋步驟的實例。
具體而言，遮蓋步驟的實例包含：第五絕緣層形成步驟，在包含對應於凸部的凹部之支撐體的表面上形成第五絕緣層；黏著步驟，將至少一或更多半導體元件黏著至第五絕緣層，以致於在電極形成於上的半導體元件的表面接觸第五絕緣層；密封樹脂遮蓋步驟，以密封樹脂遮蓋由黏著至第五絕緣層的半導體元件，以致於使半導體元件嵌入；固化步驟，固化密封樹脂及形成第六絕緣層，藉以形成遮蓋絕緣層；以及，支撐體分離步驟，將支撐體與遮蓋絕緣層分離。
首先，如圖5A及5B所示，在包含對應於凸部212a的凹部211a之支撐體211的表面上形成第五絕緣層212。只要在支撐體211上形成支撐體211的凹部211a的形狀被轉移至其的第五絕緣層212，則第五絕緣層212的形成並無特別限定。此步驟等同於第五絕緣層形成步驟。
只要支撐體211是包含對應於凸部212a的凹部211a之支撐體，則支撐體211並無特別限定。支撐體211的實例包含例如不銹鋼(SUS)板等金屬板及有機基底，在不銹鋼(SUS)板上藉由蝕刻處理形成凹部211a，在有機基底上藉由蝕刻處理形成凹部211a。支撐體211可為受過表面脫膜處理的支撐體或是被塗著具有表面脫膜能力的塗著劑之基部材料，以增加自第五絕緣層212的脫膜能力。
只要第五絕緣層212是在黏著步驟中能黏著至半導體元件的表面上之絕緣層，則第五絕緣層212無特別限定。第五絕緣層212的實例包含樹脂層。具體而言，形成樹脂層的樹脂的實例包含環氧樹脂、丙烯酸樹脂、聚碳酸酯樹脂、聚醯亞胺樹脂、聚苯硫樹脂、聚苯乙醚樹脂、氰酸鹽樹脂、苯并樹脂、雙馬來醯亞胺樹脂、酚樹脂、及苯環丁烯樹脂。第五絕緣層212較佳地不僅包含樹脂，也包含填充物。結果，能夠抑制取得的絕緣層與其它絕緣層、半導體元件、等等之間的捲曲發生。這被視為是因為藉由含有的無機填充物而使其熱膨脹係數能夠近似其它絕緣層、半導體元件、等等的熱膨脹係數。填充物並無特別限定。填充物的實例包含例如無機粒子等無機填充物及有機粒子。無機填充物較佳的為填充物。只要無機填充物是其熱膨脹係數能被調整而與其它絕緣層、半導體元件、等等的熱膨脹係數相符之無機粒子，則包含在第五絕緣層212中的無機填充物無特別限定。無機填充物的實例包含例如氧化矽粒子等無機粒子。只要有機粒子是因其熱膨脹係數與其它絕緣層、半導體元件、等等的熱膨脹係數之間的差異而能減緩加熱期間產生的應力之有機粒子，則包含在第五絕緣層212中的有機粒子無特別限定。有機粒子的實例包含橡膠粒子。
接著，如圖5C中所示，至少一或更多半導體元件213固著至第五絕緣層212，以致於電極213a形成於上的半導體元件213的表面接觸第五絕緣層。此步驟等同於黏 著步驟。
接著，如圖5D及5E所示，固著至第五絕緣層212的半導體元件213由密封樹脂215遮蓋而被嵌入。此步驟等同於密封樹脂遮蓋步驟。密封樹脂遮蓋步驟可為塗著密封樹脂的步驟。但是，如圖5D及5E所示，可以較佳地使用下述步驟：以包含密封樹脂215及支撐密封樹脂215的基部材料216之樹脂片或樹脂膜214遮蓋半導體元件213、以及壓製樹脂片或樹脂膜214以致於固著至第五絕緣層212的半導體元件213由密封樹脂215遮蓋成嵌入。當使用此樹脂片或樹脂膜214時，由於容易遮蓋寬廣的區域，所以，能夠增加被遮蓋的半導體元件的數目。換言之，能夠增加同時製造的半導體封裝的數目。舉例而言，使用樹脂片或樹脂膜214也符合期待之處在於在大尺寸製造時，要形成的第一絕緣層能確保工作表面的厚度準確度。密封樹脂並無特別限定，亦即未侷限於此樹脂片或樹脂膜。舉例而言，可以使用粉末密封材料或是液體密封材料。當藉由塗著密封樹脂的步驟以執行密封樹脂遮蓋步驟時，可以使用粉末密封材料或是液體密封材料作為密封樹脂。
只要密封樹脂215是在遮蓋成使固著至第五絕緣層212的半導體元件213嵌入之後，能藉由固化等而形成絕緣層之密封樹脂，則密封樹脂215無特別限定。具體而言，密封樹脂215的實例包含藉由固化等以形成圖5F中所示的第六絕緣層215的密封樹脂。密封樹脂215較佳的是包含固化樹脂的樹脂膜或樹脂片。此密封樹脂如上所述 地容易遮蓋寬廣的區域。因此，能夠增加由密封樹脂遮蓋的半導體元件的數目。密封樹脂215較佳地不僅包含密封樹脂也包含填充物。只要填充物是含於密封樹脂中的填充物，則填充物並無特別限定。填充物的實例包含例如無機粒子等無機填充物及有機粒子。無機填充物較佳的是填充物。換言之，密封樹脂215是更較佳地包含固化樹脂及無機填充物之樹脂片或是樹脂膜。藉由此密封樹脂，能夠抑制取得的絕緣層與其它絕緣層、半導體元件、等等之間的捲曲發生。這被視為是因為藉由含有的無機填充物而使其熱膨脹係數能夠近似其它絕緣層、半導體元件、等等的熱膨脹係數。結果，以抗熱性、模製產品的低捲曲、及熱線性膨脹的縮減之觀點而言，使用包含固化樹脂及無機填充物的樹脂片或樹脂膜作為密封樹脂215是符合期待的。包含在密封樹脂215中的固化樹脂的實例包含例如環氧樹脂、丙烯酸樹脂、聚碳酸酯樹脂、聚醯亞胺樹脂、聚苯硫樹脂、聚苯乙醚樹脂、氰酸鹽樹脂、苯并樹脂、及雙馬來醯亞胺樹脂等熱固樹脂。只要無機填充物是其熱膨脹係數可以調整成符合其它絕緣層、半導體元件、等等的熱膨脹係數之無機填充物，則包含在密封樹脂215中的無機填充物未特別限定。無機填充物的實例包含例如氧化矽粒子等無機粒子。只要有機粒子是因其熱膨脹係數與其它絕緣層、半導體元件、等等的熱膨脹係數之間的差異而能減緩加熱期間產生的應力之有機粒子，則包含在密封樹脂215中的有機粒子未特別限定。有機粒子的實例包含橡膠粒 子。只要基部材料216是受樹脂片或樹脂膜224的壓製而仍能維持其形狀的基部材料，則基部材料216未特別限定。具體而言，基部材料216的實例包含例如PET基底等有機基底、玻璃基底、及例如SUS板等金屬板。基底216可以是接受過表面脫膜處理的基部材料或是塗以具有脫膜能的塗著劑之基部材料，以增加自密封樹脂215脫膜的能力。
接著，密封樹脂215被固化以形成第六絕緣層215。結果，形成包含第五絕緣層212及第六絕緣層215的遮蓋絕緣層222。密封樹脂215的固化條件並未特別限定。假使包含在密封樹脂215中的固化樹脂是熱固樹脂，則條件僅須為樹脂能被固化的加熱條件。此步驟等同於固化步驟。接著，如圖5F所示，將樹脂片或樹脂膜214的基部材料216分離。在支撐體分離步驟之後，基部材料216不必分離或是可以分離。
最後，如圖5G所示，支撐體211與遮蓋絕緣層222的第五絕緣層212分離(剝離)。結果，形成遮蓋絕緣層222。此步驟等同於支撐體分離步驟。
藉由應用此遮蓋步驟作為遮蓋步驟，能夠容易地執行遮蓋步驟。換言之，能夠容易地形成包含預定凸部的遮蓋絕緣層。因此，能夠容易地執行根據本實施例的半導體封裝的製造方法。
在半導體元件213固著至一絕緣層形成的遮蓋絕緣層222(具體而言，固著至第五絕緣層212)的狀態中，形成 第六絕緣層215(為另一絕緣層)以形成遮蓋絕緣層222。因此，能夠抑制半導體元件213的偏移發生。在半導體元件213固定至第五絕緣層212的狀態中，執行遮蓋步驟。因此，藉由第五絕緣層212的存在，能夠抑制半導體元件由遮蓋絕緣層遮蓋的結構中發生捲曲。
於下說明根據本發明的實施例之製造方法的遮蓋步驟以外的步驟。
<膜形成步驟>
如上所述，膜形成步驟是在半導體元件的電極側上的遮蓋絕緣層的表面上形成樹脂膜的步驟。
(樹脂膜)
只要樹脂膜是在膜分離步驟中能被分離(剝離)及移除的樹脂膜，則樹脂膜無特別限定。具體而言，樹脂膜的實例包含可由有機溶劑或鹼性溶液容易地溶解的可溶解樹脂以及能由稍後說明的預定液體(膨脹液體)膨脹的樹脂製成的膨脹樹脂膜。在這些樹脂膜之中，由於容易準確移除，所以特別需要膨脹樹脂膜。在膨脹樹脂中，舉例而言，相對於液體(膨脹液體)的膨脹度是50%或更高。膨脹樹脂膜不僅包含實質上未溶解在液體(膨脹液體)中且容易與遮蓋絕緣層的表面分離的樹脂膜，也包含在液體(膨脹液體)膨脹中且至少部份地被溶解以及容易因膨脹和溶解而與遮蓋絕緣層的表面分離之樹脂膜、以及溶解在 液體(膨脹液體)中且因溶解而容易與遮蓋絕緣層的表面分離之樹脂膜。
樹脂膜的形成方法無特別限制。具體而言，形成方法的實例包含在遮蓋絕緣層的表面上塗著形成樹脂膜的液體材料、然後將液體材料乾燥的方法、以及將藉由施加液體材料至支撐基底而形成的樹脂膜轉移至遮蓋絕緣層的表面、然後將液體材料乾燥之方法。塗著液體材料的方法並無特別限定。具體而言，方法的實例包含習知的旋轉塗著法及桿塗著器法。
樹脂膜的厚度較佳地等於或小於10微米且更較佳地等於或小於5微米。另一方面，樹脂膜的厚度等於或大於0.1微米且更較佳地等於或大於1微米。當樹脂膜的厚度太大時，在切割圖案形成步驟中由雷射處理或浮花壓製形成電路溝槽、凹部、等等的準確度傾向於劣化。當樹脂膜的厚度太小時，具有均勻厚度的樹脂膜傾向於較不易形成。
將較佳的膨脹樹脂膜解釋為樹脂膜的實例。
關於膨脹樹脂膜，較佳地使用相對於膨脹液體之膨脹度為大於或等於50%之樹脂膜。此外，相對於膨脹液體之膨脹度為大於或等於100%之樹脂膜是更較佳的。當膨脹度太低時，膨脹樹脂膜傾向於較不易在膜分離步驟中分離。
膨脹樹脂膜的形成方法並無特別限定，僅須是與樹脂膜的形成方法相同的方法。具體而言，形成方法的實例包 含在遮蓋絕緣層的表面上塗著形成膨脹樹脂膜的液體材料、然後將液體材料乾燥的方法、以及將藉由施加液體材料至支撐基底而形成的膨脹樹脂膜轉移至遮蓋絕緣層的表面、然後將液體材料乾燥之方法。
形成膨脹樹脂膜的液體材料的實例包含彈性物乳膠及懸浮物。彈性物的具體實例包含例如苯乙烯-丁二烯共聚物等二烯彈性體、例如丙烯酸酯共聚物等丙烯酸彈性體、及聚酯彈性體。根據此彈性體，藉由調整散佈作為懸浮物或乳膠的彈性體樹脂粒子之交聯度、膠凝度、等等，能夠容易地形成具有所需的膨脹度之膨脹樹脂膜。
樹脂膜的實例包含(a)至少一或更多種在分子中具有至少一聚合不飽和自由基的羧酸或酸酐的單聚物製成的樹脂膜，以及(b)藉由聚合能與單聚物(a)聚合或是與包含聚合物樹脂的樹脂成分聚合之至少一種或多種單聚物而取得的聚合物樹脂。
(a)的實例包含丙烯酸甲酯、延胡索酸、桂皮酸、巴豆酸、伊康酸、順丁烯二酸酐、順丁烯二酸半酯、及丙烯酸丁酯。可以單獨使用這些物質中的任一物質或是結合這些物質中的二或更多種物質。
關於(b)的實例，通常包含非酸且在分子中包含(一)聚合未飽和自由基的樹脂成分或是聚合物樹脂但不限於此。選取聚合物樹脂或是樹脂成分以維持例如電鍍步驟中的電阻及硬化膜的可撓性等各種特點。具體而言，(b)的實例包含甲基丙烯酸甲酯、甲基丙烯酸乙酯、甲 基丙烯酸異丙酯、甲基丙烯酸正丁酯、甲基丙烯酸第二正丁酯、甲基丙烯酸第三正丁酯、甲基丙烯酸2-羥基乙酯、及甲基丙烯酸2-羥基丙酯。此外，實例包含例如乙酸乙烯酯、甲基丙烯腈、及苯乙烯或可聚合苯乙烯衍生物等乙烯醇酯。藉由僅有羧酸或是在一分子中包含聚合未飽和自由基的酸酐之聚合，取得聚合物樹脂或是樹脂成分。此外，能夠選取包含眾多未飽和的自由基的單聚物作為用於聚合物的單聚物以及將例如環氧樹脂基、羧基、胺基、醯胺基、或乙烯基等活性官能基導入分子骨架中，以致於執行三維交聯。
膨脹樹脂膜是特別較佳的膜，其膨脹度視膨脹液體的pH而改變。當使用此膜時，觸媒沉積步驟中的液性條件及膜分離步驟中的液性條件設定成不同的，因此，在觸媒沉積步驟中的pH下膨脹樹脂膜對遮蓋絕緣層維持高黏著以及膨脹樹脂膜在膜分離步驟中的pH下容易分離。
更具體而言，舉例而言，當觸媒沉積步驟包含在例如pH 1至3的範圍中的酸性電鍍觸媒膠體溶液(酸觸媒金屬膠體溶液)中的處理步驟以及膜分離步驟包含在例如pH12至14的範圍中的鹼酸中使膨脹樹脂膜膨脹的步驟時，膨脹樹脂膜較佳的是具有小於50%或等於或小於40%的相對於酸性電鍍觸媒膠體溶液之膨脹度以及具有等於或高於50%、等於或高於100%、或等於或高於500%的相對於鹼性溶液之膨脹度的樹脂模。
此膨脹樹脂膜的實例包含具有預定量的羧基的彈性體 取得的片、藉由完全地固化用於印刷線路板的圖案化之乾膜光阻(於下稱為DFR)中使用的鹼性顯影型的光固化樹脂而取得的片、以及熱固或鹼性顯影型片。
<電路圖案形成步驟>
電路圖案形成步驟是藉由從樹脂膜的外表面側對遮蓋絕緣層(第二絕緣層、第五絕緣層、等等)施加雷射處理或浮花壓製以形成電路圖案部的步驟，具體而言，電路圖案部包含抵達電極的表面之凹部以及具有所需形狀和所需深度的電路溝槽。
形成電路圖案部的方法未特別限定。具體而言，方法的實例包含雷射處理、例如切片等切割、及例如浮花壓製等加工。當形成高精密度微電路時，較佳的是使用雷射處理。藉由雷射處理，能夠藉由改變雷射的輸出等等而自由地調整切割深度等等。關於浮花壓製，舉例而言，較佳的是使用奈米壓印領域中使用的微樹脂模。
<觸媒沉積步驟>
觸媒沉積步驟是在電路圖案部的表面及未形成電路圖案的樹脂膜的表面上電鍍觸鍍或其前驅物。
電鍍觸媒或是其前驅物被用以在無電電鍍步驟中以無電電鍍，僅在希望形成無電電鍍膜的部份中，形成無電電鍍膜。關於電鍍觸媒，可以使用習知的無電電鍍觸媒之電鍍觸媒，而無特別限定。可以預先沉積電鍍觸媒的前驅物 以及在移除樹脂膜之後產生電鍍觸媒。電鍍觸媒的具體實例包含金屬鈀(Pd)、鉑(Pt)、及銀(Ag)或產生這些金屬種類的前驅物。
沉積電鍍觸媒或其前驅物16的方法實例包含以在pH1至3的酸性條件下處理過的酸性Pd-Sn膠體溶液來處理電鍍觸媒或前驅物16、然後以酸性溶液處理電鍍觸媒或前驅物16之方法。具體而言，實例包含下述方法。
首先，在表面活化劑(清潔劑)溶液中，清洗黏著至電路圖案部形成於上的遮蓋絕緣層的表面之油等等一段時間。接著，根據需要，以過硫酸鈉-硫酸為基礎的軟性蝕刻劑，使遮蓋絕緣層接受軟蝕刻。在pH為1至2的硫酸含水溶液、氫氯酸含水溶液等等中，又以酸清洗遮蓋絕緣層。接著，將遮蓋絕緣層浸於含有密度為0.1%的二氯化錫含水溶液作為主成分的預浸漬液體中，以及執行吸附氯離子至遮蓋絕緣層的表面之預浸漬處理。之後，又將遮蓋絕緣層浸於含有二氯化錫及鉻化鈀之pH 1至3的酸性Pd-Sn膠體的酸性電鍍觸媒膠體溶液中，因而Pd及Sn密集及被吸附。在被吸附的二氯化錫與被吸附的氯化鈀之間造成氧化還原反應(SnCl2+PdCl2→SnCl4+Pd↓)。結果，將金屬觸媒之金屬鈀分離出來。
關於酸性電鍍觸媒膠體溶液，使用公眾習知的Pd-Sn膠體觸媒溶液等等。可以使用商業上可取得之使用酸性電鍍觸媒膠體溶液執行的電鍍處理。舉例而言，此處理由Rohm及Haas公司系統化及銷售。
藉由此觸媒沉積處理，將電鍍觸媒或其前驅物沉積於電路圖案部的表面上以及未形成電路圖案部的樹脂膜的表面上。
<膜分離步驟>
膜分離步驟是將形成電路圖案部後餘留的樹脂膜從遮蓋絕緣層的表面分離(剝離)的步驟。
樹脂膜的分離方法並無特別限定。具體而言，方法的實例包含以預定溶液(膨脹液體)使樹脂膜膨脹、然後將樹脂膜從遮蓋絕緣層分離之方法、以預定溶液(膨脹液體)使樹脂膜膨脹及溶解部份樹脂膜、然後將樹脂膜從遮蓋絕緣層分離之方法、以及以預定溶液(膨脹液體)溶解樹脂膜及移除樹脂膜之方法。只要膨脹液體是能使樹脂膜膨脹的膨脹液體，則膨脹液體無特別限定。舉例而言，藉由將樹脂膜遮蓋的遮蓋絕緣層浸於膨脹液體中一段時間，執行膨脹及溶解。在浸漬期間照射超音波，可以增加移除效率。當樹脂膜膨脹及分離時，以輕微的力量即可樹脂膜分離。
說明作為樹脂膜的膨脹樹脂膜的分離。
使用可使膨脹樹脂膜膨脹或溶解而實質上未分解或溶解遮蓋絕緣層及電鍍觸媒或其前驅物的液體，以作為用於使膨脹樹脂膜膨脹的液體(膨脹液體)。能使膨脹樹脂膜膨脹至足以容易分離之液體是較佳的。根據膨脹樹脂膜的型式及厚度，適當地選取此膨脹液體。
使膨脹樹脂膜膨脹的方法之實例包含將膨脹樹脂膜浸於膨脹液體中預定時間的方法。為了增進可剝離性，特別較佳的是在浸漬期間照射超音波。當膨脹樹脂膜未僅由膨脹分離時，可以根據需求而以輕微的力量來分離膨脹樹脂膜。
<電鍍處理步驟>
電鍍處理步驟是施加無電電鍍至與樹脂膜分離的遮蓋絕緣層(第二絕緣層、第五絕緣層、等等)的步驟。
關於無電電鍍處理的方法，能夠使用將電鍍觸媒或其前驅物16部份地沉積於上的遮蓋絕緣層浸漬在無電電鍍液體中以及將僅在電鍍觸媒或其前驅物16沉積的部份中的無電電鍍膜(電鍍膜)分離出來之方法。
用於無電電鍍的金屬的實例包含銅(Cu)、鎳(Ni)、鈷(Co)、及鋁(Al)。在這些種類的金屬中，含有銅作為主成分的電鍍較佳的在於電鍍在導電率上是優良的。含有鎳作為主成分的電鍍較佳的在於電鍍在抗腐蝕性及對銲材的黏著性上是優良的。
藉由電鍍處理步驟，僅在電鍍觸媒或其前驅物16餘留的遮蓋絕緣層的表面上的一部份，無電電鍍膜被分離出來。因此，能夠僅在希望形成電路及穿孔的部份中準確地形成導體層。另一方面，能夠抑制無電電鍍膜在未形成電路圖案部的部份中被分離出來。因此，即使當以窄間距形成眾多具有小線寬的微電路時，不必要的電鍍膜不會餘留 在彼此相鄰的電路之間。因此，能夠抑制短路發生及遷移發生。
本說明書揭示如上所述的各種形式的技術。於下總結這些技術中的主技術。
根據本發明的態樣，提供半導體封裝的製方法，包含下述步驟：遮蓋步驟，形成遮蓋半導體元件的表面之遮蓋絕緣層，電極形成於該半導體元件的表面上，半導體元件在其主平面上包含電極；膜形成步驟，在半導體元件的電極側上遮蓋絕緣層的表面上形成樹脂膜；電路圖案形成步驟，從樹脂膜的外表面側對遮蓋絕緣層施加雷射處理或浮花壓製，形成包含到達電極的表面之凹部以及具有所需形狀及所需深度之電路溝槽的電路圖案部；觸媒沉積步驟，在電路圖案部的表面及樹脂膜的表面上沉積電鍍觸媒或是其前驅物；膜分離步驟，將樹脂膜與遮蓋絕緣層分離；以及，電鍍處理步驟，對與樹脂膜分離的遮蓋絕緣層施加無電電鍍，形成電連接至電極的電路。
藉由此配置，如上所述，提供半導體封裝的製造方法，其能夠在遮蓋半導體元件的絕緣層上高度準確地執行電路的形成以及用於電連接電路與半導體元件的電極的穿孔之形成。
在根據半導體封裝的製造方法中，較佳的是遮蓋步驟是使半導體元件嵌入於遮蓋絕緣層中的步驟。
藉由此製造方法，如上所述，能夠在遮蓋半導體元件的絕緣層(遮蓋絕緣層)上高度準確地執行電路的形成以 及用於電連接電路與半導體元件的電極的穿孔之形成。此外，由於半導體元件嵌入在遮蓋絕緣層中，所以，能夠進一步增進半導體元件的有關可靠度。藉由此製造方法，如上所述，由於形成再佈線電路的區域能擴展，所以，能夠增加輸出及輸入端的數目。
在半導體封裝的製造方法中，較佳的是，遮蓋步驟包含：接合步驟，在半導體元件可拆卸地附著的支撐體的預定位置接合至少一或更多半導體元件；密封樹脂遮蓋步驟，以密封樹脂遮蓋接合至支撐體的半導體元件，以致於使半導體元件嵌入；固化步驟，將密封樹脂固化及形成第一絕緣層；支撐體分離步驟，將支撐體與半導體元件及第一絕緣層分離；以及，第二絕緣層形成步驟，在與支撐體接觸的第一絕緣層及半導體元件的表面上形成第二絕緣層，藉以形成包含第一絕緣層及第二絕緣層的遮蓋絕緣層。
藉由此配置，如上所述地，能夠容易地執行遮蓋步驟。因此，能夠容易地執行半導體封裝的製造方法。
在半導體封裝的製造方法中，較佳的是，支撐體包含基部材料以及設置在基部材料的至少一表面上的且半導體元件可拆卸地附著的層，半導體元件可拆卸地附著的所述層是聚矽氧樹脂製成的黏著層。
藉由此配置，能夠更容易地執行遮蓋步驟。
在半導體封裝的製造方法中，較佳的是遮蓋步驟包含：接合步驟，在包含基部材料及第三絕緣層的支撐體的 第三絕緣層的預定位置接合至少一或更多半導體元件，第三絕緣層是設在基部材料的至少一表面上且半導體元件能固定至其；密封樹脂遮蓋步驟，以密封樹脂遮蓋接合至支撐體的半導體元件，以致於半導體元件嵌入；固化步驟，將密封樹脂固化及形成第四絕緣層，藉以形成包含第三絕緣層及第四絕緣層的遮蓋絕緣層；以及，基部材料分離步驟，將基部材料與第三絕緣層分離。
藉由此配置，如上所述，能夠容易地執行遮蓋步驟。因此，能夠容易地執行半導體封裝的製造方法。
在半導體封裝的製造方法中，較佳的是，密封樹脂是包含固化樹脂及無機填充物的樹脂膜或樹脂片。
藉由此配置，能夠製造進一步抑制偏移及捲曲發生的半導體封裝。
在半導體封裝的製造方法中，較佳的是遮蓋步驟包含形成遮蓋絕緣層作為遮蓋絕緣層，以致於在與電極相反的側上之半導體元件的表面曝露。
藉由此配置，如上所述，能夠在遮蓋半導體元件的絕緣層(遮蓋絕緣層)上高度準確地執行電路的形成以及用於電連接電路與半導體元件的電極的穿孔之形成。此外，形成遮蓋絕緣層，以致於在與電極相反的側上之半導體元件的表面曝露。因此，能夠增加半導體層的熱輻射特性以及降低遮蓋絕緣層的厚度。藉由此製造方法，如上所述，因為形成再佈線的區域可被擴展，因此能夠增加輸出及輸入端的數目。
在半導體封裝的製造方法中，較佳的是，遮蓋步驟包含：黏著步驟，將至少一或更多半導體元件黏著至支撐體，以致於在與電極相反的側上的半導體元件的表面接觸支撐體的預定位置；密封樹脂遮蓋步驟，以密封樹脂遮蓋表面，在所述表面上由黏著至支撐體的半導體元件形成的電極形成於上；以及，固化步驟，固化密封樹脂及形成遮蓋絕緣層。
藉由此配置，如上所述，能夠容易地執行遮蓋步驟。因此，能夠容易地執行半導體封裝的製造方法。
在半導體封裝的製造方法中，較佳的是支撐體是半導體元件可拆卸地附著的支撐體，以及，製造方法在遮蓋步驟之後又包含分離支撐體的支撐體分離步驟。
藉由此配置，如上所述，能夠製造具有熱輻射特性的半導體封裝。
在半導體封裝的製造方法中，較佳的是，支撐體包含基部材料以及設置在基部材料的至少一表面上的且半導體元件可拆卸地附著的層，半導體元件可拆卸地附著的所述層是聚矽氧樹脂製成的黏著層。
藉由此配置，能夠更容易地執行遮蓋步驟。
在半導體封裝的製造方法中，較佳的是密封樹脂是包含固化樹脂及無機填充物的樹脂膜或樹脂片。
藉由此配置，能夠製造進一步抑制偏移及捲曲發生的半導體封裝。
在半導體封裝的製造方法中，較佳的是遮蓋步驟包 含：在電極側上的半導體元件的表面上形成遮蓋具有預定形狀的凸部之遮蓋絕緣層作為遮蓋絕緣層，以及，電路圖案形成步驟包含形成到達凸部的表面及耦合至凹部的電路溝槽作為電路溝槽。
藉由此配置，如上所述，能夠在遮蓋半導體元件的絕緣層(遮蓋絕緣層)上高度準確地執行電路的形成以及用於電連接電路與半導體元件的電極的穿孔之形成。在取得的半導體封裝中，例如樹脂凸塊等凸部形成於電路形成於上的遮蓋絕緣層的表面側上。換言之，凸部形成於再佈線層中。在半導體封裝中，也在凸部上形成再佈線。藉由將凸塊安裝至凸部上，能夠窄化凸塊間的間距。換言之，當半導體封裝與基底電連接時，經由安裝在凸部上的凸塊而連接半導體封裝與基底，而能夠以窄間距執行凸塊連接。
在半導體封裝的製造方法中，較佳的是遮蓋步驟包含：第五絕緣層形成步驟，在包含對應於凸部的凹部之支撐體的表面上形成第五絕緣層；黏著步驟，將至少一或更多半導體元件黏著至第五絕緣層，以致於在電極形成於上的半導體元件的表面接觸第五絕緣層；密封樹脂遮蓋步驟，以密封樹脂遮蓋由黏著至第五絕緣層的半導體元件，以致於使半導體元件嵌入；固化步驟，固化密封樹脂及形成第六絕緣層，藉以形成包含第五絕緣層及第六絕緣層的遮蓋絕緣層；以及，支撐體分離步驟，將支撐體與遮蓋絕緣層分離。
藉由此配置，如上所述，能夠更容易地執行遮蓋步 驟。因此，能夠容易地執行半導體封裝的製造方法。
在半導體封裝的製造方法中，較佳的是密封樹脂是包含固化樹脂及無機填充物的樹脂膜或樹脂片。
藉由此配置，能夠製造進一步抑制偏移及捲曲發生的半導體封裝。
在半導體封裝中，較佳的是製造方法又包含在形成在凸部上的電路上形成銲材凸塊的步驟。
藉由此配置，能夠高度準確地執行穿孔及電路的形成。如上所述，這被視為是因為能夠抑制銲材橋的發生。
在半導體封裝的製造方法中，較佳的是，電路包含：相對於遮蓋絕緣層而形成在半導體元件的主平面交正的方向上凸出的半導體元件的形狀的外邊緣的外側上的電路。
藉由此配置，能夠製造半導體封裝，其中，容易穩固對其它電子組件的電連接，當製造多層結構的半導體裝置時，容易穩固對佈線層的電路之電連接。
根據本發明的態樣，提供由半導體封裝的製造方法取得的半導體封裝。
藉由此配置，能夠取得準確地形成電路及穿孔的半導體封裝。
根據本發明的又另一態樣，提供包含半導體封裝及一或更多佈線層的半導體裝置，所述一或更多佈線層包含電連接至半導體封裝的電路之電路。
藉由此配置，使用電路及穿孔被高度準確地形成的半導體封裝而在多層中形成半導體裝置。因此，能夠取得例 如電連接較少故障的適當半導體裝置。
〔產業利用性〕
根據本發明，提供半導體封裝的製造方法，能在遮蓋半導體元件的絕緣層上執行電路形成以及執行用於電連接電路與半導體元件的電極之穿孔的形成。此外，提供由製造方法取得的半導體封裝及包含半導體封裝的半導體裝置。
11‧‧‧半導體元件
11a‧‧‧電極
12‧‧‧第一絕緣層
13‧‧‧第二絕緣層
14‧‧‧樹脂膜
15‧‧‧電路圖案部
15a‧‧‧凹部
15b‧‧‧電路溝槽
16‧‧‧前驅物
16a‧‧‧前驅物
16b‧‧‧前驅物
17a‧‧‧無電電鍍膜
17b‧‧‧無電電鍍膜
18‧‧‧絕緣層
19‧‧‧凸塊
21‧‧‧支撐體
22‧‧‧基部材料
23‧‧‧層
24‧‧‧樹脂膜
25‧‧‧密封樹脂
26‧‧‧基部材料
31‧‧‧支撐體
32‧‧‧基部材料
111‧‧‧支撐體
112‧‧‧基部材料
113‧‧‧層
114‧‧‧半導體元件
114a‧‧‧電極
115‧‧‧樹脂膜
116‧‧‧密封樹脂
117‧‧‧基部材料
118‧‧‧樹脂膜
119‧‧‧電路圖案部
119a‧‧‧凹部
119b‧‧‧電路溝槽
120‧‧‧前驅物
120a‧‧‧前驅物
120b‧‧‧無電電鍍膜
121a‧‧‧穿孔
121b‧‧‧電路
122‧‧‧絕緣層
123‧‧‧凸塊
126‧‧‧遮蓋絕緣層
211‧‧‧支撐體
211a‧‧‧凹部
212‧‧‧第五絕緣層
212a‧‧‧凸部
213‧‧‧半導體元件
213a‧‧‧電極
214‧‧‧樹脂膜
215‧‧‧第六絕緣層
216‧‧‧基部材料
217‧‧‧樹脂膜
218‧‧‧電路圖案部
218a‧‧‧凹部
218b‧‧‧電路溝槽
219‧‧‧前驅物
219a‧‧‧前驅物
219b‧‧‧前驅物
220a‧‧‧無電電鍍膜
220b‧‧‧電路
221‧‧‧凸塊
222‧‧‧遮蓋絕緣層
〔圖1〕
圖1A至1G是剖面視圖，用於說明根據本發明的第二實施例之半導體封裝的製造方法之步驟。
〔圖2〕
圖2A至2G是剖面視圖，用於說明根據本發明的第二實施例之半導體封裝的製造方法之遮蓋步驟的實例。
〔圖3〕
圖3A至3F是剖面視圖，用於說明根據本發明的第二實施例之半導體封裝的製造方法之遮蓋步驟的另一實例。
〔圖4〕
圖4A至4I是剖面視圖，用於說明根據本發明的第三實施例之半導體封裝的製造方法之步驟。
〔圖5〕
圖5A至5L是剖面視圖，用於說明根據本發明的第四 實施例之半導體封裝的製造方法之步驟。
〔圖6〕
圖6是剖面視圖，顯示根據本發明的第四實施例之半導體封裝的製造方法取得之半導體封裝。
11‧‧‧半導體元件
11a‧‧‧電極
12‧‧‧第一絕緣層
13‧‧‧第二絕緣層
14‧‧‧樹脂膜
15‧‧‧電路圖案部
15a‧‧‧凹部
15b‧‧‧電路溝槽
16‧‧‧前驅物
16a‧‧‧前驅物
16b‧‧‧前驅物
17a‧‧‧無電電鍍膜
17b‧‧‧無電電鍍膜
18‧‧‧絕緣層
19‧‧‧凸塊

Claims (19)

  1. 一種半導體封裝的製造方法，包含下述步驟：遮蓋步驟，形成遮蓋半導體元件的表面之遮蓋絕緣層，電極形成於該半導體元件的表面上，該半導體元件在其主平面上包含該等電極；膜形成步驟，在該半導體元件的該等電極側上的該遮蓋絕緣層的表面上形成樹脂膜；電路圖案形成步驟，從該樹脂膜的外表面側對該遮蓋絕緣層施加雷射處理或浮花壓製，形成包含到達該等電極的表面之凹部以及具有所需形狀及所需深度之電路溝槽的電路圖案部；觸媒沉積步驟，在該電路圖案部的表面及該樹脂膜的表面上沉積電鍍觸媒或是其前驅物；膜分離步驟，將該樹脂膜與該遮蓋絕緣層分離；以及，電鍍處理步驟，藉由對與該樹脂膜分離的該遮蓋絕緣層施加無電電鍍，形成電連接至該等電極的電路。
  2. 如申請專利範圍第1項之半導體封裝的製造方法，其中，該遮蓋步驟是使該半導體元件嵌入於該遮蓋絕緣層中的步驟。
  3. 如申請專利範圍第2項之半導體封裝的製造方法，其中，該遮蓋步驟包含：接合步驟，在該等半導體元件可拆卸地附著的支撐體的預定位置接合至少一或更多該等半導體元件； 密封樹脂遮蓋步驟，以密封樹脂遮蓋接合至該支撐體的該等半導體元件，以致於使該等半導體元件嵌入；固化步驟，將該密封樹脂固化及形成第一絕緣層；支撐體分離步驟，將該支撐體與該等半導體元件及該第一絕緣層分離；以及，第二絕緣層形成步驟，在與該支撐體接觸的該第一絕緣層及該等半導體元件的表面上形成第二絕緣層，藉以形成包含該第一絕緣層及該第二絕緣層的該遮蓋絕緣層。
  4. 如申請專利範圍第3項之半導體封裝的製造方法，其中，該密封樹脂是包含固化樹脂及無機填充物的樹脂膜或樹脂片。
  5. 如申請專利範圍第3項之半導體封裝的製造方法，其中，該支撐體包含基部材料以及設置在該基部材料的至少一表面上的且該等半導體元件可拆卸地附著的層，以及，該等半導體元件可拆卸地附著的該層是聚矽氧樹脂製成的黏著層。
  6. 如申請專利範圍第2項之半導體封裝的製造方法，其中，該遮蓋步驟包含：接合步驟，在包含基部材料及第三絕緣層的支撐體的該第三絕緣層的預定位置中接合至少一或更多該等半導體元件，該第三絕緣層是設在該基部材料的至少一表面上且該等半導體元件能固定至該第三絕緣層；密封樹脂遮蓋步驟，以密封樹脂遮蓋接合至該支撐體 的該等半導體元件，以致於使該等半導體元件嵌入；固化步驟，將該密封樹脂固化及形成第四絕緣層，藉以形成包含該第三絕緣層及該第四絕緣層的該遮蓋絕緣層；以及，基部材料分離步驟，將該基部材料與該第三絕緣層分離。
  7. 如申請專利範圍第6項之半導體封裝的製造方法，其中，該密封樹脂是包含固化樹脂及無機填充物的樹脂膜或樹脂片。
  8. 如申請專利範圍第1項之半導體封裝的製造方法，其中，該遮蓋步驟包含形成遮蓋絕緣層作為該遮蓋絕緣層，以致於在與該等電極相反的側上之該半導體元件的表面曝露。
  9. 如申請專利範圍第8項之半導體封裝的製造方法，其中，該遮蓋步驟包含：黏著步驟，將至少一或更多該等半導體元件黏著至支撐體，以致於在與該等電極相反的側上的該等半導體元件的表面接觸該支撐體的預定位置；密封樹脂遮蓋步驟，以密封樹脂遮蓋黏著至該支撐體的該等半導體元件之該等表面，該等電極形成在該等表面上；以及，固化步驟，固化該密封樹脂及形成該遮蓋絕緣層。
  10. 如申請專利範圍第9項之半導體封裝的製造方法，其中， 該支撐體是該等半導體元件可拆卸地附著的支撐體，以及，該製造方法在該遮蓋步驟之後又包含分離該支撐體的支撐體分離步驟。
  11. 如申請專利範圍第10項之半導體封裝的製造方法，其中，該支撐體包含基部材料以及設置在該基部材料的至少一表面上的且該等半導體元件可拆卸地附著的層，以及，該等半導體元件可拆卸地附著的該層是聚矽氧樹脂製成的黏著層。
  12. 如申請專利範圍第9項之半導體封裝的製造方法，其中，該密封樹脂是包含固化樹脂及無機填充物的樹脂膜或樹脂片。
  13. 如申請專利範圍第1項之半導體封裝的製造方法，其中，該遮蓋步驟包含在該等電極側上的該半導體元件的該表面上形成具有預定形狀的凸部之遮蓋絕緣層，以及，該電路圖案形成步驟包含形成到達該等凸部的表面及耦合至該等凹部的電路溝槽作為該電路溝槽。
  14. 如申請專利範圍第13項之半導體封裝的製造方法，其中，該遮蓋步驟包含：第五絕緣層形成步驟，在包含對應於該等凸部的凹部之支撐體的表面上形成第五絕緣層；黏著步驟，將至少一或更多該等半導體元件黏著至該 第五絕緣層，以致於該等半導體元件的該等表面接觸該第五絕緣層，該等電極形成於該等半導體元件的該等表面上；密封樹脂遮蓋步驟，以密封樹脂遮蓋黏著至該第五絕緣層的該等半導體元件，以致於使該等半導體元件嵌入；固化步驟，固化該密封樹脂及形成第六絕緣層，藉以形成包含該第五絕緣層及該第六絕緣層的該遮蓋絕緣層；以及，支撐體分離步驟，將該支撐體與該遮蓋絕緣層分離。
  15. 如申請專利範圍第14項之半導體封裝的製造方法，其中，該密封樹脂是包含固化樹脂及無機填充物的樹脂膜或樹脂片。
  16. 如申請專利範圍第13項之半導體封裝的製造方法，又包括在形成於該等凸部上的該電路上形成銲材凸塊之步驟。
  17. 如申請專利範圍第1項之半導體封裝的製造方法，其中，該電路包含：相對於該遮蓋絕緣層之該表面而形成在正交於該半導體元件的主平面的方向上凸出的該半導體元件的形狀的外邊緣的外側上的電路。
  18. 一種根據申請專利範圍第1項之半導體封裝的製造方法取得的半導體封裝。
  19. 一種半導體裝置，包括：根據申請專利範圍第18項之半導體封裝；以及一或更多佈線層，包含電連接至該半導體封裝的該電 路之電路。
TW101138682A 2011-10-19 2012-10-19 半導體封裝的製造方法、半導體封裝、以及半導體裝置 TW201322349A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011229496A JP2014197568A (ja) 2011-10-19 2011-10-19 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置
JP2011244785A JP2014197569A (ja) 2011-11-08 2011-11-08 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置
JP2011244786A JP2014197570A (ja) 2011-11-08 2011-11-08 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置

Publications (1)

Publication Number Publication Date
TW201322349A true TW201322349A (zh) 2013-06-01

Family

ID=47428943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101138682A TW201322349A (zh) 2011-10-19 2012-10-19 半導體封裝的製造方法、半導體封裝、以及半導體裝置

Country Status (3)

Country Link
US (1) US9082825B2 (zh)
TW (1) TW201322349A (zh)
WO (1) WO2013057949A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563606B (en) * 2014-01-29 2016-12-21 Siliconware Precision Industries Co Ltd Package substrate as well as manufacturing method thereof and semiconductor package as well as manufacturing method thereof
TWI579918B (zh) * 2015-04-12 2017-04-21 東京威力科創股份有限公司 開放式特徵部中用以建立介電隔離結構之消去法
TWI745384B (zh) * 2016-06-28 2021-11-11 日商日本瑞翁股份有限公司 半導體封裝體製造用支撐體、半導體封裝體製造用支撐體的使用及半導體封裝體的製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3175481B1 (en) * 2014-07-28 2021-07-21 Intel Corporation A multi-chip-module semiconductor chip package having dense package wiring
JP6437246B2 (ja) 2014-08-28 2018-12-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102015122282A1 (de) * 2015-12-18 2017-06-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu dessen Herstellung
TWI606557B (zh) * 2016-08-11 2017-11-21 矽品精密工業股份有限公司 半導體封裝元件及半導體元件封裝方法
KR102385965B1 (ko) * 2016-08-31 2022-04-12 린텍 가부시키가이샤 반도체 장치의 제조 방법
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
US12293933B2 (en) 2021-12-15 2025-05-06 Vm Inc. Electrostatic chuck with multiple heater zones

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0690494B1 (de) 1994-06-27 2004-03-17 Infineon Technologies AG Verbindungs- und Aufbautechnik für Multichip-Module
ATE429032T1 (de) 2000-08-16 2009-05-15 Intel Corp Direktaufbauschicht auf einer verkapselten chipverpackung
DE10304777B4 (de) 2003-02-05 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
JP2005197273A (ja) 2003-12-26 2005-07-21 Fujikura Ltd 半導体パッケージおよびその製造方法、プリント回路基板、表面実装方法
JP2005353837A (ja) 2004-06-10 2005-12-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7863090B2 (en) * 2007-06-25 2011-01-04 Epic Technologies, Inc. Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563606B (en) * 2014-01-29 2016-12-21 Siliconware Precision Industries Co Ltd Package substrate as well as manufacturing method thereof and semiconductor package as well as manufacturing method thereof
TWI579918B (zh) * 2015-04-12 2017-04-21 東京威力科創股份有限公司 開放式特徵部中用以建立介電隔離結構之消去法
TWI745384B (zh) * 2016-06-28 2021-11-11 日商日本瑞翁股份有限公司 半導體封裝體製造用支撐體、半導體封裝體製造用支撐體的使用及半導體封裝體的製造方法

Also Published As

Publication number Publication date
US20140191406A1 (en) 2014-07-10
WO2013057949A3 (en) 2013-10-24
WO2013057949A2 (en) 2013-04-25
US9082825B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
TW201322349A (zh) 半導體封裝的製造方法、半導體封裝、以及半導體裝置
TWI452641B (zh) Semiconductor wafer packaging method, semiconductor wafer connection method and three-dimensional structure of the system method
JP5254775B2 (ja) 配線基板の製造方法
US8272126B2 (en) Method of producing circuit board
EP2469990B1 (en) Method of producing ciruit board by additive method.
CN107969077B (zh) 布线基板的制造方法
US8141241B2 (en) Method of manufacturing a printed circuit board having metal bumps
CN1732565A (zh) 用热固树脂清漆执行衬底印记及其形成产品的方法
CN103579173A (zh) 半导体封装件及其制法
CN103416109A (zh) 印刷电路板及其制造方法
TWI232711B (en) Method for the manufacture of printed circuit boards with integral plated resistors
CN100441074C (zh) 多层集成电路封装
JP2009099964A (ja) 配線基板の製造方法
JP5982760B2 (ja) 電子デバイス及びその製造方法
JP2012104521A (ja) 回路基板の製造方法
JP2009177152A (ja) 配線基板の製造方法
TW202334746A (zh) 藉由奈米壓印微影製程製造組件載體
CN118202797A (zh) 在设计层中印压出表面轮廓部并且用金属基部结构和电镀结构填充凹口
JP2014197568A (ja) 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置
TWI919914B (zh) 設計層中沖壓表面輪廓及使用圖案化電鍍保護結構在晶種層上定義電鍍結構
JP2014197569A (ja) 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置
TWI886415B (zh) 設計層中沖壓表面輪廓及使用圖案化電鍍保護結構在晶種層上定義電鍍結構
KR100797685B1 (ko) 친수성 고분자에 의한 선택적 도금을 이용한인쇄회로기판의 제조방법
JP2006303438A (ja) インプリント法を利用した印刷回路基板の製造方法
JP2014197570A (ja) 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置