TW201340596A - 電容放大電路及其操作方法 - Google Patents

電容放大電路及其操作方法 Download PDF

Info

Publication number
TW201340596A
TW201340596A TW101109154A TW101109154A TW201340596A TW 201340596 A TW201340596 A TW 201340596A TW 101109154 A TW101109154 A TW 101109154A TW 101109154 A TW101109154 A TW 101109154A TW 201340596 A TW201340596 A TW 201340596A
Authority
TW
Taiwan
Prior art keywords
current
current mirror
capacitor
circuit
stage
Prior art date
Application number
TW101109154A
Other languages
English (en)
Other versions
TWI483544B (zh
Inventor
Tsai-Yi Sung
Original Assignee
Upi Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Upi Semiconductor Corp filed Critical Upi Semiconductor Corp
Priority to TW101109154A priority Critical patent/TWI483544B/zh
Priority to US13/787,868 priority patent/US8816760B2/en
Publication of TW201340596A publication Critical patent/TW201340596A/zh
Application granted granted Critical
Publication of TWI483544B publication Critical patent/TWI483544B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/46One-port networks
    • H03H11/48One-port networks simulating reactances
    • H03H11/483Simulating capacitance multipliers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本發明揭露一種電容放大電路及其操作方法。上述電容放大電路包含第一電流源、第二電流源、電流鏡單元及輸出電容。第一電流源之第一電流值與第二電流源之第二電流值之間具有一比例關係。電流鏡單元耦接於第一電流源與第二電流源之間。電流鏡單元包含有串接的N級電流鏡電路,其中N大於或等於1。N級電流鏡電路中之每一級電流鏡電路分別具有一比例常數。輸出電容之兩端分別耦接電流鏡單元及接地端。輸出電容之等效電容放大倍數係基於上述比例關係而與該些比例常數有關。

Description

電容放大電路及其操作方法
本發明與電容放大器有關,特別是關於一種不需設置有運算放大器即可藉由電流鏡電路實現電容放大功能的電容放大電路及其操作方法。
一般而言,於類比電路中,常常會使用電容放大電路來避免使用過大容值的電容,以適當減少積體電路的面積。
請參照圖1,圖1繪示習知的電容放大電路之一種型式。如圖1所示,傳統用來對放大器20之頻率響應進行補償的電容放大電路1均需額外設置運算放大器30,以將具有小電容值C之電容22等效為具有大電容特性之電容,達到電容補償放大效果。然而,電容放大電路1額外設置運算放大器30將會增加不少成本,且導致其電路結構變得較為複雜。
因此,本發明提出一種電容放大電路及其操作方法,以解決先前技術所遭遇到之上述種種問題。
本發明之一範疇在於提出一種電容放大電路。於一具體實施例中,電容放大電路至少包含第一電流源、第二電流源、電流鏡單元及輸出電容。第一電流源提供之第一電流與第二電流源提供之第二電流之間具有一比例關係。電流鏡單元耦接於第一電流源與第二電流源之間。電流鏡單元包含N級電流鏡電路,其中N大於或等於1。輸出電容之兩端分別耦接電流鏡單元及接地端。輸出電容之等效電容值之放大倍數係與該比例關係以及電流鏡單元中之至少一級電流鏡電路的倍數有關。
本發明之另一範疇在於提出一種電容放大電路操作方法。於一具體實施例中,電容放大電路至少包含第一電流源、第二電流源、電流鏡單元及輸出電容。電容放大電路操作方法包含下列步驟:(a)將包含有串接的N級電流鏡電路之電流鏡單元耦接於第一電流源與第二電流源之間,其中N大於或等於1,N級電流鏡電路中之每一級電流鏡電路分別具有一比例常數;(b)將輸出電容之兩端分別耦接電流鏡單元及接地端;(c)利用第一電流源提供第一電流且利用第二電流源提供第二電流,其中第二電流與第一電流之間係具有比例關係;(d)依等效電容放大倍數放大輸出電容,其中等效電容放大倍數係基於比例關係而與該些比例常數有關。
相較於先前技術,根據本發明之電容放大電路不需額外設置有傳統電容放大電路所需之運算放大器即能透過電流鏡電路將具有較小電容量之電容等效補償放大為具有較大電容量之效果,並且本發明之電容放大電路中之電容及電流鏡電路係設置於兩電流源之間,故可有效節省電容放大電路之製造成本,並使得其電路結構變得較簡單,其尺寸亦可進一步縮小,藉以提升電容放大電路之市場競爭力。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
根據本發明之一較佳具體實施例為一種電容放大電路。實際上,本發明提出的電容放大電路可應用於類比電路中,用以對放大器之頻率響應進行補償,使得放大器得以操作在較高的頻率下,以增加頻寬。需說明的是,本發明較佳實施例所提出的電容放大電路可以不需設置額外的放大器,僅需利用兩個預設好的固定偏壓電流源、電流鏡原理及克希荷夫電壓電流定律(KCL/KVL)的電流加減原理,即可達成電容等效補償放大之效果。
請參照圖2至圖4,圖2繪示不包含電流鏡單元之電容放大電路的示意圖;圖3繪示圖2之電容放大電路包含有電流鏡單元的等效電路圖;圖4繪示電容放大電路包含有二級電流鏡電路之實施例。
由圖2可知:在不包含電流鏡單元的情況下,假設所要補償的運算放大器OA處於穩定狀態下,此時△I=0,第一電流源41提供的第一電流I1等於第二電流源42提供的第二電流I2,且輸出電容43之電容量為C1。於此實施例中,第一電流源41與第二電流源42均為經設定後之固定偏壓電流源,但不以此為限。
由圖3可知:包含有電流鏡單元40之電容放大電路4係透過補償電阻RCOMP耦接至所要補償的運算放大器OA之輸出端,且此時輸出電容43之電容量變為C1’。但實際上,電容放大電路4亦可直接耦接至所要補償的運算放大器OA之輸出端,並無特定之限制。
如圖4所示,電容放大電路4A包含有電流鏡單元40、第一電流源41、第二電流源42及輸出電容43。在本實施例中,第一電流源41與第二電流源42均為設定好的固定偏壓電流源,用以分別提供固定的第一電流I1及第二電流I2。電流鏡單元40包含有二級電流鏡電路,分別是彼此串接的第一級電流鏡電路CM1及第二級電流鏡電路CM2。於此實施例中,第一級電流鏡電路CM1透過補償電阻RCOMP耦接至所要補償的運算放大器OA之輸出端,並且第一級電流鏡電路CM1分別耦接第一電流源41與第二電流源42。輸出電容43之兩端分別耦接至接地端G以及第一級電流鏡電路CM1與第一電流源41之間的接點P。在其他實施例中,第一級電流鏡電路CM1亦可直接耦接至所要補償的運算放大器OA之輸出端,輸出電容43之一端亦可耦接至第一級電流鏡電路CM1與第二電流源42之間的接點,並不以此例為限。
於此實施例中,第一級電流鏡電路CM1包含有閘極相連的第一開關元件T1及第二開關元件T2,並且第二級電流鏡電路CM2包含有閘極相連的第三開關元件T3及第四開關元件T4。於實際應用中,上述第一開關元件T1、第二開關元件T2、第三開關元件T3及第四開關元件T4均可以是常見的電晶體元件,例如P型金氧半場效電晶體(P-MOSFET)或N型金氧半場效電晶體(N-MOSFET),但不以此為限。
第一級電流鏡電路CM1的第一開關元件T1之源極及汲極分別耦接至第一電流源41及第二電流源42;第二開關元件T2之源極及汲極分別耦接至第二級電流鏡電路CM2的第三開關元件T3及第二電流源42;第二級電流鏡電路CM2的第四開關元件T4耦接至第二電流源42。
電容量(Capacitance)是用來表示電容器能儲蓄電荷的能力(或容量)。電容器所能儲存的電荷量Q與其電位V係成正比,即
Q=C*V (1)
公式(1)中的比例常數C即為電容器之電容量,簡稱電容。又根據物理電流恆定公式
I=Q/T (2)
公式(2)中的I為電流;Q為電荷量;T為單位時間。由公式(1)及(2)可得:
I*T=C*V (3)
詳細而言,本發明的主要精神係建立於上述公式(1)、(2)、(3)基礎下,利用兩個設定的固定偏壓電流源及電流鏡比例關係建立在克希荷夫電壓電流定律上,依照所設定N個電流鏡比例關係,先建立直流偏壓電流比例關係,交流電流亦會遵守直流電流比例關係,進而利用此關係來達到電容補償放大效果。
以圖4為例,第一級電流鏡電路CM1及第二級電流鏡電路CM2分別具有第一比例常數K1及第二比例常數K2。也就是說,第一級電流鏡電路CM1具有第一比例常數K1代表流經其第一開關元件T1之固定的第一電流I1與流經其第二開關元件T2之電流IK1的比例為1:K1;第二級電流鏡電路CM2具有第二比例常數K2代表流經其第三開關元件T3之電流IK1與流經其第四開關元件T4之電流IK2的比例為1:K2。
假設包含有第一級電流鏡電路CM1與第二級電流鏡電路CM2的電流鏡單元40以及所要補償的運算放大器OA均處於穩定狀態下,此時△I=0。根據克希荷夫電壓電流定律(Kirchhoff’s Law)可得:
I1+IK1+IK2=I2 (4)
根據電流鏡比例關係可得:
IK1=K1*I1 (5)
IK2=K2*IK1=K2*(K1*I1) (6)
將公式(5)及(6)代入公式(4)中可得:
I2=I1*[1+K1*(1+K2)]
亦即I1=I2/[1+K1*(1+K2)] (7)
由公式(3)可得:在相同時間T及相同電容器電位V下,電流I正比於電容C之電容量,因此,由公式(3)及(7)可得到當電流鏡單元40包含有第一級電流鏡電路CM1與第二級電流鏡電路CM2時的輸出電容43之電容量C1’:
C1’=C1/[1+K1*(1+K2)] (8)
由於在圖2所示之無電流鏡單元的情況下,第一電流I1等於第二電流I2;至於在圖4所示之電流鏡單元40包含有第一級電流鏡電路CM1及第二級電流鏡電路CM2的情況下,第一電流I1’將會變為圖2的第一電流I1之1/[1+K1*(1+K2)]倍,故根據公式(3)可知,在圖4所示之情況下,輸出電容43之電容量C1’將會變為圖2的輸出電容43之電容量C1的1/[1+K1*(1+K2)]倍,可由下列關係式詳細說明:
在圖2所示之無電流鏡單元的情況下,
I1*T=C1*V(I1=I2) (9)
在圖4所示之電流鏡單元40包含有第一級電流鏡電路CM1及第二級電流鏡電路CM2的情況下,
I1’*T=C1’*V
{I1/[1+K1*(1+K2)]}*T={C1/[1+K1*(1+K2)]}*V
I1*T=C1*V (10)
由上述推導證明公式(9)=公式(10),亦即證明在圖4所示之電流鏡單元40包含有第一級電流鏡電路CM1及第二級電流鏡電路CM2的情況下,其電流將會縮減成圖2所示之無電流鏡單元的情況下的1/[1+K1*(1+K2)]倍,而其等效電容量也會變成圖2所示之無電流鏡單元的情況下的1/[1+K1*(1+K2)]倍。因此,如圖4所示,電容放大電路4A即可透過電流鏡單元40之第一級電流鏡電路CM1及第二級電流鏡電路CM2將原本輸出電容43所具有之較小電容量等效放大為[1+K1*(1+K2)]倍,藉以達到電容等效補償放大之效果。
若以實際數值為例,假設圖2中之第一電流I1=第二電流I2=100μA,電容C1=100pF,圖4中之第一比例常數K1=第二比例常數K2=10。若於相同的單位時間T及電容電位V下,應用公式(3)於圖2可得:
100μA*T=100pF*V
應用公式(3)於圖4可得:
100μA/[1+10*(1+10)]*T=100pF/[1+10*(1+10)]*V
亦即100μA*T=100pF*V
因此,由上述推導可證明:圖4中之電容放大電路4A透過其電流鏡單元40之第一級電流鏡電路CM1及第二級電流鏡電路CM2將輸出電容43之電容量等效放大,使其效果等同於圖2中之無電流鏡單元情況下的輸出電容43之電容量,並且其等效電容放大倍數係與電流鏡單元40中所串接之第一級電流鏡電路CM1的第一比例常數K1及第二級電流鏡電路CM2的第二比例常數K2有關。
若以圖4中之電流鏡單元40所包含之二級電流鏡電路(第一級電流鏡電路CM1及第二級電流鏡電路CM2)為例,其等效電容等於C1*[1+K1*(1+K2)],亦即其等效電容放大倍數為[1+K1*(1+K2)],故可知其等效電容放大倍數係與電流鏡單元40中所串接之第一級電流鏡電路CM1的第一比例常數K1及第二級電流鏡電路CM2的第二比例常數K2有關。
同理,若以圖5中之電容放大電路4B為例,其電流鏡單元40至少包含三級電流鏡電路(第一級電流鏡電路CM1、第二級電流鏡電路CM2及第三級電流鏡電路CM3)在內的N級電流鏡電路,並且N為任意正整數,根據上述推導可知:其等效電容等於C1*[1+K1*(1+K2+K2*K3+K2*K3*K4+...+K2*K3*K4*...*KN)],亦即其等效電容放大倍數為[1+K1*(1+K2+K2*K3+K2*K3*K4+...+K2*K3*K4*...*KN)],故可知其等效電容放大倍數係與電流鏡單元40中所串接之各級電流鏡電路CM1~CMN的比例常數K1~KN有關。
於實際應用中,輸出電容43之一端除了可以如同圖4及圖5所示耦接至第一級電流鏡電路CM1與第一電流源41之間的接點P之外,亦可如同圖6及圖7所示耦接至第一級電流鏡電路CM1與第二電流源42之間的接點J。若以圖6之電容放大電路4C為例,假設包含有第一級電流鏡電路CM1與第二級電流鏡電路CM2的電流鏡單元40以及所要補償的運算放大器OA均處於穩定狀態下,此時△I=0。根據克希荷夫電壓電流定律可得:
I2=I1+IK1+IK2
由於其餘推導過程與上述實施例類似,故於此不另行贅述。最終亦可得到其等效電容等於C1*[1+K1*(1+K2)]之結果。
同理,若以圖7之電容放大電路4D為例,假設包含有第一級電流鏡電路CM1至第四級電流鏡電路CM4的電流鏡單元40以及所要補償的運算放大器OA均處於穩定狀態下,此時△I=0。根據克希荷夫電壓電流定律可得:
I2=I1+IK1+IK2+IK3+IK4
由於其餘推導過程與上述實施例類似,故於此不另行贅述。最終將可得到其等效電容等於C1*[1+K1*(1+K2+K2*K3+K2*K3*K4)]之結果。
此外,如圖4所示,假設欲補償的運算放大器OA並非處於穩定狀態下,此時其具有輸出電流源的源入(source)/汲出(sink)功能,所以電流變化量△I並不為零。若運算放大器OA係處於源入電流的狀態下,根據克希荷夫電壓電流定律及電流鏡比例關係可得:
△I=gm*△V=△I1+△IK1+△IK2
△I1=△I*{1/[1+K1*(1+K2)]}
△IK1=△I*{K1/[1+K1*(1+K2)]}
△IK2=△I*{K1*K2/[1+K1*(1+K2)]}
其中,gm為欲補償的運算放大器OA之轉導值;△V為運算放大器OA源入電流時所產生的電壓變化量;△I為運算放大器OA源入電流時所產生的電流變化量;△I1為分配於I1電流路徑上之運算放大器OA源入電流時所產生的電流變化量;△IK1為分配於IK1電流路徑上之運算放大器OA源入電流時所產生的電流變化量;△IK2為分配於IK2電流路徑上之運算放大器OA源入電流時所產生的電流變化量。
由於在輸出電容43上之小訊號電流變化量為△I1,在相同單位時間T與相同電容電位V下,根據公式(3)可得:輸出電容43的電容變化量倍數將會等於電流變化量△I1的倍數,其交流電流等效結果將會與直流分析電容等效放大原理相同。此一結果將可使得運算放大器OA得以操作於較高的頻率下,以增加頻寬。同理,上述分析亦適用於運算放大器OA處於汲出電流的狀態下,其結果相同。
根據本發明之另一具體實施例為一種電容放大電路操作方法。於此實施例中,電容放大電路至少包含第一電流源、第二電流源、電流鏡單元及輸出電容。請參照圖8,圖8為此實施例之操作方法的流程圖。如圖8所示,於步驟S10中,該方法將包含有串接的N級電流鏡電路之電流鏡單元耦接於第一電流源與第二電流源之間,其中N係大於或等於1,N級電流鏡電路中之每一級電流鏡電路分別具有一比例常數。
舉例而言,如圖4所示,假設N等於2,亦即電容放大電路4A的電流鏡單元40包含有串接的二級電流鏡電路(第一級電流鏡電路CM1及第二級電流鏡電路CM2),並且該方法係將電流鏡單元40之第一級電流鏡電路CM1耦接於第一電流源41與第二電流源42之間,並且第一級電流鏡電路CM1及第二級電流鏡電路CM2分別具有第一比例常數K1及第二比例常數K2。也就是說,第一級電流鏡電路CM1具有第一比例常數K1代表流經其第一開關元件T1之固定的第一電流I1與流經其第二開關元件T2之電流IK1的比例為1:K1;第二級電流鏡電路CM2具有第二比例常數K2代表流經其第三開關元件T3之電流IK1與流經其第四開關元件T4之電流IK2的比例為1:K2。
於步驟S12中,該方法將輸出電容之兩端分別耦接電流鏡單元及接地端。更詳細地說,輸出電容43的一端耦接至接地端G,輸出電容43的另一端可以如同圖4所示耦接至第一級電流鏡電路CM1與第一電流源41之間的接點P,或是如同圖6所示耦接至第一級電流鏡電路CM1與第二電流源42之間的接點J。
於步驟S14中,第一電流源提供第一電流且第二電流源提供第二電流,其中第二電流與第一電流之間係具有比例關係。實際上,第一電流源及第二電流源為兩個設定好的固定偏壓電流源。舉例而言,如圖4所示,第一電流源41與第二電流源42均為設定好的固定偏壓電流源,用以分別提供固定的第一電流I1及第二電流I2。至於第一電流I1與第二電流I2之間的比例關係可依實際需求而定,並無特定之限制。
於步驟S16中,該方法依等效電容放大倍數放大輸出電容,其中等效電容放大倍數係基於比例關係而與該些比例常數有關。若以圖4中之電流鏡單元40所包含之二級電流鏡電路(第一級電流鏡電路CM1及第二級電流鏡電路CM2)為例,根據上述實施例的推導可得:其等效電容等於C1*[1+K1*(1+K2)],亦即其等效電容放大倍數為[1+K1*(1+K2)],故可知其等效電容放大倍數係與電流鏡單元40中所串接之第一級電流鏡電路CM1的第一比例常數K1及第二級電流鏡電路CM2的第二比例常數K2有關。
相較於先前技術,根據本發明之電容放大電路不需額外設置有傳統電容放大電路所需之運算放大器即能透過電流鏡電路將具有較小電容量之電容等效補償放大為具有較大電容量之效果,並且本發明之電容放大電路中之電容及電流鏡電路係設置於兩電流源之間,故可有效節省電容放大電路之製造成本,並使得其電路結構變得較簡單,其尺寸可進一步縮小,藉以提升電容放大電路之市場競爭力。
藉由以上較佳具體實施例之詳述,希望能更加清楚描述本發明之特徵與精神,而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地,其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
S10~S16...流程步驟
1、4、4A~4D...電容放大電路
40...電流鏡單元
G...接地端
22、43...輸出電容
C、C1、C1’...電容量
RCOMP...補償電阻
20、30、OA...運算放大器
V1...第一電壓
V2...第二電壓
+...正輸入端
-...負輸入端
R1、R2...電阻
ISRC...流出電流源
ISNK...流入電流源
△I...電流變化量
41...第一電流源
42...第二電流源
I1...第一電流
I2...第二電流
CM1~CM4...第一級電流鏡電路~第四級電流鏡電路
T1~T8...開關元件
IK1~IK4...電流
P、J...接點
COMP...補償電路
圖1繪示習知的電容放大電路之一種型式。
圖2係繪示不包含電流鏡單元之電容放大電路的示意圖。
圖3係繪示圖2之電容放大電路包含有電流鏡單元的等效電路圖。
圖4係繪示電容放大電路包含有二級電流鏡電路之一實施例。
圖5係繪示電容放大電路包含有N級電流鏡電路之一實施例。
圖6係繪示電容放大電路包含有二級電流鏡電路之另一實施例。
圖7係繪示電容放大電路包含有N級電流鏡電路之另一實施例
圖8係繪示本發明之另一實施例之電容放大電路操作方法的流程圖。
4...電容放大電路
40...電流鏡單元
43...輸出電容
C1’...電容量
RCOMP...補償電阻
OA...運算放大器
V1...第一電壓
V2...第二電壓
G...接地端

Claims (11)

  1. 一種電容放大電路,包含:一第一電流源,用以提供一第一電流;一第二電流源,用以提供一第二電流,其中該第二電流與該第一電流之間係具有一比例關係;一電流鏡單元,耦接於該第一電流源與該第二電流源之間,該電流鏡單元包含有串接的N級電流鏡電路,其中N大於或等於1,該N級電流鏡電路中之每一級電流鏡電路分別具有一比例常數;以及一輸出電容,其兩端分別耦接該電流鏡單元及一接地端,其中該輸出電容之一等效電容放大倍數係基於該比例關係而與該些比例常數有關。
  2. 如申請專利範圍第1項所述之電容放大電路,其中該第一電流源與該第二電流源為設定好之固定偏壓電流源。
  3. 如申請專利範圍第1項所述之電容放大電路,其中該N級電流鏡電路包含串接之一第一級電流鏡電路至一第N級電流鏡電路,該第一級電流鏡電路係耦接至一放大器之一輸出端,該第一級電流鏡電路亦分別耦接至該第一電流源及該第二電流源。
  4. 如申請專利範圍第3項所述之電容放大電路,其中若該第一級電流鏡電路至該第N級電流鏡電路分別具有一第一比例常數K1至一第N比例常數KN,該比例關係是該第二電流為該第一電流的[1+K1*(1+K2+K2*K3+...+K2*K3*K4*...*KN)]倍,並且該輸出電容之該等效電容放大倍數為[1+K1*(1+K2+K2*K3+...+K2*K3*K4*...*KN)]。
  5. 如申請專利範圍第3項所述之電容放大電路,其中該輸出電容耦接至該第一級電流鏡電路與該第一電流源之間。
  6. 如申請專利範圍第3項所述之電容放大電路,其中該輸出電容耦接至該第一級電流鏡電路與該第二電流源之間。
  7. 如申請專利範圍第3項所述之電容放大電路,其中當該電流鏡單元及該放大器均處於穩定狀態下,來自該放大器的該輸出端之該輸出電流為零。
  8. 一種電容放大電路之操作方法,用以操作一電容放大電路,該電容放大電路包含一第一電流源、一第二電流源、一電流鏡單元及一輸出電容,該操作方法包含下列步驟:(a)將包含有串接的N級電流鏡電路之該電流鏡單元耦接於該第一電流源與該第二電流源之間,其中N大於或等於1,該N級電流鏡電路中之每一級電流鏡電路分別具有一比例常數;(b)將該輸出電容之兩端分別耦接該電流鏡單元及一接地端;(c)利用該第一電流源提供一第一電流且利用該第二電流源提供一第二電流,其中該第二電流與該第一電流之間係具有一比例關係;以及(d)依一等效電容放大倍數放大該輸出電容,其中該等效電容放大倍數係基於該比例關係而與該些比例常數有關。
  9. 如申請專利範圍第8項所述之操作方法,其中該N級電流鏡電路包含串接之一第一級電流鏡電路至一第N級電流鏡電路,步驟(a)更包含將該第一級電流鏡電路直接耦接至一放大器之一輸出端或透過一補償電阻將該第一級電流鏡電路耦接至該放大器之該輸出端,並且將該第一級電流鏡電路分別耦接至該第一電流源及該第二電流源。
  10. 如申請專利範圍第9項所述之操作方法,其中若該第一級電流鏡電路至該第N級電流鏡電路分別具有一第一比例常數K1至一第N比例常數KN,步驟(c)中之該比例關係包含該第二電流為該第一電流的[1+K1*(1+K2+K2*K3+...+K2*K3*K4*...*KN)]倍,並且步驟(d)中之該輸出電容之該等效電容放大倍數為[1+K1*(1+K2+K2*K3+...+K2*K3*K4*...*KN)]。
  11. 如申請專利範圍第10項所述之操作方法,其中步驟(b)包含將該輸出電容耦接至該第一級電流鏡電路與該第一電流源之間或耦接至該第一級電流鏡電路與該第二電流源之間。
TW101109154A 2012-03-16 2012-03-16 電容放大電路及其操作方法 TWI483544B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101109154A TWI483544B (zh) 2012-03-16 2012-03-16 電容放大電路及其操作方法
US13/787,868 US8816760B2 (en) 2012-03-16 2013-03-07 Capacitor amplifying circuit and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101109154A TWI483544B (zh) 2012-03-16 2012-03-16 電容放大電路及其操作方法

Publications (2)

Publication Number Publication Date
TW201340596A true TW201340596A (zh) 2013-10-01
TWI483544B TWI483544B (zh) 2015-05-01

Family

ID=49157062

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109154A TWI483544B (zh) 2012-03-16 2012-03-16 電容放大電路及其操作方法

Country Status (2)

Country Link
US (1) US8816760B2 (zh)
TW (1) TWI483544B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10275073B2 (en) 2015-12-08 2019-04-30 Coretronic Corporation Electronic whiteboard and touch sensing signal transferring method thereof
CN111342778A (zh) * 2018-12-19 2020-06-26 力智电子股份有限公司 电容放大电路
TWI918182B (zh) 2024-10-16 2026-03-11 瑞昱半導體股份有限公司 內建電容增倍器的運算放大器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10382011B2 (en) 2017-05-31 2019-08-13 Yeditepe Universitesi Grounded capacitance multipliers with electronic tuning possibility using single current feedback amplifier

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2716052B1 (fr) * 1994-02-09 1996-03-29 Alcatel Mobile Comm France Dispositif d'ajustement d'une fréquence de coupure d'un filtre, et filtre comportant un tel dispositif.
DE4424527A1 (de) * 1994-07-12 1996-01-18 Philips Patentverwaltung Schaltungsanordnung zur Kapazitätsverstärkung
US5926060A (en) * 1996-05-10 1999-07-20 National Semiconductor Corporation Mirror model for designing a continuous-time filter with reduced filter noise
US5900771A (en) * 1996-12-12 1999-05-04 Nat Semiconductor Corp Capacitive multiplier for timing generation
KR100268648B1 (ko) * 1997-07-14 2000-10-16 이계철 저주파필터
GB2330711B (en) * 1997-10-21 2000-06-28 Lsi Logic Corp Controllable reactance circuit for an integrated circuit
US6806762B2 (en) * 2001-10-15 2004-10-19 Texas Instruments Incorporated Circuit and method to facilitate threshold voltage extraction and facilitate operation of a capacitor multiplier
TW543290B (en) 2002-02-01 2003-07-21 Richtek Technology Corp An circuit for amplifying the capacity
US6788146B2 (en) * 2002-12-16 2004-09-07 Texas Instruments Incorporated Capacitor compensation in miller compensated circuits
US6778004B1 (en) * 2002-12-20 2004-08-17 Cypress Semiconductor Corporation Decoupling capacitor multiplier
US7756279B2 (en) * 2003-10-14 2010-07-13 Audioasics A/S Microphone preamplifier
US20050156655A1 (en) * 2004-01-16 2005-07-21 International Business Machines Corporation Apparatus and method for leakage compensation in thin oxide CMOS applications
US6998905B2 (en) * 2004-05-05 2006-02-14 Elantec Semiconductor, Inc. Noise cancellation circuits and methods
KR100604983B1 (ko) * 2004-06-14 2006-07-31 삼성전자주식회사 전력소모가 적은 커패시턴스 체배기
US7113020B2 (en) * 2004-10-25 2006-09-26 Toko, Inc. Capacitance multiplier circuit exhibiting improving bandwidth
TWI272611B (en) * 2005-08-03 2007-02-01 Richtek Technology Corp Delay circuit
US7307460B2 (en) * 2005-12-12 2007-12-11 Xilinx, Inc. Method and apparatus for capacitance multiplication within a phase locked loop
US7466175B2 (en) 2006-12-29 2008-12-16 Motorola, Inc. Capacitance multiplier circuit
US7642498B2 (en) * 2007-04-04 2010-01-05 Aptina Imaging Corporation Capacitor multipler circuits and the applications thereof to attenuate row-wise temporal noise in image sensors
WO2011004512A1 (ja) * 2009-07-08 2011-01-13 パナソニック株式会社 フィルタ回路及びこれを備えた光ディスク装置
EP2506425B1 (en) * 2011-04-01 2013-12-25 Nxp B.V. Source or emitter follower buffer circuit and method
TWI454032B (zh) * 2012-04-25 2014-09-21 Anpec Electronics Corp 充電電路
US8664973B2 (en) * 2012-08-06 2014-03-04 Broadcom Corporation Common mode termination with C-multiplier circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10275073B2 (en) 2015-12-08 2019-04-30 Coretronic Corporation Electronic whiteboard and touch sensing signal transferring method thereof
CN111342778A (zh) * 2018-12-19 2020-06-26 力智电子股份有限公司 电容放大电路
CN111342778B (zh) * 2018-12-19 2024-02-20 力智电子股份有限公司 电容放大电路
TWI918182B (zh) 2024-10-16 2026-03-11 瑞昱半導體股份有限公司 內建電容增倍器的運算放大器

Also Published As

Publication number Publication date
US8816760B2 (en) 2014-08-26
US20130241635A1 (en) 2013-09-19
TWI483544B (zh) 2015-05-01

Similar Documents

Publication Publication Date Title
Khateb Bulk-driven floating-gate and bulk-driven quasi-floating-gate techniques for low-voltage low-power analog circuits design
TWI447552B (zh) 具可調適米勒補償的電壓調節器
CN103329429B (zh) 用于多级放大器的米勒补偿的装置和方法
Kulej 0.5‐V bulk‐driven OTA and its applications
CN102331809A (zh) 一种具有栅极漏电补偿的电流镜电路
CN101599741B (zh) 频率补偿运算放大器
Padilla-Cantoya Capacitor multiplier with wide dynamic range and large multiplication factor for filter applications
KR100877626B1 (ko) 클래스 ab 증폭기 및 이를 위한 입력 스테이지 회로
JP6582594B2 (ja) 演算増幅回路
CN109546981B (zh) 差分输入电路及放大电路、显示装置
CN105099393B (zh) 线性均衡器及其方法
TWI623194B (zh) 運算放大器及其差分放大電路
EP0286347B1 (en) Balanced output analog differential amplifier circuit
TWI483544B (zh) 電容放大電路及其操作方法
EP3012972A1 (en) Amplifier circuit and amplifier arrangement
US10886915B2 (en) Device modifying the impedance value of a reference resistor
US9401679B1 (en) Apparatus and method for improving power supply rejection ratio
US6545502B1 (en) High frequency MOS fixed and variable gain amplifiers
CN110649900A (zh) 一种高信噪比两级运算放大器
CN108964617A (zh) 运算放大器电路
CN105391409B (zh) 一种低纹波开关电容共模反馈电路
US9252726B2 (en) Dual path operational amplifier
US8928409B1 (en) Trans-capacitance amplifier with picoAmperes input biasing and large output swing
CN104506151B (zh) 一种用于医疗电子的运算放大器
Samperi et al. 60-dB 70-V/μs Three-Stage Op-Amp With Dual Single-Miller Frequency Compensation in GaN-IC Technology

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees