TW201417497A - 電源重置電路 - Google Patents
電源重置電路 Download PDFInfo
- Publication number
- TW201417497A TW201417497A TW101138956A TW101138956A TW201417497A TW 201417497 A TW201417497 A TW 201417497A TW 101138956 A TW101138956 A TW 101138956A TW 101138956 A TW101138956 A TW 101138956A TW 201417497 A TW201417497 A TW 201417497A
- Authority
- TW
- Taiwan
- Prior art keywords
- power supply
- voltage
- inverter
- coupled
- reset circuit
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
一種電源重置電路，包括反相器、電壓控制單元、電容以及放電單元。其中電壓控制單元耦接於電源電壓與反相器的輸入端之間，電容與放電單元耦接於反相器的輸入端與接地之間。藉由放電單元提供之放電路徑，將反相器之輸入端的電壓拉低至接地電壓準位，以確保重置信號可正確地被產生。
Description
本發明是有關於一種電源重置電路，且特別是有關於一種可正確地產生重置信號的電源重置電路。
在設計電子電路時，往往會加入重置(reset)機制在電路中，以使所設計之電子電路在需要時得以回復為初始狀態。
圖1繪示為習知之電源重置電路的示意圖。請參照圖1，電源重置電路100包括反相施密特觸發器102(invert Schmitt trigger)、電晶體Q1以及電容C1。其中電晶體Q1耦接於電壓電源VDD與反相施密特觸發器102的輸入端之間，電容C1耦接於反相施密特觸發器102的輸入端與接地之間。
如圖1所示，電源重置電路100之重置信號S1的輸出取決於反相施密特觸發器102的輸入端上的電壓變化，亦即電容C1上的電壓大小變化。而由於電容C1的充放電效能會隨電源上升/下降速度不同而有所變化，因此經常會出現無法正確產生預期之重置信號S1，進而造成系統當機或不正常。舉例來說，當電壓電源VDD因為某種原因而下降時，電容C1中所儲存的電能將透過電晶體Q1流向電源電壓VDD，而使得電容C1上的跨壓下降。當電容C1上的跨壓下降至反相施密特觸發器102的轉態準位時，反
相施密特觸發器102便可依據其輸入端的電壓準位於其輸出端輸出一邏輯高準位的重置信號S1以重置系統，避免系統因為所接收的電源電壓VDD過低而導致誤動作的發生。
由於習知之電源重置電路100為朝向電源電壓VDD進行放電，此放電路徑易有寄生電容效應而使電容C1的效率下降。當電容C1上的放電速度過慢時，將使得電容C1上的跨壓無法即時下降至反相施密特觸發器102的轉態準位，就會使得反相施密特觸發器102無法於其輸出端輸出重置信號S1，並進而使系統因為電源電壓VDD過低而導致不可預期之狀態發生。當電源電壓VDD回復正常工作電壓後，系統將因其內部信號錯亂而無法正常工作。
本發明提供一種電源重置電路，可避免重置信號的產生受到電源上升/下降速度影響，而正確地產生重置信號。
本發明提出一種電源重置電路，包括反相器、電壓控制單元、電容以及放電單元。電壓控制單元耦接於電源電壓與反相器之輸入端之間，依據電源電壓關閉電源電壓與反相器之輸入端間的電壓傳輸路徑。電容耦接於反相器之輸入端與接地之間。放電單元耦接於反相器之輸入端與接地之間，於電源電壓下降時提供一放電路徑，而使反相器之輸入端的電壓降至接地之電壓準位。
在本發明之一實施例中，當電源電壓低於預設電壓
時，電壓控制單元關閉電源電壓與反相器之輸入端間的電壓傳輸路徑。
在本發明之一實施例中，上述之電壓控制單元包括第一電晶體，其閘極與汲極耦接電源電壓，第一電晶體之源極耦接反相器之輸入端。
在本發明之一實施例中，上述之預設電壓為第一電晶體之臨界電壓。
在本發明之一實施例中，上述之放電單元包括電阻，耦接於反相器之輸入端與接地之間。
在本發明之一實施例中，上述之電阻為複晶矽電阻、擴散電阻或空乏型金屬氧化半導體電晶體。
在本發明之一實施例中，上述之反相器為反相施密特觸發器。
在本發明之一實施例中，上述之限流單元耦接於電源電壓與電壓控制單元之間，用以限制流往電壓控制單元之電流大小。
在本發明之一實施例中，上述之限流單元包括第二電晶體，其閘極耦接接地，第二電晶體之源極耦接至電源電壓，第二電晶體之汲極耦接電壓控制單元。
在本發明之一實施例中，上述之限流單元包括限流電阻，耦接於電源電壓與電壓控制單元之間。
基於上述，本發明藉由放電單元提供之放電路徑，快速地將反相器之輸入端的電壓拉低至接地電壓準位，以確保重置信號可正確地被產生，避免造成系統當機或不正常。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖2繪示為本發明一實施例之電源重置電路的示意圖。請參照圖2，電源重置電路200包括限流單元202、電壓控制單元204、放電單元206、電容CL以及反相器208。其中限流單元202耦接電源電壓VDD，電壓控制單元204耦接於限流單元202與反相器208的輸入端之間，放電單元206耦接於反相器208的輸入端與接地之間，電容CL耦接於反相器208的輸入端與接地之間。其中反相器208可例如為一反相施密特觸發器，其轉態點之電位可依據實際應用情形調整。
其中，限流單元202用以限制流往電壓控制單元204之電流大小。電壓控制單元204用以依據電源電壓VDD關閉電源電壓VDD與反相器208之輸入端間的電壓傳輸路徑，例如當電源電壓VDD低於一預設電壓時，電壓控制單元204便關閉電源電壓VDD與反相器208之輸入端間的電壓傳輸路徑。放電單元206則於電源電壓VDD下降時提供一放電路徑，使反相器208之輸入端的電壓降至接地之電壓準位。如此，便可確保反相器208的輸出端輸出高電壓準位的重置信號SR1，而使應用電源重置電路200的電子裝置(未繪示)進入重置的狀態。
而當電源電壓VDD再度升高而大於預設電壓時，電
壓控制單元204開啟電源電壓VDD與反相器208之輸入端間的電壓傳輸路徑，電源電壓VDD得以對電容CL進行充電，而使反相器208之輸入端的電壓升高。當反相器208之輸入端的電壓升高至反相器208的轉態電壓時，重置信號SR1便轉為低電壓準位而結束電子裝置的重置狀態。
如上所述，藉由放電單元206所提供的放電路徑可使反相器208之輸入端的電壓快速地降至接地之電壓準位，因而可確保電子裝置之重置狀態的啟動，而不會有系統因為所接收的電源電壓VDD過低而導致誤動作的情形發生。
圖3繪示為本發明另一實施例之電源重置電路的示意圖。請參照圖3，在本實施例中，限流單元202包括一電晶體Q2，其閘極耦接接地，源極耦接至電源電壓VDD，汲極則耦接電壓控制單元204。在其它實施例中限流單元202亦可以其他方式實施，例如圖4所示之本發明另一實施例之電源重置電路400的示意圖，以將一限流電阻R1耦接於電源電壓VDD與電壓控制單元204之間的方式來實施，限流單元202的實施方式並不以本實施例為限。值得注意的是，上述實施例之限流單元202並非電源重置電路的必要構件，因此使用者可依照實際的需要而做增減。
電壓控制單元204包括一電晶體MN1，其閘極耦接至電源電壓VDD，汲極透過限流單元202耦接至電源電壓VDD，源極則耦接反相器208之輸入端。另外，放電單元206則包括一電阻RL，其耦接於反相器208之輸入端與接地之間，電阻RL可例如以複晶矽電阻、擴散電阻或空乏
型金屬氧化半導體電晶體來實施，亦即任何可將反相器208之輸入端拉低至接地電壓準位的元件或電路皆可做為放電單元206。
當電源電壓VDD下降至低於預設電壓(在本實施例中預設電壓即為電晶體MN1之臨界電壓)時，電晶體MN1將進入關閉狀態，而截斷電源電壓VDD與反相器208間的電壓傳送路徑。此時電源電壓VDD不再對電容CL充電，因此原儲存於電容CL中之電荷會經由電阻RL而流向接地。由於此放電路徑是藉由電阻RL直接流向接地，不會有如習知技術般流向電源電壓VDD的放電路徑，具有寄生電容而有放電不良的情形。透過電阻RL進行放電可使反相器208輸入端上的電壓快速地下降至趨近於零伏特的接地電位，而可確保反相器208輸出高電壓準位的重置信號SR1，使應用電源重置電路200的電子裝置進入重置狀態。
此外，當電源電壓VDD慢慢恢復而高於電晶體MN1的臨界電壓時，電晶體MN1被開啟，而使得電源電壓VDD可開始對電容CL進行充電，提高反相器208輸入端上的電壓。當反相器208輸入端上的電壓高於反相器208時，重置信號SR1便轉為低電壓準位，而使電子裝置脫離重置狀態。
其中，當電源電壓VDD上升而開始提供電壓時，由於有對地電流的存在，因此可延遲反相器208輸入端上電壓升高的時間，而使反相器208可產生安全足夠之時間長
度的重置信號。
另外，當反相器208輸入端上的電壓無法藉由電晶體MN1提供電壓，而下降至低於反相器208的轉態電壓時，反相器208輸出的重置信號SR1輸出端將會再次轉為高電壓準位，因而使電源重置電路300能具有電源電壓VDD的掉電偵測功能。
綜上所述，本發明藉由放電單元提供之放電路徑，快速地將反相器之輸入端的電壓拉低至接地電壓準位，以確保重置信號可正確地被產生，降低電源上升/下降速度對電源重置電路輸出重置信號之影響，避免造成系統當機或不正常，此外亦可偵測電源電壓的驟降情形。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400‧‧‧電源重置電路
102‧‧‧反相施密特觸發器
202‧‧‧限流單元
204‧‧‧電壓控制單元
206‧‧‧放電單元
208‧‧‧反相器
C1、CL‧‧‧電容
S1、SR1‧‧‧重置信號
VDD‧‧‧電壓電源
Q1、Q2、MN1‧‧‧電晶體
R1、RL‧‧‧限流電阻
圖1繪示為習知之電源重置電路的示意圖。
圖2繪示為本發明一實施例之電源重置電路的示意圖。
圖3繪示為本發明另一實施例之電源重置電路的示意圖。
圖4繪示為本發明另一實施例之電源重置電路的示意圖。
200‧‧‧電源重置電路
202‧‧‧限流單元
204‧‧‧電壓控制單元
206‧‧‧放電單元
208‧‧‧反相器
CL‧‧‧電容
SR1‧‧‧重置信號
VDD‧‧‧電壓電源
Claims (10)
- 一種電源重置電路，包括：一反相器；一電壓控制單元，耦接於一電源電壓與該反相器之輸入端之間，依據該電源電壓關閉該電源電壓與該反相器之輸入端間的電壓傳輸路徑；一電容，耦接於該反相器之輸入端與一接地之間；以及一放電單元，耦接於該反相器之輸入端與該接地之間，於該電源電壓下降時提供一放電路徑，而使該反相器之輸入端的電壓降至該接地之電壓準位。
- 如申請專利範圍第1項所述之電源重置電路，其中當該電源電壓低於一預設電壓時，該電壓控制單元關閉該電源電壓與該反相器之輸入端間的電壓傳輸路徑。
- 如申請專利範圍第2項所述之電源重置電路，其中該電壓控制單元包括：一第一電晶體，其閘極與汲極耦接該電源電壓，該第一電晶體之源極耦接該反相器之輸入端。
- 如申請專利範圍第3項所述之電源重置電路，其中該預設電壓為該第一電晶體之臨界電壓。
- 如申請專利範圍第1項所述之電源重置電路，其中該放電單元包括：一電阻，耦接於該反相器之輸入端與該接地之間。
- 如申請專利範圍第5項所述之電源重置電路，其中 該電阻為複晶矽電阻、擴散電阻或空乏型金屬氧化半導體電晶體。
- 如申請專利範圍第1項所述之電源重置電路，其中該反相器為反相施密特觸發器。
- 如申請專利範圍第1項所述之電源重置電路，更包括：一限流單元，耦接於該電源電壓與該電壓控制單元之間，用以限制流往該電壓控制單元之電流大小。
- 如申請專利範圍第8項所述之電源重置電路，其中該限流單元包括：一第二電晶體，其閘極耦接該接地，該第二電晶體之源極耦接至該電源電壓，該第二電晶體之汲極耦接該電壓控制單元。
- 如申請專利範圍第8項所述之電源重置電路，其中該限流單元包括：一限流電阻，耦接於該電源電壓與該電壓控制單元之間。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101138956A TW201417497A (zh) | 2012-10-22 | 2012-10-22 | 電源重置電路 |
| CN201210424947.6A CN103780235A (zh) | 2012-10-22 | 2012-10-30 | 电源重置电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101138956A TW201417497A (zh) | 2012-10-22 | 2012-10-22 | 電源重置電路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201417497A true TW201417497A (zh) | 2014-05-01 |
Family
ID=50572145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101138956A TW201417497A (zh) | 2012-10-22 | 2012-10-22 | 電源重置電路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103780235A (zh) |
| TW (1) | TW201417497A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI504143B (zh) * | 2012-12-11 | 2015-10-11 | Princeton Technology Corp | 上電復位電路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112290931A (zh) * | 2020-12-07 | 2021-01-29 | 南京元络芯科技有限公司 | 基于化合物半导体的逻辑控制电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4462743B2 (ja) * | 2000-03-29 | 2010-05-12 | 株式会社ルネサステクノロジ | パワーオンリセット回路 |
| CN101030774B (zh) * | 2006-02-28 | 2010-09-29 | 盛群半导体股份有限公司 | 电源起始重置信号产生电路 |
| CN201421585Y (zh) * | 2009-03-19 | 2010-03-10 | 鸿富锦精密工业（深圳）有限公司 | 重置信号产生电路 |
| CN102377416A (zh) * | 2010-08-06 | 2012-03-14 | 盛群半导体股份有限公司 | 电源重置电路 |
| CN201830221U (zh) * | 2010-10-13 | 2011-05-11 | 四川九州电子科技股份有限公司 | 一种复位控制电路 |
-
2012
- 2012-10-22 TW TW101138956A patent/TW201417497A/zh unknown
- 2012-10-30 CN CN201210424947.6A patent/CN103780235A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI504143B (zh) * | 2012-12-11 | 2015-10-11 | Princeton Technology Corp | 上電復位電路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103780235A (zh) | 2014-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5955924B2 (ja) | 静電放電保護回路 | |
| TWI514410B (zh) | 電流供應電路與電壓供應電路 | |
| US9143133B2 (en) | Output apparatus, output driver, and level shifting system | |
| US10811873B2 (en) | Power supply clamp for electrostatic discharge (ESD) protection having a circuit for controlling clamp time out behavior | |
| CN102082146A (zh) | 半导体装置 | |
| US20100033884A1 (en) | Esd protection trigger circuit | |
| CN104037466A (zh) | 电池装置 | |
| CN105932983A (zh) | 一种单路比较的振荡器和电源管理芯片 | |
| CN101997304A (zh) | 静电防护电路 | |
| JP6335069B2 (ja) | パワーオンリセット回路 | |
| JP2014160981A (ja) | レベルシフト回路 | |
| US10116299B2 (en) | Power-on reset circuit | |
| JP2015103689A (ja) | 静電保護回路 | |
| CN102769450A (zh) | 电源起始重置电路 | |
| TW201712997A (zh) | 電源啟動重置電路、電源啟動重置方法及其電子裝置 | |
| TW201417497A (zh) | 電源重置電路 | |
| CN102315633B (zh) | 静电防护电路 | |
| CN107251434A (zh) | 具有反向供电预防的输出驱动器 | |
| JP5369703B2 (ja) | レギュレータ用半導体集積回路 | |
| CN110400798A (zh) | 一种快速放电rc型esd保护电路 | |
| JP2006074210A (ja) | 半導体集積回路装置のリセット回路 | |
| JP4147174B2 (ja) | パワーオンリセット回路 | |
| US11502600B2 (en) | Power supply control circuit | |
| CN102025347B (zh) | 开关装置及其控制信号产生器 | |
| CN100561818C (zh) | 一种抗击电源电压突变的保护电路 |