TW201433802A - 在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術 - Google Patents

在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術 Download PDF

Info

Publication number
TW201433802A
TW201433802A TW102111674A TW102111674A TW201433802A TW 201433802 A TW201433802 A TW 201433802A TW 102111674 A TW102111674 A TW 102111674A TW 102111674 A TW102111674 A TW 102111674A TW 201433802 A TW201433802 A TW 201433802A
Authority
TW
Taiwan
Prior art keywords
test
programmable
dut
gui
module
Prior art date
Application number
TW102111674A
Other languages
English (en)
Inventor
Gerald Chan
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201433802A publication Critical patent/TW201433802A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本發明呈現一種用以使用自動測試設備(ATE)進行測試之方法。該方法包含使用圖形使用者介面(GUI)獲得協定選擇，用來規劃可規劃測試器模組。此外，該方法包含用通訊協定來組配該可規劃測試器模組，以便應用於至少一測試中元件(DUT)，其中該至少一DUT以可通訊方式耦接至該可規劃測試器模組。該方法亦包含：使用GUI提供與通訊協定相關聯的測試選單，以及使用GUI獲得程式流程，其中該程式流程包含選自該測試選單的測試之序列。最後，該方法包含將指令傳輸至可規劃測試器模組以便執行該程式流程。

Description

在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術 相關申請案
本申請案係關於2013年2月21日申請之美國專利申請案第13/773,580號，該申請案的標題為「TESTER WITH MIXED PROTOCOL ENGINE IN FPGA BLOCK」，署名John Frediani與Andrew Niemic作為發明人，且代理人案號為ATST-JP0089。該申請案的全文出於所有目的以引用方式併入本文中。
本申請案係關於2013年2月21日申請之美國專利申請案第13/773,555號，該申請案的標題為「A TESTER WITH ACCELERATION ON MEMORY AND ACCELERATION FOR AUTOMATIC PATTERN GENERATION WITHIN A FPGA BLOCK」，署名John Frediani作為發明人，且代理人案號為ATST-JP0091。該申請案的全文出於所有目的以引用方式併入本文中。
本申請案係關於2013年2月21日申請之美國專利申請案第13/773,569號，該申請案的標題為「A TEST ARCHITECTURE HAVING MULTIPLE FPGA BASED HARDWARE ACCELERATOR BLOCKS FOR TESTING MULTIPLE DUTS INDEPENDENTLY」，署名Gerald Chan、Andrew Niemic、Eric Kushnick與Mei-Mei Sui作為發明人，且代理人案號為ATST-JP0090。該申請案的全文出於所有目的以引用方式併入本文中。
本申請案係關於2013年2月21日申請之美國專利申請案第13/773,628號，該申請案的標題為「CLOUD BASED INFRASTRUCTURE FOR SUPPORTING PROTOCOL RECONFIGURATIONS IN PROTOCOL INDEPENDENT DEVICE TESTING SYSTEMS」，署名Gerald Chan與Eric Volkerink作為發明人，且代理人案號為ATST-JP0087。該申請案的全文出於所有目的以引用方式併入本文中。
本申請案係關於2013年2月28日申請之美國專利申請案第13/781,337號，該申請案的標題為「A TESTER WITH ACCELERATION FOR PACKET BUILDING WITHIN A FPGA BLOCK」，署名John Frediani作為發明人，且代理人案號為ATST-JP0088。該申請案的全文出於所有目的以引用方式併入本文中。
發明領域
本揭示內容大體而言係關於自動測試設備之領域，且更具體而言，係關於控制此設備之技術。
發明背景
自動測試設備(ATE)可為對半導體晶圓或晶粒、積體電路(IC)、電路板或封裝元件(諸如固態磁碟機)進行測試的任何測試組合件。ATE組合件可用來執行快速進行量測的自動測試並且產生隨後可被分析的測試結果。ATE組合件可為來自耦接至計量表、耦接至複雜自動測試組合件之電腦系統的任何東西，其可包括定製的專用電腦控制系統及許多不同測試儀器，該等測試儀器能夠自動測試電子零件及/或半導體晶圓測試，諸如系統單晶片(SOC)測試或積體電路測試。ATE系統減少在測試元件上用來確保該元件按設計發揮作用的時間量，並且充當診斷工具，用來在給定元件到達顧客之前判定該元件內故障組件的存在。
當典型的ATE系統測試一元件(通常稱為測試中元件或DUT)時，ATE系統對元件應用刺激(例如電信號)並且檢查元件之回應(例如電流及電壓)。通常，若元件成功提供在預先確立之容限內的某些預期回應，則測試之最終結果為「通過」，若元件未提供在預先確立之容限內的預期回應，則測試之最終結果為「失敗」。更複雜的ATE系統能夠評估失敗的元件來潛在地判定失敗之一或多個原因。
ATE系統常常包括指導ATE系統之操作的電腦。通常，電腦運行一或多個專用軟體程式來提供：(i)測試開發環境及(ii)元件測試環境。在測試開發環境中，使用者通常產生測試程式，即，一或多個檔案的基於軟體之構造，其控制ATE系統之各部分。在元件測試環境中，使用 者通常給ATE系統提供用於測試的一或多個元件，並且指導ATE系統根據測試程式來測試每一元件。藉由簡單地提供額外元件給ATE系統，以及指導ATE系統根據測試程式來測試額外元件，使用者可測試額外元件。
圖1係用以測試某些典型DUT(例如，半導體記憶體元件，諸如DRAM)之習知自動測試設備主體111之示意性方塊圖，該習知自動測試設備主體受系統控制器101控制，該系統控制器經由通訊匯流排102與ATE裝置111通訊。系統控制器101運行軟體程式，該等軟體程式係提供測試開發環境及元件測試環境來運行使用者之測試所必需的。
ATE主體111包括硬體匯流排配接器通訊端108A-108N。專門針對特定通訊協定(例如PCIe、USB、SAS、SATA等)之硬體匯流排配接器卡連接至提供於ATE主體上的硬體匯流排配接器通訊端108A-108N，並且經由專門針對個別協定之纜線與DUT 109A-109N介接。ATE主體111亦包括具有相關記憶體105的測試器處理器101，用來控制建置於ATE主體111中的硬體組件並且產生經由硬體匯流排配接器卡與被測試DUT通訊所必需的命令與資料。測試器處理器101經由系統匯流排106與硬體匯流排配接器卡通訊。
ATE主體111測試DUT 109A-109N之電功能，該等DUT經由插入至ATE主體之硬體匯流排配接器通訊端中的硬體匯流排配接器連接至ATE主體111。因此，測 試器處理器101經規劃來使用特定針對硬體匯流排配接器之協定將需要運行之測試程式傳達至DUT。
測試器處理器101所運行之測試程式可包括功能測試，其涉及：將演算法型樣產生器103所產生的輸入信號寫入至DUT，自DUT讀出所寫入之信號，以及使用比較器104來比較輸出與預期型樣。若輸出與輸入不匹配，則測試器處理器101將識別DUT有缺陷。例如，若DUT係記憶體元件，諸如DRAM，則測試程式將使用寫入操作將演算法型樣產生器103所產生的資料寫入至DUT，使用讀取操作自DUT讀取資料，並且使用比較器104來比較預期位元型樣與所讀取型樣。典型系統中的測試器處理器101包含用來產生用於測試DUT之命令與測試型樣的功能區塊，諸如演算法型樣產生器103及比較器104，該等功能區塊係以軟體直接規劃於處理器上。
在習知系統中，用來與DUT通訊的通訊協定係固定的，因為插入至ATE主體100中的硬體匯流排配接器卡係單用途元件，其經設計來以僅一種協定通訊並且不能重新規劃來以不同協定通訊。例如，經組配來測試PCIe元件之ATE主體將具有僅支援PCIe協定的插入至主體中之硬體匯流排配接器卡。為了測試支援不同協定的DUT，使用者常常將需要用支援其他協定的匯流排配接器卡替換PCIe硬體匯流排配接器卡。除非用支援其他協定的卡實體上替換了PCIe硬體匯流排配接器卡，否則此系統僅能測試支援PCIe協定之DUT。
此外，在習知系統中在相同控制器101上提供測試開發環境的測試應用程式經設計成與硬體充分分離，因此其尤其保持為測試器處理器101用來與DUT通訊之通訊協定所不可知的。建置於在系統控制器101上運行之軟體程式中的智慧僅限於向測試器處理器101傳達指令以及自測試器處理器101接收結果以便傳達回至使用者。即使建置於軟體中的診斷工具亦設計成與硬體無關。軟體經由診斷功能向測試器處理器101進行發送，該測試器處理器具有對應的驅動器，其接收指令、處理功能並且將結果報告回至軟體。此允許駐留於系統控制器101上的測試開發環境足夠通用，以致於其允許使用者將系統控制器連接至不同種類之測試器。然而，其未給使用者提供進行許多硬體特定組配之控制。為了重新組配測試器裝置111，使用者通常需要實體上重新組配裝置111之硬體。
因此，在測試層面上，關鍵的時間被用來替換硬體匯流排配接器卡以及手動地重新組配硬體，例如當需要測試運行與現有配接器卡所支援協定不同的協定之DUT時。
發明概要
因此，存在對可解決上述系統的問題之測試器架構之需要。此外，需要用以控制ATE主體之程序，其中通訊協定引擎係可組配的，以使得ATE主體不受任何單個協定的束縛。亦需要用以基於經組配協定對ATE主體作出決 策的程序。使用所描述系統之有益態樣，而不受其個別限制，本發明之實施例提供解決此等問題的新穎解決方案。
本文中揭示一種用以組配可規劃測試器模組的方法，其中測試器模組包含用來實施多個通訊協定的可重新組配之電路。該方法係使用者易用的，使有正常技能的使用者能夠用多個組配來快速組配複雜的可規劃測試器模組。
在一實施例中，揭示一種用以使用自動測試設備(ATE)進行測試的方法。該方法包含使用圖形使用者介面(GUI)獲得協定選擇，用來規劃可規劃測試器模組。此外，該方法包含用通訊協定來組配該可規劃測試器模組，以便應用於至少一測試中元件(DUT)，其中該可規劃測試器模組可操作來以可通訊方式耦接至該至少一DUT。該方法亦包含：使用GUI顯示與通訊協定相關聯的測試選單，以及使用GUI獲得程式流程，其中該程式流程包含選自該測試選單的測試之序列。最後，該方法包含將指令傳輸至可規劃測試器模組以便執行該程式流程。
在另一實施例中，揭示一種電腦可讀儲存媒體，其上儲存有電腦可執行指令，該等指令若由電腦系統執行則導致電腦系統進行用以使用自動測試設備(ATE)進行測試的方法。該方法包含使用圖形使用者介面(GUI)獲得協定選擇，用來規劃可規劃測試器模組。此外，該方法包含用通訊協定來組配該可規劃測試器模組，以便應用於至少一測試中元件(DUT)，其中該可規劃測試器模組可操作來以可 通訊方式耦接至該至少一DUT。該方法亦包含：使用GUI顯示與通訊協定相關聯的測試選單，以及使用GUI獲得程式流程，其中該程式流程包含選自該測試選單的測試之序列。最後，該方法包含將指令傳輸至可規劃測試器模組以便執行該程式流程。
在一實施例中，呈現一種用以進行自動測試的系統。該系統包含記憶體，該記憶體包含儲存於其中的測試應用程式。該系統亦包含測試介面，用來連接至可規劃測試器模組。此外，該系統亦包含耦接至記憶體與測試介面的處理器，該處理器經組配來根據測試應用程式操作，來進行以下：使用圖形使用者介面(GUI)獲得協定選擇，用來規劃可規劃測試器模組；傳輸指令，用來用通訊協定來組配該可規劃測試器模組，以便應用於至少一測試中元件(DUT)，其中該可規劃測試器模組可操作來以可通訊方式耦接至該至少一DUT；使用GUI顯示與通訊協定相關聯的測試選單；使用GUI獲得程式流程，其中該程式流程包含選自該測試選單的測試之序列；以及將指令傳輸至可規劃測試器模組以便執行該程式流程。
以下詳細描述與隨附圖式將提供對本發明之本質及優點之更好理解。
100‧‧‧ATE主體/網路架構
101‧‧‧系統控制器/測試器處理器
102‧‧‧通訊匯流排
103‧‧‧演算法型樣產生器
104‧‧‧比較器
105‧‧‧記憶體
106‧‧‧系統匯流排
108A-108N‧‧‧硬體匯流排配接器通訊端
109A-109N‧‧‧DUT
110‧‧‧測試器控制系統
111‧‧‧ATE主體/ATE裝置
112‧‧‧通訊基礎結構
114‧‧‧處理器
116‧‧‧系統記憶體
118‧‧‧記憶體控制器
120‧‧‧輸入/輸出(I/O)控制器
122‧‧‧通訊介面
124‧‧‧顯示元件
126‧‧‧顯示配接器
128‧‧‧輸入元件
130‧‧‧輸入介面
132、133‧‧‧儲存元件
134‧‧‧儲存介面
140‧‧‧資料庫
141、145‧‧‧伺服器
150‧‧‧網路
151、152、153‧‧‧用戶端系統
160(1)-(L)、170(1)-(N)、190(1)-(M)‧‧‧儲存元件
195‧‧‧智慧型存儲陣列
300‧‧‧ATE裝置
301‧‧‧系統控制器
302‧‧‧網路交換器
304、308‧‧‧記憶體模組
305‧‧‧測試器處理器
310A-310N‧‧‧位點模組
312‧‧‧匯流排
316、318‧‧‧FPGA
320A-320N‧‧‧執行個體化FPGA測試器區塊
321A-321M‧‧‧FPGA元件
332A、332B‧‧‧元件電源板
340A-340N‧‧‧測試器片
352、354‧‧‧匯流排
360A-3260M‧‧‧記憶體區塊模組
372A-372N‧‧‧DUT
380‧‧‧負載板
383、385、393‧‧‧路徑
386‧‧‧演算法型樣產生器(APG)模組
387‧‧‧封包建立器模組
388‧‧‧記憶體控制模組
389‧‧‧比較器模組
390‧‧‧熱腔室
391‧‧‧上游埠
392‧‧‧下游埠
394‧‧‧邏輯區塊模組
395‧‧‧協定引擎模組
396‧‧‧硬體加速器區塊
405‧‧‧精靈
420‧‧‧網路介面
450‧‧‧記憶體
451‧‧‧測試應用程式
452‧‧‧作業系統/測試程式
480‧‧‧測試器硬體
491‧‧‧通訊器匯流排
510‧‧‧Linux精靈
512‧‧‧生產工具
514‧‧‧工程工具
515‧‧‧離線模擬模組
530‧‧‧測試程式及記載模組
590‧‧‧應用程式設計介面(API)
610、620、640、650、660‧‧‧視窗
710‧‧‧測試選單
740‧‧‧節點
1000‧‧‧流程圖
1002、1004、1006、1008‧‧‧步驟
在隨附圖式之諸圖中，藉由實例而非限制來例示出本發明之實施例，且其中相同的參考數字代表類似的元件。
圖1係用以測試典型測試中元件(DUT)的習知自動測試系統之示意性方塊圖；圖2A係根據本發明之一實施例之電腦系統，可在該電腦系統上實施本發明之自動測試系統；圖2B係根據本發明之實施例之網路架構的實例之方塊圖，其中用戶端系統及伺服器可耦接至網路；圖3A係根據本發明之一實施例之在系統控制器、位點模組與DUT之間的互連之高階示意性方塊圖；圖3B係根據本發明之一實施例之位點模組及其與系統控制器及DUT之互連的詳細示意性方塊圖；圖3C係根據本發明之一實施例之圖3A的執行個體化FPGA測試器區塊之詳細示意性方塊圖；圖4A係例示出根據本發明之一實施例之在系統中用以連接系統控制器與測試器片及DUT的典型硬體組配之示意性方塊圖；圖4B係例示出根據本發明之一實施例之自動測試系統的位點模組及系統控制器之示範性軟體組件之示意性方塊圖；圖5係例示出根據本發明之一實施例之測試應用程式的架構之示意性方塊圖；圖6例示出根據本發明之一實施例之用於測試應用程式的圖形使用者介面(GUI)之示範性螢幕擷取畫面，其例示出在GUI內可用的多個工具；圖7A例示出根據本發明之一實施例之測試應用 程式內的程式流程工具之基於GUI之實行方案；圖7B例示出根據本發明之一實施例之測試應用程式內的程式流程工具之基於文字之實行方案；圖8A例示出根據本發明之一實施例之測試應用程式內的DUT組配工具之基於GUI之實行方案；圖8B例示出根據本發明之一實施例之測試應用程式內的DUT組配工具之基於文字之實行方案；圖9例示出根據本發明之一實施例之測試應用程式內的shmoo工具之GUI；圖10例示出根據本發明之一實施例之示範性電腦實施處理程序的流程圖，該處理程序係用以使用圖形使用者介面來組配包含可規劃元件之模組來測試DUT。
在諸圖中，具有相同名稱的以及具有相同或類似的功能。
較佳實施例之詳細說明
現將詳細參考本揭示內容之各種實施例，在隨附圖式中例示出該等實施例之實例。雖然結合此等實施例來描述，但應理解，其不欲將本揭示內容限於此等實施例。相反，本揭示內容意欲涵蓋替代方案、修改及等效物，上述各者可包括於如附加的申請專利範圍所界定的本揭示內容之精神及範疇內。此外，在本揭示內容之以下詳細描述中，陳述眾多具體細節來提供對本揭示內容之透徹理解。然而，應理解，可在無此等具體細節的情況下實踐本揭示 內容。在其他情況下，未詳細描述熟知的方法、程序、組件及電路，以免不必要地混淆本揭示內容之態樣。
以下詳細描述之一些部分係用程序、邏輯區塊、處理以及對電腦記憶體內的資料位元之操作的其他符號表示來呈現。此等描述及表示係熟習資料處理技術者用來向其他熟習此項技術者有效地傳達其工作的實質之手段。在本申請案中，程序、邏輯區塊、處理程序或類似者被視為引起所要結果的步驟或指令之自相容序列。此等步驟係利用實體量之實體調處的步驟。通常，但並非必要，此等量呈能夠在電腦系統中被儲存、轉移、組合、比較及以其他方式調處的電或磁信號形式。已證明，將此等信號稱為異動、位元、值、元件、符號、字元、樣本、像素或類似者係便利的(主要由於常見用途)。
然而應記住，所有此等及類似用詞將與適當的實體量相關聯且僅為應用於此等量的便利標籤。除非另外專門指出(如從以下論述可看出)，否則應瞭解，在本揭示內容全篇中，使用諸如以下用詞的論述代表電腦系統或類似的電子計算元件或處理器(例如圖2A之系統110)之動作及處理程序(例如圖10之流程圖1000)：「組配」、「提供」、「執行」、「傳輸」、「獲得」、「實施」、「規劃」、「分配」、「關聯」、「設定」、「存取」、「控制」、「判定」、「識別」、「快取」、「維持」、「比較」、「移除」、「讀取」、「寫入」或類似者。電腦系統或類似的電子計算元件調處並轉換在電腦系統記憶體、暫存器或其他此資訊儲存、傳輸或顯示元件內表示為 實體(電子)量的資料。
本文中描述之實施例可在電腦可執行指令(諸如程式模組)的一般情境下論述，該等指令駐留於某種形式的電腦可讀儲存媒體上，由一或多個電腦或其他元件執行。藉由實例而非限制，電腦可讀儲存媒體可包含非暫時性電腦可讀儲存媒體及通訊媒體；非暫時性電腦可讀媒體包括除了暫時性傳播信號之外的所有電腦可讀媒體。通常，程式模組包括進行特定任務或實施特定抽象資料類型之常式、程式、物件、組件、資料結構等。在各種實施例中可按需要組合或分散該等程式模組之功能性。
電腦儲存媒體包括以用於儲存資訊(諸如電腦可讀指令、資料結構、程式模組或其他資料)之任何方法或技術來實施的依電性及非依電性、可移除及不可移除的媒體。電腦儲存媒體包括但不限於：隨機存取記憶體(RAM)、唯讀記憶體(ROM)、電子可抹除可規劃ROM(EEPROM)、快閃記憶體或其他記憶體技術、光碟ROM(CD-ROM)、數位多功能碟片(DVD)或其他光學儲存體、卡式磁帶、磁帶、磁碟儲存體或其他磁性儲存元件，或可用來儲存所要資訊且可被存取來擷取該資訊的任何其他媒體。
通訊媒體可體現電腦可執行指令、資料結構及程式模組，且包括任何資訊傳遞媒體。藉由實例而非限制，通訊媒體包括：有線媒體，諸如有線網路或直接連線式連接；以及無線媒體，諸如聲響、射頻(RF)、紅外及其他無線媒體。以上任一者之組合亦可包括於電腦可讀媒體之範 疇內。
圖2A係能夠實施本揭示內容之實施例的測試器控制系統110之實例之方塊圖。測試器控制系統110廣泛地表示能夠執行電腦可讀指令之任何單處理器或多處理器計算元件或系統。控制系統110之實例包括但不限於工作站、膝上型電腦、用戶端側終端機、伺服器、分散式計算系統、手持式元件或任何其他計算系統或元件。控制系統110在其最基本的組配中可包括至少一處理器114及系統記憶體116。
處理器114通常表示能夠處理資料或解譯並執行指令之任何類型或形式的處理單元。在某些實施例中，處理器114可自軟體應用程式或模組接收指令。此等指令可導致處理器114進行本文中描述及/或例示出之實例實施例中之一或多者的功能。
系統記憶體116通常表示能夠儲存資料及/或其他電腦可讀指令之任何類型或形式的依電性或非依電性儲存元件。系統記憶體116之實例包括但不限於RAM、ROM、快閃記憶體或任何其他適合的記憶體元件。儘管不要求，但在某些實施例中，控制系統110可包括依電性記憶體單元(諸如系統記憶體116)及非依電性儲存元件(諸如主要儲存元件132)兩者。
除了處理器114及系統記憶體116，測試器控制系統110亦可包括一或多個組件或元件。例如，在圖2A之實施例中，控制系統110包括記憶體控制器118、輸入/輸 出(I/O)控制器120及通訊介面122，其中每一者可經由通訊基礎結構112來互連。通訊基礎結構112通常表示能夠促進在計算元件之一或多個組件之間的通訊之任何類型或形式之基礎結構。通訊基礎結構112之實例包括但不限於通訊匯流排(諸如工業標準架構(ISA)、周邊組件互連(PCI)、高速PCI(PCIe)或類似匯流排)及網路。
記憶體控制器118通常表示能夠處置記憶體或資料或者控制在控制系統110之一或多個組件之間的通訊之任何類型或形式之元件。例如，記憶體控制器118可控制在處理器114、系統記憶體116與I/O控制器120之間經由通訊基礎結構112的通訊。
I/O控制器120通常表示能夠協調及/或控制計算元件之輸入及輸出功能的任何類型或形式之模組。例如，I/O控制器120可控制或促進在控制系統110之一或多個元件(諸如處理器114、系統記憶體116、通訊介面122、顯示配接器126、輸入介面130及儲存介面134)之間的資料轉移。
通訊介面122廣泛地表示能夠促進在實例控制系統110與一或多個額外元件之間的通訊之任何類型或形式之通訊元件或配接器。例如，通訊介面122可促進在控制系統110與包括額外控制系統之私用或公用網路之間的通訊。通訊介面122之實例包括但不限於有線網路介面(諸如網路介面卡)、無線網路介面(諸如無線網路介面卡)、數據機及任何其他適合的介面。在一實施例中，通訊介面122 經由至網路(諸如網際網路)之直接連結提供至遠端伺服器之直接連接。通訊介面122亦可經由任何其他適合的連接間接提供此連接。
通訊介面122亦可表示主機配接器，其經組配來促進在控制系統110與一或多個額外網路或儲存元件之間經由外部匯流排或通訊通道的通訊。主機配接器之實例包括但不限於小型電腦系統介面(SCSI)主機配接器、通用串列匯流排(USB)主機配接器、IEEE(美國電機電子工程師學會)1394主機配接器、串列先進技術附接(SATA)與外部SATA(eSATA)主機配接器、先進技術附接(ATA)與並列ATA(PATA)主機配接器、光纖通道介面配接器、乙太網路配接器或類似者。通訊介面122亦可允許控制系統110參與分散式或遠端計算。例如，通訊介面122可自遠端元件接收指令或發送指令至遠端元件以便執行。
如圖2A中所例示，控制系統110亦可包括至少一顯示元件124，其經由顯示配接器126耦接至通訊基礎結構112。顯示元件124通常表示能夠視覺顯示由顯示配接器126進送之資訊的任何類型或形式之元件。類似地，顯示配接器126通常表示經組配來進送用於顯示元件124上顯示的圖形、文字及其他資料之任何類型或形式之元件。
如圖2A中所例示，控制系統110亦可包括至少一輸入元件128，其經由輸入介面130耦接至通訊基礎結構112。輸入元件128通常表示能夠提供輸入(電腦或人類產生的輸入)給控制系統110的任何類型或形式之輸入元件。 輸入元件128之實例包括但不限於鍵盤、指標元件、語音辨識元件或任何其他輸入元件。
如圖2A中所例示，控制系統110亦可包括主要儲存元件132及備用儲存元件133，該等儲存元件經由儲存介面134耦接至通訊基礎結構112。儲存元件132及133通常表示能夠儲存資料及/或其他電腦可讀指令的任何類型或形式之儲存元件或媒體。例如，儲存元件132及133可為磁碟機(例如所謂的硬碟機)、軟碟機、磁帶驅動機、光碟機、快閃磁碟機或類似者。儲存介面134通常表示用以在儲存元件132及133與控制系統110之其他組件之間轉移資料的任何類型或形式之介面或元件。
在一實例中，資料庫140可儲存於主要儲存元件132中。資料庫140可表示單個資料庫或計算元件之部分，或可表示多個資料庫或計算元件。例如，資料庫140可表示控制系統110之部分及/或圖2(以下)的實例網路架構200之部分(或儲存於上述各者上)。或者，資料庫140可表示能夠被計算元件(諸如控制系統110)存取之一或多個實體上分離的元件及/或網路架構200之部分(或儲存於上述各者上)。
繼續參考圖2A，儲存元件132及133可經組配來：自可移除儲存單元讀取及/或寫入至可移除儲存單元，該可移除儲存單元經組配來儲存電腦軟體、資料或其他電腦可讀資訊。適合的可移除儲存單元之實例包括但不限於軟碟、磁帶、光碟、快閃記憶體元件或類似者。儲存元件 132及133亦可包括其他類似的結構或元件，用來允許電腦軟體、資料或其他電腦可讀指令被載入至控制系統110中。例如，儲存元件132及133可經組配來讀取及寫入電腦軟體、資料或其他電腦可讀資訊。儲存元件132及133亦可為控制系統110之部分或可為經由其他介面系統來存取的單獨元件。
許多其他元件或子系統可連接至控制系統110。相反，不需要存在圖2A中所例示之所有組件及元件來實踐本文中描述之實施例。以上參考之元件及子系統亦可以與圖2A中所展示之方式不同的方式互連。控制系統110亦可使用任何數個軟體、韌體及/或硬體組配。例如，本文中揭示之實例實施例可編碼為電腦可讀媒體上之電腦程式(亦稱為電腦軟體、軟體應用程式、電腦可讀指令或電腦控制邏輯)。
含有電腦程式之電腦可讀媒體可載入至控制系統110中。儲存於電腦可讀媒體上之電腦程式之全部或一部分然後可儲存於系統記憶體116及/或儲存元件132及133之各部分中。當由處理器114執行時，載入至控制系統110的電腦程式可導致處理器114進行本文中描述及/或例示出之實例實施例的功能，及/或為用以進行本文中描述及/或例示出之實例實施例的功能之手段。另外或其他，本文中描述及/或例示出之實例實施例可實施於韌體及/或硬體中。
圖2B係網路架構100之實例之方塊圖，其中用 戶端系統151、152及153以及伺服器141及145可耦接至網路150。用戶端系統151、152及153通常表示任何類型或形式之計算元件或系統，諸如圖2A之測試器控制系統110。
類似地，伺服器141及145通常表示經組配來提供各種資料庫服務及/或運行某些軟體應用程式之計算元件或系統，諸如應用程式伺服器或資料庫伺服器。網路150通常表示任何電信或電腦網路，包括例如內部網路、廣域網路(WAN)、區域網路(LAN)、個人區域網路(PAN)或網際網路。
參考圖2A之控制系統110，諸如通訊介面122之通訊介面可用來提供每一用戶端系統151、152及153與網路150之間的連接性。用戶端系統151、152及153可能能夠使用例如網頁瀏覽器或其他用戶端軟體來存取伺服器141或145上的資訊。此軟體可允許用戶端系統151、152及153存取以下各者所裝載的資料：伺服器140、伺服器145、儲存元件160(1)-(L)、儲存元件170(1)-(N)、儲存元件190(1)-(M)，或智慧型存儲陣列195。儘管圖2A描繪使用網路(諸如網際網路)來交換資料，但本文中描述之實施例不限於網際網路或任何特定的基於網路之環境。
在一實施例中，本文中所揭示的實例實施例中之一或多者之全部或一部分係編碼為電腦程式，且載入至以下各者上並且由以下各者執行：伺服器141、伺服器145、儲存元件160(1)-(L)、儲存元件170(1)-(N)、儲存元件 190(1)-(M)或智慧型存儲陣列195，或其組合。本文中所揭示的實例實施例中之一或多者之全部或一部分亦可編碼為電腦程式，儲存於伺服器141中，由伺服器145運行，並且經由網路150散佈至用戶端系統151、152及153。
在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術
在習知系統中，用來與測試中元件(DUT)通訊的通訊協定係固定的，因為插入至ATE主體中的硬體匯流排配接器卡通常係單用途元件，其經設計來以僅一種協定通訊並且不能重新規劃來以不同協定通訊。通常可以數種方式改良測試器可重新組配能力。一種方式係藉由組配硬體，以使得用來與DUT通訊的協定引擎係直接規劃於測試器裝置上的可重新規劃FPGA元件上，而不是將協定引擎固定於測試器處理器內的韌體中。另一種方式係將以前在測試器處理器上的軟體中進行之功能性轉移至實施於FPGA元件上的硬體加速器，其中FPGA元件上的不同硬體加速模式係可組配的。
圖3A至圖3C例示出用於硬體元件測試的裝置之一實施例，其中用來與DUT通訊的通訊協定可重新組配。然而，本發明之原理可結合任何裝置來使用，其中該裝置可重新組配來以若干不同協定中之任一者通訊。
圖3A係根據本發明之一實施例的自動測試設備(ATE)裝置300之示範性高階方塊圖，其中系統控制器301控制測試器處理器305，測試器處理器305經由具有內建功 能模組之FPGA元件連接至測試中元件(DUT)。在一實施例中，ATE裝置300可實施於能夠同時測試多個DUT之任何測試系統內。
參考圖3A，根據本發明之一實施例之用以更高效地測試半導體元件的ATE裝置300包括：系統控制器301；網路交換器302，其將系統控制器連接至位點模組板310A-310N；FPGA元件321A-321M，其包含執行個體化FPGA測試器區塊320A-320N；記憶體區塊模組360A-360M，其中該等記憶體區塊中之每一者連接至FPGA元件321A-321M中之一者；以及測試中元件(DUT)372A-372N，其中每一測試中元件372A-372N連接至執行個體化FPGA測試器區塊320A-320N中之一者。
在一實施例中，系統控制器301可為電腦系統，例如控制系統110，其為ATE之使用者提供使用者介面來載入測試程式並且運行對連接至ATE 300之DUT的測試。Advantest StylusTM作業系統係在元件測試期間常用的測試軟體或測試應用程式之一實例。其給使用者提供(i)測試開發環境及(ii)元件測試環境。其亦包含圖形使用者介面，用來組配並且控制該等測試。其亦可包含功能性來控制測試流程，控制測試程式之狀態，判定哪一測試程式正在運行，並且記載測試結果及與測試流程有關的其他資料。在一實施例中，系統控制器可連接至並且控制多達512個DUT。通常，使用者亦經由圖形使用者介面將測試程式載入至系統控制器301中。測試程式定義需要在DUT上運行的測試 之所有參數。
在一實施例中，系統控制器301可經由諸如乙太網路交換器之網路交換器連接至位點模組板310A-310N。在其他實施例中，網路交換器可與諸如光纖通道、802.11或ATM之不同協定相容。
在一實施例中，位點模組板310A-310N中之每一者可為用於評估與開發目的之單獨的獨立板，其附接至定製的負載板固定裝置(上面載入有DUT 372A-372N)，且亦附接至系統控制器301(自其家屬測試程式)。在其他實施例中，位點模組板可實施為插入式擴充卡，或實施為插入至機架中的子板，該機架連接至系統控制器301。
位點模組板310A-310N可各自包含至少一測試器處理器305及至少一FPGA元件。位點模組板上的測試器處理器305及FPGA元件321A-321M可根據自系統控制器301接收到之測試程式指令針對每一測試情況運行測試方法。在一實施例中，測試器處理器可為市售的Intel 8086 CPU或任何其他熟知的處理器。此外，測試器處理器可在Ubuntu OS x64作業系統上操作並且運行核心軟體，該核心軟體允許測試器處理器與在系統控制器上運行之Stylus軟體通訊，以便運行測試方法。測試器處理器305基於自系統控制器接收到之測試程式來控制位點模組上的FPGA元件及連接至位點模組之DUT。在一實施例中，測試方法駐留於系統控制器301上，並且取決於正在測試哪一協定而自系統控制器301上的測試應用程式被推送至測試器處理 器305上。
測試器處理器305連接至FPGA元件並且可經由匯流排312與FPGA元件通訊。在一實施例中，測試器處理器305經由單獨的專用匯流排與FPGA元件321A-321M中之每一者通訊。在一實施例中，測試器處理器305可明顯經由FPGA來控制DUT 372A-372N之測試，其中有最小限度的處理功能性分配給FPGA元件。在此實施例中，匯流排312上資料流量被快速耗盡，因為測試器處理器所產生的所有命令與資料需要經由匯流排傳達至FPGA元件。在其他實施例中，測試器處理器305可藉由經由一系列硬體加速模式將控制DUT之測試的功能性分配給FPGA元件來共享處理負載。在此等實施例中，減少了匯流排312上的流量，因為FPGA元件可產生其自身的命令與資料。
在一實施例中，FPGA元件321A-321M中之每一者連接至其自身的專用記憶體區塊360A-360M。此等記憶體區塊尤其可用來儲存寫入至DUT之測試型樣資料。在一實施例中，FPGA元件中之每一者可包含兩個執行個體化FPGA測試器區塊320A-320B，其具有用以進行多個功能的功能模組，該等功能包括實施通訊協定引擎及硬體加速器，如本文中進一步描述。記憶體區塊360A-360M可各自含有一或多個記憶體模組，其中記憶體區塊內的每一記憶體模組可專用於執行個體化FPGA測試器區塊320A-320B中之一或多者。因此，執行個體化FPGA測試器區塊320A-320B中之每一者可連接至在記憶體區塊360A內的 其自身的專用記憶體模組。在另一實施例中，執行個體化FPGA測試器區塊320A及320B可共享記憶體區塊360A內的記憶體模組。
此外，系統中的DUT 372A-372N中之每一者可以「每個DUT一個測試器(tester per DUT)」組配連接至專用的執行個體化FPGA測試器區塊320A-320N，其中每一DUT有其自身的測試器區塊。此允許對每一DUT執行單獨的測試。在此組配中，硬體資源以某種方式設計成在最小限度硬體共享的情況下支援個別DUT。此組配亦允許平行地測試許多DUT，其中每一DUT可連接至其自身的專用FPGA測試器區塊並且可運行不同的測試程式。
圖3A中所描繪的本發明之實施例之架構有一些獨特的優點。例如，其消除了對系統中之協定特定硬體匯流排配接器通訊端與卡的需要，因為通訊協定模組可直接規劃於FPGA元件內的執行個體化FPGA測試器區塊上。執行個體化測試器區塊可經組配來以DUT所支援之任何協定與DUT通訊。因此，若需要測試具有不同協定支援之DUT，則可將DUT連接至同一系統並且可給FPGA重新規劃對相關協定之支援。結果，一ATE主體可容易經組配來測試支援許多不同類型之協定的DUT。
在本發明之一實施例中，運行系統控制器301之測試器應用程式(例如Advantest StylusTM)具有作為測試開發環境之一部分的內建功能性，用來允許使用者控制將被規劃至FPGA上之協定及用於FPGA之不同硬體加速模 式。因此使用者可容易經由與測試器應用程式相關聯的圖形使用者介面(GUI)選擇要規劃於硬體上的協定及硬體加速等級。在一實施例中，測試器應用程式包含測試器狀態機，用來控制測試程式流程並且控制測試程式之狀態。
應注意，本發明不限於僅經由使用FPGA元件來實現硬體可重新組配能力。在一實施例中，經由使用各種可規劃邏輯元件(例如，可規劃邏輯陣列(「PLA」)、複雜可規劃邏輯元件(「CPLD」)、可規劃陣列邏輯(「PAL」)等)中之任一者，可使得經由測試器處理器305與系統控制器301通訊的位點模組310A-310N可重新組配。在此系統中，測試器處理器可為例如數位信號處理器(DSP)。包含可重新組配之測試器處理器之組件、功能及處理程序詳細描述於以下專利中：2009年9月15日由Volkerink、Eric發佈之「Re-configurable Architecture For Automated Test Equipment」美國專利7,590,903，其全部內容以引用方式併入本文中。
在一實施例中，經由自系統控制器301上的快取記憶體之簡單位元串流下載，在無需任何種類之硬體互動的情況下，可下載新協定並且將其直接安裝在FPGA上。在一實施例中，系統控制器301上的測試器應用程式可經組配來在使用者選擇將要安裝之新協定時傳輸位元串流。
例如，ATE裝置300中的FPGA 321A-321M可最初由PCIe協定組配來測試PCIe元件，並且隨後經由軟體下載被重新組配來測試SATA元件。此外，若發行了新 協定，則FPGA可容易經由位元串流下載而由該協定組配，而不是必須實體上切換系統中的所有硬體匯流排配接器卡。最後，若需要實施非標準協定，則FPGA還是可經組配來實施此協定。若在系統控制器301上的測試器應用程式內找不到該非標準協定，則測試器應用程式可經組配來經由網路150搜尋伺服器141及伺服器145，來判定其是否可在伺服器上找到相關位元檔案。
在另一實施例中，FPGA 321A-321M可經組配來運行一個以上的通訊協定，其中此等協定亦可自系統控制器301下載並且經由軟體來組配。例如，執行個體化FPGA測試器區塊320A可經組配來運行PCIe協定，而執行個體化FPGA測試器區塊320B可經組配來運行SATA協定。此允許測試器硬體同時測試支援不同協定的DUT。FPGA 321A現在可經連接來測試支援PCIe與SATA協定兩者之DUT。或者，FPGA 321A現在可經連接來測試兩個不同DUT，一個DUT支援PCIe協定且另一DUT支援SATA協定。
在一實施例中，本發明可用來測試固態磁碟機。在其他實施例中，可使用本發明來測試跨各種行業及目標應用程式的運行任何協定之DUT。例如，使用本發明之技術，在無需對測試裝置300進行任何顯著的硬體變化或對系統控制器301上之程式應用程式進行任何軟體變化的情況下，亦可測試來自汽車業或太陽能板業的DUT。
圖3B提供根據本發明之一實施例之位點模組及 其與系統控制器及DUT的互連之更詳細示意性方塊圖。參考圖3B，ATE裝置之位點模組在一實施例中可以機械方式組配至測試器片340A-340N上，其中每一測試器片包含兩個位點模組及兩個元件電源板。例如，圖3之測試器片340A包含位點模組310A及310B以及元件電源板332A及332B。然而，可組配至測試器片上的元件電源板或位點模組之數目並無限制。測試器片340經由網路交換器302連接至系統控制器301。網路交換器302可由32位元寬的匯流排連接至該等位點模組中之每一者。
可自位點模組310A-310B中之一者控制元件電源板332A-332B中之每一者。在測試器處理器305上運行之軟體可經組配來指派元件電源給特定位點模組。例如，在一實施例中，位點模組310A-310B以及元件電源332A-332B經組配來使用高速串列協定(例如，高速周邊組件互連(PCIe)、串列AT附接(SATA)或串列附接SCSI(SAS))相互通訊。
在一實施例中，每一位點模組係由兩個FPGA組配，如圖3B中所展示。FPGA 316及318中之每一者由測試器處理器305控制並且進行與圖2中之FPGA 321A-321M類似的功能。測試器處理器305可使用如圖3B中由系統匯流排330及332所指示的8通道高速串列協定介面(諸如PCIe)來與FPGA中之每一者通訊。在其他實施例中，測試器處理器305亦可使用不同的高速串列協定(例如串列AT附接(SATA)或串列附接SCSI(SAS)或任何其他高速協定) 來與FPGA通訊。
FPGA 316及318分別連接至記憶體模組308及304。該等記憶體模組與FPGA元件及測試器處理器305兩者耦接並且可由上述兩者控制。
FPGA 316及318可分別經由匯流排352及354連接至負載板380上的DUT 372A-372M。在一實施例中，負載板380係實體器具，其允許在位點模組端的通用高速連接，該連接係用來在線352及354上與DUT通訊的協定所不可知的。然而在DUT端，負載板需要設計成具有特定針對DUT所用協定之連接器。
在本發明之一實施例中將DUT 372A-372M載入於放在熱腔室390內的負載板380上以便測試。DUT 372A-372M及負載板380自元件電源332A及332B得到電力。
圖3C係根據本發明之一實施例的圖3A之執行個體化FPGA測試器區塊之詳細示意性方塊圖。
參看圖3C，執行個體化FPGA測試器區塊320A經由上游埠391連接至測試器處理器305且經由下游埠392連接至DUT。
執行個體化FPGA區塊320A可包含協定引擎模組395、邏輯區塊模組394及硬體加速器區塊396。硬體加速器區塊396可進一步包含記憶體控制模組388、比較器模組389、封包建立器模組387及演算法型樣產生器(APG)模組386。
在一實施例中，邏輯區塊模組394包含：解碼邏輯，用來解碼來自測試器處理器之命令；路由安排邏輯，用來將來自測試器處理器305之所有傳入命令與資料以及由FPGA元件產生之資料安排路由傳遞至適當的模組；以及仲裁邏輯，用來在執行個體化FPGA測試器區塊320A內的各種通訊路徑之間進行仲裁。
在一實行方案中，用來在測試器處理器與DUT之間通訊之通訊協定可有利地為可重新組配的。在此實行方案中，通訊協定引擎係直接規劃至執行個體化FPGA測試器區塊320A之協定引擎模組395中。執行個體化FPGA測試器區塊320A因此可經組配來以DUT所支援之任何協定與DUT通訊。此有利地消除了對硬體匯流排配接器卡的需要，並且不需要替換協定特定硬體來測試具有不同協定支援之DUT。在一實施例中，協定可為高速串列協定，包括但不限於SATA、SAS或PCIe等。
經由測試器處理器自系統控制器之簡單位元串流下載，在無需任何種類之硬體互動的情況下，可下載新的或修改後的協定並且將其直接安裝在FPGA上。測試裝置之初始設置可包含自系統控制器301上的可用協定庫選擇一或多個協定，用來組配至FPGA元件上。該等協定係作為檔案快取儲存在系統控制器301上，並且可作為位元檔案下載至FPGA上。使用者可自經由在系統控制器301上運行之測試應用程式之圖形使用者介面可獲得的版本清單選擇協定。在使協定成為可用選項前，必須建置、測試 該協定並且將其整合於一版本中。所發行之FPGA組配尤其含有與所支援協定及可用於連接DUT之收發器之數目有關的定義。然後可使版本庫可由使用者經由圖形使用者介面獲得。
此外，若發行了新協定，則FPGA可容易經由軟體下載而由該協定組配。在本發明之一實施例中，可經由網路150將協定首先下載至系統控制器301，其中協定係儲存於伺服器141及145上。需要該協定的使用者可經由網站存取伺服器141及145，其中對網站的存取係經由使用者特定登入及密碼來控制。以此方式，在一實施例中，本發明包括用以控制使用者對伺服器之存取的功能性，該使用者存取係為了存取協定模組以便將其規劃至FPGA測試器區塊320A之協定引擎模組395上。
在圖3C中，若耦接至下游埠392之DUT例如為PCIe元件，則可經由上游埠391下載含有PCIe協定之樣例的位元檔案並且將其安裝在協定引擎模組395上。每一FPGA元件316或318可包含一或多個執行個體化FPGA測試器區塊，且因此包含一或多個協定引擎模組。任一FPGA元件可支援之協定引擎模組之數目僅受FPGA之大小及閘數(gate count)限制。
在本發明之一實施例中，FPGA元件內的協定引擎模組中之每一者可由不同通訊協定組配。因此，FPGA元件可經連接來測試同時多個DUT，每一DUT支援不同通訊協定。或者，FPGA元件可連接至支援多個協定之單個 DUT並且同時測試在該元件上運行之所有模組。例如，若FPGA經組配來運行PCIe與SATA協定兩者，則FPGA可經連接來測試支援PCIe與SATA協定兩者之DUT。或者，FPGA可經連接來測試兩個不同DUT，一個DUT支援PCIe協定且另一DUT支援SATA協定。
圖3C之硬體加速器區塊396可用來在FPGA硬體上加速進行某些功能，其速度比在測試器處理器上的軟體中可能進行的速度要快。硬體加速器區塊396可供應用於測試DUT之初始測試型樣資料。硬體加速器區塊396亦可含有產生用來控制DUT之測試的某些命令之功能性。為產生測試型樣資料，加速器區塊396使用演算法型樣產生器386。
硬體加速器區塊396可使用比較器模組389來比較自DUT讀取之資料與在先前週期中寫入至DUT之資料。比較器模組389包含向測試器處理器305標記失配的功能性來識別不一致的元件。更具體而言，比較器模組389可包含錯誤計數器，其持續追蹤失配並且將該等失配傳達至測試器處理器305。
硬體加速器區塊396可連接至局部記憶體模組304。記憶體模組304進行與記憶體區塊360A-360M中之任一者內的記憶體模組類似的功能。記憶體模組360A可由硬體加速器區塊396與測試器處理器305兩者控制。測試器處理器305可控制局部記憶體模組304並且將初始測試型樣資料寫入至局部記憶體模組304。
記憶體模組304儲存將被寫入至DUT之測試型樣資料，且硬體加速器區塊396存取記憶體模組304來比較所儲存資料與在寫入週期後自DUT讀取之資料。局部記憶體模組304亦可用來記載失敗。該記憶體模組將儲存日誌檔案，其具有對DUT在測試期間經歷的所有失敗之記錄。在一實施例中，加速器區塊396具有不可由任何其他執行個體化FPGA測試器區塊存取之專用局部記憶體模組區塊394。在另一實施例中，與另一執行個體化FPGA測試器區塊中的硬體加速器區塊共享局部記憶體模組304。
硬體加速器區塊396亦可包含記憶體控制模組388。記憶體控制模組388與記憶體模組304互動並且控制對記憶體模組304之讀取與寫入存取。
最後，硬體加速器區塊396包含封包建立器模組387。硬體加速器區塊在某些模式中使用該封包建立器模組來構造將被寫入至DUT之封包，該等封包包含標頭/命令資料集測試型樣資料。
在某些實施例中，可經由測試器處理器305來規劃硬體加速器區塊396，以使其在若干硬體加速模式中之一者中操作。在一實施例中，自在系統控制器301上運行之測試器應用程式接收用於硬體加速模式之指令，FPGA測試器區塊320A將在該模式中操作。在此實施例中，系統控制器301上之測試器應用程式具有可見性並且控制用於系統中的各種FPGA測試器區塊的硬體加速模式。
在繞過(bypass)模式中，繞過硬體加速器，並且 測試器處理器305經由路徑383將測試資料直接發送至DUT。在硬體加速器型樣產生器模式中，APG模組386產生測試型樣資料，而測試器處理器305產生命令。經由路徑393將測試封包傳輸至DUT。在硬體加速器記憶體模式中，自局部記憶體模組304存取測試型樣資料，而測試器處理器305產生命令。經由路徑385將測試型樣資料傳輸至DUT。需要路由安排邏輯來在路徑385、393與383之間進行仲裁，來控制資料至DUT的流動。
圖4A係例示出根據本發明之一實施例之在系統中用以連接系統控制器與測試器片及DUT的典型硬體組配之示意性方塊圖。
在一實施例中，系統控制器301包含運行測試應用程式(例如Advantest StylusTM作業系統)之一或多個已連結電腦。在其他實施例中，系統控制器通常僅包含單個電腦。系統控制器301係整體系統控制單元，並且運行具有圖形使用者介面(GUI)之測試應用程式，其負責完成所有使用者階層測試任務，包括運行使用者之主要測試程式。
通訊器匯流排491提供介於系統控制器與測試器硬體之間的高速電子通訊通道。通訊匯流排亦可被稱為底板(backplane)、模組連接啟用器或系統匯流排。實體上，通訊器匯流排491係快速高頻寬雙工連接匯流排，其可為電氣的、光學的等。藉由用經由通訊器匯流排491發送之命令來規劃測試器硬體，系統控制器301設置用於測試DUT 372A-372M之條件。
測試器硬體480包含進行以下操作所必需的電子與電氣零件及連接器之複雜集合：對測試中元件(DUT)372A-372M提供測試刺激並且量測DUT對刺激的回應，並且比較該回應於預期回應。如關於圖3B所論述之測試器片340A-340N裝載於測試器硬體480內。在一實施例中，測試器硬體480裝載於如圖3B中所論述之熱腔室390中。
圖4B係例示出根據本發明之一實施例之自動測試系統的位點模組及系統控制器之示範性軟體組件之示意性方塊圖。
如圖4B中所展示，系統控制器301包含記憶體450。記憶體450儲存各種構造，其中包括作業系統452(例如Microsoft WindowsTM作業系統)、測試應用程式451及測試程式452。此等構造中之一或多者可經由電腦程式產品(例如軟碟或磁帶)提供給記憶體450或經由網路150自雲端(例如伺服器141及145)下載。較佳地，測試應用程式451係由ATE裝置300之製造商經由電腦程式產品提供給ATE終端使用者或經由網路介面(圖中未示)自雲端下載。
系統控制器301根據作業系統452及測試應用程式451來操作。測試應用程式451給使用者提供測試開發環境及元件測試環境。如上文所指示，Advantest StylusTM作業系統係在元件測試期間常用的測試應用程式之一實例。測試應用程式提供圖形使用者介面(GUI)，以使得使用者在測試開發環境內操作時能夠產生測試程式452並且在元件測試環境內操作時能夠根據測試程式來測試連接至系 統控制器301之所有DUT 372A-372M。在一實施例中，在作業系統452上運行的測試應用程式僅有一個拷貝且其係單個使用者應用程式。
在一實施例中，測試應用程式給使用者提供GUI，其允許使用者以不同加速模式來組配裝置300內的FPGA或其他可規劃元件。例如，測試應用程式451可給使用者提供圖形使用者介面，用來以繞過模式、硬體加速器型樣產生器模式、硬體加速器記憶體模式或封包建立器模式選擇性地規劃測試裝置300中之FPGA。此係比習知系統有利的，因為使用者現在新增了經由測試應用程式451之圖形使用者介面對位點模組310A-310N上的可規劃元件之硬體加速模式之控制。在一實施例中，測試應用程式可給使用者提供GUI，用來允許使用者與DUT直接通訊並且繞過FPGA。
測試程式452包含在ATE系統上進行半導體元件測試所必需的所有使用者定義之資料與控制流程。測試程式452在運行於系統控制器301上的測試應用程式451所提供的開發環境內在系統控制器301上運行。測試程式中的主要控制流程被稱為測試程式流程，其規定將應用於DUT之個別測試之序列以及應用該等測試將按照的次序(其取決於個別測試之結果)。通常，使用者經由在測試應用程式上運行之圖形使用者介面將測試程式載入至系統控制器301中。系統控制器亦可包含路由安排邏輯，用來將用於特定測試程式之指令安排路由傳遞至測試器處理器 305，該測試器處理器305連接至由測試程式控制之DUT。
測試應用程式451包含狀態機，其基於測試程式452中所含的資訊來進行測試之排序。基於測試程式流程，測試應用程式451內的狀態機將持續追蹤哪些測試正在運行以及需要基於該等測試之「通過」或「失敗」結果作出哪些決策。
系統控制器經由網路介面420(例如TCP/IP連接)與測試器處理器305通訊。測試器處理器305在一實施例中在Linux作業系統上運行並且包含作為背景處理程序運行之精靈(daemon)405。該精靈允許來自測試程式之不同任務方法被連結進來。該等任務方法可由個別使用者基於使用者偏好來定製。
每一執行個體化FPGA測試器區塊320A可執行其自身的測試程式400。此允許對每一DUT 372A-372M執行單獨的測試，因為「每個DUT一個測試器」架構允許每一DUT 372A-372M直接連接至其自身的專用的執行個體化FPGA測試器區塊。在此組配中，硬體資源以某種方式設計成在最小限度硬體共享的情況下支援個別DUT。因為測試應用程式451進行測試之排序，所以測試器處理器305直接根據測試應用程式451所進行之排序來執行每一測試。
此外，測試應用程式451負責進行測試程式流程之「展開(fan-out)」，其中測試應用程式使測試程式流程中的各種測試與連接至其的各種DUT相關聯以便執行。使用者可準備測試程式流程，就好像其係針對單個DUT寫入 的。然而，「展開」特徵允許測試程式擴展至若干DUT並且與若干DUT相關聯。取決於連接至系統控制器301之位點模組及DUT之實際數目，測試應用程式451將進行展開並且使測試在多個DUT上執行個體化(instantiate)。
圖5係例示出根據本發明之一實施例之測試應用程式的架構之示意性方塊圖。測試器裝置300之智慧建置於測試應用程式451中並且尤其控制測試程式452之狀態、在任何給定時間正在運行之測試程式、資料記載及測試程式之記載以及流程控制。
使用測試程式及記載模組530將測試程式載入至測試應用程式451中。測試應用程式451記載自各種測試器處理器305傳達至模組530之測試結果。
當系統控制器301未連接至位點模組時，離線模擬模組515模擬Linux精靈。模組515尤其可用於偵錯目的。
測試應用程式451提供應用程式設計介面(API)590，用來在Linux精靈510與圖形使用者介面595之間通訊。使用者介面595包含工程工具514及生產工具512。工程工具514通常由應用程式與測試工程師用來開發測試程式。一旦認定測試程式有生產價值，就使該測試程式投入生產。在生產層面上，操作員及技術員使用生產工具512來執行實例測試程式。因此，工程工具514允許使用者圖形編輯該測試程式，而生產工具512不允許。
圖6例示出根據本發明之一實施例之用於測試 應用程式451的圖形使用者介面(GUI)之示範性螢幕擷取畫面，其例示出在GUI內可用的多個工具。注意，此處例示出的各種視窗之功能在不同實施例中可以不同形式呈現，或者在其他實施例中可能未使用。圖形使用者介面中的視窗之重新排列不會阻礙或改變本發明之此實施例的功能性。
視窗610例示出用於使用者輸出資料記載及顯示的資料記載工具。視窗660例示出工程視窗，測試程式係自該視窗載入並且運行。視窗620包含區段工具，使用者在其中規定測試及測試參數。視窗650包含程式流程工具，在其中將程式流程組合起來。最後，視窗640包含shmoo工具，用來展示組件或系統之回應的圖形顯示，該回應在條件及輸入的範圍內變化。
在一實施例中，測試應用程式451可包含程式流程工具。圖7A例示出根據本發明之一實施例的程式流程工具之基於GUI之實行方案，且圖7B例示出根據本發明之一實施例之GUI內的程式流程工具之基於文字之實行方案。
圖7A之圖形程式流程表示中的節點740中之每一者表示將要在DUT上運行之一或多個測試。每一節點可包含一或多個測試。此外，程式流程工具可包含取決於該等測試中之每一者的結果對要進行的步驟作出決策之能力。此外，使用者亦可使用選單選項來選擇該等測試需要如何運行。例如，使用者可選擇測試是否應運行直至其通 過，或者測試是否應在首次失敗時中止。
測試選單710允許使用者在不同類型之測試(例如，功能測試、智慧型比較、依序讀取寫入測試、識別元件等)之間進行圖形選擇。基於使用者選擇來使用GUI之程式流程工具實施的測試，測試應用程式451將適當的測試推進到已連接之測試器處理器305及其對應位點模組。
在圖7B中所展示的程式流程之文字表示中自動反映使用者在圖7A之程式流程工具視窗中所作的任何變化。類似地，若使用者選擇使用如圖7B中所展示的文字程式流程工具來準備測試程式，則在圖7A中所展示的程式流程工具之圖形視窗中自動注釋並且反映使用者完成的指令碼之任何變化。
在一實施例中，測試應用程式451可包含DUT組配工具。DUT組配工具係本發明之GUI如何針對協定獨立元件測試進行推廣之一態樣。圖8A例示出根據本發明之一實施例之圖形使用者介面內的DUT組配工具之GUI實行方案，且圖8B例示出根據本發明之一實施例之圖形使用者介面內的DUT組配工具之文字實行方案。測試應用程式451中的DUT組配工具之GUI允許使用者經由圖形介面來組配DUT及用來與DUT通訊之協定。使用者尤其亦可組配DUT之執行個體化之數目。
本發明之一實施例給使用者提供使用測試應用程式451之圖形使用者介面來實施其選擇用來與DUT通訊之協定的能力。此消除了對系統中之協定特定硬體匯流排 配接器通訊端(socket)與卡的需要，因為通訊協定模組可直接規劃於FPGA元件、數位信號處理器(DSP)或任何其他可規劃元件上的位點模組上。此外，DUT組配工具允許使用者藉由調處圖8A之GUI或編輯圖8B中所顯示之視窗中的文字來切換至不同協定，用來與DUT通訊。測試應用程式451由智慧規劃層基於使用者之選擇來將用於協定之位元檔案推進至位點模組上的可規劃元件。在一實施例中，測試應用程式451可自動選擇PCIe作為協定，測試應用程式451將自動選擇與PCIe協定相關聯的對應測試並且傳遞至測試器處理器305以便運行該等測試。
此外，藉由改變基於GUI或文字之實行方案內的「位點」之數目，使用者可容易為了展開目的而編輯連接至系統的DUT之數目。以此方式，允許使用者在無需考量連接至測試裝置之DUT之數目的情況下準備測試程式。在DUT組配工具內可改變DUT之數目，並且測試應用程式451具有智慧來基於已連接之DUT之數目產生展開。
類似於圖7A及圖7B中所例示之程式流程工具，DUT組配工具亦在工具之文字及GUI版本之間實施追蹤，因此在兩個版本中之一者中所作的任何變化亦在另一者中自動實施。例如，若在圖8B之文字視窗中選擇的位點之數目增加，則圖8A之GUI中的列之對應數目將增加，來反映該變化，其中每一列專用於該等位點中之一者。
圖9例示出根據本發明之一實施例之測試應用程式內的shmoo工具之GUI。在一實施例中，測試應用程 式451提供用來實施「按一下(single click)」shmoo工具之GUI，該shmoo工具係用於特徵化目的。其中，shmoo工具呈現組件或系統之回應的圖形顯示，該回應如圖9中所展示在條件及輸入之範圍內變化。
在一實施例中，測試應用程式451之shmoo工具允許使用者在程式流程內多次但以變化之參數(例如，不同的讀取/寫入區塊大小)運行測試，並且提供結果之圖形表示，例如通量隨區塊大小如何變化。在習知系統中，使用者必須在重新運行測試之前手動地改變用於測試之參數。本發明之測試應用程式451內的按一下shmoo工具允許使用者直接點選GUI視窗內的圖符(icon)來開始運行具有變化之參數的多個測試。然而，使用者不需要預先用某些測試準則(例如，步驟之數目、針對每一測試之輸入之間的增量、停止條件等)來組配shmoo工具。shmoo工具因此允許使用者設置整個程式流程，其中測試係以變化之參數重複並且藉由點選GUI圖符容易地調用程式流程。
圖10例示出根據本發明之一實施例之示範性電腦實施處理程序的流程圖，該處理程序係用以使用圖形使用者介面來組配包含可規劃元件之模組來測試DUT。然而，本發明不限於流程圖1000所提供的描述。取而代之，熟習相關技術者自本文中所提供之教示將顯而易見，其他功能流程在本發明之範疇及精神內。將繼續參考上述示範性實施例來描述流程圖1000，但方法不限於該等實施例。
在步驟1002，測試應用程式451將使用如圖8A 及圖8B中所例示的DUT組配模組來組配用於與DUT通訊之協定。DUT組配工具給使用者提供用來首先選擇協定的GUI，將藉由該協定與DUT通訊。以此方式，測試應用程式451允許使用者有可見度來控制用來在位點模組310A-310M與DUT 372A-372M之間通訊的協定。以位元檔案的形式將協定傳輸至位點模組，用來規劃位點模組上的可規劃元件，例如FPGA、DSP等。當使用者選擇了協定時，測試應用程式451將與所選協定有關的一系列預設測試自動載入至位點模組310A-310M上的測試器處理器上。
基於使用者之協定選擇，在步驟1004，圖7A及圖7B中所例示的用於程式流程之圖形使用者介面提供針對個別協定所定製的測試選單710。使用者然後可基於可用測試選單來設計程式流程，來使用所選協定測試該(等)DUT。
DUT組配工具允許使用者為了展開目的而選擇位點(或DUT)之數目。DUT組配工具內規定位點之數目的參數藉由將連接至裝置的DUT之數目傳達至測試應用程式451來促進展開。在步驟1006，測試應用程式451藉由使測試程式流程在多個DUT上執行個體化來實施展開。
最後，在步驟1008，測試應用程式451將自圖7A及圖7B中所例示的程式流程工具接收到之測試之序列傳輸至連接至系統控制器301的測試器處理器305以便執行。測試應用程式包含狀態機，其在測試運行時持續追蹤 測試並且基於在程式流程工具中輸入之序列來判定接下來需要執行哪些測試。圖7A及圖7B中的程式流程工具控制自系統控制器301下載至位點模組上的測試方法之執行。
已參考具體實施例來描述用於解釋目的之以上描述。然而，以上說明性論述不欲為詳盡的或將本發明限於所揭示之精確形式。鑒於以上教示，許多修改及變化係可能的。選擇並描述該等實施例來最好地解釋本發明之原理及其實踐應用，從而使其他熟習此項技術者最好地利用本發明及各種實施例，其具有可能適合於所涵蓋之特定用途的各種修改。
1000‧‧‧流程圖
1002~1008‧‧‧步驟

Claims (21)

  1. 一種用以使用自動測試設備(ATE)進行測試之方法，該方法包含：使用一圖形使用者介面(GUI)獲得一協定選擇，用來規劃一可規劃測試器模組；用一通訊協定來組配該可規劃測試器模組，以便應用於至少一測試中元件(DUT)，其中該可規劃測試器模組可操作來以可通訊方式耦接至該至少一DUT；使用該GUI顯示與該通訊協定相關聯的一測試選單；使用該GUI獲得一程式流程，其中該程式流程包含選自該測試選單的一序列測試；以及將指令傳輸至該可規劃測試器模組以便執行該程式流程。
  2. 如申請專利範圍第1項之方法，其中該通訊協定係選自包含以下各者的一組：PCIe、SATA、SAS、USB及Firewire。
  3. 如申請專利範圍第1項之方法，其進一步包含：藉由傳輸使與該程式流程相關聯之測試在多個DUT上執行個體化的指令，來進行一展開，其中該可規劃測試器模組可操作來以可通訊方式耦接至該等多個DUT。
  4. 如申請專利範圍第1項之方法，其中該獲得一協定選擇 進一步包含使用該GUI獲得一硬體加速模式，用來規劃該可規劃測試器模組。
  5. 如申請專利範圍第4項之方法，其進一步包含用結合測試該至少一DUT來使用的該硬體加速模式來組配該可規劃測試器模組。
  6. 如申請專利範圍第1項之方法，其進一步包含回應於該使用該GUI獲得該協定選擇而傳輸指令，用來將與該協定選擇相關聯之一系列預設測試方法載入至該可規劃測試器模組。
  7. 如申請專利範圍第1項之方法，其中該可規劃測試器模組包含至少一可規劃元件，其係選自包含以下各者的一組：一數位信號處理器(DSP)、一場可規劃閘陣列(FPGA)、一可規劃邏輯陣列(PLA)、一複雜可規劃邏輯元件(CPLD)及一可規劃陣列邏輯(PAL)。
  8. 一種電腦可讀儲存媒體，其上儲存有電腦可執行指令，該等指令若由一電腦系統執行則導致該電腦系統進行用以使用自動測試設備(ATE)進行測試的一方法，該方法包含：使用一圖形使用者介面(GUI)獲得一協定選擇，用來規劃一可規劃測試器模組；用一通訊協定來組配該可規劃測試器模組，以便應用於至少一測試中元件(DUT)，其中該可規劃測試器模組可操作來以可通訊方式耦接至該至少一DUT；使用該GUI顯示與該通訊協定相關聯的一測試選 單；使用該GUI獲得一程式流程，其中該程式流程包含選自該測試選單的一序列測試；以及將指令傳輸至該可規劃測試器模組以便執行該程式流程。
  9. 如申請專利範圍第8項之電腦可讀媒體，其中該通訊協定係選自包含以下各者的一組：PCIe、SATA、SAS、USB及Firewire。
  10. 如申請專利範圍第8項之電腦可讀媒體，其中該方法進一步包含：藉由傳輸使與該程式流程相關聯之測試在多個DUT上執行個體化的指令，來進行一展開，其中該可規劃測試器模組可操作來以可通訊方式耦接至該等多個DUT。
  11. 如申請專利範圍第8項之電腦可讀媒體，其中該獲得一協定選擇進一步包含使用該GUI獲得一硬體加速模式，用來規劃該可規劃測試器模組。
  12. 如申請專利範圍第11項之電腦可讀媒體，其中該方法進一步包含用結合測試該至少一DUT來使用的該硬體加速模式來組配該可規劃測試器模組。
  13. 如申請專利範圍第8項之電腦可讀媒體，其中該方法進一步包含回應於該使用該GUI獲得該協定選擇而傳輸指令，用來將與該協定選擇相關聯之一系列預設測試方法載入至該可規劃測試器模組。
  14. 一種用以進行一自動測試之系統，該系統包含：記憶體，其包含儲存於其中的一測試應用程式；一測試介面，用來連接至一可規劃測試器模組；以及耦接至該記憶體及該測試介面的一處理器，該處理器經組配來根據該測試應用程式操作，來進行以下：使用一圖形使用者介面(GUI)獲得一協定選擇，用來規劃一可規劃測試器模組；用一通訊協定來組配該可規劃測試器模組，以便應用於至少一測試中元件(DUT)，其中該可規劃測試器模組可操作來以可通訊方式耦接至該至少一DUT；使用該GUI顯示與該通訊協定相關聯的一測試選單；使用該GUI獲得一程式流程，其中該程式流程包含選自該測試選單的一序列測試；以及將指令傳輸至該可規劃測試器模組以便執行該程式流程。
  15. 如申請專利範圍第14項之系統，其中該通訊協定係選自包含以下各者的一組：PCIe、SATA、SAS、USB及Firewire。
  16. 如申請專利範圍第14項之系統，其中該處理器進一步經組配來根據該測試應用程式操作，來藉由傳輸使與該程式流程相關聯之測試在多個DUT上執行個體化的指令，來進行一展開，其中該可規劃測試器模組可操作來 以可通訊方式耦接至該等多個DUT。
  17. 如申請專利範圍第14項之系統，其中該處理器進一步經組配來根據該測試應用程式操作，來使用該GUI獲得一硬體加速模式，用來規劃該可規劃測試器模組。
  18. 如申請專利範圍第17項之系統，其中該處理器進一步經組配來根據該測試應用程式操作，來用結合測試該至少一DUT來使用的該硬體加速模式來組配該可規劃測試器模組。
  19. 如申請專利範圍第14項之系統，其中該處理器進一步經組配來根據該測試應用程式操作，來回應於該使用該GUI獲得該協定選擇而傳輸指令，用來將與該協定選擇相關聯之一系列預設測試方法載入至該可規劃測試器模組。
  20. 如申請專利範圍第14項之系統，其中該可規劃測試器模組包含至少一可規劃元件，其係選自包含以下各者的一組：一數位信號處理器(DSP)、一場可規劃閘陣列(FPGA)、一可規劃邏輯陣列(PLA)、一複雜可規劃邏輯元件(CPLD)及一可規劃陣列邏輯(PAL)。
  21. 如申請專利範圍第14項之系統，其中該處理器進一步經組配來根據該測試應用程式操作，來進行以下：將指令傳輸至該可規劃測試器模組，用來以變化之測試參數多次執行該程式流程，其中該GUI係用來調用用以多次執行該程式流程之指令的傳輸；以及使用該GUI顯示與該程式流程之多次執行相關聯的結果。
TW102111674A 2013-02-21 2013-04-01 在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術 TW201433802A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/773,597 US20140237292A1 (en) 2013-02-21 2013-02-21 Gui implementations on central controller computer system for supporting protocol independent device testing

Publications (1)

Publication Number Publication Date
TW201433802A true TW201433802A (zh) 2014-09-01

Family

ID=51352191

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102111674A TW201433802A (zh) 2013-02-21 2013-04-01 在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術

Country Status (4)

Country Link
US (1) US20140237292A1 (zh)
KR (1) KR20150119869A (zh)
TW (1) TW201433802A (zh)
WO (1) WO2014130074A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569138B (zh) * 2014-12-10 2017-02-01 英業達股份有限公司 模擬裝置與硬碟背板測試系統
CN109522233A (zh) * 2018-11-22 2019-03-26 深圳忆联信息系统有限公司 应用于机台自适应测试方法、装置和计算机设备
TWI714229B (zh) * 2018-12-20 2020-12-21 日商愛德萬測試股份有限公司 自動化測試設備(ate)裝置、用以使用ate進行測試之方法、及測試儀
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing
US11137910B2 (en) 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing
US11415628B2 (en) 2019-01-22 2022-08-16 Advantest Corporation Automated test equipment for testing one or more devices under test, method for automated testing of one or more devices under test, and computer program using a buffer memory
TWI785322B (zh) * 2019-08-06 2022-12-01 日商愛德萬測試股份有限公司 用以測試包含處理單元與程式及/或資料記憶體之受測裝置的自動化測試設備、包含測試控制器、通向受測裝置的介面、共享記憶體之自動化測試設備和用以測試受測裝置之方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10161993B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
US10162007B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
US9952276B2 (en) 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
US11009550B2 (en) 2013-02-21 2021-05-18 Advantest Corporation Test architecture with an FPGA based test board to simulate a DUT or end-point
US20150082107A1 (en) * 2013-09-19 2015-03-19 Jicksen JOY State machine based functional stress tests
US9152520B2 (en) * 2013-09-26 2015-10-06 Texas Instruments Incorporated Programmable interface-based validation and debug
US10360196B2 (en) 2014-04-15 2019-07-23 Splunk Inc. Grouping and managing event streams generated from captured network data
US9838512B2 (en) 2014-10-30 2017-12-05 Splunk Inc. Protocol-based capture of network data using remote capture agents
US10127273B2 (en) 2014-04-15 2018-11-13 Splunk Inc. Distributed processing of network data using remote capture agents
US12028208B1 (en) 2014-05-09 2024-07-02 Splunk Inc. Selective event stream data storage based on network traffic volume
US10693742B2 (en) 2014-04-15 2020-06-23 Splunk Inc. Inline visualizations of metrics related to captured network data
US10462004B2 (en) 2014-04-15 2019-10-29 Splunk Inc. Visualizations of statistics associated with captured network data
US11086897B2 (en) 2014-04-15 2021-08-10 Splunk Inc. Linking event streams across applications of a data intake and query system
US10366101B2 (en) 2014-04-15 2019-07-30 Splunk Inc. Bidirectional linking of ephemeral event streams to creators of the ephemeral event streams
US9923767B2 (en) 2014-04-15 2018-03-20 Splunk Inc. Dynamic configuration of remote capture agents for network data capture
US10700950B2 (en) 2014-04-15 2020-06-30 Splunk Inc. Adjusting network data storage based on event stream statistics
US11281643B2 (en) 2014-04-15 2022-03-22 Splunk Inc. Generating event streams including aggregated values from monitored network data
US9762443B2 (en) 2014-04-15 2017-09-12 Splunk Inc. Transformation of network data at remote capture agents
US10523521B2 (en) 2014-04-15 2019-12-31 Splunk Inc. Managing ephemeral event streams generated from captured network data
US20160127180A1 (en) * 2014-10-30 2016-05-05 Splunk Inc. Streamlining configuration of protocol-based network data capture by remote capture agents
US9596253B2 (en) 2014-10-30 2017-03-14 Splunk Inc. Capture triggers for capturing network data
US10334085B2 (en) 2015-01-29 2019-06-25 Splunk Inc. Facilitating custom content extraction from network packets
US20170046212A1 (en) * 2015-08-13 2017-02-16 Qualcomm Incorporated Reducing system downtime during memory subsystem maintenance in a computer processing system
US9858177B2 (en) 2015-10-30 2018-01-02 International Business Machines Corporation Automated test generation for multi-interface enterprise virtualization management environment
KR102581480B1 (ko) 2016-07-27 2023-09-21 삼성전자주식회사 반도체 패키지를 위한 테스트 보드, 테스트 시스템 및 반도체 패키지의 제조 방법
US10698805B1 (en) * 2017-01-25 2020-06-30 Cadence Design Systems, Inc. Method and system for profiling performance of a system on chip
US10649024B2 (en) * 2017-03-03 2020-05-12 Pioneer Decisive Solutions, Inc. System for providing ATE test programming by utilizing drag-and-drop workflow editing in a time domain environment
US10572373B2 (en) * 2017-04-20 2020-02-25 International Business Machines Corporation Automated test generation for multi-interface and multi-platform enterprise virtualization management environment
US10592370B2 (en) * 2017-04-28 2020-03-17 Advantest Corporation User control of automated test features with software application programming interface (API)
US10451668B2 (en) * 2017-04-28 2019-10-22 Advantest Corporation Test program flow control
TWI657251B (zh) * 2017-08-18 2019-04-21 台灣積體電路製造股份有限公司 半導體測試裝置、半導體測試系統以及半導體測試方法
CN109639446B (zh) 2017-10-09 2022-01-11 阿里巴巴集团控股有限公司 Fpga设备、基于fpga设备的云系统
US10983144B2 (en) * 2017-10-11 2021-04-20 Rohde & Schwarz Gmbh & Co. Kg Measurement apparatus with projected user interface
CN108335722A (zh) * 2018-01-03 2018-07-27 郑州云海信息技术有限公司 一种自动化测试ssd接口速率的方法
US11002787B2 (en) * 2018-03-06 2021-05-11 Advantest Corporation Scalable platform for system level testing
US10904281B2 (en) * 2018-04-18 2021-01-26 Oracle International Corporation Cloud-based security testing interface with security scanners
US10929260B2 (en) * 2018-05-16 2021-02-23 Advantest Corporation Traffic capture and debugging tools for identifying root causes of device failure during automated testing
CN109115463A (zh) * 2018-06-28 2019-01-01 昂纳信息技术（深圳）有限公司 一种光放大器压力测试方法以及系统
US10877088B2 (en) 2019-01-30 2020-12-29 Qualcomm Incorporated In-system structural testing of a system-on-chip (SoC) using a peripheral interface port
US10862946B1 (en) * 2019-04-05 2020-12-08 Sony Interactive Entertainment LLC Media player supporting streaming protocol libraries for different media applications on a computer system
CN110297735B (zh) * 2019-06-28 2023-06-06 深圳忆联信息系统有限公司 基于固态硬盘的通用复判测试系统
CN110569160B (zh) * 2019-09-11 2023-07-25 桂林移远通信技术有限公司 基于通信模组的开发板的测试系统
US11604713B2 (en) * 2020-02-12 2023-03-14 International Business Machines Corporation Automated hardware for input/output (I/O) test regression apparatus
TWI773140B (zh) * 2020-03-05 2022-08-01 日商愛德萬測試股份有限公司 用於流量捕獲及除錯工具之圖形使用者介面
CN111984435B (zh) * 2020-08-20 2024-12-20 中电科思仪科技股份有限公司 一种测试程序的执行与调试方法及系统
CN113515415B (zh) * 2021-04-12 2024-03-08 山东英信计算机技术有限公司 一种测试介质生成方法、系统及介质
CN114460387A (zh) * 2021-12-21 2022-05-10 四川爱联科技股份有限公司 一种测试系统、方法及电子设备
CN117608947B (zh) * 2024-01-24 2024-04-23 合肥康芯威存储技术有限公司 一种存储器的故障测试系统以及方法
CN118740703B (zh) * 2024-06-27 2026-01-23 科华数据股份有限公司 多通信协议测试方法、装置、终端及存储介质

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6681351B1 (en) * 1999-10-12 2004-01-20 Teradyne, Inc. Easy to program automatic test equipment
EP1092983B1 (en) * 2000-06-16 2003-01-22 Agilent Technologies, Inc. (a Delaware corporation) Integrated circuit tester with multi-port testing functionality
US7370256B2 (en) * 2001-09-28 2008-05-06 Inapac Technology, Inc. Integrated circuit testing module including data compression
US20040168111A1 (en) * 2002-09-11 2004-08-26 Arnold Ross J. Graphic user interface for test equipment
US6904375B1 (en) * 2003-01-22 2005-06-07 Xilinx, Inc. Method and circuits for testing high speed devices using low speed ATE testers
GB2429536B (en) * 2004-03-05 2008-05-21 Vfs Technologies Ltd Testing of embedded systems
US7363188B1 (en) * 2004-12-03 2008-04-22 Litepoint Corp. Apparatus and method for operating automated test equipment (ATE)
US7590903B2 (en) * 2006-05-15 2009-09-15 Verigy (Singapore) Pte. Ltd. Re-configurable architecture for automated test equipment
US7580807B2 (en) * 2006-06-15 2009-08-25 Texas Instruments Incorporated Test protocol manager for massive multi-site test
KR100825811B1 (ko) * 2007-02-27 2008-04-29 삼성전자주식회사 고속 검사가 가능한 반도체 소자 자동검사장치
DE102008010290A1 (de) * 2007-06-27 2009-02-19 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum Testen eines Mobilfunkgeräts
US20090112548A1 (en) * 2007-10-30 2009-04-30 Conner George W A method for testing in a reconfigurable tester
US8838406B2 (en) * 2008-11-11 2014-09-16 Advantest (Singapore) Pte Ltd Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment
US8170828B2 (en) * 2009-06-05 2012-05-01 Apple Inc. Test method using memory programmed with tests and protocol to communicate between device under test and tester
US9164859B2 (en) * 2009-09-25 2015-10-20 Qualcomm Incorporated Computing device for enabling concurrent testing
US8127187B2 (en) * 2009-09-30 2012-02-28 Integrated Device Technology, Inc. Method and apparatus of ATE IC scan test using FPGA-based system
US8731493B2 (en) * 2009-10-30 2014-05-20 Apple Inc. Wireless local area network test system with forced transmit rates during protocol-based testing
US8718967B2 (en) * 2010-05-28 2014-05-06 Advantest Corporation Flexible storage interface tester with variable parallelism and firmware upgradeability
CN103477237B (zh) * 2011-03-21 2016-03-02 温莎大学 自动化测试和验证电子元件的装置
US9176839B2 (en) * 2011-05-20 2015-11-03 Whizchip Design Technologies Pvt. Ltd. Bus transaction monitoring and debugging system using FPGA
US9430345B2 (en) * 2011-09-23 2016-08-30 Roche Diabetes Care, Inc. Command interface for communication test framework
US9116785B2 (en) * 2013-01-22 2015-08-25 Teradyne, Inc. Embedded tester
US20140236527A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Cloud based infrastructure for supporting protocol reconfigurations in protocol independent device testing systems

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569138B (zh) * 2014-12-10 2017-02-01 英業達股份有限公司 模擬裝置與硬碟背板測試系統
CN109522233A (zh) * 2018-11-22 2019-03-26 深圳忆联信息系统有限公司 应用于机台自适应测试方法、装置和计算机设备
TWI714229B (zh) * 2018-12-20 2020-12-21 日商愛德萬測試股份有限公司 自動化測試設備(ate)裝置、用以使用ate進行測試之方法、及測試儀
US10976361B2 (en) 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
US11415628B2 (en) 2019-01-22 2022-08-16 Advantest Corporation Automated test equipment for testing one or more devices under test, method for automated testing of one or more devices under test, and computer program using a buffer memory
US11913990B2 (en) 2019-01-22 2024-02-27 Advantest Corporation Automated test equipment for testing one or more devices under test, method for automated testing of one or more devices under test, and computer program for handling command errors
US11137910B2 (en) 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing
TWI785322B (zh) * 2019-08-06 2022-12-01 日商愛德萬測試股份有限公司 用以測試包含處理單元與程式及/或資料記憶體之受測裝置的自動化測試設備、包含測試控制器、通向受測裝置的介面、共享記憶體之自動化測試設備和用以測試受測裝置之方法
US12315585B2 (en) 2019-08-06 2025-05-27 Advantest Corporation Automated test equipment comprising a plurality of communication interfaces to a device under test
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing

Also Published As

Publication number Publication date
US20140237292A1 (en) 2014-08-21
KR20150119869A (ko) 2015-10-26
WO2014130074A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
TW201433802A (zh) 在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術
CN105378493B (zh) 用于支持协议无关器件测试系统中协议重新配置的基于云的基础设施
CN108845557B (zh) 用软件应用编程接口对自动化测试特征进行用户控制
JP6748671B2 (ja) テストプログラムフロー制御
KR102773346B1 (ko) 자동 테스팅 동안 디바이스 결함의 근본 원인을 식별하기 위한 트래픽 캡쳐 및 디버깅 툴
KR102479320B1 (ko) 상이한 애플리케이션을 사용하는 복수의 사용자를 지원하기 위한 시험 시스템
JP2020101519A (ja) ソリッドステートデバイス（ｓｓｄ）の変則セクタサイズおよびプロテクションモードのための自動テスト装置（ａｔｅ）サポートフレームワーク
CN105143895B (zh) 从交互式图形用户界面中自动生成测试类预编译头
JP7672897B2 (ja) 試験測定システム及び被試験デバイス分析方法
Gruwell et al. High-speed FPGA configuration and testing through JTAG
JPH0618635A (ja) モデルのパターンマッチングに基づくプリント回路基板のための機能テストの生成方法
US20190278645A1 (en) Log post-processor for identifying root causes of device failure during automated testing
US20170277613A1 (en) Multiple mode testing in a vector memory restricted test environment
Ishak et al. An Automated Testing Method for PXI Chassis Software Driver
Lecklider Working in a friendly boundary scan environment: still using the same old test tools? New boundary scan software can improve your efficiency
TW201428490A (zh) 微控制器分析工具