TW201438270A - 降低氮化鎵之缺陷密度的成長方法 - Google Patents

降低氮化鎵之缺陷密度的成長方法 Download PDF

Info

Publication number
TW201438270A
TW201438270A TW102110457A TW102110457A TW201438270A TW 201438270 A TW201438270 A TW 201438270A TW 102110457 A TW102110457 A TW 102110457A TW 102110457 A TW102110457 A TW 102110457A TW 201438270 A TW201438270 A TW 201438270A
Authority
TW
Taiwan
Prior art keywords
layer
gallium nitride
island
growth
buffer
Prior art date
Application number
TW102110457A
Other languages
English (en)
Inventor
綦振瀛
鄭隆傑
劉學興
李庚諺
Original Assignee
泰谷光電科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 泰谷光電科技股份有限公司 filed Critical 泰谷光電科技股份有限公司
Priority to TW102110457A priority Critical patent/TW201438270A/zh
Priority to CN201310146859.9A priority patent/CN104078539B/zh
Priority to US13/934,846 priority patent/US8679881B1/en
Publication of TW201438270A publication Critical patent/TW201438270A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides

Landscapes

  • Led Devices (AREA)

Abstract

一種降低氮化鎵之缺陷密度的成長方法，係於一基板上依序形成緩衝成長層、應力釋放層以及第一奈米覆蓋層，其中該第一奈米覆蓋層具有複數連通該應力釋放層的開口，接著於該開口進行第一島狀體的成長，而後於該第一島狀體上進行第一緩衝層及第二奈米覆蓋層之成長，再進行第二島狀體的成長，以形成錯位島狀結構。藉由該第一奈米覆蓋層及該第二奈米覆蓋層之設置而直接成長多重的錯位島狀結構，減少製程複雜度，並且降低製程環境的變異而影響良率的問題。此外，藉由多次側向磊晶成長方式有效提升氮化鎵光電半導體的元件特性。

Description

降低氮化鎵之缺陷密度的成長方法
本發明係有關一種發光二極體的成長方法，尤指一種降低氮化鎵之缺陷密度的成長方法。
Ⅲ-Ⅴ族材料常被使用於發光二極體的製作，其中，氮化鎵系材料具備直接能隙、寬能隙、高強度化學鍵結與良好之抗輻射強度等優點，近年來已被積極開發，應用在藍／綠～紫外光發光元件、高功率和高溫電子等元件。
目前大尺寸的氮化鎵晶圓尚無法製成，使得大部份氮化鎵半導體元件需採用和氮化鎵有相當晶格錯配量的基板。由於基板和磊晶薄膜間晶格的不匹配而產生的應變，常引發錯位差排(Misfit Dislocation)的形成。此外，在典型的光電元件中，其結構常為異質結構，由於磊晶膜之間的晶格不匹配及熱膨脹係數之差異，容易在異質界面累積應變能，這些應變能在元件製造及使用過程往往會形成錯位差排以釋放能量。這些錯位差排缺陷一般由異質界面上開始產生，在元件之主動區(Active Region)，倘有差排之存在，則會成為少數載子(Minority Carriers)之陷阱(Traps)或再結合中心(Recombination Centers)，因而影響此類半導體元件的特性及品質。例如對發光元件而言，差排缺陷的存在使得過剩載子結合不以發光再結合型態(Radiative Recombination)釋出能量，因而影響了發光效率。
由於沒有晶格常數與氮化鎵完全匹配的基板，所以目前在生長氮化鎵薄膜時多採異質磊晶生長。以使用最多的氧化鋁基板為例，雖然氧化鋁基板的物性及化性皆相當穩定，但是它與氮化鎵薄膜間約有16%的晶格錯配量，這造成生長在氧化鋁基板上的氮化鎵薄膜缺陷密度很高。為了能夠有效地減少差排密度，相關研究人員開發了許多方法想要解決此一問題，其中較為常用的，便是使用橫向磊晶(Epitaxial Lateral over growth, ELOG)法，如歐洲專利公開第1054442號之「Method for growing epitaxial group Ⅲ nitride compound semiconductors on silicon」，其中便揭露了利用ELOG於矽基板上成長氮化鋁鎵的方法，藉此減少錯位差排的問題。
一般利用ELOG進行氮化鋁鎵的成長時，必須進行曝光顯影及蝕刻的製程，因而必須在不同的製程機台中進行製作，不僅製程較為複雜，並且因為不同機台之間的環境因素影響，容易使得良率降低，造成生產成本的增加。
本發明之主要目的，在於解決習知技術製程複雜，且製程並非位於同一機台，而因環境影響造成良率降低的問題。
為達上述目的，本發明提供一種降低氮化鎵之缺陷密度的成長方法，包含有以下步驟：
S1：於一基板上依序形成一緩衝成長層以及一應力釋放層；
S2：形成一第一奈米覆蓋層於該應力釋放層上，且該第一奈米覆蓋層具有複數連通該應力釋放層的開口；
S3：於該些開口處進行一第一島狀體的成長，該第一島狀體具有一相鄰於該開口的傾斜壁以及一遠離該第一奈米覆蓋層並連接該傾斜壁的頂壁；
S4：形成一第一緩衝層於該第一奈米覆蓋層及該第一島狀體的表面；
S5：形成一第二奈米覆蓋層於該第一緩衝層相應於該頂壁的位置，定義未被該第二奈米覆蓋層覆蓋之第一緩衝層的位置為一連接成長區；
S6：進行一第二島狀體的成長，其係形成於該連接成長區；
S7：形成一第二緩衝層於該第二奈米覆蓋層及第二島狀體的表面；
S8：完成一錯位島狀結構之成長；及
S9：以該錯位島狀結構作為缺陷密度的緩衝結構，將一氮化物半導體層形成於該錯位島狀結構上。
由上述說明可知，本發明具有以下特點：
一、藉由該第一奈米覆蓋層及該第二奈米覆蓋層之設置而直接成長多重的錯位島狀結構，降低氮化鎵半導體的缺陷密度問題。
二、利用多次側向磊晶技術降低氮化鎵半導體材料中的高密度刃狀差排缺陷（edge type dislocation）和螺旋位錯缺陷（screw type dislocation），有效提升氮化鎵光電半導體的元件特性。
1．．．錯位島狀結構
10．．．基板
11．．．緩衝成長層
111．．．低溫緩衝成長層
112．．．高溫緩衝成長層
12．．．應力釋放層
20．．．第一奈米覆蓋層
21．．．開口
30．．．第一島狀體
31．．．傾斜壁
32．．．頂壁
40．．．第一緩衝層
41．．．連接成長區
50．．．第二奈米覆蓋層
60．．．第二島狀體
70．．．第二緩衝層
80．．．氮化物半導體層
S1~S9．．．步驟
圖1，為本發明之步驟流程示意圖。
圖2A～2E，為本發明之結構製造過程示意圖。
有關本發明之詳細說明及技術內容，現就配合圖示說明如下：
請參閱「圖1」、「圖2A」至「圖2E」所示，本發明係為一種降低氮化鎵之缺陷密度的成長方法，包含有以下步驟：
S1：於一基板10上依序形成一緩衝成長層11以及一應力釋放層12，該基板10之材質係可為氧化鋁（Al2O3,又稱藍寶石）、矽（Si）、砷化鎵（GaAs）或碳化矽（SiC）等，而該緩衝成長層11包含有一先以低溫600℃～900℃成長一厚度約為20nm的低溫緩衝成長層111，以及一以高溫1000℃～1200℃成長一厚度介於60～400nm於該低溫緩衝成長層111上的高溫緩衝成長層112，其中，該低溫緩衝成長層111及該高溫緩衝成長層112於本實施例中之材質為氮化鋁（AlN）。而該應力釋放層12之材質可為氮化鎵（GaN）、氮化鋁或氮化鋁鎵（AlxGa1-xN, 0<x<1）等，成長溫度約為900℃～1200℃。
S2：形成一第一奈米覆蓋層20於該應力釋放層12上，請配合參閱「圖2A」所示，該第一奈米覆蓋層20具有複數連通該應力釋放層12的開口21，該第一奈米覆蓋層20之材質可為氮化矽（SiN），而厚度可介於1～10nm，本發明係以有機金屬氣相沉積法（Metal-organic Chemical Vapor Deposition, MOCVD）進行製程，而在MOCVD的製程狀況下，藉由控制環境條件的方式便可以形成具有該些開口21的該第一奈米覆蓋層20，因此不需要利用額外的製程方式或製程機台，可簡化製程。
S3：於該些開口21處進行一第一島狀體30的成長，請配合參閱「圖2B」所示，該第一島狀體30具有一相鄰於該開口21的傾斜壁31以及一遠離該第一奈米覆蓋層20並連接該傾斜壁31的頂壁32，該第一島狀體30之材質可為氮化鎵或氮化鋁鎵，該第一島狀體30的成長溫度可介於1000℃～1200℃之間。
S4：形成一第一緩衝層40於該第一奈米覆蓋層20及該第一島狀體30的表面，如「圖2C」所示，該第一緩衝層40之材質可為氮化鋁或氮化鋁鎵等，該第一緩衝層40之製程溫度可介於700℃～1200℃之間，厚度可為60～400nm之間。
S5：形成一第二奈米覆蓋層50於該第一緩衝層40相應於該頂壁32的位置，定義未被該第二奈米覆蓋層50覆蓋之第一緩衝層40的位置為一連接成長區41，該第二奈米覆蓋層50之材質可為氮化矽，厚度可為1～10nm。此外，該第二奈米覆蓋層50之成長溫度可為1000℃～1200℃。
S6：進行一第二島狀體60的成長，請配合參閱「圖2D」所示，其係形成於該連接成長區41，成長溫度係可介於1000℃～1200℃之間，該第二島狀體60之材質可相同於該第一島狀體30而為氮化鎵或氮化鋁鎵，該第二島狀體60的形狀係順應該連接成長區41的凹陷形狀進行成長，並且於成長高度高於該頂壁32之位置後，其生長形狀便如該第一島狀體30一般，具有一下寬上窄的島狀形結構。
S7：形成一第二緩衝層70於該第二奈米覆蓋層50及第二島狀體60的表面，請配合參閱「圖2E」所示，該第二緩衝層70之材質可相同於該第一緩衝層40，而厚度可介於10～40nm，成長溫度範圍可介於600℃～900℃之間，而屬於低溫成長的方式。
S8：完成一錯位島狀結構1之成長，藉由上述步驟，完成了第一島狀體30以及該第二島狀體60的結構，並且該第一島狀體30以及該第二島狀體60係為錯位型的結構設置。
S9：成長氮化物半導體，以該錯位島狀結構1作為缺陷密度的緩衝結構，將一氮化物半導體層80形成於該錯位島狀結構1上，其中該氮化物半導體層80之材質可為氧化鋅、氮化鎵、氮化鋁、氮化銦、氮化鋁鎵、氮化銦鎵（InxGa1-xN, 0<x<1）、氮化鋁鎵銦（AlxGayIn1-x-yN, 0<x<1, 0<y<1, 0<x+y<1）或其他晶格常數較為接近的材料。
另外，需特別說明的是，本發明之該錯位島狀結構1僅以該第一島狀體30以及該第二島狀體60作為舉例說明，實際上，亦可成長兩層以上的島狀體錯位結構，端看使用需求。
綜上所述，本發明具有下列特點：
一、藉由該第一奈米覆蓋層及該第二奈米覆蓋層之設置而可形成錯位島狀結構，降低氮化鎵半導體的缺陷密度問題。
二、利用多次側向磊晶技術降低氮化鎵半導體材料中的高密度刃狀差排缺陷（edge type dislocation）和螺旋位錯缺陷（screw type dislocation），有效提升氮化鎵光電半導體的元件特性。
三、不需要破壞基板表面，而同樣可以達到降低缺陷密度的效果。
四、利用MOCVD製程可直接進行該錯位島狀結構的製程，因而可有效簡化製程複雜度，並降低製程環境的變異而影響良率的問題。
因此本發明極具進步性及符合申請發明專利之要件，爰依法提出申請，祈 鈞局早日賜准專利，實感德便。
以上已將本發明做一詳細說明，惟以上所述者，僅爲本發明之一較佳實施例而已，當不能限定本發明實施之範圍。即凡依本發明申請範圍所作之均等變化與修飾等，皆應仍屬本發明之專利涵蓋範圍內。
S1~S9．．．步驟

Claims (10)

  1. 一種降低氮化鎵之缺陷密度的成長方法，包含有以下步驟：
    S1：於一基板上依序形成一緩衝成長層以及一應力釋放層；
    S2：形成一第一奈米覆蓋層於該應力釋放層上，且該第一奈米覆蓋層具有複數連通該應力釋放層的開口；
    S3：於該些開口處進行一第一島狀體的成長，該第一島狀體具有一相鄰於該開口的傾斜壁以及一遠離該第一奈米覆蓋層並連接該傾斜壁的頂壁；
    S4：形成一第一緩衝層於該第一奈米覆蓋層及該第一島狀體的表面；
    S5：形成一第二奈米覆蓋層於該第一緩衝層相應於該頂壁的位置，定義未被該第二奈米覆蓋層覆蓋之第一緩衝層的位置為一連接成長區；
    S6：進行一第二島狀體的成長，其係形成於該連接成長區；
    S7：形成一第二緩衝層於該第二奈米覆蓋層及第二島狀體的表面；
    S8：完成一錯位島狀結構之成長；及
    S9：以該錯位島狀結構作為缺陷密度的緩衝結構，將一氮化物半導體層形成於該錯位島狀結構上。
  2. 如申請專利範圍第1項所述之降低氮化鎵之缺陷密度的成長方法，其中該基板之材質係選自於由氧化鋁、矽、砷化鎵、碳化矽及其組合所組成之群組。
  3. 如申請專利範圍第1項所述之降低氮化鎵之缺陷密度的成長方法，其中該緩衝成長層包含有一低溫緩衝成長層以及一高溫緩衝成長層，且於步驟S1中，係先以600℃～900℃的低溫成長該低溫緩衝成長層，再以1000℃～1200℃的高溫成長該高溫緩衝成長層。
  4. 如申請專利範圍第3項所述之降低氮化鎵之缺陷密度的成長方法，其中該低溫緩衝成長層及該高溫緩衝成長層之材質為氮化鋁。
  5. 如申請專利範圍第1項所述之降低氮化鎵之缺陷密度的成長方法，其中該應力釋放層之材質為選自於由氮化鎵、氮化鋁、氮化鋁鎵及其組合所組成之群組。
  6. 如申請專利範圍第1項所述之降低氮化鎵之缺陷密度的成長方法，其中該第一奈米覆蓋層及該第二奈米覆蓋層之材質為氮化矽。
  7. 如申請專利範圍第1項所述之降低氮化鎵之缺陷密度的成長方法，其中該第一緩衝層及該第二緩衝層之材質為選自於由氮化鋁、氮化鋁鎵及其組合所組成之群組。
  8. 如申請專利範圍第1項所述之降低氮化鎵之缺陷密度的成長方法，其中該第一島狀體以及該第二島狀體之材質係選自於由氮化鎵及氮化鋁鎵所組成之群組。
  9. 如申請專利範圍第1項所述之降低氮化鎵之缺陷密度的成長方法，其中該氮化物半導體層之材質係選自於由氧化鋅、氮化鎵、氮化鋁、氮化銦、氮化鋁鎵、氮化銦鎵、氮化鋁鎵銦及其組合所組成之群組。
  10. 如申請專利範圍第1項所述之降低氮化鎵之缺陷密度的成長方法，其中該第一奈米覆蓋層及該第二奈米覆蓋層係利用有機金屬氣相沉積法分別沉積於該應力釋放層以及該第一緩衝層上。
TW102110457A 2013-03-25 2013-03-25 降低氮化鎵之缺陷密度的成長方法 TW201438270A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102110457A TW201438270A (zh) 2013-03-25 2013-03-25 降低氮化鎵之缺陷密度的成長方法
CN201310146859.9A CN104078539B (zh) 2013-03-25 2013-04-25 降低氮化镓缺陷密度的成长方法
US13/934,846 US8679881B1 (en) 2013-03-25 2013-07-03 Growth method for reducing defect density of gallium nitride

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102110457A TW201438270A (zh) 2013-03-25 2013-03-25 降低氮化鎵之缺陷密度的成長方法

Publications (1)

Publication Number Publication Date
TW201438270A true TW201438270A (zh) 2014-10-01

Family

ID=50288797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102110457A TW201438270A (zh) 2013-03-25 2013-03-25 降低氮化鎵之缺陷密度的成長方法

Country Status (3)

Country Link
US (1) US8679881B1 (zh)
CN (1) CN104078539B (zh)
TW (1) TW201438270A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102252993B1 (ko) 2014-11-03 2021-05-20 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자의 제조방법
CN106128948A (zh) * 2016-07-26 2016-11-16 中国科学院半导体研究所 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法
KR102374879B1 (ko) * 2017-12-19 2022-03-15 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법
CN114141615B (zh) * 2021-11-26 2025-12-12 江苏第三代半导体研究院有限公司 高质量半导体外延片及其制备方法
CN114242859B (zh) * 2021-11-30 2023-05-02 福建兆元光电有限公司 一种Micro LED外延片制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP3946976B2 (ja) * 2001-10-12 2007-07-18 日本碍子株式会社 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
TWI408264B (zh) * 2005-12-15 2013-09-11 聖戈班晶體探測器公司 低差排密度氮化鎵（ＧａＮ）之生長方法
EP2171748A1 (en) * 2007-07-26 2010-04-07 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and templates grown by the methods
KR20090016051A (ko) * 2007-08-10 2009-02-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
US8723159B2 (en) * 2011-02-15 2014-05-13 Invenlux Corporation Defect-controlling structure for epitaxial growth, light emitting device containing defect-controlling structure, and method of forming the same

Also Published As

Publication number Publication date
CN104078539B (zh) 2017-03-01
US8679881B1 (en) 2014-03-25
CN104078539A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
US8981382B2 (en) Semiconductor structure including buffer with strain compensation layers
CN103137446B (zh) 硅衬底上氮化镓生长方法
CN104205298B (zh) 在硅基板上形成iii/v族共形层的方法
KR102071034B1 (ko) 질화물 기판 제조 방법
JP5425284B1 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
CN103531612A (zh) 半导体器件
US9543146B2 (en) Manufacturing method of semiconductor device that includes forming plural nitride semiconductor layers of identical material
CN103489896B (zh) 氮化镓基半导体器件及其制造方法
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
CN104078539B (zh) 降低氮化镓缺陷密度的成长方法
KR20140132524A (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
US20150115277A1 (en) Episubstrates for Selective Area Growth of Group III-V Material and a Method for Fabricating a Group III-V Material on a Silicon Substrate
KR20130022088A (ko) 반도체 기판, 이를 이용한 발광소자 및 그 제조방법
KR101762177B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
CN211404521U (zh) 一种超晶格量子点结构
CN110534626B (zh) 一种超晶格量子点结构及其制作方法
CN115552566B (zh) Ⅲ族氮化物结构及其制作方法
TWI804035B (zh) Iii-n半導體結構及其製造方法
US20200335658A1 (en) Method for Producing a Nitride Compound Semiconductor Component
KR101831579B1 (ko) 자외선 led 웨이퍼
KR20140031000A (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
US20250285859A1 (en) Method for manufacturing group 3 nitride semiconductor template
KR20120131292A (ko) 발광소자의 제조방법