TW201511109A - Ｉｉｉ族氮化物基板之處理方法及磊晶基板之製造方法 - Google Patents

Ｉｉｉ族氮化物基板之處理方法及磊晶基板之製造方法 Download PDF

Info

Publication number
TW201511109A
TW201511109A TW103110835A TW103110835A TW201511109A TW 201511109 A TW201511109 A TW 201511109A TW 103110835 A TW103110835 A TW 103110835A TW 103110835 A TW103110835 A TW 103110835A TW 201511109 A TW201511109 A TW 201511109A
Authority
TW
Taiwan
Prior art keywords
group iii
iii nitride
substrate
nitride substrate
temperature
Prior art date
Application number
TW103110835A
Other languages
English (en)
Other versions
TWI600076B (zh
Inventor
倉岡義孝
杉山智彥
前原宗太
Original Assignee
日本碍子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子股份有限公司 filed Critical 日本碍子股份有限公司
Publication of TW201511109A publication Critical patent/TW201511109A/zh
Application granted granted Critical
Publication of TWI600076B publication Critical patent/TWI600076B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2908—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/402—Chemomechanical polishing [CMP] of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/129—Preparing bulk and homogeneous wafers by polishing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H10P95/904—Thermal treatments, e.g. annealing or sintering of Group III-V semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本發明係提供當積層Ⅲ族氮化物層時，可獲得能形成特性優異電子裝置之Ⅲ族氮化物基板的Ⅲ族氮化物基板之處理方法。本發明的Ⅲ族氮化物基板之處理方法係包括：對基板表面施行CMP處理的步驟；對將CMP處理後的Ⅲ族氮化物基板，於氮氣環境下升溫至既定退火溫度的步驟；以及將經升溫至退火溫度的Ⅲ族氮化物基板，於氫氣與氮氣的第1混合環境、或氫氣與氨氣的第2混合環境中，保持4分鐘以上且8分鐘以下的步驟。

Description

III族氮化物基板之處理方法及磊晶基板之製造方法
本發明係關於Ⅲ族氮化物結晶之處理方法，特別係關於使在Ⅲ族氮化物基板上成長Ⅲ族氮化物結晶之前，對Ⅲ族氮化物基板施行的前處理方法。
以GaN(氮化鎵)為代表的Ⅲ族氮化物結晶(單晶)，廣泛被使用為諸如HEMT(高電子遷移率電晶體)等電子裝置、LED(發光二極體)等發光元件與受光元件等光裝置的基底基板、以及使該等裝置顯現出所需裝置特性的機能層。
由Ⅲ族氮化物結晶構成的基板(Ⅲ族氮化物基板)，係藉由使Ⅲ族氮化物結晶，成長於由相同或不同組成Ⅲ族氮化物結晶構成的基底基板、或者藍寶石、矽等異種材料的基底基板上而獲得。另外，此情況所使用的基底基板亦有稱「晶種結晶」的情況。又，使Ⅲ族氮化物結晶成長後，亦有除去基底基板的情況。
由在藍寶石基板上形成GaN層而構成的GaN磊晶基板上，利用氣相法形成GaN層，然後藉由剝離藍寶石基板，便可獲得Ⅲ族氮化物所期待GaN獨立式基板的技術已屬公知(例如參照專利文獻1)。又，在晶種結晶基板上，利用屬於液相法一種的助熔劑法形成Ⅲ族氮化物結晶之技術亦屬公知(例 如參照專利文獻2)。
再者，使在GaN基板上利用MOCVD(有機金屬化學氣相沉積)法成長Ⅲ族氮化物結晶之前，為能減輕在GaN基板表面上所存在研磨刮痕對結晶成長造成的影響，便在MOCVD的裝置內，形成含有氨與氫的製程氣體環境，且對GaN基板依1100℃以上溫度施行10分鐘以上熱處理的技術亦屬公知(例如參照專利文獻3)。
再者，當使在GaN獨立式基板上成長GaN磊晶膜時，於界面部分形成含Si(矽)之n+GaN層狀區域的技術亦屬公知(例如參照專利文獻4)。
當在GaN基板上利用MOCVD法等沉積數~數十μm厚的氮化物層，而積層著HEMT構造、LED構造時，為提升該等裝置特性，必需結晶品質良好且能獲得急遽的積層界面，所以，GaN基板表面要求平坦。積層前的GaN基板表面之處理方法，一般係採用CMP(化學機械研磨)。
然而，習知由在經CMP處理後的GaN基板上利用MOCVD法積層GaN層而構成的電子裝置，會發生無法獲得設計值所期待特性的問題。特別係會有n型載子的控制較為困難的問題。
為究明原因，本發明的發明者經利用SIMS(二次離子質譜儀法)進行分析，結果確認到在GaN層與GaN基板的界面處有存在高濃度的Si雜質層。
形成該Si雜質層的要因可認為係在GaN層形成前當對GaN基板表面施行CMP處理時附著，然後即便經由後續 的洗淨處理仍未被完全除去，在GaN基板表面所形成加工變質層上形成微粒並殘留的磨粒(膠態二氧化矽)，以及當GaN基板保管時從箱體等揮發並附著於GaN基板表面上的附著物，於GaN層形成時的升溫/加熱時進行擴散等。
加工變質層係從GaN基板表面起存在數nm~數10nm厚度，被認為對Si的擴散具有貢獻，因而因應措施可認為例如施行專利文獻3所揭示熱處理，當除去加工變質層時去除高濃度Si雜質層，但此情況，利用CMP處理所獲得的平坦性惡化，結果導致LED等裝置特性劣化，故非屬較佳。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利第3631724號公報
[專利文獻2]國際公開第2010/84675號
[專利文獻3]日本專利第3894191號公報
[專利文獻4]日本專利第4984557號公報
本發明係有鑑於上述問題而完成，目的在於提供：當積層Ⅲ族氮化物層時，可獲得能形成特性優異電子裝置之Ⅲ族氮化物基板的Ⅲ族氮化物基板之處理方法。
為解決上述問題，本發明第1態樣的Ⅲ族氮化物基板之處理方法，係包括：對Ⅲ族氮化物基板之表面施行化學機械研磨處理的CMP步驟；對經上述CMP步驟的上述Ⅲ族氮化物基板，於氮氣環境下升溫至950℃以上且1150℃以下之退 火溫度的升溫步驟；以及對經上述升溫步驟升溫至上述退火溫度的上述Ⅲ族氮化物基板，在氫氣與氮氣的第1混合環境、或氫氣與氨氣的第2混合環境中保持4分鐘以上且8分鐘以下的退火步驟。
本發明第2態樣係就第1態樣的Ⅲ族氮化物基板之處理方法，其中，上述第1及第2混合環境的氫氣混合比係1/10~8/10。
本發明第3態樣係就第1或第2態樣的Ⅲ族氮化物基板之處理方法，其中，上述退火溫度係1000℃以上且未滿1100℃。
本發明第4態樣由在Ⅲ族氮化物基板上磊晶形成Ⅲ族氮化物層構成的磊晶基板之製造方法，係包括：對Ⅲ族氮化物基板的表面施行化學機械研磨處理的CMP步驟；將經上述CMP步驟的上述Ⅲ族氮化物基板，載置於為在上述Ⅲ族氮化物基板上磊晶形成Ⅲ族氮化物層的裝置內之載置步驟；對經上述載置步驟的上述Ⅲ族氮化物基板，在上述裝置內，於氮氣環境下，升溫至950℃以上且1150℃以下之退火溫度的升溫步驟；對經上述升溫步驟升溫至上述退火溫度的上述Ⅲ族氮化物基板，在上述裝置內，於氫氣與氮氣的第1混合環境、或氫氣與氨氣的第2混合環境中保持4分鐘以上且8分鐘以下的退火步驟；以及於上述裝置內，在經由上述退火步驟的上述Ⅲ族氮化物基板上，磊晶形成上述Ⅲ族氮化物層的磊晶形成步驟。
本發明第5態樣係就第4態樣的磊晶基板之製造方法，其中，上述第1及第2混合環境的氫氣混合比係 1/10~8/10。
本發明第6態樣係就第4或第5態樣的磊晶基板之製造方法，其中，上述退火溫度係1000℃以上且未滿1100℃。
本發明第7態樣係就第4至第6中任一態樣的磊晶基板之製造方法，其中，上述磊晶步驟中的上述Ⅲ族氮化物層之磊晶形成溫度係與上述退火溫度相同。
根據本發明第1至第7態樣，能獲得可適當抑制表面的Si雜質層形成，且當使Ⅲ族氮化物層磊晶形成而製作電子裝置時，能獲得特性優異之電子裝置的Ⅲ族氮化物基板、以及由形成該Ⅲ族氮化物層而構成的磊晶基板。
1‧‧‧基底基板
2‧‧‧GaN層
3‧‧‧歐姆電極
4‧‧‧肖特基電極
10‧‧‧肖特基能障二極體
圖1係Ⅲ族氮化物基板的處理順序圖。
圖2係在由GaN構成的Ⅲ族氮化物基板上，接著CMP處理後馬上利用MOCVD法形成以Si為摻質呈n型導電型之GaN層時的SIMS測定結果分佈。
圖3係肖特基能障二極體10的構成示意圖。
圖4係各種磊晶基板的Si濃度(Si雜質濃度)值，對應混合氣體環境中的氮氣流量之描點圖。
圖5係各種磊晶基板的GaN層2表面之Rms值，對應混合氣體環境中的氮氣流量之描點圖。
圖6係肖特基能障二極體10的反向漏電流(reverse leakage current)值，對應混合氣體環境中的氮氣流量之描點圖。
圖7係各種磊晶基板的Si濃度(Si雜質濃度)值，對應混合氣體環境中的氮氣流量之描點圖。
圖8係各種磊晶基板的GaN層2表面之Rms值，對應混合氣體環境中的氮氣流量之描點圖。
圖9係肖特基能障二極體10的反向漏電流值，對應混合氣體環境中的氮氣流量之描點圖。
圖10係實施例1的磊晶基板之SIMS測定結果分佈。
圖1係本實施形態的Ⅲ族氮化物基板之處理順序圖。首先，準備Ⅲ族氮化物基板(步驟S1)。Ⅲ族氮化物基板係例如由GaN所代表的Ⅲ族氮化物結晶(單晶)構成之獨立式基板。另外，Ⅲ族氮化物基板係除GaN外，尚可由AlN、InN、BN等構成，亦可由該等的混晶構成。或者，亦可將由藍寶石、矽等異種材料構成的基板使用為Ⅲ族氮化物基板的態樣。或者，亦可由更進一步在藍寶石、矽等基板上磊晶形成上述Ⅲ族氮化物之結晶層構成，所謂的「模板基板」。Ⅲ族氮化物基板的厚度最好係數百μm~數mm程度。
對所準備的Ⅲ族氮化物基板施行CMP(化學機械研磨)處理(步驟S2)。CMP最好磨粒係使用粒徑0.05μm~0.1μm程度的膠態二氧化矽，且施行2小時~5小時程度。
例如當CMP處理前的Ⅲ族氮化物基板之表面粗糙度Rms(均方根粗糙度)係1nm~3nm的情況，藉由施行CMP，Rms便可降低至0.1nm~0.3nm。另外，本實施形態中，Rms係利用原子力顯微鏡(AFM)測定3μm四方的區域，藉由分析測定 結果而進行評價。
但，經本發明的發明者確認，施行該項CMP處理的結果，在Ⅲ族氮化物基板的表面上會殘留因CMP所使用膠態二氧化矽引發的Si雜質。圖2所示係例示此現象的SIMS(二次離子質譜儀法)測定結果(分佈)。圖2所示係在由GaN構成的Ⅲ族氮化物基板上，接著CMP處理後馬上利用MOCVD法形成以Si為摻質呈n型導電型之GaN層時的SIMS測定結果分佈。另外，圖2的橫軸之「距界面的深度」，係距積層方向的Ⅲ族氮化物基板與GaN層之界面的距離，以從該界面朝Ⅲ族氮化物基板的方向設為「正」，朝向GaN層的方向設為「負」所表示的值。
由圖2得知Ⅲ族氮化物基板在與GaN層的界面附近，Si雜質依較周圍高出1位數~2位數程度的濃度偏存。換言之，亦可謂有形成Si雜質層。又，經本發明的發明者確認到該Si雜質的存在，就藉由在Ⅲ族氮化物基板上形成Ⅲ族氮化物層而製作的電子裝置而言，成為導致特性劣化的要因。
此處，本實施形態係除去Si雜質，俾能製作特性優異電子裝置之目的下，對Ⅲ族氮化物基板施行以下的處理。
具體而言，對經施行CMP的Ⅲ族氮化物基板，在氮氣環境中加熱升溫(步驟S3)，接著施行保持於既定溫度的氫氣與氮氣之混合環境、或氫氣與氨氣之混合環境中的熱處理(退火處理)(步驟S4)。
氮氣環境中的升溫加熱係施行直到基板溫度到達後續施行退火處理時的溫度(退火溫度)。退火溫度較佳係950 ℃以上且1150℃以下、更佳係1000℃以上且未滿1100℃。升溫速度較佳係50℃/分~120℃/分程度。
另一方面，退火處理時的混合環境中之氣體混合比，較佳係氫氣：氮氣或氨氣=8：2~1：9程度。即，相對於混合氣體全體之下，氫氣混合比較佳係1/10~8/10。又，退火處理的時間較佳係4分鐘至8分鐘程度。
依如上述，藉由施行氮氣環境中的升溫加熱、以及接著在混合氣體環境中的退火處理，便可獲得適當抑制表面之Si雜質層形成的Ⅲ族氮化物基板。藉由將該Ⅲ族氮化物基板接著提供進行為製作電子裝置的Ⅲ族氮化物層成膜處理，便可獲得特性優異的電子裝置。例如可獲得成為電子裝置之耐壓指標的反向漏電流在1×10-5A/cm2以下的耐壓特性優異之電子裝置。
較佳的升溫加熱及退火處理係該等在接著施行使Ⅲ族氮化物層於Ⅲ族氮化物基板上成膜處理的成膜裝置內實施。
例如若利用MOCVD法形成Ⅲ族氮化物層，則在MOCVD裝置的反應管內形成Ⅲ族氮化物時，Ⅲ族氮化物基板所載置地方的基座上，載置CMP處理後的Ⅲ族氮化物基板，藉由對反應管內從氮氣供應源流通氮氣且通過基座而加熱Ⅲ族氮化物基板，藉此施行Ⅲ族氮化物基板的升溫加熱。然後，若Ⅲ族氮化物基板到達既定退火溫度，便將基底基板保持於該退火溫度，藉由使氫氣與氮氣的混合環境、或氫氣與氨氣的混合環境滿足上述混合比的流量比流動，而施行退火處理。然 後，待該退火處理結束後，接著施行形成所需組成Ⅲ族氮化物層的處理。
例如最好以氫氣及氮氣為載氣，並以已利用氫氣發泡的TMG(三甲基鎵)、TMA(三甲基鋁)、TMI(三甲基銦)等以及氨氣為原料氣體，更視需要以矽烷氣體等為摻質氣體進行加成，且利用MOCVD法磊晶形成Ⅲ族氮化物層。
此情況下，因為可在經退火處理後的潔淨Ⅲ族氮化物基板上馬上形成Ⅲ族氮化物層，因而可製作特性更優異的電子裝置。
依如上述說明，根據本實施形態，當藉由在CMP處理後，施行在氮氣環境中的升溫加熱、以及接著在氫氣與氮氣的混合環境、或氫氣與氨氣的混合環境中之退火處理，便可適當抑制表面的Si雜質層形成，且使Ⅲ族氮化物層磊晶形成，而製作電子裝置時，可獲得能形成特性優異電子裝置的Ⅲ族氮化物基板。
[實施例]
(實施例1)
本實施例係準備複數Ⅲ族氮化物基板，將處理條件各自設為不同而施行在氫氣與氮氣混合環境中的退火處理(熱處理)後，使用經該退火處理後的Ⅲ族氮化物基板施行磊晶基板製作。另外，本實施形態中，所謂「磊晶基板」係指已在Ⅲ族氮化物基板上磊晶形成Ⅲ族氮化物層者。
再者，使用所獲得磊晶基板，施行電子裝置構造一態樣的肖特基能障二極體製作。圖3所示係本實施例所製作 肖特基能障二極體10的構成示意圖。
再者，在該等一連串製程的途中，施行：以經CMP處理後的Ⅲ族氮化物基板及磊晶基板為對象的AFM測定、及根據結果計算Rms(均方根粗糙度)、及利用SIMS進行的Si分佈測定、以及以肖特基能障二極體10為對象的反向漏電流評價。
具體而言，Ⅲ族氮化物基板係準備複數片直徑4吋、厚0.5mm，Si摻雜量約1×1017/cm3的C面GaN獨立式基板，分別施行CMP處理計150分鐘。針對3μm四方的範圍施行AFM測定，求取Rms值，結果所有基板的Rms值均收束於0.15nm以上且0.20nm以下的範圍。
將該經CMP處理後的Ⅲ族氮化物基板配置於MOCVD裝置的反應管內之基座上，將反應管內的壓力保持於0.3atm，且使Ⅲ族氮化物基板在氮氣環境中升溫至基板溫度(基座溫度)成為1080℃。
若基板溫度到達1080℃，便將反應管內的壓力保持於0.3atm，在反應管內導入既定混合比的氫氣與氮氣混合環境，施行退火處理(熱處理)。處理時間係設為3分鐘、4分鐘、8分鐘、9分鐘等4種不同的水準。另一方面，混合氣體環境係利用將總流量設為10slm，且將氮氣流量分別設為0slm(即僅氫氣環境)、1slm(僅處理時間8分鐘的情況)、2slm、4slm、6slm、8slm、9slm、或10slm(即僅氮氣環境)，其餘則為氫氣而製作。
經該退火處理後，將基板溫度與退火處理時的溫 度(退火溫度)相同地保持於1080℃，且將反應管內的壓力設定為1atm，以氫氣及氮氣為載氣，並以已利用氫氣發泡的TMG(三甲基鎵)以及氨氣為原料氣體，更以矽烷氣體為摻質氣體，磊晶形成厚度2μm的n型GaN層。待GaN層形成後，將基板溫度降低至室溫，從MOCVD裝置中取出所獲得磊晶基板。另外，氨氣與TMG的氣體流量比(所謂V/Ⅲ比)設為1800。又，矽烷氣體係依GaN層的Si濃度成為3×1016/cm3程度導入。
針對所獲得各磊晶基板表面(GaN層表面)的3μm四方範圍利用AFM進行測定，根據所獲得測定結果計算Rms。
再者，切取各磊晶基板其中一部分，針對Ⅲ族氮化物基板與GaN層界面處的Si濃度施行SIMS分析，求取所獲得分佈的最大值(峰值)。另外，相關任一磊晶基板的分佈最大值均係在Ⅲ族氮化物基板與GaN層的界面附近處所獲得。
再者，使用未提供進行SIMS分析的磊晶基板剩餘部分，製作圖3所示肖特基能障二極體10。肖特基能障二極體10係具備有：基底基板1、GaN層2、Ti與Al多層電極的歐姆電極3、以及由Ni構成的肖特基電極4。
具體而言，藉由更進一步切取未使用於SIMS分析的剩餘磊晶基板其中一部分，而獲得源自Ⅲ族氮化物基板的基底基板1與GaN層2之積層體，並依鄰接基底基板1沒有形成GaN層2一側之面的方式，放置開口徑250μm的金屬遮罩，施行EB(電子束)蒸鍍分別形成Ti膜與Al膜各厚度30nm、1000nm，而獲得歐姆電極3。經蒸鍍後，利用高速退火爐(RTA)依650℃施行1分鐘的退火。
接著使用相同金屬遮罩，利用EB蒸鍍在GaN層2上形成厚度100nm的Ni膜，而獲得肖特基電極4。另外，肖特基電極4係與歐姆電極3在厚度方向上形成於相同位置。
針對依上述態樣所獲得肖特基能障二極體10，藉由朝反向依0V~600V範圍施加電壓，並測定反向漏電流。
圖4至圖6分別係依如上述所獲得各種磊晶基板的Si濃度(Si雜質濃度)最大值(峰值)、GaN層2表面的Rms值、及肖特基能障二極體10的反向漏電流值，對應混合氣體環境中的氮氣流量之描點圖。另外，針對任一磊晶基板，反向漏電流的測定值均係施加電壓從0V至600V範圍單調增加。所以，圖6所示係施加電壓600V時的值。
如圖4所示，當熱處理時間(退火時間)達4分鐘以上時，若氮氣流量在9slm以下的範圍，Si雜質濃度最大值停留於原本Ⅲ族氮化物基板之Si摻雜量相同程度的1×1017/cm3程度。
例如圖10所示係源自經依退火時間8分鐘、氮氣流量9slm(氫氣流量1slm)的條件，施行退火處理過之Ⅲ族氮化物基板的磊晶基板SIMS測定結果(分佈)。另外，相關圖10中的橫軸「距界面的深度」係與圖2的情況相同。圖10所示分佈，不同於圖2所示分佈，未發現到明顯的尖峰，基板側的Si濃度大致在1×1017/cm3程度保持一定，GaN層側的Si濃度大致在3×1016/cm3程度保持一定。又，雖省略圖示，相關使用經依退火時間4分鐘以上、且氮氣流量9slm以下的條件，施行退火處理過的Ⅲ族氮化物基板，所製作的磊晶基板亦是獲得 同樣分佈。
以上現象意味著使用經依退火時間4分鐘以上、且氮氣流量9slm以下的條件，施行退火處理過的Ⅲ族氮化物基板，所製作的磊晶基板，在Ⅲ族氮化物基板與GaN層界面處的Si雜質偏存獲抑制。
另一方面，依照圖5所示，氮氣流量越低、且退火時間越長，則有表面粗糙度越劣化的傾向。又，由圖6得知，當熱處理時間4分鐘及8分鐘、且氮氣流量達2slm以上(10slm以下)時，反向漏電流會降低至1×10-5A/cm2以下。
若觀察該等圖4至圖6所示結果，針對經施行CMP處理的Ⅲ族氮化物基板，在氫氣與氮氣混合比為氫氣：氮氣=8：2~1：9程度的混合氣體環境下，換言之，在相對於混合氣體全體之下，氫氣混合比為1/10~8/10的氫氣與氮氣混合氣體環境下，施行4分鐘以上且8分鐘以下的退火處理，可謂適於使用降低Ⅲ族氮化物與GaN層界面附近之Si雜質濃度、且特性優異的Ⅲ族氮化物基板製作電子裝置。
另外，若詳細觀察圖4至圖6所示結果，當氮氣流量較低於2slm(氮氣混合比較低、氫氣混合比較高)的情況，Si雜質濃度雖降低，但表面粗糙度劣化。依此，沒有良好形成肖特基電極4與GaN層2的界面，推測肖特基特性會惡化，結果判斷亦會有反向漏電流提高的傾向。另一方面，當氮氣流量較高於9slm(氮氣混合比較高、氫氣混合比較低的情況)，雖GaN層2的表面粗糙度保持於較低狀態，但GaN層2表面的Si雜質濃度會有提高的傾向。此現象可認為在GaN層2與基 底基板1的界面附近之Si並沒有如設計值般的存在，而是擴散於基底基板1側的理由，結果推測即便氮氣混合比變大，反向漏電流仍不會降低。
(實施例2)
除退火處理時的混合氣體種類與處理時間不同之外，其餘均與實施例1同樣地針對Ⅲ族氮化物基板施行CMP處理至肖特基能障二極體的反向漏電流測定。
具體而言，處理時間設為4分鐘與8分鐘等2種水準。另一方面，混合氣體環境係總流量保持於10slm，將氨氣流量固定於2slm或4slm，氮氣流量設為各自不同且最大8slm，其餘均為氫氣。
圖7至圖9分別係依如上述所獲得各種磊晶基板的Si濃度(Si雜質濃度)最大值(峰值)、GaN層2表面的Rms值、及肖特基能障二極體10的反向漏電流值，對應混合氣體環境中的氮氣流量之描點圖。另外，針對任一磊晶基板，Si濃度分佈最大值均係在Ⅲ族氮化物基板與GaN層的界面附近獲得。又，針對任一磊晶基板，反向漏電流的測定值均係施加電壓從0V至600V範圍單調增加。所以，圖9所示係施加電壓600V時的值。
由圖7及圖9得知，當使用未含氮氣而是氫氣與氨氣的混合環境氣體時，在Ⅲ族氮化物基板與GaN層界面處的Si雜質偏存獲抑制，且反向漏電流降低至1×10-5A/cm2以下。另外，根據圖8，雖有Rms值係氮氣流量越高，但僅些微變小的傾向，可是最大亦僅為0.3nm程度而已，因而可謂即便 使用未含氮氣而是氫氣與氨氣的混合環境氣體時，在GaN層的表面仍可確保良好平坦性。
該項結果表示取代氫氣與氮氣的混合氣體環境，改為使用相對於混合氣體全體之下，氫氣混合比1/10~8/10的氫氣與氨氣之混合氣體環境，對經CMP處理後的Ⅲ族氮化物基板施行退火處理時，仍可降低在Ⅲ族氮化物基板與GaN層界面附近的Si雜質濃度，使用該Ⅲ族氮化物基板可製作特性優異的電子裝置。

Claims (7)

  1. 一種Ⅲ族氮化物基板之處理方法，係Ⅲ族氮化物基板之處理方法，包括：對Ⅲ族氮化物基板之表面施行化學機械研磨處理的CMP步驟；對經上述CMP步驟的上述Ⅲ族氮化物基板，於氮氣環境下升溫至950℃以上且1150℃以下之退火溫度的升溫步驟；以及對經上述升溫步驟升溫至上述退火溫度的上述Ⅲ族氮化物基板，在氫氣與氮氣的第1混合環境、或氫氣與氨氣的第2混合環境中保持4分鐘以上且8分鐘以下的退火步驟。
  2. 如申請專利範圍第1項之Ⅲ族氮化物基板之處理方法，其中，上述第1及第2混合環境的氫氣混合比係1/10~8/10。
  3. 如申請專利範圍第1或2項之Ⅲ族氮化物基板之處理方法，其中，上述退火溫度係1000℃以上且未滿1100℃。
  4. 一種磊晶基板之製造方法，係由在Ⅲ族氮化物基板上磊晶形成Ⅲ族氮化物層構成的磊晶基板之製造方法，係包括：對Ⅲ族氮化物基板的表面施行化學機械研磨處理的CMP步驟；將經上述CMP步驟的上述Ⅲ族氮化物基板，載置於為在上述Ⅲ族氮化物基板上磊晶形成Ⅲ族氮化物層的裝置內之載置步驟；對經上述載置步驟的上述Ⅲ族氮化物基板，在上述裝置內，於氮氣環境下，升溫至950℃以上且1150℃以下之退 火溫度的升溫步驟；對經上述升溫步驟升溫至上述退火溫度的上述Ⅲ族氮化物基板，在上述裝置內，於氫氣與氮氣的第1混合環境、或氫氣與氨氣的第2混合環境中保持4分鐘以上且8分鐘以下的退火步驟；以及於上述裝置內，在經由上述退火步驟的上述Ⅲ族氮化物基板上，磊晶形成上述Ⅲ族氮化物層的磊晶形成步驟。
  5. 如申請專利範圍第4項之磊晶基板之製造方法，其中，上述第1及第2混合環境的氫氣混合比係1/10~8/10。
  6. 如申請專利範圍第4或5項之磊晶基板之製造方法，其中，上述退火溫度係1000℃以上且未滿1100℃。
  7. 如申請專利範圍第4至6項中任一項之磊晶基板之製造方法，其中，上述磊晶步驟中的上述Ⅲ族氮化物層之磊晶形成溫度係與上述退火溫度相同。
TW103110835A 2013-03-29 2014-03-24 III-nitride substrate processing method and epitaxial substrate manufacturing method TWI600076B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013072508 2013-03-29

Publications (2)

Publication Number Publication Date
TW201511109A true TW201511109A (zh) 2015-03-16
TWI600076B TWI600076B (zh) 2017-09-21

Family

ID=51623893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110835A TWI600076B (zh) 2013-03-29 2014-03-24 III-nitride substrate processing method and epitaxial substrate manufacturing method

Country Status (7)

Country Link
US (1) US9196480B2 (zh)
EP (1) EP2821532B1 (zh)
JP (1) JP6019129B2 (zh)
KR (1) KR102100841B1 (zh)
CN (1) CN104246987B (zh)
TW (1) TWI600076B (zh)
WO (1) WO2014156914A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7055595B2 (ja) * 2017-03-29 2022-04-18 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6983570B2 (ja) * 2017-08-01 2021-12-17 株式会社サイオクス 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
JPWO2022079939A1 (zh) * 2020-10-14 2022-04-21
CN114420753B (zh) * 2020-10-28 2025-09-02 江苏第三代半导体研究院有限公司 HEMT器件、基于GaN衬底的HEMT外延结构及制作方法
CN113053731B (zh) * 2021-03-05 2024-05-17 中国科学院苏州纳米技术与纳米仿生研究所 镓金属薄膜的制作方法以及氮化镓衬底的保护方法
WO2023123567A1 (zh) * 2021-12-28 2023-07-06 江苏第三代半导体研究院有限公司 半导体加工系统及半导体加工方法
CN114664642B (zh) * 2022-03-23 2023-07-04 江苏第三代半导体研究院有限公司 基于iii族氮化物同质外延的hemt结构、其制备方法及应用

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7900244A (nl) 1979-01-12 1980-07-15 Philips Nv Vlakke tweelaags electrische spoel.
JP3658756B2 (ja) * 1999-03-01 2005-06-08 住友電気工業株式会社 化合物半導体の製造方法
JP2001322899A (ja) * 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
JP2004035360A (ja) * 2002-07-05 2004-02-05 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板及びその製造方法
JP2005136311A (ja) * 2003-10-31 2005-05-26 Matsushita Electric Ind Co Ltd 窒化物半導体基板及びその製造方法
JP3894191B2 (ja) 2003-11-26 2007-03-14 住友電気工業株式会社 窒化ガリウム系半導体膜を形成する方法、および半導体基板生産物
US7045808B2 (en) 2003-12-26 2006-05-16 Hitachi Cable, Ltd. III-V nitride semiconductor substrate and its production lot, and III-V nitride semiconductor device and its production method
EP1758171A4 (en) 2005-03-04 2009-04-29 Sumitomo Electric Industries VERTICAL GALLIUM NITRIDE SEMICONDUCTOR ELEMENT AND EPITACTIC SUBSTRATE
JP4984557B2 (ja) 2005-03-04 2012-07-25 住友電気工業株式会社 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
JP5108641B2 (ja) * 2008-06-12 2012-12-26 住友電気工業株式会社 ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、及び、窒化物系半導体素子
JP2010084675A (ja) 2008-10-01 2010-04-15 Denso Corp 内燃機関の異常検出装置
JP4305574B1 (ja) 2009-01-14 2009-07-29 住友電気工業株式会社 Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法
WO2010084675A1 (ja) 2009-01-21 2010-07-29 日本碍子株式会社 ３ｂ族窒化物結晶板
JP4513927B1 (ja) * 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス

Also Published As

Publication number Publication date
TWI600076B (zh) 2017-09-21
CN104246987B (zh) 2017-10-13
EP2821532B1 (en) 2018-01-10
KR20150140202A (ko) 2015-12-15
US20150017786A1 (en) 2015-01-15
US9196480B2 (en) 2015-11-24
KR102100841B1 (ko) 2020-04-14
EP2821532A4 (en) 2015-10-07
JP6019129B2 (ja) 2016-11-02
JPWO2014156914A1 (ja) 2017-02-16
CN104246987A (zh) 2014-12-24
EP2821532A1 (en) 2015-01-07
WO2014156914A1 (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
TWI600076B (zh) III-nitride substrate processing method and epitaxial substrate manufacturing method
CN108140563B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN105658848B (zh) n型氮化铝单晶基板以及垂直型氮化物半导体器件
TWI699462B (zh) Iii族氮化物半導體基板的製造方法
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
US20150221502A1 (en) Epitaxial wafer and method for producing same
CN108352327B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN103081062A (zh) 化合物半导体的制造方法
CN107887255B (zh) 一种高阻GaN薄膜外延生长的方法
JP5225928B2 (ja) Ｉｉｉ族窒化物半導体の製造方法
JP5537890B2 (ja) 酸化亜鉛系半導体発光素子の製造方法
JP6934473B2 (ja) Ｉｉｉ族窒化物半導体発光素子
TW200530437A (en) Epitaxial structure of gallium nitride compound semiconductor and its manufacturing method