TW201526252A - 太陽能電池及其製造方法 - Google Patents

太陽能電池及其製造方法 Download PDF

Info

Publication number
TW201526252A
TW201526252A TW102148312A TW102148312A TW201526252A TW 201526252 A TW201526252 A TW 201526252A TW 102148312 A TW102148312 A TW 102148312A TW 102148312 A TW102148312 A TW 102148312A TW 201526252 A TW201526252 A TW 201526252A
Authority
TW
Taiwan
Prior art keywords
germanium semiconductor
trench
semiconductor layer
amorphous germanium
solar cell
Prior art date
Application number
TW102148312A
Other languages
English (en)
Inventor
Jau-Min Ding
Hsin-Chiao Luan
Kun-Chih Lin
Chih-Hung Liao
Yi-Wen Tseng
Original Assignee
Neo Solar Power Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neo Solar Power Corp filed Critical Neo Solar Power Corp
Priority to TW102148312A priority Critical patent/TW201526252A/zh
Priority to CN201410143530.1A priority patent/CN104752536B/zh
Priority to US14/465,328 priority patent/US9153725B2/en
Publication of TW201526252A publication Critical patent/TW201526252A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H10F10/174—Photovoltaic cells having only PIN junction potential barriers comprising monocrystalline or polycrystalline materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/138—Manufacture of transparent electrodes, e.g. transparent conductive oxides [TCO] or indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/164—Polycrystalline semiconductors
    • H10F77/1642—Polycrystalline semiconductors including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166—Amorphous semiconductors
    • H10F77/1662—Amorphous semiconductors including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
    • H10F77/247—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers comprising indium tin oxide [ITO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/703—Surface textures, e.g. pyramid structures of the semiconductor bodies, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

一種太陽能電池包含一結晶矽半導體基板、一本質非晶矽半導體層、一非晶矽半導體層以及一透明導電層。所述結晶矽半導體基板具有一第一型摻雜，且所述結晶矽半導體基板上設有至少一溝槽，形成一封閉圖形，封閉圖形內係定義為一第一電極區域，封閉圖形外係定義為一第二電極區域。其中本質非晶矽半導體層、非晶矽半導體層與透明導電層係依序形成於結晶矽半導體基板上以及溝槽內，所述本質非晶矽半導體層、非晶矽半導體層與透明導電層於溝槽處會形成不連續的結構，並於第一與第二電極區域之間產生絕緣效果。

Description

太陽能電池及其製造方法
本發明係有關於一種具有用於絕緣之溝槽結構之太陽能電池及其製造方法，特別是一種異質接面矽晶太陽能元件及其製造方法。
由於近年來對於環保的訴求，電力不再僅由火力、核能等主要發電源所提供，各類型的潔淨能源亦紛紛受到重視，其中，相較於其他型態的能源而言，太陽能電池由於具有較高的發電效率與廣泛的使用性。因此，各類型的太陽能電池技術仍持續不斷的發展與突破。
於眾多類型的太陽能電池中，串疊結構太陽能電池（Tandem structure solar cell）係藉由將多種不同能隙（Band gap）的材料相互疊合，使得光電轉化效率可以最佳化，因此，其具有較高的光電轉換效率。有別於傳統的矽基太陽能電池（Silicon based solar cell），矽基異質接面太陽能電池（Heterojunction silicon crystalline solar cell）是在矽基板兩面分別成長很薄的本質非晶矽半導體/P型半導體層(i/p layer)與本質非晶矽半導體/N型半導體層(i/n layer)，其具有結構單純、高開路電壓、適於薄基板以及低製程溫度等優點。
習知異質接面矽晶太陽能電池之製造流程概略如下：以電漿輔助化學氣相沉積法（Plasma enhanced chemical vapor deposition，PECVD）在結晶矽半導體基板上成長厚度約小於10奈米的本質非晶矽半導體層（Intrinsicamorphous silicon semiconductor layer），作為鈍化（Passivation）用；接著，再於本質非晶矽半導體層上製作厚度約小於20奈米的非晶矽半導體層，其導電型態係與結晶矽半導體基板相異，而可形成PN接面；最後，再以真空濺鍍法製作透明導電層（Transparent conductive layer），並且製作正面電極與背面電極，藉此係可以大致完成異質接面矽晶太陽能電池結構之製作。然而，於真空鍍膜過程當中，製作於電池結構之上表面的鍍膜會與製作於其下表面的鍍膜於半導體基板的側邊處相互接觸進而導致短路。因此，需要透過一絕緣製程以保持正面電極不會與背面電極電連接。於習知技術中，係於真空鍍層製程完成之後再以雷射光束於電池結構上形成溝槽，進而使短路的問題可以解決；然而，由於施用雷射時，其瞬間提供的高能量係可能造成非晶矽半導體層發生微晶化，係可能造成更為嚴重的短路。
有鑑於此，本發明提供一種太陽能電池，包含一結晶矽半導體基板、一本質非晶矽半導體層、一非晶矽半導體層以及一透明導電層。所述結晶矽半導體基板具有一第一型摻雜，且所述結晶矽半導體基板上設有一溝槽，形成一封閉圖形，封閉圖形內係定義為一第一電極區域，圖形外係定義為一第二電極區域。本質非晶矽半導體層係形成於結晶矽半導體基板上以及溝槽內。非晶矽半導體層係具有一第二型摻雜且係形成於本質非晶矽半導體層上以及溝槽內。透明導電層係形成於該非晶矽半導體層上以及該溝槽內。即本質非晶矽半導體層、非晶矽半導體層與透明導電層係依序形成於結晶矽半導體基板上以及溝槽內，而本發明之本質非晶矽半導體層、非晶矽半導體層與透明導電層於溝槽處會形成不連續的結構，並於第一與第二電極區域之間產生絕緣效果。
另外，本發明更提供一種太陽能電池的製造方法，所述方法包含：提供一結晶矽半導體基板，其中所述結晶矽半導體基板具有一第一型摻雜；形成一溝槽於結晶矽半導體基板之第一表面上，其中所述溝槽形成一封閉圖形，且封閉圖形內係定義為一第一電極區域，封閉圖形外係定義為一第二電極區域；形成一本質非晶矽半導體層於結晶矽半導體基板之第一表面上以及溝槽內；形成一非晶矽半導體層於本質非晶矽半導體層上以及溝槽內；以及形成一透明導電層於非晶矽半導體層上以及溝槽內。
又，本發明提供一種太陽能電池，包含一結晶矽半導體基板，具有一第一型摻雜，該結晶矽半導體基板至少一表面設有一溝槽與一隔離結構，該溝槽與該隔離結構定義第一電極區域與第二電極區域，其中該第一電極區域與該第二電極區域至少通過該溝槽絕緣。本質非晶矽半導體層係形成於結晶矽半導體基板上以及溝槽內。非晶矽半導體層係具有一第二型摻雜且係形成於本質非晶矽半導體層上以及溝槽內。透明導電層係形成於該非晶矽半導體層上以及該溝槽內。即本質非晶矽半導體層、非晶矽半導體層與透明導電層係依序形成於結晶矽半導體基板上以及溝槽內，而本發明之本質非晶矽半導體層、非晶矽半導體層與透明導電層於溝槽處會形成不連續的結構，並於第一與第二電極區域之間產生絕緣效果。
根據本發明之太陽能電池，透過適當的雷射光束之參數，可以在結晶矽半導體基板上形成具有合適寬深比的溝槽，因而可以使第一電極區域與第二電極區域達成絕緣，避免太陽能元件發生短路的情形；另外，由於雷射光束只作用於結晶矽半導體基板，因此不會有非晶矽半導體層微晶化之情況。
請參閱第1至第6圖，係為本發明第一實施例之太陽能電池之平面示意圖、剖面示意圖、局部放大剖面示意圖（一）、局部放大剖面示意圖（二）、局部放大剖面示意圖(三)以及局部放大剖面示意圖（四）。其具體揭露了本發明第一實施例之太陽能電池100，其包含了一結晶矽半導體基板10（Crystalline siliconsemiconductor substrate，C-Si substrate）、一本質非晶矽半導體層20（Intrinsic amorphous siliconsemiconductor layer，i-a-Si layer）、一非晶矽半導體層30（Amorphous silicon semiconductorlayer，a-Silayer）以及一透明導電層40（Transparentconductive oxide layer，TCO layer），其中太陽能電池100包含異質接面。
請參閱第1圖及第2圖，所述結晶矽半導體基板10係具有一第一型摻雜；換言之，其係可以為具有N型摻雜之N型結晶矽半導體基板或者是具有P型摻雜之P型結晶矽半導體基板。N型結晶矽半導體基板係由浮區法（Floating zone method，FZ method）或者柴式提拉法(Czochralskipulling method，CZmethod)所製得的矽晶圓作為材料，並且加入N型摻雜質（N-typedopant）所製得；相似地，P型結晶矽半導體基板則係以矽晶圓作為材料並加入P型摻雜質（P-typedopant）所製得。於本實施例中，所述結晶矽半導體基板10係為N型結晶矽半導體基板。所述結晶矽半導體基板10係具有第一表面11與第二表面12；其中，於本實施例中，第一表面11係用以形成本質非晶矽半導體層20、非晶矽半導體層30、透明導電層40以及正面電極（圖未示出），而第二表面12則是用以設置背面電極（圖未示出）。
如第1圖及第2圖所示，所述結晶矽半導體基板10之第一表面上形成有一溝槽13，且溝槽13係將結晶矽半導體基板10之第一表面11區分為一第一電極區域11a以及一第二電極區域11b。更明確地說，溝槽13係於結晶矽半導體基板10之第一表面11上構成一封閉圖形（如第1圖所示，溝槽13所構成的封閉圖形係為一矩形），而封閉圖形內係定義為第一電極區域11a，封閉圖形外係定義為第二電極區域11b。於此，第一電極區域11a係對應正面電極，第二電極區域11b係對應背面電極。所述溝槽13係可以藉由雷射切割技術形成，而可以具有較佳的精準度；具體而言，藉由在結晶矽半導體基板10上使用前述雷射切割技術可以將溝槽13形成於結晶矽半導體基板10上。並且，搭配自動控制/人工的操作手段，可以於結晶矽半導體基板10上刻鑿出不同的圖形，而可以調整第一電極區域11a與第二電極區域11b的相對大小與形狀。溝槽13之深度D係可藉由雷射功率、頻率與掃描速度等因素而決定。於本實施態樣中，所述溝槽13之深度D為40微米，於其他實施態樣中，所述溝槽13之深度D係介於10至100微米之間。類似地，溝槽13之寬度W係同樣可以藉由雷射功率與雷射加工時間等因素決定，另外其亦會受到雷射光束寬度的不同而有所影響。藉由提供一深度大於該溝槽13內之本質非晶矽半導體層20、非晶矽半導體層30與透明導電層40之厚度總和的溝槽13，使得後續形成本質非晶矽半導體層20、形成非晶矽半導體層30與形成透明導電層40的過程時，由於溝槽13深度大於前述各層總和，前述各層無法於溝槽13的側壁131、132與底部133形成連續的層狀結構，因此本質非晶矽半導體層20、非晶矽半導體層30與透明導電層40中，至少透明導電層40會於溝槽13的側壁131、132與底部133之間形成斷開處。故本質非晶矽半導體層20、非晶矽半導體層30與透明導電層40中，至少透明導電層40會在溝槽13處形成不連續的沉積結構，使得第一電極區域11a不會與第二電極區域11b電連接，因而可以產生絕緣的效果。
參閱第3圖，所述溝槽13係具有一第一側壁131、一第二側壁132與一底部133。第一側壁131與第二側壁132係相對設置，而底部133與第一側壁131係定義出一第一傾斜角θ1，底部133與第二側壁132係定義出一第二傾斜角θ2，需要說明的是，在此所稱之角度一律皆為內角，而非外角，且傾斜角係由溝槽13之底部133與側壁131、132所定義出，故傾斜角必大於0度。於本實施例中，第一傾斜角θ1與第二傾斜角θ2皆為90度，於其他實施例中，當該第一傾斜角之角度不大於90度時，該第二傾斜角θ2之角度範圍為小於180度；於其他實施例中，當該第一傾斜角之角度大於90度時，該第二傾斜角θ2之角度範圍為不大於90度。另外，在此更明確的說明，所述溝槽13的寬度W指的是第一側壁131與第二側壁132之間的最小距離，且第一側壁131係不一定平行於第二側壁132。有關於溝槽13之各式態樣係於以下段落進行說明。
請繼續參閱第3圖，所述本質非晶矽半導體層20係形成於結晶矽半導體基板10上以及溝槽13內，藉以提供鈍化（passivation）效果以降低表面載子復合速度。在此需要說明的是，雖然圖式中繪示本質非晶矽半導體層20係形成於溝槽13之底部133，但本發明並不以此為限，本質非晶矽半導體層20亦可以同時形成於溝槽13之第一側壁131（或第二側壁132）以及溝槽13之底部133，但並不包含將本質非晶矽半導體層20同時形成於溝槽13之第一側壁131、第二側壁132及底部133之態樣。本質非晶矽半導體層20係可以利用電漿輔助化學氣相沉積法（Plasma enhanced chemical vapor deposition, PECVD）形成於結晶矽半導體基板10上以及溝槽13內，但本發明並不以此為限，亦可以藉由濺鍍法（Sputter coating method）或是化學氣相沉積法（Chemical vapor deposition, CVD）將本質非晶矽半導體層20形成於結晶矽半導體基板10上以及溝槽13內。於本實施例中，所述本質非晶矽半導體層20之厚度係小於10奈米。
請再參閱第3圖，所述非晶矽半導體層30係形成於本質非晶矽半導體層20上以及溝槽13內，且其係具有一第二型摻雜；換句話說，於本實施例中，非晶矽半導體層30係為P型非晶矽半導體層。同樣地，在此需要說明的是，雖然圖式中繪示非晶矽半導體層30係形成於溝槽13之底部133，但本發明並不以此為限，依據溝槽13之形狀與深度，所述非晶矽半導體層30亦可以完全覆蓋於溝槽13之底部133以及第一側壁131或第二側壁132上，即僅底部133與一側壁有非晶矽半導體層30覆蓋；或者所述非晶矽半導體層30僅覆蓋部分的底部133、第一側壁131及第二側壁132，而部分的底部133、第一側壁131及第二側壁132的表面則未被非晶矽半導體層30覆蓋。因此，非晶矽半導體層30至少會於溝槽133的底部133、第一側壁131或第二側壁132的表面出現不連續的結構，使不連續的非晶矽半導體層30絕緣。類似地，非晶矽半導體層30係可以利用電漿輔助化學氣相沉積法形成於本質非晶矽半導體層20上以及溝槽13內，但本發明並不以此為限，亦可以藉由濺鍍法、化學氣相沉積法或是其他技術將非晶矽半導體層30形成於本質非晶矽半導體層20上以及溝槽13內。於本實施例中，所述非晶矽半導體層30之厚度係小於20奈米。
續請參閱第3圖，所述透明導電層40係形成於非晶矽半導體層30上以及溝槽13內。舉例而言，透明導電層40係可以為銦錫氧化物層（Indium tin oxide layer, ITO layer）、摻氟氧化錫層（Fluorine-doped tin oxide layer,FTO layer）等，其係具有可以導電以及使光線能夠穿透之功效。需要再次說明的是，雖然圖式中僅繪示透明導電層40係形成於溝槽13之底部133，但本發明並不以此為限，所述透明導電層40亦可以同時形成於溝槽13之第一側壁131（或第二側壁132）以及溝槽13之底部133，但並不包含將透明導電層40同時形成於溝槽13之第一側壁131、第二側壁132及底部133之態樣。
於第2圖及第3圖中，所述溝槽13之第一側壁131與第二側壁132係相互平行，且第一側壁131與底部133之間所夾持的第一傾斜角θ1係實質上為90度。也就是說，底部133及結晶矽半導體基板10之第一表面11係分別垂直於第一側壁131及第二側壁132，而使溝槽13之剖面呈現長方形容槽之態樣，而溝槽13之開口之寬度係等於溝槽13之底部133之寬度。對應而言，藉由將雷射以垂直結晶矽半導體基板10之第一表面11的方向切割結晶矽半導體基板10，可以形成如前述剖面為長方形容槽之態樣。對於此一態樣之溝槽13而言，由於第一側壁131與第二側壁132係分別與結晶矽半導體基板10之第一表面11垂直，使得後續形成半導體層及導電層時，第一側壁131與第二側壁132上不易發生沉積或發生沉積不完全的情況，形成不連續的本質非晶矽半導體層20、非晶矽半導體層30及透明導電層40，進而可以達成良好的絕緣效果。
於第4圖中，溝槽13之第一側壁131與第二側壁132相互平行，所述第一傾斜角θ1係為45度，並且第一傾斜角θ1與第二傾斜角θ2（即第二側壁132與底部133之夾角）係互為補角；也就是說，溝槽13之剖面結構係呈現平行四邊形容槽之態樣。雖然於本實施態樣中，第一傾斜角θ1係為45度，但本發明並不以此為限。藉由將雷射光束斜方向地作用於結晶矽半導體基板10上，可以製成剖面結構為平行四邊形容槽態樣之溝槽13。以第3圖為例，對於此一態樣之溝槽13而言，雖然在後續製程中，半導體層及導電層係會較容易地沉積於第二側壁132與底部133；然而此些材料則因為受到空間障蔽而不易沉積於第一側壁131，藉此可以達成良好的絕緣效果。
於第5圖中，所述第一傾斜角θ1（即第一側壁131與底部133之夾角）係為135度（即第二傾斜角θ2為45度），且溝槽13之第一側壁131與第二側壁132相互平行；換句話說，第3圖之溝槽13之剖面結構係與第4圖之溝槽13之剖面結構呈現鏡像對稱。以第4圖為例，對於此一態樣之溝槽13而言，雖然在後續製程中，半導體層及導電層係會較容易地沉積於第一側壁131與底部133；然而此些材料則因為受到空間障蔽而不易沉積於第二側壁132，藉此可以達成良好的絕緣效果。於其他實施例中，第一傾斜角θ1與第二傾斜角θ2亦可非互為補角。
於第6圖中，所述第一傾斜角θ1與第二傾斜角θ2係皆為45度；換句話說，第一傾斜角θ1係與第二傾斜角θ2具有相同角度但非為90度，使得溝槽13之剖面形狀係呈現等腰梯形容槽之態樣。且梯型之上底（即溝槽13開口處）之寬度小於梯形之下底（即溝槽13之底部133）之寬度。也就是說，溝槽13之開口之寬度係小於溝槽13之底部133之寬度。雖然於本實施態樣中，第一傾斜角θ1與第二傾斜角θ2係皆為45度，但本發明並不以此為限。藉由對稱地將雷射光束於結晶矽半導體基板10之第一表面11上斜方向地作用二次，可以製成剖面結構為等腰梯形容槽態樣之溝槽13。對於此一態樣之溝槽13而言，因為受到空間障蔽，半導體層及導電層不易沉積於第一側壁131與第二側壁132，因此可以達成良好的絕緣效果。需要說明的是，除了上述所揭露的態樣以外，溝槽13之剖面形狀亦可以為直角梯形或是不規則四邊形，且係可藉由單次或多次的雷射切割操作而達成；舉例而言，一次斜方向雷射搭配一次垂直方向雷射可以得到剖面形狀為直角梯形之溝槽13。
請參閱第7圖，係為本發明第二實施例之太陽能電池之製造方法流程圖。其具體揭露本發明之太陽能電池之製造方法包含：步驟S01：提供一結晶矽半導體基板，其中所述結晶矽半導體基板具有一第一型摻雜；步驟S02：形成一溝槽於結晶矽半導體基板之第一表面上，其中所述溝槽形成一封閉圖形，且係將結晶矽半導體基板之第一表面區分為第一電極區域與第二電極區域；步驟S03：形成一本質非晶矽半導體層於結晶矽半導體基板之第一表面上以及溝槽內；步驟S04：形成一非晶矽半導體層於本質非晶矽半導體層上以及溝槽內；步驟S05：形成一透明導電層於非晶矽半導體層上以及溝槽內。
請同步參閱第2圖及第7圖，步驟S01係為提供一結晶矽半導體基板10，其中所述結晶矽半導體基板10係具有一第一型摻雜。如同先前段落所述，其係可以為P型結晶矽半導體基板或是N型結晶矽半導體基板，有關於P型/N型結晶矽半導體基板之製備，已於前面段落說明，因此此處不再加以贅述。在本實施例中，所述結晶矽半導體基板10係為N型結晶矽半導體基板，且係具有第一表面11與第二表面12；其中，第一表面11係用以形成本質非晶矽半導體層20、非晶矽半導體層30、透明導電層40以及正面電極（圖未示出），而第二表面12則是用以設置背面電極（圖未示出）。
請同步參閱第2圖及第7圖，步驟S02係為：形成一溝槽13於結晶矽半導體基板10之第一表面11上，其中所述溝槽13係形成一封閉圖形，且係將結晶矽半導體10之第一表面11區分為一第一電極區域11a與一第二電極區域11b；也就是說，所述封閉圖形內係定義為第一電極區域11a，封閉圖形外係定義為第二電極區域11b。於此，第一電極區域11a係對應正面電極，第二電極區域11b則係對應背面電極。通常地，溝槽13係可以藉由雷射切割技術達成；有關於雷射參數與溝槽13之深度D、寬度W之關係以於先前段落述及，故在此不再重複。相同地，如先前段落所述，藉由調整雷射光束與結晶矽半導體基板10的相對關係可以不同形態的溝槽13，例如矩形、平行四邊形、梯形或是不規則四邊形。
步驟S03係為：形成一本質非晶矽半導體層20於結晶矽半導體基板10之第一表面11上以及溝槽13內。藉此，可以提供鈍化效果、達成降低表面載子復合速度之目的。在形成所述本質非晶矽半導體層20時，由於溝槽13的緣故，係可以避免第一電極區域11a與第二電極區域11b產生電性連結因而造成短路；換句話說，本質非晶矽半導體層20僅會形成於溝槽13之某些區域（舉例而言，溝槽13之底部133，如第3圖所示），使得結晶矽半導體基板10之第一表面11之第一電極區域11a與第二電極區域11b可以絕緣。需要說明的是，有關本質非晶矽半導體層20的形成方式與厚度條件係已於先前段落揭示，在此不再重複說明。
步驟S04係為：形成一非晶矽半導體層30於本質非晶矽半導體層20上以及溝槽13內，其中所述非晶矽半導體層30係具有一第二型摻雜。換句話說，於本實施例中，非晶矽半導體層30係為P型非晶矽半導體層。同樣地，在形成所述非晶矽半導體層30時，由於溝槽13的緣故，係可以避免第一電極區域11a與第二電極區域11b產生電性連結因而造成短路；換句話說，非晶矽半導體層30僅會形成於溝槽13之某些區域（舉例而言，溝槽13之底部133，如第3圖所示），使得結晶矽半導體基板10之第一表面11之第一電極區域11a與第二電極區域11b可以絕緣。有關非晶矽半導體層30的形成方式與厚度條件係已於先前段落揭示，在此不再重複說明。
請同步參閱第2圖及第7圖，步驟S05係為形成一透明導電層40於非晶矽半導體層30上以及溝槽13內。所述透明導電層40係可以導電以及能夠讓光線穿透。有關於透明導電層40之材料選用已於先前段落中敘述，在此不再重複。相同地，在形成透明導電層40時，由於溝槽13的緣故，係可以避免第一電極區域11a與第二電極區域11b產生電性連結因而造成短路；換句話說，透明導電層40僅會形成於溝槽13之某些區域（舉例而言，溝槽13之底部133，如第3圖所示），使得結晶矽半導體基板10之第一表面11之第一電極區域11a與第二電極區域11b可以絕緣。
於其他實施例中，太陽能電池100之結晶矽半導體基板10表面進一步具有一粗化結構(Texture)，所述粗化結構係透過習知之粗化製程(Texturing)處理結晶矽半導體基板10表面形成一具有複數個凸起部分或凹陷部分之粗糙面，且溝槽13與粗化結構係可分別設置於結晶矽半導體基板10的相同或不同表面，且亦可於結晶矽半導體基板10之兩面（即，第一表面11與第二表面12）同時設置溝槽13與粗化結構。當溝槽13與粗化結構位於結晶矽半導體基板13的相同表面時，溝槽深度D在10至100微米之範圍，溝槽深度D至少大於本質非晶矽半導體層20之厚度、非晶矽半導體層30之厚度與透明導電層40之厚度等的總和，確保非晶矽半導體層20、非晶矽半導體層30與透明導電層40無法於溝槽13的側壁131、132與底部133形成連續的層狀結構而具有絕緣效果。在其他實施例中，溝槽深度D不小於其所在位置之粗化結構的高度且溝槽深度D大於本質非晶矽半導體層20之厚度、非晶矽半導體層30之厚度與透明導電層40之厚度等的總和時，絕緣效果更佳。因此，當具有異質接面之矽晶太陽能電池之結晶矽半導體基板10為N型時，溝槽13與粗化結構可分別或同時設置於具有P型非晶矽半導體層的一面，亦可分別或同時設置於具有N型非晶矽半導體層的一面；當具有異質接面之矽晶太陽能電池之結晶矽半導體基板10為P型時，溝槽13與粗化結構可分別或同時設置於具有N型非晶矽半導體層的一面，亦可分別或同時設置於具有P型非晶矽半導體層的一面。
綜上所述，於本發明之太陽能電池當中，係藉由適當的雷射光束之參數，進而可以在結晶矽半導體基板10上形成具有合適寬深比的溝槽13，因而可以使第一電極區域11a與第二電極區域11b達成絕緣，避免太陽能元件發生短路的情形；另外，由於雷射光束只作用於結晶矽半導體基板10，因此不會如先前技術中非晶矽半導體層30微晶化之情況。
請參閱第8圖至第10圖，係為本發明第三實施例之太陽能電池之表面示意圖（一）、（二）、（三）。於此實施例中，本發明之太陽能電池100包含一結晶矽半導體基板10，具有一第一型摻雜，該結晶矽半導體基板10至少一表面設有一溝槽13與一隔離結構14，該隔離結構14為一開口(Opening)或斷面(Section)，該溝槽13與該隔離結構14定義出第一電極區域11a與第二電極區域11b，其中該第一電極區域11a與該第二電極區域11b至少通過該溝槽13絕緣。該第一電極區域11a與該第二電極區域11b至少通過該溝槽13絕緣與該隔離結構14絕緣，如第8圖至第10圖所示，該溝槽13絕緣與該隔離結構14可以透過多種方式配置以使第一電極區域11a與第二電極區域11b絕緣。該隔離結構14可藉由雷射(Laser)或光罩(Mask)形成開口或斷面以使本質非晶矽半導體層20、非晶矽半導體層30與透明導電層40的側面暴露出而形成不連續結構。
雖然本發明的技術內容已經以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神所作些許之更動與潤飾，皆應涵蓋於本發明的範疇內，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧太陽能電池
10‧‧‧結晶矽半導體基板
11‧‧‧第一表面
11a‧‧‧第一電極區域
11b‧‧‧第二電極區域
12‧‧‧第二表面
13‧‧‧溝槽
14‧‧‧隔離結構
131‧‧‧第一側壁
132‧‧‧第二側壁
133‧‧‧底部
20‧‧‧本質非晶矽半導體層
30‧‧‧非晶矽半導體層
40‧‧‧透明導電層
θ1‧‧‧第一傾斜角
θ2‧‧‧第二傾斜角
D‧‧‧溝槽深度
W‧‧‧溝槽寬度
S01‧‧‧提供一結晶矽半導體基板，其中所述結晶矽半導體基板具有一第一型摻雜
S02‧‧‧形成一溝槽於結晶矽半導體基板之第一表面上，其中所述溝槽形成一封閉圖形，封閉圖形內係定義為一第一電極區域，封閉圖形外係定義為一第二電極區域
S03‧‧‧形成一本質非晶矽半導體層於結晶矽半導體基板之第一表面上以及溝槽內
S04‧‧‧形成一非晶矽半導體層於本質非晶矽半導體層上以及溝槽內，其中所述非晶矽半導體層具有一第二型摻雜
S05‧‧‧形成一透明導電層於非晶矽半導體層上以及溝槽內
[第1圖]係為本發明第一實施例之太陽能電池之平面示意圖。[第2圖]係為沿第一圖之線段AA之剖面示意圖。[第3圖]係為本發明第一實施例之太陽能電池之局部放大剖面示意圖（一）。[第4圖]係為本發明第一實施例之太陽能電池之局部放大剖面示意圖（二）。[第5圖]係為本發明第一實施例之太陽能電池之局部放大剖面示意圖（三）。[第6圖]係為本發明第一實施例之太陽能電池之局部放大剖面示意圖（四）。[第7圖]係為本發明第二實施例之太陽能電池之製造方法流程圖。[第8圖]係為本發明第三實施例之太陽能電池之表面示意圖（一）。[第9圖]係為本發明第三實施例之太陽能電池之表面示意圖（二）。[第10圖]係為本發明第三實施例之太陽能電池之表面示意圖（三）。
100‧‧‧太陽能電池
10‧‧‧結晶矽半導體基板
11a‧‧‧第一電極區域
11b‧‧‧第二電極區域
12‧‧‧第二表面
13‧‧‧溝槽
20‧‧‧本質非晶矽半導體層
30‧‧‧非晶矽半導體層
40‧‧‧透明導電層
D‧‧‧溝槽深度
W‧‧‧溝槽寬度

Claims (21)

  1. 一種太陽能電池，包括一結晶矽半導體基板，具有一第一型摻雜，該結晶矽半導體基板至少一表面設有一溝槽，該溝槽形成一封閉圖形，該封閉圖形內係定義為一第一電極區域，該封閉圖形外係定義為一第二電極區域；一本質非晶矽半導體層，形成於該結晶矽半導體基板上以及該溝槽內；一非晶矽半導體層，具有一第二型摻雜，該非晶矽半導體層係形成於該本質非晶矽半導體層上；以及一透明導電層，形成於該非晶矽半導體層上；其中，該溝槽之深度大於該溝槽內之該本質非晶矽半導體層、該非晶矽半導體層與該透明導電層之厚度總和。
  2. 如申請專利範圍第1項所述之太陽能電池，其中該溝槽之深度係介於10至100微米之範圍間。
  3. 如申請專利範圍第1項所述之太陽能電池，其中該第一型摻雜為P型摻雜或N型摻雜。
  4. 如申請專利範圍第3項所述之太陽能電池，其中該第二型摻雜為P型摻雜或N型摻雜。
  5. 如申請專利範圍第1項所述之太陽能電池，其中該結晶矽半導體基板之至少一表面具有一粗化結構。
  6. 如申請專利範圍第5項所述之太陽能電池，其中該溝槽之深度不小於該溝槽所在位置之該粗化結構之高度。
  7. 如申請專利範圍第1或5項所述之太陽能電池，其中該溝槽包括一第一側壁、一第二側壁與一底部，該第一側壁與該第二側壁彼此相對，該第一側壁與該底部定義一第一傾斜角，該第二側壁與該底部定義一第二傾斜角。
  8. 如申請專利範圍第7項所述之太陽能電池，其中該第一傾斜角之角度不大於90度，且該第二傾斜角之角度小於180度。
  9. 如申請專利範圍第7項所述之太陽能電池，其中該第一傾斜角之角度大於90度，且該第二傾斜角之角度不大於90度。
  10. 一種太陽能電池之製作方法，包括：提供一結晶矽半導體基板，其中該結晶矽半導體基板具有一第一型摻雜；形成一溝槽於該結晶矽半導體基板之一面上，該溝槽形成一封閉圖形，該封閉圖形內定義為一第一電極區域，該封閉圖形外定義為一第二電極區域；形成一本質非晶矽半導體層於該結晶矽半導體基板上以及該溝槽內；形成一非晶矽半導體層於該本質非晶矽半導體層上，其中該非晶矽半導體層具有一第二型摻雜；以及形成一透明導電層於該非晶矽半導體層上，其中，該溝槽之深度大於該溝槽內之該本質非晶矽半導體層、該非晶矽半導體層與該透明導電層之厚度總和。
  11. 如申請專利範圍第10項所述之太陽能電池之製作方法，其中該溝槽之深度係介於10至100微米之範圍間。
  12. 如申請專利範圍第10項所述之太陽能電池之製作方法，其中該第一型摻雜為P型摻雜或N型摻雜。
  13. 如申請專利範圍第10項所述之太陽能電池之製作方法，其中該第二型摻雜為P型摻雜或N型摻雜。
  14. 如申請專利範圍第10項所述之太陽能電池之製作方法，其中該結晶矽半導體基板之至少一表面進一步具有一粗化結構。
  15. 如申請專利範圍第14項所述之太陽能電池之製作方法，其中該溝槽之深度不小於該溝槽所在位置之該粗化結構之高度。
  16. 如申請專利範圍第10或14項所述之太陽能電池之製作方法，其中該溝槽包括一第一側壁、一第二側壁與一底部，該第一側壁與該第二側壁彼此相對，該第一側壁與該底部定義一第一傾斜角，該第二側壁與該底部定義一第二傾斜角。
  17. 如申請專利範圍第16項所述之太陽能電池之製作方法，其中該第一傾斜角之角度不大於90度，且該第二傾斜角之角度小於180度。
  18. 如申請專利範圍第16項所述之太陽能電池之製作方法，其中該第一傾斜角之角度大於90度，且該第二傾斜角之角度不大於90度。
  19. 一種太陽能電池，包括一結晶矽半導體基板，具有一第一型摻雜，該結晶矽半導體基板至少一表面設有一溝槽與一隔離結構，該溝槽與該隔離結構定義第一電極區域與第二電極區域，其中該第一電極區域與該第二電極區域之間至少通過該溝槽絕緣；一本質非晶矽半導體層，形成於該結晶矽半導體基板上以及該溝槽內；一非晶矽半導體層，具有一第二型摻雜，該非晶矽半導體層係形成於該本質非晶矽半導體層上；以及一透明導電層，形成於該非晶矽半導體層上；其中，該溝槽之深度大於該溝槽內之該本質非晶矽半導體層、該非晶矽半導體層與該透明導電層之厚度總和。
  20. 如申請專利範圍第19項所述之太陽能電池，其中該第一電極區域與該第二電極區域之間通過該溝槽與該隔離結構絕緣。
  21. 如申請專利範圍第19項所述之太陽能電池，其中該隔離結構為一開口或一斷面。
TW102148312A 2013-12-25 2013-12-25 太陽能電池及其製造方法 TW201526252A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102148312A TW201526252A (zh) 2013-12-25 2013-12-25 太陽能電池及其製造方法
CN201410143530.1A CN104752536B (zh) 2013-12-25 2014-04-10 太阳能电池及其制造方法
US14/465,328 US9153725B2 (en) 2013-12-25 2014-08-21 Solar cell and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102148312A TW201526252A (zh) 2013-12-25 2013-12-25 太陽能電池及其製造方法

Publications (1)

Publication Number Publication Date
TW201526252A true TW201526252A (zh) 2015-07-01

Family

ID=53401020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102148312A TW201526252A (zh) 2013-12-25 2013-12-25 太陽能電池及其製造方法

Country Status (3)

Country Link
US (1) US9153725B2 (zh)
CN (1) CN104752536B (zh)
TW (1) TW201526252A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7278831B2 (ja) * 2019-03-27 2023-05-22 パナソニックホールディングス株式会社 太陽電池セルの製造方法および割断用太陽電池セル
CN114649438B (zh) * 2020-12-17 2024-05-10 浙江爱旭太阳能科技有限公司 一种n型hibc太阳电池的制备方法
CN114678434B (zh) * 2021-12-28 2024-05-10 浙江爱旭太阳能科技有限公司 一种提高光电转换效率的异质结电池
CN119421556B (zh) * 2024-07-26 2025-12-05 隆基绿能科技股份有限公司 一种太阳能电池及其制作方法、光伏组件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349308B2 (ja) * 1995-10-26 2002-11-25 三洋電機株式会社 光起電力素子
JP3679598B2 (ja) * 1998-03-05 2005-08-03 三洋電機株式会社 光起電力素子及びその製造方法
US7755157B2 (en) * 2005-03-29 2010-07-13 Sanyo Electric Co., Ltd. Photovoltaic device and manufacturing method of photovoltaic device
US20080000522A1 (en) * 2006-06-30 2008-01-03 General Electric Company Photovoltaic device which includes all-back-contact configuration; and related processes
US20090020149A1 (en) * 2007-07-16 2009-01-22 Woods Lawrence M Hybrid Multi-Junction Photovoltaic Cells And Associated Methods
KR101161209B1 (ko) * 2009-04-30 2012-07-02 주식회사 효성 함몰 전극형 ｈｉｔ 태양전지 및 그 제조방법
JP5031007B2 (ja) * 2009-09-07 2012-09-19 三洋電機株式会社 光起電力素子
NL2004066C2 (en) * 2010-01-06 2011-07-07 Stichting Energie Solar cell and method for manufacturing of such a solar cell.
EP2450970A1 (en) * 2010-11-05 2012-05-09 Roth & Rau AG Edge isolation by lift-off

Also Published As

Publication number Publication date
CN104752536B (zh) 2016-08-10
US20150179858A1 (en) 2015-06-25
US9153725B2 (en) 2015-10-06
CN104752536A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US7964431B2 (en) Method to make electrical contact to a bonded face of a photovoltaic cell
US10461208B2 (en) Solar cell and method for producing same
US20250248132A1 (en) Back contact solar cell and method for manufacturing the same
US11309441B2 (en) Solar cell
JP7595198B1 (ja) 太陽電池及びその製造方法、光起電力モジュール
JP7779465B2 (ja) バックコンタクトヘテロ接合電池セルおよびその製造方法
KR101053790B1 (ko) 태양 전지 및 그 제조 방법
WO2011001735A1 (ja) 薄膜太陽電池およびその製造方法
KR20140019099A (ko) 광전소자
US20120037211A1 (en) Thin Film of Solar Battery Structure, Thin Film of Solar Array and Manufacturing Method Thereof
KR20150045801A (ko) 태양 전지 및 이의 제조 방법
TW201526252A (zh) 太陽能電池及其製造方法
US9711669B2 (en) Thin-film photoelectric converter
WO2014206213A1 (zh) 一种太阳能电池及其制作方法
CN107516682A (zh) 一种钙钛矿太阳能电池组件及其制备方法
KR101011222B1 (ko) 태양전지 및 그 제조방법
KR101024322B1 (ko) 태양전지용 웨이퍼 제조 방법, 그 방법으로 제조된 태양전지용 웨이퍼 및 이를 이용한 태양전지 제조 방법
KR20110015998A (ko) 태양 전지 및 그 제조 방법
JP2018142703A (ja) 太陽電池及びその製造方法
JP7646925B2 (ja) 太陽電池及びその作製方法、光起電力モジュール及び光起電力システム
KR101353242B1 (ko) 박막형 태양 전지를 제조하는 방법
KR20120014835A (ko) 박막형 태양전지 모듈 및 그의 제조방법
US9490379B2 (en) Thin film solar cells and method of manufacturing the same
KR101084652B1 (ko) 미세 결정질 반도체층을 이용하여 결정화된 적층형 태양전지 및 그 제조방법
TWI502758B (zh) Method for manufacturing solar cells