TW201545340A - 過渡金屬二硫屬化合物半導體組件 - Google Patents

過渡金屬二硫屬化合物半導體組件 Download PDF

Info

Publication number
TW201545340A
TW201545340A TW104104565A TW104104565A TW201545340A TW 201545340 A TW201545340 A TW 201545340A TW 104104565 A TW104104565 A TW 104104565A TW 104104565 A TW104104565 A TW 104104565A TW 201545340 A TW201545340 A TW 201545340A
Authority
TW
Taiwan
Prior art keywords
barrier
transistor
tmd
tmd material
disposed
Prior art date
Application number
TW104104565A
Other languages
English (en)
Other versions
TWI577011B (zh
Inventor
布萊恩 道爾
拉維 皮拉瑞斯提
尼洛依 穆可吉
羅伯特 喬
馬可 拉多撒福傑維克
山薩塔克 達斯古塔
漢威 陳
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201545340A publication Critical patent/TW201545340A/zh
Application granted granted Critical
Publication of TWI577011B publication Critical patent/TWI577011B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3436—Deposited materials, e.g. layers characterised by the chemical composition being chalcogenide semiconductor materials not being oxides, e.g. ternary compounds

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭示了半導體組件以及相關的積體電路裝置及技術之實施例。在某些實施例中，一半導體組件可包含一軟性基板、由一第一過渡金屬二硫屬化合物(TMD)材料形成之一第一障壁、由一第二TMD材料形成之一電晶體通道、以及由一第三TMD材料形成之一第二障壁。該第一障壁可被配置在該電晶體通道與該軟性基板之間，該電晶體通道可被配置在該第二障壁與該第一障壁之間，且該電晶體通道之能隙可小於該第一障壁之能隙且小於該第二障壁之能隙。可揭示其他實施例，且/或申請該等其他實施例之專利範圍。

Description

過渡金屬二硫屬化合物半導體組件
本發明之揭示係大致有關半導體裝置領域，且尤係有關具有過渡金屬二硫屬化合物(Transition Metal Dichalcogenide；簡稱TMD)材料之半導體組件。
為了開發適用於穿戴式裝置及其他裝置之軟性電子電路，已作了某些嘗試。在這些裝置中，通常為了得到可撓性而付出電性能的代價。尤其因為現有軟性電子電路中使用的基板無法耐受高處理溫度，所以只能使用具有低處理溫度的半導體材料；因為這些材料之性能通常低於具有高處理溫度的材料之性能，所以軟性電子電路的電性能受到限制。
100‧‧‧半導體組件
102‧‧‧軟性基板
104,112‧‧‧障壁
110‧‧‧電晶體通道
120,122‧‧‧方向
106‧‧‧電晶體源極
108‧‧‧電晶體汲極
124‧‧‧面
116‧‧‧源極導電接點
118‧‧‧汲極導電接點
114‧‧‧閘極導電接點
200,300,400,500,600‧‧‧組件
202,302,402,602,604,606‧‧‧外露面
800‧‧‧積體電路裝置
818‧‧‧裝置層
804‧‧‧基板
808‧‧‧電晶體
810‧‧‧源極及/或汲極
812‧‧‧閘極
814‧‧‧源極及/或汲極接點
816‧‧‧互連結構
820,822‧‧‧互連層
824‧‧‧介電層
826‧‧‧焊墊
1000‧‧‧計算裝置
1002‧‧‧主機板
1004‧‧‧處理器
1006‧‧‧通訊晶片
若配合各附圖而參閱前文中之詳細說明，將可易於了解各實施例。為了有助於該說明，相像的參考編號指定相像的結構元件。係參照該等附圖而以舉例但非限制之方式 示出各實施例。
第1圖是根據各實施例而包含一或多個過渡金屬二硫屬化合物(TMD)材料的一半導體組件之一橫斷面圖。
第2-7圖是根據各實施例而製造第1圖之該半導體組件的一製程中之各階段之側視圖。
第8圖是根據一些實施例而可包含本發明揭示的一或多個半導體組件的一積體電路(IC)裝置的一部分之一橫斷面圖。
第9圖是根據各實施例而製造包含具有TMD材料的一半導體組件的一IC裝置的一例示方法之一流程圖。
第10圖以示意圖示出根據各實施例而可包含本發明揭示的一或多個半導體組件之一計算裝置。
【發明內容及實施方式】
本發明揭示之半導體組件及相關技術能夠在軟性基板上形成一些性能特性優於現有軟性基板積體電路(Integrated Circuit；簡稱IC)裝置的性能特性之電晶體裝置層。本發明揭示之該等半導體組件尤其可使用係為過渡金屬與硫(sulfur)、硒(selenium)、或碲(tellurium)的化合物之TMD材料。TMD材料的形式可以是由一些二維分子層經由物理結合(physical bond)(例如，凡得瓦力(van der Waal's forces))弱結合各層而形成的一種三維結構。在某些實施例中，主要可由或全部可由TMD材料形成一半導體組件。
TMD材料的各實施例可提供勝過傳統半導體材料的一些優點。首先，傳統的三維材料可能受限於一層中之各分子間之以及各層間之強化學鍵(strong chemical bond)(例如，共價鍵)，且因而必須吸收一層內之以及各層間之變形力(distortion force)。因此，此類材料可能是脆的；如果違反了化學鍵拘束，傳統的三維材料可能失效。相比之下，當以物理方式(例如，藉由彎曲)使一TMD材料變形時，該等二維層可易於(例如，藉由移動及滑動而)調整各層間之弱結合，而回應該變形。因此，TMD材料之各實施例可更有彈性應對物理變形，且因而可更適合用於軟性基板。
此外，使傳統的三維材料變薄而減少層數(且因而減少化學鍵拘束的層數)時，此種薄化可能破壞該三維材料的晶體結構，且可能產生懸鍵(dangling bond)。這些懸鍵可能呈現高再結合率，且因而使局部的少數載子(minority carrier)區空乏，而且阻礙了該變薄的三維材料之電性能。相比之下，因為TMD材料的各實施例可以是"真實的"二維材料(各層之間沒有化學鍵)，所以TMD材料之電性能可以不受與懸鍵相關的空乏效應影響而變差。
傳統三維材料的層間化學鍵拘束也可能限制可使用的基板之範圍。尤其因為傳統三維材料的一層意圖以化學鍵與基板中之分子結合，所以通常必須選擇基板的晶格結構(lattice structure)，使該晶格結構大致匹配該三維材料 的晶格結構。當這些晶格結構無法匹配時，該三維材料縱然在被施加任何物理變形之前，也將產生應變。例如，當將一層的鍺施加到一矽晶圓時，鍺的鍵長可能產生應變，以便匹配矽的鍵長。在此類配置中，後續的物理變形可能導致該三維材料失效，或發生急劇的性能改變。當被施加的三維材料之厚度減少時，此種失配應變(mismatch strain)的大小可能增加。因此，在傳統的三維材料中，堆疊這些材料的能力可能受限於鍵長及晶格失配(lattice mismatch)所導致的缺陷。然而，因為TMD材料的各二維層間之弱(非化學)交互作用，TMD材料的二維層不意圖與下方基板形成匹配的結合，且因而TMD材料可易於被堆疊在晶格結構與該TMD材料不同的其他材料上。
因為一TMD材料的個別二維層與其他二維層弱結合，所以能夠得到且利用具有單層厚度之一TMD材料。可藉由調整TMD材料的層數而調整諸如TMD材料之能隙等的TMD材料的各種電性能。此外，因為某些TMD材料呈現類似於金屬的特性，且某些TMD材料呈現(可調整的)半導體特性，所以可利用各種TMD材料完全地或大部分地建構多種電子結構(例如，量子井(quantum well))。因此，可將TMD材料的性能優點應用於各種電子裝置的某些或所有元件。本發明尤其將說明利用TMD材料形成電晶體通道之外的元件或電晶體通道以及其他元件的裝置。在某些實施例中，遠端摻雜(remote doping)技術可改善被用於半導體組件的通道的TMD材 料之遷移率(mobility)。遠端摻雜技術可提供一通道中之(例如，一量子井中之)載子，且將雜質放置在遠端位置的通道中，因而自前述的通道中去除了雜質。因為雜質往往會誘發載子的散射而降低載子速度，所以遠端摻雜能夠在較高摻雜程度的情形下增加通道中之載子遷移率。
本發明揭示之半導體組件的各實施例亦可呈現比傳統上用於軟性基板的有機材料或非晶材料(amorphous material)較佳的電性能。例如，典型的有機半導體通常有大約0.1-1平方厘米/伏特．秒的遷移率。本發明揭示之半導體組件中包含的TMD材料的各實施例可具有大約100-300平方厘米/伏特．秒的遷移率。具有單層或少量層的TMD材料可實現這些遷移率；相比之下，極薄的矽層可具有小於100平方厘米/伏特．秒的遷移率。
雖然本發明中主要說明具有TMD材料的半導體組件，但是可以取代TMD材料的方式或除了TMD材料之外額外的方式使用其他二維材料。此類材料的例子包括石墨烯(graphene)及氮化硼(boron nitride)。這些材料的二維性質可提供前文中參照TMD材料的二維性質述及的結構優點中之某些結構優點，且可呈現可使該等材料適於某些應用之各種電性能或其他特性。因此，可利用非TMD二維材料形成本發明揭示之半導體組件的實施例。
在下文之實施方式中，將參照構成實施方式的一部分之圖式，其中在所有圖式中，相像的代號將表示相像的部分，且係藉由可實施本發明之實施例而示出該等圖式。我 們應可了解：亦可採用其他實施例，且可在不脫離本發明揭示的範圍下，作出各種結構或邏輯的改變。因此，不應以限制之方式理解下文之實施方式，且係由最後的申請專利範圍及其等效物界定各實施例之範圍。
可以一種最有助於了解申請專利範圍標的之方式，而以多個依序執行的分立式行動或操作之形式說明各操作。然而，不應將說明的順序理解為意味著這些操作必然是與順序相依的。尤其，可以不按照呈現的順序執行這些操作。可按照與所述實施例之順序不同的順序執行所述之操作。可執行各種額外的操作，且/或可在額外的實施例中省略所述的操作。
在本發明之揭示中，詞語"A及/或B"意指(A)、(B)、或(A及B)。在本發明之揭示中，詞語"A、B、及/或C中"意指(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B、及C)。
本說明使用詞語"在一實施例中"或"在各實施例中"，該等詞語可分別意指一或多個相同的或不同的實施例。此外，以與本發明揭示的實施例有關之方式使用的"包含"、"包括"、及"具有"等的術語是同義的。
第1圖是根據各實施例而包含一或多個TMD材料的一半導體組件100之一橫斷面圖。半導體組件100可包含將於下文中述及的一些元件，而可利用TMD材料形成該等元件中之一或多個元件。在某些實施例中，可利用TMD材料形成第1圖所示的半導體組件100之所有導電 及半導體元件。
半導體組件100之該特定結構可適用於作為一電晶體，但是本發明揭示之基於TMD材料的技術及組件不限於電晶體或第1圖所示之該特定電晶體結構，而是可被用於形成任何適當的IC元件(例如，具有任何適當架構之電晶體、或使用傳統三維半導體材料形成之IC元件)。
半導體組件100可包含一軟性基板102。在某些實施例中，可利用一塑膠材料形成軟性基板102。可利用適合於用於軟性電子應用之任何軟性基板材料形成軟性基板102。例如，在某些實施例中，可利用聚對苯二甲酸乙二醇酯(polyethylene terephthalate)、聚萘二甲酸乙二醇酯(polyethylene naphthalate)、聚碳酸酯(polycarbonate)材料、聚醚碸(polyethersulfone)材料、聚醯亞胺(polyimide)材料、或無鹼矽酸硼(alkali-free borosilicate)中之一或多種材料形成軟性基板102。在某些實施例中，軟性基板102可以是一非晶材料(例如，局部或全部不按照規則圖案配置組成分子的材料)。雖然軟性基板的使用在一些應用中可能是有利的，但是本發明揭示之基於TMD材料的技術及組件無須包含一軟性基板(例如，軟性基板102)，而是可在一硬性基板(例如，傳統的晶圓基板或任何其他基板)上形成基於TMD材料的組件。
半導體組件100可包含一障壁104。在某些實施例中，障壁104可被配置在軟性基板102上。可使用一 TMD材料形成障壁104。適用於障壁104之TMD材料可包括具有半導體材料之電子特性的那些TMD材料。例如，可由二硫化鉬(molybdenum disulfide)、二硒化鉬(molybdenum diselenide)、二碲化鉬(molybdenum ditelluride)、二硫化鎢(tungsten disulfide)、二硒化鎢(tungsten diselenide)、或二碲化鎢(tungsten ditelluride)形成電晶體通道110。
半導體組件100可包含一電晶體通道110。在某些實施例中，障壁104可沿著一方向120而被配置在電晶體通道110與軟性基板102之間。在某些實施例中，電晶體通道110可被配置在障壁104上。
可利用一TMD材料形成電晶體通道110。適用於電晶體通道110之TMD材料可包括諸如前文中參照障壁104述及的那些材料等的具有半導體材料之電子特性的那些TMD材料。在某些實施例中，電晶體通道110可以是一單層的一TMD材料。單層的TMD材料可具有與多層(或"塊狀")配置不同的電性能。單層TMD材料的能隙(例如，價能帶(valence band)的頂部與傳導帶(conduction band)的底部間之能差尤其可大於多層TMD材料的能隙。例如，單層二硫化鉬的能隙可以是1.8電子伏特，而多層二硫化鉬的能隙可以是1.2電子伏特。
在某些實施例中，可利用能隙大於(亦可利用一TMD材料形成的)電晶體通道110的能隙之一TMD材料形成障壁104。將參照有不同能隙的一對元件說明本發明 述及的一些實施例。下表1中列出各種TMD材料的近似能隙。在兩個不同的元件(例如，半導體組件100的兩個不同的元件)被說明為具有不同的能隙之任何實施例中，可分別以自表1選出的具有所需相對能隙之不同的材料形成該等元件。例如，如果要利用能隙大於電晶體通道110的能隙之一TMD材料形成障壁104，則可利用單層二硒化鉬形成電晶體通道110，且可利用單層二硫化鉬形成障壁104。考慮到表1中列出的該等材料之任何組合，其中有適於各種應用之各種組合(例如，根據能隙規格)。
半導體組件100可包含一障壁112。在某些實施例中，電晶體通道110可沿著方向120而被配置在障壁112與障壁104之間。在某些實施例中，障壁112可被配置在電晶體通道110上。
可利用一TMD材料形成障壁112。在某些實施例中，可利用能隙大於(亦可利用一TMD材料形成的)電 晶體通道110的能隙之一TMD材料形成障壁112。因此，在某些實施例中，障壁104及障壁112都可具有大於電晶體通道110的能隙之能隙。在某些實施例中，可利用相同的TMD材料形成障壁104及障壁112。在某些實施例中，障壁104及障壁112可具有大約相同的能隙。在利用一TMD材料形成障壁112之各實施例中，可根據前文中參照障壁104所述的任何實施例而選擇障壁112之TMD材料。
在某些實施例中，障壁104、電晶體通道110、及障壁112可形成一量子井。該量子井可以是只具有一些離散能值(energy value)之勢阱(potential well)。因為障壁104及障壁112可具有比電晶體通道110的能隙大的能隙，所以移動的電荷可自障壁104及障壁112"掉"入電晶體通道110(較低能態(energy state))。
半導體組件100可包含一電晶體源極106及一電晶體汲極108。在某些實施例中，電晶體通道110可沿著(可垂直於方向120之)一方向122而被配置在電晶體源極106與電晶體汲極108之間。電晶體通道110尤其可在該等面124上與電晶體源極106及電晶體汲極108接觸，因而電流可流過電晶體源極106、電晶體通道110、及電晶體汲極108。在某些實施例中，障壁112可沿著方向122而被配置在電晶體源極106與電晶體汲極108之間。在某些實施例中，電晶體源極106及/或電晶體汲極108可被配置在障壁104上。可利用一TMD材料形成電晶體源極 106及/或電晶體汲極108。
在某些實施例中，可由相同的TMD材料形成電晶體源極106及電晶體汲極108。適用於電晶體源極106及/或電晶體汲極108之TMD材料可包括具有半導體材料之電子特性的那些TMD材料(前文中參照電晶體通道110所述的那些材料)。在某些實施例中，電晶體源極106及電晶體汲極108可具有大約相同的能隙。
在某些實施例中，可利用能隙小於障壁112的能隙且亦小於障壁104的能隙之TMD材料形成電晶體源極106及/或電晶體汲極108。在某些實施例中，可利用能隙大於電晶體通道110的能隙之TMD材料形成電晶體源極106及/或電晶體汲極108。在某些此類實施例中，可利用多層TMD材料形成電晶體源極106及/或電晶體汲極108，而可利用單層版本之該等相同的TMD材料形成電晶體通道110。例如，可由單層二硒化鉬、二硫化鉬、二碲化鉬、二硫化鎢、或二硒化鎢形成電晶體通道110，且可利用多層二硒化鉬、二硫化鉬、二碲化鉬、二硫化鎢、或二硒化鎢形成電晶體源極106及電晶體汲極108。藉由將能隙較小的材料用於電晶體源極106(及/或電晶體汲極108)，可減少電晶體源極106(及/或電晶體汲極108)與任何導電接點(例如，將於下文中述及之導電接點116及118間之接觸電阻，因而減少信號流過該等導電接點與電晶體源極106(及/或電晶體汲極108)間之界面時的電氣損失。
在某些實施例中，障壁104及障壁112之能隙可能大 於電晶體源極106及電晶體汲極108之能隙，且電晶體源極106及電晶體汲極108之能隙可能大於電晶體通道110之能隙。在此類實施例中，移動的電荷可自障壁104、障壁112、電晶體源極106、及電晶體汲極108"掉"入電晶體通道110(較低能態)。例如，可由多層二硫化鉬形成障壁104及112，可由多層二硒化鉬形成電晶體源極106及汲極108，且可由單層二硒化鉬形成電晶體通道110。在某些實施例中，可以不由TMD材料形成(且可替代地諸如由另一半導體材料形成)電晶體源極106及/或電晶體汲極108。
半導體組件100可包含一源極導電接點116及一汲極導電接點118。電晶體源極106可沿著方向120而被配置在源極導電接點116與障壁104之間。電晶體汲極108可沿著方向120而被配置在汲極導電接點118與障壁104之間。源極導電接點116可被配置在電晶體源極106上。汲極導電接點118可被配置在電晶體汲極108上。於使用時，電流可在源極導電接點116、電晶體源極106、電晶體通道110、電晶體汲極108、與汲極導電接點118之間流動。
在某些實施例中，可由相同的TMD材料形成源極導電接點116及汲極導電接點118。適用於源極導電接點116及/或汲極導電接點118的TMD材料可包括電子特性實質上類似於金屬之電子特性的那些TMD材料。例如，可由二硫化鈮(niobium disulfide)、二硒化鈮(niobium diselenide)、二碲化鈮(niobium ditelluride)、二硫化鉭(tantalum disulfide)、二硒化鉭(tantalum diselenide)、及/或二碲化鉭(tantalum ditelluride)形成源極導電接點116及/或汲極導電接點118。在某些實施例中，可以不由TMD材料形成(且可替代地諸如由金屬或其他導電材料形成)源極導電接點116及/或汲極導電接點118。
半導體組件100可包含一閘極導電接點114。被施加到閘極導電接點114之電壓可調整(經由電晶體通道110)在源極導電接點116與汲極導電接點118之間流動的電流量。障壁112可沿著方向120而被配置在閘極導電接點114與電晶體通道110之間。在某些實施例中，該閘極導電接點可被配置在障壁112上。在某些實施例中，閘極導電接點114可沿著方向122而被配置在電晶體源極106與電晶體汲極108之間。在某些實施例中，閘極導電接點114可沿著方向122而被配置在源極導電接點116與汲極導電接點118之間。可由前文中參照諸如源極導電接點116及汲極導電接點118述及的該等材料中之任何材料形成閘極導電接點114。
第2-7圖是根據各實施例而製造半導體組件100的一製程中之各階段之側視圖。在這些階段中，將一些材料(例如，TMD材料)描述為被沉積。可使用適用於這些階段的任何階段之各種沉積技術。例如，在某些實施例中，膠帶法(tape method)可被被用於沉積TMD材料 (例如，半導體組件100的電晶體通道110或任何其他元件之TMD材料)。在一膠帶法中，可使一膠帶黏著到一塊狀結構的所需TMD材料(例如，包括各層之間被弱結合的多層二維TMD材料之三維結構)上。可選擇膠帶黏著劑的強度，因而自該塊狀結構剝離該膠帶時，可超過層間結合強度(bonding strength)，且可以該膠帶移除所需層數的TMD材料。然後可將該所需層數的TMD材料施加到其將被沉積的面上，且可將一溶劑用於溶解掉該膠帶。
第2圖示出在提供了一軟性基板102之後形成的一組件200。軟性基板102可採用前文中參照第1圖述及之對應的實施例中之任一實施例的形式。例如，在某些實施例中，軟性基板102可以是一塑膠材料。軟性基板102可具有一外露面202。
第3圖示出在軟性基板102的面202上沉積一材料而形成一障壁104之後形成的一組件300。障壁104可採用前文中參照第1圖述及之對應的實施例中之任一實施例的形式。障壁104可具有一外露面302。
第4圖示出在障壁104的面302上沉積一材料而形成一電晶體通道110之後形成的一組件400。電晶體通道110可採用前文中參照第1圖述及之對應的實施例中之任一實施例的形式。電晶體通道110可具有一外露面402。
第5圖示出在電晶體通道110的面402上沉積一材料而形成一障壁112之後形成的一組件500。障壁112可採用前文中參照第1圖述及之對應的實施例中之任一實施例 的形式。
第6圖示出在障壁104的面302上沉積一材料而形成一電晶體源極106之後且在障壁104的面302上沉積一材料而形成一電晶體汲極108之後形成的一組件600。電晶體源極106及電晶體汲極108可採用前文中參照第1圖述及之對應的實施例中之任一實施例的形式。電晶體源極106可具有一外露面602，電晶體汲極108可具有一外露面604，且障壁112可具有一外露面606。
第7圖示出在電晶體源極106的面602上沉積一材料而形成源極導電接點116之後且在電晶體汲極108的面604上沉積一材料而形成汲極導電接點118之後且在障壁112的面606上沉積一材料而形成閘極導電接點114之後形成的半導體組件100。源極導電接點116、汲極導電接點118、及閘極導電接點114可採用前文中參照第1圖述及之對應的實施例中之任一實施例的形式。
本發明揭示之該等半導體組件(例如，半導體組件100)可被用於電路裝置及/或光路裝置中之裝置層。可以類似於傳統半導體電路製造技術(例如，對矽或其他半導體晶圓執行的那些製造技術)之方式使用TMD材料形成諸如電晶體等的各種裝置，且該等裝置可被包含在其他傳統的IC電路中。例如，半導體組件100可(諸如以將於下文中參照第8圖所述之方式)被包含在一IC裝置之一裝置層中。在半導體組件100包含一軟性基板102之實施例中，半導體組件200能夠以傳統硬性基板(例如，矽晶 圓)無法實現之方式彎曲或以其他方式成形。因此，某些本發明揭示之半導體組件的應用範圍可以比傳統硬性電路的應用範圍廣泛。
該等半導體組件可在較小的尺度下提供比具有傳統材料的組件較佳之性能。例如，當電晶體裝置的橫向尺寸(例如，方向122)減小時，通常必須使電晶體通道居中，以便減輕有問題的短通道效應(short channel effect)。然而，如前文所述，單層的傳統材料可能會顯現機械及電氣性能的弱點。然而，由於各層TMD材料的"真實"二維性質，所以可實現單層TMD材料。此類材料可具有一奈米數量級的厚度，且可代表電晶體通道可實現的最小厚度。此類單層TMD材料(以及少層數的其他TMD材料)可提供優於薄層傳統半導體材料的物理性能及電性能提高。
本發明揭示之半導體組件及相關技術可被包含在IC裝置中。第8圖是根據各實施例而包含一裝置層818(該裝置層818可包括本發明揭示之一或多個半導體組件)的一IC裝置800的一部分之一橫斷面圖。在某些實施例中，IC裝置800可以是一晶粒(可諸如整批地在一基材上製造許多晶粒，然後切割該基材而使該晶粒與其他晶粒分離)。
可在一基板804上形成IC裝置800。基板804可包含一軟性基板材料(例如，軟性基板102)或一硬性基板材料。
在某些實施例中，IC裝置800可包含被配置在基板804上之一裝置層818。裝置層818可包含用於提供基板804上形成的一或多個電晶體808的特徵之一些通道。裝置層818可包含諸如一或多個源極及/或汲極(Source and/or Drain；簡稱S/D)810、用於控制電晶體808中在該等S/D區810之間流動的電流之一閘極812、用於傳送電信號進/出S/D區810之一或多個S/D接點814。該一或多個電晶體808可包含諸如裝置隔離區及閘極接點等的為了清晰而未示出之一些額外的特徵。在某些實施例中，可根據本發明揭示之這些特徵的任何實施例而形成這些特徵(例如，參照第1圖)。該一或多個電晶體808不限於第1及8圖所示之類型及組態，且可包括諸如雙閘極電晶體、三閘極電晶體、及全包覆式閘極(All-Around Gate；簡稱AAG)或環繞閘極(wrap-around gate)電晶體(某些該等電晶體可被稱為鰭式場效電晶體(Field Effect Transistor))等的平面及非平面電晶體等的多種其他類型及組態。在某些實施例中，裝置層818可包含一邏輯裝置或一記憶體裝置或以上兩個的組合之一或多個電晶體或記憶單元。在某些實施例中，裝置層818可包含光學裝置。可利用TMD材料部份地或完全地形成裝置層818中包含之某些或所有的電晶體或其他裝置。
可經由裝置層818上配置的一或多個互連層820及822而將諸如電源及/或輸入/輸出(Input/Output；簡稱I/O)信號等的電信號傳送進及/或出裝置層818之該一或 多個電晶體808。例如，諸如閘極812及S/D接點814等的裝置層818之導電特徵可在電氣上被耦合到互連層820及822之互連結構816(例如，源極導電接點116、閘極導電接點114、及汲極導電接點118)。該等互連結構816可被配置在互連層820及822之內，以便根據廣泛的多種設計而傳送電信號，且該等互連結構不限於第8圖所示的互連結構816之特定組態。例如，在某些實施例中，互連結構816可包括以諸如金屬等的導電材料填充之溝槽結構(有時被稱為"線")及/或通孔結構(有時被稱為"孔")。在某些實施例中，互連結構816可包含銅或其他適用之導電材料。在某些實施例中，取代電信號的或除了電信號之外的光信號可被傳送進及/或出裝置層818。
如圖所示，互連層820及822可包含被配置在該等互連結構816之間的介電層824。在某些實施例中，可在裝置層818上直接形成一第一互連層820(被稱為Metal 1或"M1")。在某些實施例中，第一互連層820可包含該等互連結構816中之某些互連結構816，且該等某些互連結構816可被耦合到裝置層818的一些接點(例如，該等S/D接點814)。
可在第一互連層820上直接形成一些額外的互連層(為了便於例示而未示出)，且該等額外的互連層可包含用於耦合到第一互連層820的互連結構之互連結構816。
IC裝置800可具有在互連層820及822上形成之一或多個焊墊826。該等焊墊826可在電氣上被耦合到該等 互連結構816，且被配置成將一或多個電晶體808之電信號傳送到其他外部裝置。例如，可在該一或多個焊墊826上形成焊料接合(solder bond)，以便將包含IC裝置800的一晶片在機械上及/或電氣上耦合到諸如一電路板等的另一元件。在其他實施例所述者之外，IC裝置800可具有用以自互連層820及822傳送該等信號的其他替代組態。在其他實施例中，可以將該等信號傳送到其他外部元件的其他類似特徵(例如，柱)來取代焊墊826，或是焊墊826可進一步包含該等其他類似特徵。
第9圖是根據各實施例而形成包含具有TMD材料的一半導體組件的一IC裝置的一方法900之一流程圖。下文對方法900的說明中，許多被沉積之材料被描述為TMD材料。在某些實施例中，該等沉積材料中之一或多個沉積材料可視需要而不是TMD材料，且可替代地係為傳統的半導體及/或金屬材料。下文中可參照半導體組件100(第1圖)而說明方法900之操作，但這只是為了便於解說，且可應用該方法900而形成任何適當的IC裝置。在某些實施例中，可執行方法900而製造被包含在將於下文中參照第10圖所述的計算裝置1000中之一IC裝置。可於適當時重複、重新安排、或省略方法900之各操作。
在操作902中，可在一軟性基板上沉積一TMD材料，而形成一第一障壁。操作902中之該第一障壁可採用諸如障壁104的該等實施例中之任何實施例之形式。
在操作904中，可在該第一障壁上沉積一TMD材料，而形成一電晶體通道。操作904中之該電晶體通道可採用諸如電晶體通道110的該等實施例中之任何實施例之形式。可形成操作904中之該電晶體通道而使操作902中之該第一障壁被配置在操作904中之該電晶體通道與操作902中之該軟性基板之間。在某些實施例中，操作902中之該第一障壁的能隙可大於操作904中之該電晶體通道的能隙。
在操作906中，可在該電晶體通道上沉積一TMD材料，而形成一第二障壁。操作906中之該第二障壁可採用諸如障壁112的該等實施例中之任何實施例之形式。可形成操作906中之該第二障壁而使操作904中之該電晶體通道被配置在操作906中之該第二障壁與操作902中之該第一障壁之間。在某些實施例中，操作906中之該第二障壁的能隙可大於操作904中之該電晶體通道的能隙。
在操作908中，可在操作904中之該第一障壁上沉積TMD材料，而形成一電晶體源極及一電晶體汲極。操作908中之該電晶體源極及該電晶體汲極可分別採用諸如電晶體源極106及電晶體汲極108的該等實施例中之任何實施例之形式。可沉積操作908中之該電晶體源極及該電晶體汲極，而使其與操作904中之該電晶體通道的各相對面接觸(例如，如第1圖所示)。
在操作910中，可在操作908中之該電晶體源極及該電晶體汲極以及操作906中之該第二障壁上沉積TMD材 料，而分別形成一源極導電接點、一汲極導電接點、及一閘極導電接點。操作910中之該源極導電接點、該汲極導電接點、及該閘極導電接點可分別採用諸如源極導電接點116、汲極導電接點118、及閘極導電接點114的該等實施例中之任何實施例之形式。在某些實施例中，可在操作910完成之後形成半導體組件100。
在操作912中，可形成一或多個互連，以便將信號傳送進及/或出半導體組件100。在操作912中形成之該等互連可將電信號、光信號、或任何其他適當的信號傳送進及/或出半導體組件100。在操作912中形成之該等互連可採用諸如前文中參照第8圖述及的互連結構816之形式。然後可終止該方法900。
如前文所述，在某些實施例中，可省略第9圖所示的方法900的該等操作中之一或多個操作。例如，在某些實施例中，可以不執行操作908-912。在某些實施例中，可以不同於執行操作902-910的實體之一實體執行操作912。
第10圖以示意圖示出根據各實施例而可包含本發明揭示之一或多個半導體組件100之一計算裝置1000。計算裝置1000的該等元件中之任何適當元件之基板尤其可包含本發明揭示之半導體組件100。
計算裝置1000可設有諸如一主機板1002等的一板。主機板1002可包含其中包括但不限於一處理器1004以及至少一通訊晶片1006之一些元件。處理器1004可在實體 上及電氣上被耦合到主機板1002。在某些實施例中，該至少一通訊晶片1006亦可在實體上及電氣上被耦合到主機板1002。在進一步的實施例中，通訊晶片1006可以是處理器1004的一部分。術語"處理器"可意指用於處理來自暫存器及/或記憶體的電子資料而將該電子資料轉換為可被儲存在暫存器及/或記憶體的其他電子資料之任何裝置或裝置之一部分。
計算裝置1000根據其應用，可包含可在或可不在實體上及電氣上被耦合到主機板1002之其他元件。這些其他元件可包括但不限於揮發性記憶體(例如，動態隨機存取記憶體)、非揮發性記憶體(例如，唯讀記憶體)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器(crypto processor)、晶片組、天線、顯示器、觸控式螢幕顯示器、觸控式螢幕控制器、電池、音訊編碼解碼器、視訊編碼解碼器、功率放大器、全球衛星定位系統(Global Positioning System；簡稱GPS)裝置、羅盤、蓋革計數器(Geiger counter)、加速度計(accelerometer)、陀螺儀(gyroscope)、喇叭、相機、以及大量儲存裝置(諸如硬碟機、光碟(Compact Disk；簡稱CD)、及數位多功能光碟(Digital Versatile Disk；簡稱DVD)等的大量儲存裝置)等的元件。
通訊晶片1006能夠執行無線通訊，而將資料傳輸進及出計算裝置1000。術語"無線"及其派生詞可被用來描述可利用通過非固體介質之調變電磁輻射而傳送資料之電路、 裝置、系統、方法、技術、通訊通道等的術語。該術語並不意味著相關聯的裝置不包含任何導線，但是在某些實施例中，該等相關聯的裝置可能不包含任何導線。通訊晶片1006可實施其中包括但不限於包含Wi-Fi(IEEE 802.11系列)及IEEE 802.16標準(例如，IEEE 802.16-2005增修本)之電機及電子工程師協會(IEEE)標準、長期演進技術(LTE)計畫以及任何增修本、更新本、及/或修訂本(例如，先進LTE計畫、超行動寬頻(UMB)計畫(也被稱為3GPP2)等的一些無線標準或協定中之任何無線標準或協定。與寬頻無線存取(BWA)網路相容之IEEE 802.16通常被稱為WiMAX網路(是代表Worldwide Interoperability for Microwave Access(全球互通微波存取)的縮寫詞)，其為一種通過IEEE 802.16標準的合規性及互通性測試的產品之認證標誌。通訊晶片1006可根據全球行動通訊系統(Global System for Mobile communications；簡稱GSM)、通用封包無線電服務(General Packet Radio Service；簡稱GPRS)、全球行動電信系統(Universal Mobile Telecommunication System；簡稱UMTS)、高速封包存取(High Speed Packet Access；簡稱HSPA)、演進型高速封包存取(Evolved HSPA；簡稱E-HSPA)或LTE網路而操作。通訊晶片1006可根據全球行動通訊系統增強型數據演進技術(Enhanced Data for GSM Evolution；簡稱EDGE)、GSM EDGE無線電存取網路(GSM EDGE Radio Access Network；簡稱GERAN)、全球地面無線電存取網路(Universal Terrestrial Radio Access Network；簡稱UTRAN)、或演進型UTRAN(Evolved UTRAN；簡稱E-UTRAN)而操作。通訊晶片1006可根據分碼多重進接(CodeDivision Multiple Access；簡稱CDMA)、分時多向進接(Time Division Multiple Access；簡稱TDMA)、數位增強無線電信(Digital Enhanced Cordless Telecommunications；簡稱DECT)、演進資料最佳化(Evolution-Data Optimized；簡稱EV-DO)、以上各項的衍生標準或協定、以及被稱為3G、4G、5G、及更新的世代之任何其他無線協定而操作。在其他實施例中，通訊晶片1006可根據其他無線協定而操作。
計算裝置1000可包含複數個通訊晶片1006。例如，一第一通訊晶片1006可被專用於諸如Wi-Fi及藍牙等的較短距離之無線通訊，且一第二通訊晶片1006可被專用於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO、及其他無線通訊標準等的較長距離之無線通訊。
通訊晶片1006亦可包含一IC封裝組件，該IC封裝組件可包括本發明所述之一半導體組件。在進一步的實施例中，被設置在計算裝置1000內之另一元件(例如，記憶體裝置、處理器、或其他積體電路裝置)可包含本發明所述之一半導體組件。
在各實施例中，計算裝置1000可以是一膝上型電腦、簡易筆記型電腦、筆記型電腦、超輕薄筆記型電腦、 智慧型手機、平板電腦、個人數位助理(Personal Digital Assistant；簡稱PDA)、超級行動個人電腦、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。在進一步的實施例中，計算裝置1000可以是用於處理資料的任何其他電子裝置。在某些實施例中，在一高效能計算裝置中實施本發明所述的該等技術。在某些實施例中，在手持計算裝置中實施本發明所述的該等技術。在某些實施例中，可在一穿戴式計算裝置中實施本發明所述的該等技術。該穿戴式計算裝置尤其可包含一軟性基板(例如，一橡膠或其他軟性腕帶)以及根據本發明揭示的各種技術而建構之一或多個軟性電路元件。
下文各段落將提供本發明揭示之該等實施例的一些例子。例子1是一種半導體組件，包含：一軟性基板；由一第一TMD材料形成之一第一障壁；由一第二TMD材料形成之一電晶體通道；以及由一第三TMD材料形成之一第二障壁，其中該第一障壁被配置在該電晶體通道與該軟性基板之間，該電晶體通道被配置在該第二障壁與該第一障壁之間，且該電晶體通道之能隙小於該第一障壁之能隙，且小於該第二障壁之能隙。
例子2可包含例子1之標的事項，且可進一步指定：由該第二TMD材料形成之該電晶體通道是一單層的該第二TMD材料。
例子3可包含例子1-2中之任一例子之標的事項，且 可進一步指定：該第一障壁沿著一第一方向而被配置在該電晶體通道與該軟性基板之間；該電晶體通道沿著該第一方向而被配置在該第二障壁與該第一障壁之間；以及該電晶體通道沿著與該第一方向垂直之一第二方向而被配置在由一第四TMD材料形成之一電晶體源極與由一第五TMD材料形成之一電晶體汲極之間。
例子4可包含例子3之標的事項，且可進一步指定：該第二障壁沿著該第二方向而被配置在該電晶體源極與該電晶體汲極之間。
例子5可包含例子3-4中之任一例子之標的事項，且可進一步包含：由一第六TMD材料形成之一源極導電接點；以及由一第七TMD材料形成之一汲極導電接點；其中該電晶體源極沿著該第一方向而被配置在該源極導電接點與該第一障壁之間，且該電晶體汲極沿著該第一方向而被配置在該汲極導電接點與該第一障壁之間。
例子6可包含例子5之標的事項，且可進一步指定：該第二障壁沿著該第二方向而被配置在該電晶體源極與該電晶體汲極之間。
例子7可包含例子5-6中之任一例子之標的事項，且可進一步指定：該第六TMD材料及該第七TMD材料是相同的TMD材料。
例子8可包含例子3-7中之任一例子之標的事項，且可進一步指定：由多層的該第四TMD材料形成該電晶體源極，且由多層的該第五TMD材料形成該電晶體汲極。
例子9可包含例子3-8中之任一例子之標的事項，且可進一步指定：該第一障壁及該第二障壁之能隙都大於該電晶體源極之能隙，且都大於該電晶體汲極之能隙。
例子10可包含例子3-9中之任一例子之標的事項，且可進一步指定：該第四TMD材料及該第五TMD材料是相同的TMD材料。
例子11可包含例子1-10中之任一例子之標的事項，且可進一步包含由一第四TMD材料形成之一閘極導電接點，其中該第二障壁被配置在該閘極導電接點與該電晶體通道之間。
例子12可包含例子1-11中之任一例子之標的事項，且可進一步指定：該第一TMD材料及該第三TMD材料是相同的TMD材料。
例子13是一種形成半導體組件之方法，包含下列操作：在一軟性基板的一第一面上沉積一第一TMD材料，而形成一第一障壁；在該第一障壁上沉積一第二TMD材料，而形成一電晶體通道；以及在該電晶體通道上沉積一第三TMD材料，而形成一第二障壁；其中該第一障壁被配置在該電晶體通道與該軟性基板之間，該電晶體通道被配置在該第二障壁與該第一障壁之間，且該電晶體通道之能隙小於該第一障壁之能隙且小於該第二障壁之能隙。
例子14可包含例子13之標的事項，且可進一步指定：該軟性基板是一塑膠基板。
例子15可包含例子13-14中之任一例子之標的事 項，且可進一步指定：沉積該第二TMD材料包含使用一膠帶法。
例子16可包含例子13-15中之任一例子之標的事項，且可進一步包含下列操作：沉積一第四TMD材料，而形成一閘極導電接點，因而使該第二障壁被配置在該閘極導電接點與該電晶體通道之間。
例子17可包含例子13-16中之任一例子之標的事項，且可進一步指定：該第一TMD材料及該第三TMD材料是相同的TMD材料。
例子18是一種IC裝置，該IC裝置包含一裝置層，該裝置層包含：一軟性基板、由一第一TMD材料形成之一第一障壁、由一第二TMD材料形成之一電晶體通道、由一第三TMD材料形成之一第二障壁、由一第四TMD材料形成之一電晶體源極、由一第五TMD材料形成之一電晶體汲極，其中該第一障壁沿著一第一方向而被配置在該電晶體通道與該軟性基板之間，該電晶體通道沿著該第一方向而被配置在該第二障壁與該第一障壁之間，該電晶體通道之能隙小於該第一障壁之能隙且小於該第二障壁之能隙，且該電晶體通道被配置在沿著垂直於該第一方向的一第二方向而形成之該電晶體源極與該電晶體汲極之間。IC裝置亦可包含一或多個互連，用以將電信號傳送進及/或出該電晶體源極及該電晶體汲極。
例子19可包含例子18之標的事項，且可進一步指定該裝置層進一步包含：由一第六TMD材料形成之一閘極 導電接點；由一第七TMD材料形成之一源極導電接點；以及由一第八TMD材料形成之一汲極導電接點；其中該第二障壁沿著該第一方向而被配置在該閘極導電接點與該電晶體通道之間，該電晶體源極沿著該第一方向而被配置在該源極導電接點與該第一障壁之間，且該電晶體汲極沿著該第一方向而被配置在該汲極導電接點與該第一障壁之間。
例子20可包含例子19之標的事項，且可進一步指定：該第六TMD材料、該第七TMD材料、及該第八TMD材料是相同的TMD材料。
例子21可包含例子20之標的事項，且可進一步指定：該相同的TMD材料是二硫化鈮、二硒化鈮、二碲化鈮、二硫化鉭、二硒化鉭、或二碲化鉭。
例子22可包含例子18-21中之任一例子之標的事項，且可進一步指定：該IC裝置是一晶粒。
100‧‧‧半導體組件
102‧‧‧軟性基板
104,112‧‧‧障壁
106‧‧‧電晶體源極
108‧‧‧電晶體汲極
110‧‧‧電晶體通道
114‧‧‧閘極導電接點
116‧‧‧源極導電接點
118‧‧‧汲極導電接點
120,122‧‧‧方向
124‧‧‧面

Claims (22)

  1. 一種半導體組件，包含：一軟性基板；由一第一過渡金屬二硫屬化合物(TMD)材料形成之一第一障壁；由一第二TMD材料形成之一電晶體通道；以及由一第三TMD材料形成之一第二障壁；其中該第一障壁被配置在該電晶體通道與該軟性基板之間，該電晶體通道被配置在該第二障壁與該第一障壁之間，且該電晶體通道之能隙小於該第一障壁之能隙且小於該第二障壁之能隙。
  2. 如申請專利範圍第1項之半導體組件，其中由該第二TMD材料形成之該電晶體通道是一單層的該第二TMD材料。
  3. 如申請專利範圍第1項之半導體組件，其中：該第一障壁沿著一第一方向而被配置在該電晶體通道與該軟性基板之間；該電晶體通道沿著該第一方向而被配置在該第二障壁與該第一障壁之間；以及該電晶體通道沿著與該第一方向垂直之一第二方向而被配置在由一第四TMD材料形成之一電晶體源極與由一第五TMD材料形成之一電晶體汲極之間。
  4. 如申請專利範圍第3項之半導體組件，其中該第二障壁沿著該第二方向而被配置在該電晶體源極與該電晶體 汲極之間。
  5. 如申請專利範圍第3項之半導體組件，進一步包含：由一第六TMD材料形成之一源極導電接點；以及由一第七TMD材料形成之一汲極導電接點；其中該電晶體源極沿著該第一方向而被配置在該源極導電接點與該第一障壁之間，且該電晶體汲極沿著該第一方向而被配置在該汲極導電接點與該第一障壁之間。
  6. 如申請專利範圍第5項之半導體組件，其中該第二障壁沿著該第二方向而被配置在該電晶體源極與該電晶體汲極之間。
  7. 如申請專利範圍第5項之半導體組件，其中該第六TMD材料及該第七TMD材料是相同的TMD材料。
  8. 如申請專利範圍第3項之半導體組件，其中由多層的該第四TMD材料形成該電晶體源極，且由多層的該第五TMD材料形成該電晶體汲極。
  9. 如申請專利範圍第3項之半導體組件，其中該第一障壁及該第二障壁之能隙都大於該電晶體源極之能隙，且都大於該電晶體汲極之能隙。
  10. 如申請專利範圍第3項之半導體組件，其中該第四TMD材料及該第五TMD材料是相同的TMD材料。
  11. 如申請專利範圍第1項之半導體組件，進一步包含：由一第四TMD材料形成之一閘極導電接點； 其中該第二障壁被配置在該閘極導電接點與該電晶體通道之間。
  12. 如申請專利範圍第1項之半導體組件，其中該第一TMD材料及該第三TMD材料是相同的TMD材料。
  13. 一種形成半導體組件之方法，包含：在一軟性基板的一第一面上沉積一第一過渡金屬二硫屬化合物(TMD)材料，而形成一第一障壁；在該第一障壁上沉積一第二TMD材料，而形成一電晶體通道；以及在該電晶體通道上沉積一第三TMD材料，而形成一第二障壁；其中該第一障壁被配置在該電晶體通道與該軟性基板之間，該電晶體通道被配置在該第二障壁與該第一障壁之間，且該電晶體通道之能隙小於該第一障壁之能隙且小於該第二障壁之能隙。
  14. 如申請專利範圍第13項之方法，其中該軟性基板是一塑膠基板。
  15. 如申請專利範圍第13項之方法，其中沉積該第二TMD材料包含使用一膠帶法。
  16. 如申請專利範圍第13項之方法，進一步包含：沉積一第四TMD材料，而形成一閘極導電接點，因而使該第二障壁被配置在該閘極導電接點與該電晶體通道之間。
  17. 如申請專利範圍第13項之方法，其中該第一TMD 材料及該第三TMD材料是相同的TMD材料。
  18. 一種積體電路(IC)裝置，包含：一裝置層，該裝置層包含：一軟性基板、由一第一過渡金屬二硫屬化合物(TMD)材料形成之一第一障壁、由一第二TMD材料形成之一電晶體通道、由一第三TMD材料形成之一第二障壁、由一第四TMD材料形成之一電晶體源極、以及由一第五TMD材料形成之一電晶體汲極，其中該第一障壁沿著一第一方向而被配置在該電晶體通道與該軟性基板之間，該電晶體通道沿著該第一方向而被配置在該第二障壁與該第一障壁之間，該電晶體通道之能隙小於該第一障壁之能隙且小於該第二障壁之能隙，該電晶體通道被配置在沿著垂直於該第一方向的一第二方向而形成之該電晶體源極與該電晶體汲極之間；以及一或多個互連，用以將電信號傳送進及/或出該電晶體源極及該電晶體汲極。
  19. 如申請專利範圍第18項之IC裝置，其中該裝置層進一步包含：由一第六TMD材料形成之一閘極導電接點；由一第七TMD材料形成之一源極導電接點；以及由一第八TMD材料形成之一汲極導電接點；其中該第二障壁沿著該第一方向而被配置在該閘極導 電接點與該電晶體通道之間，該電晶體源極沿著該第一方向而被配置在該源極導電接點與該第一障壁之間，且該電晶體汲極沿著該第一方向而被配置在該汲極導電接點與該第一障壁之間。
  20. 如申請專利範圍第19項之IC裝置，其中該第六TMD材料、該第七TMD材料、及該第八TMD材料是相同的TMD材料。
  21. 如申請專利範圍第20項之IC裝置，其中該相同的TMD材料是二硫化鈮、二硒化鈮、二碲化鈮、二硫化鉭、二硒化鉭、或二碲化鉭。
  22. 如申請專利範圍第項之18裝置，其中該IC裝置是一晶粒。
TW104104565A 2014-03-21 2015-02-11 半導體組件、積體電路裝置以及形成半導體組件之方法 TWI577011B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/031496 WO2015142358A1 (en) 2014-03-21 2014-03-21 Transition metal dichalcogenide semiconductor assemblies

Publications (2)

Publication Number Publication Date
TW201545340A true TW201545340A (zh) 2015-12-01
TWI577011B TWI577011B (zh) 2017-04-01

Family

ID=54145117

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104104565A TWI577011B (zh) 2014-03-21 2015-02-11 半導體組件、積體電路裝置以及形成半導體組件之方法

Country Status (7)

Country Link
US (1) US9748371B2 (zh)
EP (1) EP3120384B1 (zh)
KR (1) KR102132806B1 (zh)
CN (1) CN106030807B (zh)
SG (1) SG11201606376WA (zh)
TW (1) TWI577011B (zh)
WO (1) WO2015142358A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102216542B1 (ko) * 2014-05-21 2021-02-17 삼성전자주식회사 2차원 물질을 이용한 수평형 다이오드를 포함하는 전자소자 제조방법
US10446705B2 (en) * 2014-08-28 2019-10-15 Konica Minolta Laboratory U.S.A., Inc. Two-dimensional layered material quantum well junction devices
US10269791B2 (en) * 2015-03-16 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Field-effect transistors having transition metal dichalcogenide channels and methods of manufacture
US9768254B2 (en) 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
JP6589552B2 (ja) * 2015-10-22 2019-10-16 富士通株式会社 電子デバイス及び電子デバイスの製造方法
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
WO2017210264A1 (en) 2016-06-03 2017-12-07 Ohio University Directed growth of electrically self-contacted monolayer transition metal dichalcogenides with lithographically defined metallic patterns
EP3255656B1 (en) 2016-06-07 2020-08-26 IMEC vzw A method for forming a vertical hetero-stack and a device including a vertical hetero-stack
CN106684251B (zh) * 2016-12-09 2018-06-01 武汉华星光电技术有限公司 柔性垂直沟道有机薄膜晶体管及其制作方法
US10269564B2 (en) 2017-03-17 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device using layered etching and repairing of damaged portions
US10446694B2 (en) * 2017-06-13 2019-10-15 National Applied Research Laboratories Field-effect transistor structure having two-dimensional transition metal dichalcogenide
WO2019005074A1 (en) * 2017-06-29 2019-01-03 Intel Corporation NON-PLANE TRANSITION METAL DICHALCOGENIC DEVICES
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
US12125888B2 (en) 2017-09-29 2024-10-22 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
CN108231871B (zh) * 2018-01-31 2023-11-03 华南理工大学 一种MoS2基量子阱型调制掺杂场效应晶体管及其制备方法
CN108206218B (zh) * 2018-02-02 2024-08-27 华南理工大学 一种MoS2基金属半导体场效应晶体管及其制备方法
CN108346582A (zh) * 2018-02-26 2018-07-31 上海电力学院 一种低欧姆接触场效应晶体管的制备方法
DE102020105936B4 (de) * 2019-04-15 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung
US11908690B2 (en) 2019-06-20 2024-02-20 The Board Of Trustees Of The Leland Stanford Junior University Multi-layered semiconductive device and methodology with polymer and transition metal dichalcogenide material
KR102249313B1 (ko) * 2020-01-02 2021-05-07 성균관대학교산학협력단 무선 주파수 안테나 구조체 및 이의 제조방법
US12324204B2 (en) 2020-09-25 2025-06-03 Intel Corporation Transistors including two-dimensional materials
US20220102495A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Transistors including two-dimensional materials
US11527659B2 (en) * 2020-10-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
CN114420755A (zh) * 2021-12-14 2022-04-29 瑞砻科技股份有限公司 二维材料半导体元件
EP4199115A1 (en) * 2021-12-17 2023-06-21 IMEC vzw Transistor with low parasitic capacitance
KR20230134305A (ko) * 2022-03-14 2023-09-21 삼성전자주식회사 반도체 장치
CN115566072B (zh) * 2022-10-17 2025-09-02 瑞砻科技股份有限公司 半导体元件及其制造方法
US20250253191A1 (en) * 2024-02-06 2025-08-07 Applied Materials, Inc. Methods of manufacturing interconnect structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242041B2 (en) * 2003-09-22 2007-07-10 Lucent Technologies Inc. Field-effect transistors with weakly coupled layered inorganic semiconductors
EP2068368B1 (en) * 2007-12-06 2012-10-10 Electronics and Telecommunications Research Institute Method for manufacturing n-type and p-type chalcogenide thin film transistor
WO2012093360A1 (en) 2011-01-04 2012-07-12 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
WO2013063399A1 (en) * 2011-10-28 2013-05-02 Georgetown University Method and system for generating a photo-response from mos2 schottky junctions
CN103378149A (zh) * 2012-04-20 2013-10-30 中国科学院微电子研究所 Mosfet及其制造方法
KR101348059B1 (ko) 2012-07-06 2014-01-03 성균관대학교산학협력단 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법
CN103400859B (zh) * 2013-08-13 2016-01-20 中国科学院上海微系统与信息技术研究所 基于石墨烯的隧穿场效应管单元、阵列及其形成方法
US20170015599A1 (en) * 2014-02-28 2017-01-19 Nokia Technologies Oy Method and apparatus for oxidation of two-dimensional materials
US9548394B2 (en) * 2014-04-22 2017-01-17 Uchicago Argonne, Llc All 2D, high mobility, flexible, transparent thin film transistor
US20160093491A1 (en) * 2014-09-29 2016-03-31 University Of North Texas LARGE SCALE AND THICKNESS-MODULATED MoS2 NANOSHEETS

Also Published As

Publication number Publication date
EP3120384B1 (en) 2020-01-15
US9748371B2 (en) 2017-08-29
EP3120384A1 (en) 2017-01-25
WO2015142358A1 (en) 2015-09-24
CN106030807A (zh) 2016-10-12
KR20160136286A (ko) 2016-11-29
EP3120384A4 (en) 2017-09-27
SG11201606376WA (en) 2016-09-29
TWI577011B (zh) 2017-04-01
KR102132806B1 (ko) 2020-07-13
CN106030807B (zh) 2019-09-13
US20170012117A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
TWI577011B (zh) 半導體組件、積體電路裝置以及形成半導體組件之方法
US12021141B2 (en) Multi-threshold voltage devices and associated techniques and configurations
US9111939B2 (en) Metallization of fluorocarbon-based dielectric for interconnects
US11784121B2 (en) Integrated circuit components with dummy structures
CN106463478B (zh) 用于石墨烯与绝缘体和器件的集成的石墨烯氟化作用
US20240413016A1 (en) Techniques and configurations to reduce transistor gate short defects
US20240006484A1 (en) Contact architecture for 2d stacked nanoribbon transistor
CN111183523A (zh) 在源极区和漏极区之间包括第一和第二半导体材料的晶体管及其制造方法
US20250098239A1 (en) Air gap insulation in place of gate spacers
US20230420511A1 (en) Stacked single crystal transition-metal dichalcogenide using seeded growth
CN108292687A (zh) 用于ge nmos的低肖特基势垒触点结构

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees