TW201633538A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201633538A
TW201633538A TW104128905A TW104128905A TW201633538A TW 201633538 A TW201633538 A TW 201633538A TW 104128905 A TW104128905 A TW 104128905A TW 104128905 A TW104128905 A TW 104128905A TW 201633538 A TW201633538 A TW 201633538A
Authority
TW
Taiwan
Prior art keywords
layer
gate
compound semiconductor
electrode
semiconductor layer
Prior art date
Application number
TW104128905A
Other languages
English (en)
Inventor
大麻浩平
高田賢治
吉岡啓
磯部康裕
洪洪
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201633538A publication Critical patent/TW201633538A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明之實施形態提供一種可減少電流崩塌，並且可減少漏電流之半導體裝置。 半導體裝置1包含：化合物半導體層13，其設置於基板10上；化合物半導體層14，其設置於化合物半導體層13上，且帶隙較化合物半導體層13大；及閘極電極17，其設置於化合物半導體層14上。閘極電極17之閘極長度較化合物半導體層13之厚度之2倍大，且為化合物半導體層13之厚度之5倍以下。

Description

半導體裝置 [相關申請案]
本申請案享有以日本專利申請案2015-45976號(申請日：2015年3月9日)作為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體裝置，尤其是關於一種使用化合物半導體之半導體裝置。
使用氮化物半導體之電子器件被用於高速電子器件或功率器件。又，作為使用氮化物半導體之半導體發光元件的發光二極體(LED)被用於顯示裝置或照明等。
對功率器件要求高耐壓及低導通電阻。耐壓與導通電阻之間有由元件材料決定之取捨(trade off)關係，但藉由使用氮化物半導體或碳化矽(SiC)等寬帶隙半導體作為元件材料，而與矽相比，可改善由材料決定之取捨關係，從而可實現高耐壓化及低導通電阻化。又，使用GaN或AlGaN等氮化物半導體之元件由於具有優異之材料特性，故而可實現高性能之功率器件。
實施形態提供一種可減少電流崩塌，並且可減少漏電流之半導體裝置。
實施形態之半導體裝置包括：第1化合物半導體層，其設置於基 板上；第2化合物半導體層，其設置於上述第1化合物半導體層上，且帶隙較上述第1化合物半導體層大；及閘極電極，其設置於上述第2化合物半導體層上。上述閘極電極之閘極長度較上述第1化合物半導體層之厚度之2倍大，且為上述第1化合物半導體層之厚度之5倍以下。
1‧‧‧半導體裝置
10‧‧‧基板
11‧‧‧緩衝層
12‧‧‧高電阻層
13‧‧‧通道層
14‧‧‧障壁層
15‧‧‧源極電極
16‧‧‧汲極電極
17‧‧‧閘極電極
20‧‧‧層間絕緣層
21‧‧‧閘極場板電極
22‧‧‧接點
23‧‧‧層間絕緣層
24‧‧‧源極場板電極
25‧‧‧接點
26‧‧‧電極
27‧‧‧保護層
Id‧‧‧汲極電流
Lg‧‧‧閘極長度
Tch‧‧‧通道層13之厚度
Vg‧‧‧閘極電壓
圖1係實施形態之半導體裝置之剖視圖。
圖2係說明實施形態之閘極電極與通道層之條件之圖。
圖3係表示將閘極長度作為參數之情形時之閘極電壓與汲極電流之關係的曲線圖。
以下，參照圖式對實施形態進行說明。但是，圖式係模式性或概念性者，各圖式之尺寸及比率等未必與實際者相同。以下所示之若干個實施形態係例示用以使本發明之技術思想具體化之裝置及方法者，並非藉由構成零件之形狀、構造、配置等特定本發明之技術思想者。再者，於以下之說明中，對具有相同之功能及構成之要素標註相同符號，僅於必要之情形時進行重複說明。
[1]半導體裝置之構成
圖1係實施形態之半導體裝置1之剖視圖。本實施形態之半導體裝置1包含異質接面FET(HFET：Heterojunction Field Effect Transistor(異質接面場效電晶體))、或高電子遷移率電晶體(HEMT：High Electron Mobility Transistor)。
半導體裝置1包括依序積層於基板10上之緩衝層11、高電阻層12、通道層13、障壁層14、及各種電極。
基板10包含例如以(111)面作為主面之矽(Si)基板。作為基板10，亦可使用藍寶石(Al2O3)、碳化矽(SiC)、磷化鎵(GaP)、磷化銦(InP)、或砷化鎵(GaAs)等。又，作為基板10，亦可使用包含絕緣層之基板。 例如，作為基板10，可使用SOI(Silicon On Insulator，絕緣體上之矽)基板。基板10只要為可使磊晶層生長之單晶基板即可，並不限定於上述所列舉者。
緩衝層11具有如下功能：緩和因形成於緩衝層11上之氮化物半導體層之晶格常數與基板10之晶格常數之不同而產生之應變，並且控制形成於緩衝層11上之氮化物半導體層之結晶性。又，緩衝層11具有抑制形成於緩衝層11上之氮化物半導體層中所含有之元素(例如鎵(Ga))與基板10之元素(例如矽(Si))發生化學反應之功能。緩衝層11包含例如AlXGa1-XN(0≦X≦1)。於本實施形態中，緩衝層11包含AlN。再者，緩衝層11並非本實施形態所必需之要素，亦可省略。
高電阻層12具有提高半導體裝置1之耐壓之功能，主要提高汲極電極及基板間之耐壓。即，藉由設置高電阻層12，而與高電阻層12之電阻相應之電壓被施加至高電阻層12，故而可將耐壓提高與該電壓大小相應之程度。高電阻層12包含摻雜有碳(C)之氮化物半導體層，該氮化物半導體層包含例如InXAlYGa(1-X-Y)N(0≦X<1、0≦Y<1、0≦X+Y<1)。於本實施形態中，高電阻層12包含摻雜有碳之GaN(C-GaN)。高電阻層12之碳濃度高於下述通道層13之碳濃度。高電阻層12之碳濃度例如設定為1×1017cm-3以上。高電阻層12之電阻值係根據半導體裝置1所期望之耐壓而適當設定。再者，高電阻層12並非本實施形態所必需之要素，亦可省略。
通道層13係形成電晶體之通道(電流路徑)之層。通道層13包含InXAlYGa(1-x-y)N(0≦X<1、0≦Y<1、0≦X+Y<1)。通道層13較理想為包含結晶性良好之(高品質之)氮化物半導體層。於本實施形態中，通道層13包含GaN。關於通道層13之更具體之構成，將於下文敍述。
障壁層14與通道層13構成異質接面。障壁層14包含較通道層13 之帶隙大之氮化物半導體層。障壁層14包含InXAlYGa(1-x-y)N(0≦X<1、0≦Y<1、0≦X+Y<1)。於本實施形態中，障壁層14包含未摻雜之AlGaN。所謂未摻雜，意指並未刻意地摻雜雜質，例如，於製造過程等中混入之程度之雜質量包含於未摻雜。
於通道層13與障壁層14之異質接面構造中，由於障壁層14之晶格常數較通道層13小，故而會於障壁層14產生應變。因該應變所引起之壓電效應而導致於障壁層14內產生壓電極化，從而於通道層13與障壁層14之界面附近產生二維電子氣(2DEG：two-dimensional electron gas)。該二維電子氣成為源極電極15及汲極電極16間之通道。
再者，構成半導體裝置1之複數個半導體層係藉由例如使用MOCVD(metal organic chemical vapor deposition，金屬有機化學氣相沈積)法之磊晶生長而依序形成。即，構成半導體裝置1之複數個半導體層包含磊晶層。
源極電極15及汲極電極16係相互隔開地設置於障壁層14上。源極電極15與2DEG經由障壁層14歐姆接觸。同樣地，汲極電極16與2DEG經由障壁層14歐姆接觸。即，源極電極15及汲極電極16分別構成為包含與2DEG歐姆接觸之材料。作為源極電極15及汲極電極16，可使用鈦(Ti)、或Al/Ti之積層構造等。“/”之右側表示下層，左側表示上層。
於障壁層14上且源極電極15及汲極電極16間設置閘極電極17。 為了提高閘極-汲極間之耐壓，閘極電極17及汲極電極16間之距離係設定得較閘極電極17及源極電極15間之距離長。閘極電極17與障壁層14進行肖特基(Schottky)接合。即，閘極電極17構成為包含與障壁層14肖特基接合之材料。圖1所示之半導體裝置1係肖特基障壁型HEMT。作為閘極電極17，可使用鎳(Ni)、或Au/Ni之積層構造等。
藉由閘極電極17與障壁層14之接合而產生肖特基障壁，藉由該 肖特基障壁能夠控制汲極電流。又，由於在二維電子氣中流動之載子之遷移率較快，故而半導體裝置1可進行非常快之切換動作。
再者，半導體裝置1並不限定於肖特基障壁型HEMT，亦可為在障壁層14與閘極電極17之間介置有閘極絕緣膜之MIS(Metal Insulator Semiconductor，金屬絕緣體半導體)型HEMT。又，亦可將接合型閘極構造應用於HEMT。接合型閘極構造係以如下方式構成，即，於障壁層14上設置p型氮化物半導體層(例如GaN層)，且於該p型氮化物半導體層上設置閘極電極17。
(場板電極之構成)
半導體裝置1包括電性連接於閘極電極17之場板電極(閘極場板電極)、及電性連接於源極電極15之場板電極(源極場板電極)。即，半導體裝置1具有所謂之雙場板構造。
於閘極電極17及障壁層14上設置層間絕緣層20。作為層間絕緣層20，可使用氧化矽(SiO2)、氮化矽(SiN)、或高介電常數(high-k)材料等。作為high-k材料，可列舉氧化鉿(HfO2)等。
於層間絕緣層20上設置閘極場板電極21。閘極場板電極21經由接點22而電性連接於閘極電極17。閘極場板電極21自閘極電極17之上方朝向汲極電極16伸出。閘極場板電極21之端係配置於較閘極電極17之端更靠汲極電極16側。
於閘極場板電極21及層間絕緣層20上設置層間絕緣層23。作為層間絕緣層23，可使用氧化矽(SiO2)、氮化矽(SiN)、或high-k材料等。
於層間絕緣層23上設置源極場板電極24。源極場板電極24經由接點25而電性連接於源極電極15。源極場板電極24自源極電極15之上方朝向汲極電極16伸出。源極場板電極24之端係配置於較閘極場板電極21之端更靠汲極電極16側。
於汲極電極16上設置電極26。於層間絕緣層23、源極場板電極24、及電極26上設置保護層27。保護層27亦被稱為鈍化層。保護層27包含絕緣體，可使用氮化矽(SiN)、或氧化矽(SiO2)等。
再者，場板電極並非本實施形態之必需要件，由此，半導體裝置1亦可不具備場板電極。又，半導體裝置1亦可僅具備閘極場板電極及源極場板電極中之一者。
[2]閘極電極17與通道層13之關係
於作為半導體裝置1之HEMT(亦稱為HFET)中，存在如下情形：例如，因DIBL(Drain Induced Barrier Lowering，汲極引致能障降低)所引起之閾值電壓之變動，而導致斷開時之漏電流變大。又，若為了提高動作速度而縮短閘極長度，則短通道效應(SCE：short channel effect)之影響會變大，從而穿通所致之漏電流變大。所謂短通道效應係如下現象：若使電晶體之閘極長度變短，則難以利用閘極電壓有效地控制載子。即便於因短通道效應而導致對電晶體之閘極施加有斷開電壓之情形時，汲極電流(漏電流)亦容易流通。所謂閘極長度(亦存在稱為通道長度之情形)係源極電極及汲極電極間方向上之閘極電極之長度。
藉由在作為通道層13之GaN層摻雜碳(C)，可抑制短通道效應，於電晶體斷開時，可提高利用閘極電壓對汲極電流之控制性。然而，電流崩塌變大，且因雜質(例如碳)而引起遷移率下降。所謂電流崩塌係高電壓動作時之電晶體之導通電阻較低電壓動作時之電晶體之導通電阻變大之現象。若遷移率下降，則通道(2DEG)之電阻值將增加，導通電阻(Ron)變大。
因此，於本實施形態中，藉由使通道層13之厚度增厚，而減少電流崩塌，並且藉由使閘極長度變長，而抑制短通道效應。圖2係說明本實施形態之閘極電極17與通道層13之條件之圖。
於本實施形態中，若將閘極電極17之閘極長度設為Lg，將包含GaN層之通道層13之厚度設為Tch，則其等之關係由以下之式(1)賦予。
Lg>2‧Tch‧‧‧(1)
又，若閘極長度Lg變長，則斷開特性提高，但電子之移行距離將會變長，故而導通電阻變大，結果，動作速度下降。就此種觀點而言，於本實施形態中，閘極長度Lg較理想為通道層13之厚度Tch之5倍以下。又，為了進一步提高動作速度，閘極長度Lg較理想為通道層13之厚度Tch之3倍以下。
又，通道層13含有碳(即，於通道層13摻雜有碳)，且通道層13之碳濃度係設定得低於1×1017cm-3。藉此，可抑制遷移率之下降，並且抑制短通道效應。
再者，閘極長度Lg係按照以下(i)、(ii)之順序設定。
(i)以可實現半導體裝置1所期望之動作特性、且可抑制電流崩塌之方式，決定通道層13之厚度Tch、及通道層13之碳濃度。
(ii)使用順序(i)中所獲得之通道層13之厚度Tch、及上述式(1)，決定閘極長度Lg。
圖3係表示將閘極長度作為參數之情形時之閘極電壓與汲極電流之關係的曲線圖。圖3之橫軸表示施加至閘極電極之閘極電壓Vg(V)，圖3之縱軸表示汲極電流Id(A)。於圖3之曲線圖中，將通道層之厚度設為大致1.2μm。於圖3中，記載有將閘極長度Lg變為3個值(Lg=1.3μm、3.0μm、5.0μm)之情形時之曲線圖。
由圖3可理解，於閘極長度Lg=1.3μm之情形時，因短通道效應而導致產生有漏電流。相對於此，若為相當於通道層之厚度之2.5倍的閘極長度Lg=3.0μm，則電晶體斷開時之汲極電流之控制性提高，可減少漏電流。同樣地，於閘極長度Lg=5.0μm之情形時，亦可獲得 與閘極長度Lg=3.0μm之情形相同之效果。
於圖3中，於通道層13之厚度Tch=1.2μm、閘極長度Lg=3.0μm之情形時，滿足上述式(1)。同樣地，於通道層13之厚度Tch=1.2μm、閘極長度Lg=5.0μm之情形時，滿足上述式(1)。
[3]效果
如以上所詳細敍述般，於本實施形態中，包括：通道層13，其設置於基板10上；障壁層14，其設置於通道層13上，且與通道層13構成異質接面；及閘極電極17，其設置於障壁層14上。通道層13及障壁層14包含化合物半導體層，例如包含氮化物半導體層。具體而言，通道層13包含GaN層，障壁層14包含AlGaN層。又，於本實施形態中，利用(1)於不影響電流崩塌之範圍內將碳摻雜於通道層13、(2)將閘極長度伸長至所需最低限度之2種方法進行電流崩塌與短通道效應之取捨改善。為此，閘極電極17之閘極長度Lg係設定為較通道層13之厚度之2倍大，且為通道層13之厚度之5倍以下。又，通道層13含有碳，其碳濃度係設定得低於1×1017cm-3。
因此，根據本實施形態，可抑制短通道效應，故而可使斷開特性提高，且可減少漏電流。又，藉由使通道層13含有濃度低於1×1017cm-3之碳，可進一步抑制短通道效應。由此，可將閘極長度縮短至所需最低限度，故而可提高動作速度(遷移率)。又，可抑制電流崩塌，故而可提高動作速度。
又，於半導體裝置1具備場板電極之情形時，因閘極電極之尺寸而引起之寄生電容相對於場板電極之寄生電容而言比率較小。因此，即便於使閘極電極之閘極長度在某種程度上變長之情形時，對半導體裝置1所具有之寄生電容造成之影響亦較小。
再者，本實施形態係使用氮化物半導體構成半導體裝置。然而，並不限定於此，亦可應用於氮化物半導體以外之化合物半導體。
於本說明書中，所謂「氮化物半導體」係設為包含InxAlyGa(1-x-y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)之化學式中使組成比x及y於各自之範圍內變化所得之所有組成之半導體者。又，上述化學式中，進而亦包含N(氮)以外之V族元素者、進而包含為了控制導電型等各種物性而添加之各種元素者、及進而包含並非刻意地含有之各種元素者亦包含於「氮化物半導體」。
於本案說明書中，所謂「積層」，除了相互相接而重疊之情形以外，亦包含在中間插入其他層而重疊之情形。又，所謂「設置於……上」，除了直接相接地設置之情形以外，亦包含在中間插入其他層而設置之情形。
已對本發明之若干個實施形態進行了說明，但該等實施形態係作為示例而提出者，並非刻意限定發明之範圍。該等新穎之實施形態能以其他各種形態實施，且可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
1‧‧‧半導體裝置
10‧‧‧基板
11‧‧‧緩衝層
12‧‧‧高電阻層
13‧‧‧通道層
14‧‧‧障壁層
15‧‧‧源極電極
16‧‧‧汲極電極
17‧‧‧閘極電極
20‧‧‧層間絕緣層
21‧‧‧閘極場板電極
22‧‧‧接點
23‧‧‧層間絕緣層
24‧‧‧源極場板電極
25‧‧‧接點
26‧‧‧電極
27‧‧‧保護層

Claims (6)

  1. 一種半導體裝置，其包含：第1化合物半導體層，其設置於基板上；第2化合物半導體層，其設置於上述第1化合物半導體層上，且帶隙較上述第1化合物半導體層大；及閘極電極，其設置於上述第2化合物半導體層上；且上述閘極電極之閘極長度較上述第1化合物半導體層之厚度之2倍大，且為上述第1化合物半導體層之厚度之5倍以下。
  2. 如請求項1之半導體裝置，其中上述閘極電極之閘極長度較上述第1化合物半導體層之厚度之2.5倍大，且為上述第1化合物半導體層之厚度之5倍以下。
  3. 如請求項1或2之半導體裝置，其中上述第1化合物半導體層含有碳，且其碳濃度低於1×1017cm-3。
  4. 如請求項1或2之半導體裝置，其中上述閘極電極之閘極長度為上述第1化合物半導體層之厚度之3倍以下。
  5. 如請求項1或2之半導體裝置，其中上述第1及第2化合物半導體層為氮化物半導體層。
  6. 如請求項1或2之半導體裝置，其中上述第1及第2化合物半導體層含有氮化鎵。
TW104128905A 2015-03-09 2015-09-02 半導體裝置 TW201633538A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015045976A JP2016167499A (ja) 2015-03-09 2015-03-09 半導体装置

Publications (1)

Publication Number Publication Date
TW201633538A true TW201633538A (zh) 2016-09-16

Family

ID=56886908

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128905A TW201633538A (zh) 2015-03-09 2015-09-02 半導體裝置

Country Status (4)

Country Link
US (1) US20160268408A1 (zh)
JP (1) JP2016167499A (zh)
CN (1) CN105957889A (zh)
TW (1) TW201633538A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649873B (zh) * 2017-07-26 2019-02-01 財團法人工業技術研究院 三族氮化物半導體結構
TWI664727B (zh) * 2018-06-21 2019-07-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
TWI686873B (zh) * 2019-05-09 2020-03-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US11127847B2 (en) 2019-05-16 2021-09-21 Vanguard International Semiconductor Corporation Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
US11398546B2 (en) 2019-08-06 2022-07-26 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871108B2 (en) * 2015-04-23 2018-01-16 Rohm Co., Ltd. Nitride semiconductor device
JP7108386B2 (ja) * 2017-08-24 2022-07-28 住友化学株式会社 電荷トラップ評価方法
TWI716848B (zh) * 2019-04-09 2021-01-21 世界先進積體電路股份有限公司 半導體結構及其形成方法
US11043583B2 (en) 2019-05-20 2021-06-22 Vanguard International Semiconductor Corporation Semiconductor structure and method for forming the same
JP7393138B2 (ja) * 2019-06-24 2023-12-06 住友化学株式会社 Ｉｉｉ族窒化物積層体
KR102767849B1 (ko) * 2019-12-12 2025-02-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP7844983B2 (ja) * 2022-03-29 2026-04-14 セイコーエプソン株式会社 半導体装置およびパワーデバイス

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5098649B2 (ja) * 2005-12-28 2012-12-12 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2013026321A (ja) * 2011-07-19 2013-02-04 Sharp Corp 窒化物系半導体層を含むエピタキシャルウエハ
JP6055918B2 (ja) * 2013-07-19 2016-12-27 シャープ株式会社 電界効果トランジスタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649873B (zh) * 2017-07-26 2019-02-01 財團法人工業技術研究院 三族氮化物半導體結構
TWI664727B (zh) * 2018-06-21 2019-07-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
TWI686873B (zh) * 2019-05-09 2020-03-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US11127847B2 (en) 2019-05-16 2021-09-21 Vanguard International Semiconductor Corporation Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
US11398546B2 (en) 2019-08-06 2022-07-26 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same

Also Published As

Publication number Publication date
CN105957889A (zh) 2016-09-21
JP2016167499A (ja) 2016-09-15
US20160268408A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
US9406792B2 (en) Semiconductor device having GaN-based layer
TW201633538A (zh) 半導體裝置
JP6270572B2 (ja) 半導体装置及びその製造方法
US9093366B2 (en) N-polar III-nitride transistors
JP6189235B2 (ja) 半導体装置
US20160218189A1 (en) Semiconductor device
JP6083548B2 (ja) 窒化物半導体装置
US10784361B2 (en) Semiconductor device and method for manufacturing the same
US20150263155A1 (en) Semiconductor device
US11355626B2 (en) High electron mobility transistor
JP2007180143A (ja) 窒化物半導体素子
WO2014050740A1 (ja) スイッチング素子
US20160211357A1 (en) Semiconductor device
US20200091330A1 (en) Semiconductor device
CN106206709A (zh) 半导体装置
CN106206707B (zh) 半导体装置
JP6313509B2 (ja) 半導体装置