TW201701280A - 單晶片整合的感應器集線器、以及行動裝置與行動裝置多感應器管理方法 - Google Patents

單晶片整合的感應器集線器、以及行動裝置與行動裝置多感應器管理方法 Download PDF

Info

Publication number
TW201701280A
TW201701280A TW104127631A TW104127631A TW201701280A TW 201701280 A TW201701280 A TW 201701280A TW 104127631 A TW104127631 A TW 104127631A TW 104127631 A TW104127631 A TW 104127631A TW 201701280 A TW201701280 A TW 201701280A
Authority
TW
Taiwan
Prior art keywords
coprocessor
sensors
memory space
main processor
mobile device
Prior art date
Application number
TW104127631A
Other languages
English (en)
Other versions
TWI584298B (zh
Inventor
顧德明
洲 洪
Original Assignee
上海兆芯集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海兆芯集成電路有限公司 filed Critical 上海兆芯集成電路有限公司
Publication of TW201701280A publication Critical patent/TW201701280A/zh
Application granted granted Critical
Publication of TWI584298B publication Critical patent/TWI584298B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)
  • Telephone Function (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

與行動裝置之主處理器整合在一晶片的感應器集線器、以及該行動裝置與行動裝置多感應器管理方法。單晶片整合的一感應器集線器包括一協處理器以及一程序間通訊介面。該協處理器與一行動裝置的一主處理器製作在一晶片上。該程序間通訊介面使該協處理器與該主處理器在該晶片內通訊。該協處理器係根據該主處理器所發出之要求控制該行動裝置的複數個感應器，且更用於匯整上述複數個感應器的感應數據供該主處理器運算。

Description

單晶片整合的感應器集線器、以及行動裝置與行動裝置多感應器管理方法
本案係關於單晶片整合的感應器集線器(on-chip sensor hub)、以及應用如此單晶片感應器集線器的行動裝置、以及行動裝置之多感應器管理方法。
行動裝置(mobile device)一般配置多種感應器、以及控制該些感應器、且匯整該些感應器之感應數據的一感應器集線器(sensor hub)。低成本及低耗電量的感應器集線器為行動裝置的一項設計重點。
本案將感應器集線器與行動裝置的主處理器(main processor)製作為單晶片，稱為單晶片整合之感應器集線器。
在一種實施方式，單晶片整合的一感應器集線器包括：一協處理器(co-processor)、以及一程序間通訊(IPC)介面。該協處理器與一行動裝置的一主處理器製作在一晶片上。該程序間通訊介面使該協處理器與該主處理器在該晶片內通訊。該協處理器係根據該主處理器所發出之要求控制該行動裝 置的複數個感應器，且更用於匯整上述複數個感應器的感應數據供該主處理器運算。
感應器集線器更可採用多個空間之電力分開控制的多區型(distributed)揮發式記憶模組，以達節電目的。
另一實施方式中，感應器集線器可調整其中協處理器的一操作時頻，以達節電目的。
另一實施方式中，感應器集線器可對其中協處理器作時脈閘控，以達節電目的。
另一實施方式中，感應器集線器可在該主處理器處於節電狀態時，更令時脈閘控的該協處理器係以低電壓操作，以達節電目的。
本案更有一種實施方式是以上述之單晶片整合之感應器集線器實現一行動裝置；如此行動裝置除具有整合一主處理器以及一感應器集線器，更包括複數個感應器。該等感應器係由該主處理器透過該感應器集線器控制且匯整資料。
根據本案一種實施方式所實現的一行動裝置多感應器管理方法，包括：供應一協處理器，與一行動裝置的一主處理器製作在一晶片上；以及，使該協處理器與該主處理器在該晶片內藉一程序間通訊介面通訊。該協處理器係根據該主處理器所發出之要求控制該行動裝置的複數個感應器，且更用於匯整上述複數個感應器的感應數據供該主處理器運算。
下文特舉實施例，並配合所附圖示，詳細說明本發明內容。
100‧‧‧行動裝置
102‧‧‧晶片
104‧‧‧主處理器
106‧‧‧感應器集線器
108‧‧‧協處理器
110‧‧‧多區型揮發式記憶模組
202‧‧‧感應器驅動器
204‧‧‧任務分析
206‧‧‧低電壓評斷
208‧‧‧低電壓操作與時脈閘控
210‧‧‧正常電壓操作與時脈閘控
212‧‧‧計時器
214‧‧‧低電壓檢查
216‧‧‧電力復原
I2C‧‧‧內部整合電路匯流排
IPC‧‧‧程序間通訊介面
IRQ‧‧‧中斷信號
PMIC‧‧‧電源管理晶片
S1、S2、S3、S4…‧‧‧感應器
S302…S322‧‧‧步驟
SRAM1、SRAM2‧‧‧記憶空間
第1圖圖解根據本案一種實施方式所實現的一行動裝置100，其中包括單晶片整合之感應器集線器106；第2圖圖解行動裝置100的多感應器S1、S2、S3、S4…管理方法；第3A圖為流程圖，圖解感應器集線器106使用的一種電力管理方法；第3B圖為流程圖，圖解感應器集線器106使用的另一種電力管理方法。
以下敘述列舉本發明的多種實施例。以下敘述介紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
第1圖圖解根據本案一種實施方式所實現的一行動裝置100，其中包括一晶片102、複數個感應器S1、S2、S3、S4…以及一電源管理晶片PMIC。如圖所示，行動裝置100的一主處理器(main processor)104係與一感應器集線器106以單晶片技術整合在晶片102內。感應器集線器106包括一協處理器(co-processor)108、一程序間通訊(inter process communication)介面IPC、以及一多區型(distributed)揮發式記憶模組110。
程序間通訊介面IPC用於協處理器108與主處理器104在晶片102內之通訊；如此一來，感應器集線器106與主處理器104之間的通訊速度遠優於傳統外掛在主處理器晶片外部的感應器集線器。感應器集線器106與行動裝置100的感應器 S1、S2、S3、S4…之間係以內部整合電路匯流排I2C通訊，且感應器S1、S2、S3、S4…可向感應器集線器106發出中斷信號IRQ。主處理器104所發出之要求係由程序間通訊介面IPC傳遞至協處理器108，使該協處理器108透過內部整合電路匯流排I2C控制感應器S1、S2、S3、S4…。感應器S1、S2、S3、S4…的感應數據則是透過內部整合電路匯流排I2C交由協處理器108匯整，以經過程序間通訊介面IPC供應至主處理器104作運算。協處理器108更用作感應器S1、S2、S3、S4…的任務排程(task schedule)、電力管理(power management)、感應數據之聯合分析(fusion)、校準(calibration)以及管理(management)、以及實現感應器驅動器(sensor driver)。
在第1圖所示實施例中，多區型揮發式記憶模組110係以分離式靜態隨機存取記憶體(distributed SRAM)實現，提供電力分開控制的記憶空間SRAM1以及記憶空間SRAM2。記憶空間SRAM1以及記憶空間SRAM2分別專屬於協處理器108對感應器S1、S2、S3、S4…的不同功能，舉例如下。記憶空間SRAM1可專屬於協處理器108對感應器S1、S2、S3、S4…的常用功能，包括：休眠喚醒之應用(intelligence wakeup)、活動監控(activity monitor)、中斷偵測(IRQ)…等常態運行之感應器功能。記憶空間SRAM2可專屬於協處理器108對感應器S1、S2、S3、S4…的罕用功能，包括：針對特定但不常發生之場景所設計的感應器功能。協處理器108將分析主處理器104所發出之要求，據以於上述罕用功能不使用時，令記憶空間SRAM2獨立於記憶空間SRAM1進入低電量的數據保留狀態 (retention)，以節電方式留存數據，並帶來顯著的節電功效。一種實施方式中，記憶空間SRAM1的尺寸小於記憶空間SRAM2。記憶空間SRAM2進入低電量的數據保留狀態時，小尺寸的記憶空間SRAM1耗費能量有限。
在一種實施方式中，主處理器104以及感應器集線器106可以設計在晶片102內不同的電壓區域上。例如，主處理器104可設計在一啟動/關閉電壓區域(on/off voltage domain)，而感應器集線器106可設計在一恆啟動電壓區域(always on voltage domain)。主處理器104以及感應器集線器106的電力管理可分開設計。
感應器集線器106可調整其中協處理器108的一操作時頻，以達節電目的，此手法稱時頻切換(clock switch)。
感應器集線器106可對其中協處理器108作時脈閘控(clock gating)，以達節電目的。此外，感應器集線器106可在主處理器104處於節電狀態(如僅剩後台偵測程式在運作)時，更令時脈閘控的協處理器108係以低電壓操作，以達節電目的。電源管理晶片PMIC可受協處理器108操作切換該協處理器108以低電壓(例如，降至0.7伏特)操作。
第2圖圖解行動裝置100的多感應器S1、S2、S3、S4…管理方法。
主處理器104發出的感應器控制(如，啟動或關閉)要求以及數據要求係由程序間通訊介面IPC發送至協處理器108，使協處理器108執行感應器驅動器(sensor driver)202透過內部整合電路匯流排I2C操作感應器S1、S2、S3、S4…、並收 集感應數據，再透過程序間通訊介面IPC回傳主處理器104。
協處理器108更基於主處理器104所發出之要求，分析該等感應器S1、S2、S3、S4…的任務(任務分析204)，以適時獨立於記憶空間SRAM1切換記憶空間SRAM2進入低電量的數據保留狀態。例如，在記憶空間SRAM1專屬常用功能、記憶空間SRAM2專屬罕用功能的設計下，記憶空間SRAM2一般會操作在低電量的數據保留狀態。
基於任務分析204，協處理器108可更隨感應器S1、S2、S3、S4…之工作量(workload)調整協處理器108的操作時頻，藉由時頻切換達到節電。
基於任務分析204，協處理器108可在感應器S1、S2、S3、S4…閒置(如，task idle)時對協處理器108作時脈閘控，達到節電。此外，協處理器108可更進行低電壓評斷206，判斷主處理器104是否處於節電狀態。倘若主處理器104處於節電狀態，則低電壓運作條件符合，協處理器108係切換為低電壓操作並採用時脈閘控208。倘若主處理器104非處於節電狀態(如，仍在作影音播放…等)，則低電壓運作條件不符合，協處理器108不切換為低電壓操作即採用時脈閘控210。
關於復電(即電力復原)操作，一中斷信號IRQ可由該等感應器S1、S2、S3、S4…之一供應，或由一計時器212定時發出。協處理器108係隨該中斷信號自我檢查是否在低電壓操作(即低電壓檢查214)。若確在低電壓操作，協處理器108執行電力復原216，操作該電源管理晶片PMIC使協處理器108跳脫低電壓操作後方處理該中斷信號IRQ。反之，則協處理器108 無需執行電力復原216即可處理該中斷信號IRQ。
第3A圖為流程圖，圖解感應器集線器106使用的一種電力管理方法。步驟S302中，協處理器106基於任務分析(204)，判斷多區型揮發式記憶模組(包括記憶空間SRAM1以及記憶空間SRAM2)節電條件是否滿足。若滿足，流程進入步驟S304，記憶空間SRAM2獨立於記憶空間SRAM1進入低電量的數據保留狀態。協處理器106持續做任務分析，以步驟S306判斷是否維持記憶空間SRAM2節電。若否，流程進行步驟S308，記憶空間SRAM2跳脫節電的數據保留狀態，恢復正常操作。
第3B圖為流程圖，圖解感應器集線器106使用的另一種電力管理方法。步驟S312以任務負載為考量作協處理器106的時頻切換。步驟S314監控感應器S1、S2、S3、S4…是否任務空載。若是，流程進行步驟S316，作低電壓評斷(206)。若低電壓操作條件滿足，流程進行步驟S318以及S320。步驟S318操作電源管理晶片PMIC以低電壓操作該協處理器108。步驟S320對該協處理器108作時脈閘控。若低電壓操作條件不滿足，流程略過步驟S318即進行步驟S320。接著，步驟S322操作協處理器108等待計時器212或感應器S1、S2、S3、S4…發出中斷信號IRQ，以脫離節電狀態。
其他採用上述概念實現行動裝置之感應器管理的技術都屬於本案所欲保護的範圍。基於以上技術內容，本案更涉及行動裝置多感應器管理方法。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精 神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧行動裝置
102‧‧‧晶片
104‧‧‧主處理器
106‧‧‧感應器集線器
108‧‧‧協處理器
110‧‧‧多區型揮發式記憶模組
I2C‧‧‧內部整合電路匯流排
IPC‧‧‧程序間通訊介面
IRQ‧‧‧中斷信號
PMIC‧‧‧電源管理晶片
S1、S2、S3、S4…‧‧‧感應器
SRAM1、SRAM2‧‧‧記憶空間

Claims (18)

  1. 一種單晶片整合的感應器集線器，包括：一協處理器，與一行動裝置的一主處理器製作在一晶片上；以及一程序間通訊介面，使該協處理器與該主處理器在該晶片內通訊，其中，該協處理器係根據該主處理器所發出之要求控制該行動裝置的複數個感應器，且更用於匯整上述複數個感應器的感應數據供該主處理器運算。
  2. 如申請專利範圍第1項所述之單晶片整合的感應器集線器，更包括：多區型揮發式記憶模組，包括電力分開控制的第一記憶空間以及第二記憶空間，其中，該協處理器對該等感應器的第一部份功能係專屬使用該第一記憶空間，且該協處理器對該等感應器的第二部份功能係專屬使用該第二記憶空間。
  3. 如申請專利範圍第2項所述之單晶片整合的感應器集線器，其中：該協處理器對該等感應器的常用功能係專屬使用該第一記憶空間；且該協處理器對該等感應器的罕用功能係專屬使用該第二記憶空間。
  4. 如申請專利範圍第3項所述之單晶片整合的感應器集線器，其中： 該協處理器更分析該主處理器所發出之上述要求，據以於上述罕用功能不使用時，令該第二記憶空間獨立於該第一記憶空間進入低電量的數據保留狀態。
  5. 如申請專利範圍第4項所述之單晶片整合的感應器集線器，其中：該第一記憶空間的尺寸小於該第二記憶空間。
  6. 如申請專利範圍第1項所述之單晶片整合的感應器集線器，其中：該協處理器更分析該主處理器所發出之上述要求，據以隨該等感應器之工作量調整該協處理器的一操作時頻。
  7. 如申請專利範圍第1項所述之單晶片整合的感應器集線器，其中：該協處理器更分析該主處理器所發出之上述要求，據以在該等感應器閒置時對該協處理器作時脈閘控。
  8. 如申請專利範圍第7項所述之單晶片整合的感應器集線器，其中：在該主處理器處於節電狀態時，時脈閘控的該協處理器係以低電壓操作。
  9. 如申請專利範圍第8項所述之單晶片整合的感應器集線器，其中：該協處理器更隨著該等感應器之一、或一計時器供應的一中斷信號自我檢查是否在低電壓操作，於確定跳脫低電壓操作後方處理該中斷信號。
  10. 一種行動裝置，包括： 一晶片，整合如申請專利範圍第1項所述的一感應器集線器以及一主處理器；以及複數個感應器，由該主處理器透過該感應器集線器控制且匯整資料。
  11. 一種行動裝置多感應器管理方法，包括：供應一協處理器，與一行動裝置的一主處理器製作在一晶片上；以及使該協處理器與該主處理器在該晶片內藉一程序間通訊介面通訊，其中，該協處理器係根據該主處理器所發出之要求控制該行動裝置的複數個感應器，且更用於匯整上述複數個感應器的感應數據供該主處理器運算。
  12. 如申請專利範圍第11項所述之行動裝置多感應器管理方法，更包括：多區型揮發式記憶模組，包括電力分開控制的第一記憶空間以及第二記憶空間；令該協處理器對該等感應器的第一部份功能係專屬使用該第一記憶空間；且令該協處理器對該等感應器的第二部份功能係專屬使用該第二記憶空間。
  13. 如申請專利範圍第12項所述之行動裝置多感應器管理方法，更包括：令該協處理器對該等感應器的常用功能係專屬使用該第一記憶空間；且 令該協處理器對該等感應器的罕用功能係專屬使用該第二記憶空間，其中，該第一記憶空間的尺寸小於該第二記憶空間。
  14. 如申請專利範圍第13項所述之行動裝置多感應器管理方法，更包括：以該協處理器分析該主處理器所發出之上述要求，據以於上述罕用功能不使用時，令該第二記憶空間獨立於該第一記憶空間進入低電量的數據保留狀態。
  15. 如申請專利範圍第11項所述之行動裝置多感應器管理方法，更包括：以該協處理器分析該主處理器所發出之上述要求，據以隨該等感應器之工作量調整該協處理器的一操作時頻。
  16. 如申請專利範圍第11項所述之行動裝置多感應器管理方法，更包括：以該協處理器分析該主處理器所發出之上述要求，據以在該等感應器閒置時對該協處理器作時脈閘控。
  17. 如申請專利範圍第16項所述之行動裝置多感應器管理方法，更包括：令時脈閘控的該協處理器在該主處理器處於節電狀態時係以低電壓操作。
  18. 如申請專利範圍第17項所述之行動裝置多感應器管理方法，更包括：令該協處理器更隨著該等感應器之一、或一計時器供應的一中斷信號自我檢查是否在低電壓操作，於確定跳脫低電 壓操作後方處理該中斷信號。
TW104127631A 2015-06-19 2015-08-25 單晶片整合的感應器集線器、以及行動裝置與行動裝置多感應器管理方法 TWI584298B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510342546.XA CN104978303B (zh) 2015-06-19 2015-06-19 单芯片整合的传感器集线器和多传感器管理方法

Publications (2)

Publication Number Publication Date
TW201701280A true TW201701280A (zh) 2017-01-01
TWI584298B TWI584298B (zh) 2017-05-21

Family

ID=54274821

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127631A TWI584298B (zh) 2015-06-19 2015-08-25 單晶片整合的感應器集線器、以及行動裝置與行動裝置多感應器管理方法

Country Status (5)

Country Link
US (1) US9804659B2 (zh)
EP (1) EP3106997B1 (zh)
JP (1) JP6590664B2 (zh)
CN (1) CN104978303B (zh)
TW (1) TWI584298B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101403457B1 (ko) * 2013-12-27 2014-06-27 (주)페타리 저전력을 이용한 상태 검출 장치 및 방법
CN105511584B (zh) * 2014-09-24 2020-06-12 中兴通讯股份有限公司 一种移动终端中管理传感单元的装置和方法
US20170083352A1 (en) * 2015-09-18 2017-03-23 Mediatek Inc. Sensor hub, communications apparatus and method for personalized model training
US10740494B2 (en) * 2017-09-06 2020-08-11 Google Llc Central and delegate security processors for a computing device
US11437032B2 (en) 2017-09-29 2022-09-06 Shanghai Cambricon Information Technology Co., Ltd Image processing apparatus and method
CN108108007B (zh) * 2017-12-21 2019-11-19 维沃移动通信有限公司 一种降低功耗的处理方法及移动终端
KR102568686B1 (ko) 2018-02-09 2023-08-23 삼성전자주식회사 컨텍스트 허브를 포함하는 모바일 장치 및 그것의 동작 방법
US11630666B2 (en) 2018-02-13 2023-04-18 Shanghai Cambricon Information Technology Co., Ltd Computing device and method
EP3651074B1 (en) 2018-02-13 2021-10-27 Shanghai Cambricon Information Technology Co., Ltd Computation device and method
US11397579B2 (en) 2018-02-13 2022-07-26 Shanghai Cambricon Information Technology Co., Ltd Computing device and method
CN110162162B (zh) 2018-02-14 2023-08-18 上海寒武纪信息科技有限公司 处理器的控制装置、方法及设备
US11022511B2 (en) 2018-04-18 2021-06-01 Aron Kain Sensor commonality platform using multi-discipline adaptable sensors for customizable applications
EP3624020B1 (en) 2018-05-18 2025-07-02 Shanghai Cambricon Information Technology Co., Ltd Computation method and product thereof
CN110728364B (zh) 2018-07-17 2024-12-17 上海寒武纪信息科技有限公司 一种运算装置和运算方法
EP3825841B1 (en) 2018-06-27 2025-08-06 Shanghai Cambricon Information Technology Co., Ltd On-chip code breakpoint debugging method, on-chip processor, and chip breakpoint debugging system
KR102519467B1 (ko) 2018-08-28 2023-04-06 캠브리콘 테크놀로지스 코퍼레이션 리미티드 데이터 전처리 방법, 장치, 컴퓨터 설비 및 저장 매체
US11703939B2 (en) 2018-09-28 2023-07-18 Shanghai Cambricon Information Technology Co., Ltd Signal processing device and related products
CN111385462A (zh) 2018-12-28 2020-07-07 上海寒武纪信息科技有限公司 信号处理装置、信号处理方法及相关产品
US11847554B2 (en) 2019-04-18 2023-12-19 Cambricon Technologies Corporation Limited Data processing method and related products
CN111832737B (zh) 2019-04-18 2024-01-09 中科寒武纪科技股份有限公司 一种数据处理方法及相关产品
CN112085190B (zh) 2019-06-12 2024-04-02 上海寒武纪信息科技有限公司 一种神经网络的量化参数确定方法及相关产品
US11676028B2 (en) 2019-06-12 2023-06-13 Shanghai Cambricon Information Technology Co., Ltd Neural network quantization parameter determination method and related products
US12165039B2 (en) 2019-08-23 2024-12-10 Anhui Cambricon Information Technology Co., Ltd. Neural network quantization data processing method, device, computer equipment and storage medium
US12001955B2 (en) 2019-08-23 2024-06-04 Anhui Cambricon Information Technology Co., Ltd. Data processing method, device, computer equipment and storage medium
JP7146954B2 (ja) 2019-08-23 2022-10-04 安徽寒武紀信息科技有限公司 データ処理方法、装置、コンピュータデバイス、及び記憶媒体
CN112434781B (zh) 2019-08-26 2024-09-10 上海寒武纪信息科技有限公司 用于处理数据的方法、装置以及相关产品
WO2021036905A1 (zh) 2019-08-27 2021-03-04 安徽寒武纪信息科技有限公司 数据处理方法、装置、计算机设备和存储介质
CN110989822A (zh) * 2019-11-27 2020-04-10 Tcl移动通信科技（宁波）有限公司 传感器控制方法、装置、存储介质及电子设备
CN113298843B (zh) 2020-02-24 2024-05-14 中科寒武纪科技股份有限公司 数据量化处理方法、装置、电子设备和存储介质
CN113408717B (zh) 2020-03-17 2025-09-09 安徽寒武纪信息科技有限公司 计算装置、方法、板卡和计算机可读存储介质
CN113408716B (zh) 2020-03-17 2025-06-24 安徽寒武纪信息科技有限公司 计算装置、方法、板卡和计算机可读存储介质
JP7061294B2 (ja) * 2020-07-27 2022-04-28 浩平 海外 コプロセッサ処理の高速化の方法とプログラム
CN111858464B (zh) * 2020-07-31 2023-06-02 展讯通信（上海）有限公司 智能终端及其传感数据处理装置
CN116089207B (zh) * 2022-12-13 2025-12-12 超聚变数字技术有限公司 传感器扫描方法及计算机设备
US12455611B2 (en) * 2023-07-07 2025-10-28 Qualcomm Incorporated Power optimization for camera devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084039A (ja) * 2010-10-14 2012-04-26 Yokogawa Electric Corp メモリを内蔵したマイクロプロセッサ
US8706172B2 (en) * 2010-10-26 2014-04-22 Miscrosoft Corporation Energy efficient continuous sensing for communications devices
US20120254878A1 (en) * 2011-04-01 2012-10-04 Lama Nachman Mechanism for outsourcing context-aware application-related functionalities to a sensor hub
US8793522B2 (en) * 2011-06-11 2014-07-29 Aliphcom Power management in a data-capable strapband
US9021284B2 (en) 2011-09-08 2015-04-28 Infineon Technologies Ag Standby operation with additional micro-controller
KR102045511B1 (ko) * 2012-07-18 2019-11-15 삼성전자 주식회사 센서 허브를 포함하는 단말기 및 단말기의 제어 방법
US9110671B2 (en) * 2012-12-21 2015-08-18 Advanced Micro Devices, Inc. Idle phase exit prediction
US9367357B2 (en) * 2013-01-18 2016-06-14 Nec Corporation Simultaneous scheduling of processes and offloading computation on many-core coprocessors
US8892403B1 (en) * 2013-07-09 2014-11-18 Google Inc. Determining sensor information based on events associated with a mobile device
US9513692B2 (en) * 2013-09-18 2016-12-06 Intel Corporation Heterogenous memory access
US20150127300A1 (en) * 2013-11-03 2015-05-07 Microsoft Corporation Sensor Selection Based on Context and Policy
US9665155B2 (en) * 2013-12-28 2017-05-30 Intel Corporation Techniques for increasing energy efficiency of sensor controllers that receive data from one or more sensors
US9798378B2 (en) * 2014-03-31 2017-10-24 Google Technology Holdings LLC Apparatus and method for awakening a primary processor out of sleep mode

Also Published As

Publication number Publication date
EP3106997B1 (en) 2018-06-06
EP3106997A2 (en) 2016-12-21
TWI584298B (zh) 2017-05-21
US9804659B2 (en) 2017-10-31
CN104978303A (zh) 2015-10-14
JP6590664B2 (ja) 2019-10-16
CN104978303B (zh) 2019-06-04
EP3106997A3 (en) 2017-02-22
US20160370838A1 (en) 2016-12-22
JP2017010515A (ja) 2017-01-12

Similar Documents

Publication Publication Date Title
TWI584298B (zh) 單晶片整合的感應器集線器、以及行動裝置與行動裝置多感應器管理方法
TWI546709B (zh) 基於使用者存在檢測的可變觸控螢幕掃描速率之技術
US9804656B2 (en) Micro-architectural energy monitor event-assisted temperature sensing
US8977880B2 (en) Method for managing power supply of multi-core processor system involves powering off main and slave cores when master bus is in idle state
US7802073B1 (en) Virtual core management
KR101889755B1 (ko) 전력 효율적 프로세서 아키텍처
CN103492976B (zh) 管理多核处理器中的功耗
KR101805346B1 (ko) Soc를 재구성하고 메모리-전용 통신 모드를 지원하는 올웨이즈-온 프로세서를 갖는 시스템 온 어 칩
CN106681472B (zh) 异构多核处理器功耗控制装置及其功耗控制方法
US10642340B2 (en) Rotational graphics sub-slice and execution unit power down to improve power performance efficiency
KR102164099B1 (ko) 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 장치
TWI539405B (zh) 繪圖處理系統及其電源閘控方法
CN107015847A (zh) 电子装置及其工作模式切换方法
US12461787B2 (en) Method of task transition between heterogenous processors
CN110908430B (zh) 控制器、数据处理方法、计算机设备及存储介质
CN1858676B (zh) 设定设备电源管理状态方法以及设备功耗节省方法
TWI395096B (zh) 電源管理方法及其相關晶片組及電腦系統
CN121501113A (zh) 电源管理方法、装置、设备及存储介质
TW201814430A (zh) 電子裝置以及電源管理方法
CN112988228A (zh) 处理器中断的控制方法及架构
Holzammer Power Aware OS
TWM524502U (zh) 主機系統