TW201710699A - 基於邊界掃描的主板ｃｐｕ插槽的連接測試方法和裝置 - Google Patents
基於邊界掃描的主板ｃｐｕ插槽的連接測試方法和裝置 Download PDFInfo
- Publication number
- TW201710699A TW201710699A TW104129671A TW104129671A TW201710699A TW 201710699 A TW201710699 A TW 201710699A TW 104129671 A TW104129671 A TW 104129671A TW 104129671 A TW104129671 A TW 104129671A TW 201710699 A TW201710699 A TW 201710699A
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- motherboard
- cpu
- tested
- boundary scan
- Prior art date
Links
- 238000000034 method Methods 0.000 title abstract description 9
- 238000012360 testing method Methods 0.000 claims abstract description 118
- 230000004044 response Effects 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 claims abstract description 7
- 238000010998 test method Methods 0.000 claims description 9
- 238000005070 sampling Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 241001422033 Thestylus Species 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000012085 test solution Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
一種基於邊界掃描的主板CPU插槽的連接測試方法，包括以下步驟：分析待測主板原理圖和主板CPU的邊界掃描描述語言檔，提取待測主板的掃描鏈資訊；提取待測主板CPU插槽連接線所對應的掃描單元資訊；在測試控制主機上透過TAP控制器控制待測主板CPU進入邊界掃描模式；運行多種類型的邊界掃描子測試，收集分析響應結果；根據響應結果，判斷待測主板是否存在故障並定位故障位置。連接測試裝置和方法不需設計製作CPU信號轉接治具，雖然也要使用虛擬DIMM、虛擬PCIE治具，但治具設計、製作工藝都較簡單。測試過程中也不需斷電切換硬體，一次硬體插接完成後，一次完成全部測試。
Description
本發明涉及電腦主板測試領域，尤其涉及一種基於邊界掃描的主板CPU插槽測試方法和裝置。
電腦主板上各個晶片器件連接的測試，一直是業界尋求提高效率的焦點之一。其中，CPU插槽的連接測試一直是個難點。由於CPU引腳密集度高，且插槽上的觸針都傾斜佈置，無法用下頂針的方式測試。目前業界對CPU插槽的連接測試通常採用以下兩種測試方案。
第一種測試方案是：插接CPU，啟動系統，透過進行功能性測試來測試連接。這種測試方案的缺點是：功能性測試無法精確到引腳連通性級別，特別是對於差分信號而言，單個線路的開/短路故障很難顯現出來。
另一種測試方案是：使用治具，將CPU引腳分別轉出，再集中做連通性測試。這種測試方案的缺點是：(1)由於CPU引腳眾多，單個治具轉出引腳個數有限，測試一個CPU插槽，需要多個治具，每個治具完成一部分引腳的測試，且更換治具時需要斷電。(2)對於不同封裝的CPU，例如，LGA1155、
LGA1356、LGA1567、LGA2011，需要製作不同治具。(3)治具對製作工藝的要求非常高，製作困難。(4)受限於製作工藝，治具轉出引腳有限，即使使用多個治具，測試覆蓋率仍然很低，通常只有11%左右。
在下文中給出關於本發明的簡要概述，以便提供關於本發明的某些方面的基本理解。應當理解，這個概述並不是關於本發明的窮舉性概述。它並不是意圖確定本發明的關鍵或重要部分，也不是意圖限定本發明的範圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍後論述的更詳細描述的前序。
鑒於現有技術存在的上述缺點和限制，本發明提出一種基於邊界掃描的主板CPU插槽的連接測試方法，該方法包括以下步驟：分析待測主板之電路圖和主板CPU的邊界掃描描述語言檔，提取待測主板的掃描鏈資訊；提取待測主板之主板CPU插槽連接線所對應的掃描單元資訊；在測試控制主機上透過TAP控制器控制待測主板之主板CPU進入邊界掃描模式；運行多種類型的邊界掃描子測試，收集並分析響應結果；根據響應結果，判斷待測主板是否存在故障並定位故障位置。
本發明還提供一種基於邊界掃描的主板CPU插槽的連接測試裝置，該連接測試裝置包括：測試控制主機、TAP控制器以及待測主板；該待測主板包括主板CPU，且主板CPU能夠工作於邊界掃描模式；測試控制主機用於將測試指令和測試資料發送至TAP控制器；TAP控制器用於將測試資料和測試指令轉換成JTAG信號發送到待測主板上的各個掃描鏈，並將掃描鏈回應資
料發送給測試控制主機進行收集分析；主板CPU用於根據收到的JTAG信號工作於邊界掃描模式，並回應于測試資料向TAP控制器回饋掃描鏈回應資料；測試控制主機判斷主板CPU插槽是否存在連接故障並定位故障位置。
根據本發明的基於邊界掃描的主板CPU插槽的連接測試裝置和方法不需要設計製作CPU信號轉接治具，即使需要使用虛擬DIMM治具與虛擬PCIE治具，但治具設計或製作工藝都較簡單。測試過程中也不需要斷電切換硬體，一次硬體插接完成後，一次完成全部測試。測試效率得到提高，整個測試可以在30秒之內完成。而且，連接測試是引腳連通級別的測試，可以將連接故障精確定位到引腳，並且大大提升測試覆蓋率。
1‧‧‧測試控制主機
2‧‧‧TAP控制器
3‧‧‧待測主板
4‧‧‧主板CPU
5‧‧‧DIMM插槽
6‧‧‧PCIE插槽
7‧‧‧CPU插槽
8‧‧‧虛擬DIMM治具
9‧‧‧虛擬PCIE治具
10‧‧‧USB連接埠
參照下面結合附圖對本發明實施例的說明，會更加容易地理解本發明的以上和其他目的、特點和優點。附圖中的部件只是為了示出本發明的原理。在附圖中，相同的或類似的技術特徵或部件將採用相同或類似的附圖標記來表示。
圖1顯示出根據本發明的一個實施例提供的基於邊界掃描的主板CPU插槽的連接測試裝置的結構框圖；以及圖2顯示出根據本發明的一個實施例提供的基於邊界掃描的主板CPU插槽的連接測試方法的流程圖。
下面參照附圖來說明本發明的實施例。在本發明的
一個附圖或一種實施方式中描述的元素和特徵可以與一個或更多個其他附圖或實施方式中示出的元素和特徵相結合。應當注意，為了清楚的目的，附圖和說明中省略了與本發明無關的、本領域普通技術人員已知的部件和處理的表示和描述。
圖1顯示出根據本發明的一個實施例提供的基於邊界掃描的主板CPU插槽的連接測試裝置的結構框圖。該連接測試裝置包括：測試控制主機1、TAP控制器(測試訪問埠控制器)2以及待測主板3。待測主板3包括主板CPU 4、DIMM插槽5和PCIE插槽6，且主板CPU 4、DIMM插槽5和PCIE插槽6均支援邊界掃描模式。測試時，待測主板3的CPU插槽7上插接主板CPU 4，並且，DIMM插槽5和PCIE插槽6可以分別插接虛擬DIMM治具8和虛擬PCIE治具9，透過測試CPU插槽7與虛擬DIMM治具8和虛擬PCIE治具9的連接進行CPU插槽7的連接測試。測試控制主機1透過USB介面10與TAP控制器2連接，輸入測試資料，所有測試資料生成、調度、結果收集、分析都在測試控制主機1上以軟體方式運行。測試控制主機1可以是個人電腦(簡稱PC)、伺服器或工作站。TAP控制器2負責將測試控制主機1透過USB介面10發送來的測試資料轉換成JTAG信號發送到待測主板3上的各個掃描鏈，並將JTAG回應信號發送給測試控制主機1進行收集分析。CPLD元件(未示出)控制待測主板3的上電，並向虛擬DIMM治具8、虛擬PCIE治具9供電。主板CPU 4、虛擬DIMM治具8和虛擬PCIE治具9根據收到的JTAG指令信號工作於邊界掃描模式，並向TAP控制器2回饋掃描鏈回應資料。測試控制主機1分析回應資料，判斷CPU插槽7是否存在連接故障並定位故障位置。測試控制主機1與TAP
控制器2也可以透過其他通訊方式連接，例如RS-232，RS-485等。
圖2顯示出根據本發明一個實施例提供的基於邊界掃描的主板CPU插槽的連接測試方法的流程圖。以伺服器DL360G9上插接的Xeon E5-2620v3 CPU為例，該測試方法也適用於其他伺服器型號以及其他CPU型號。
伺服器DL360G9上插接的CPU採用LGA2011封裝，共包含2011個引腳，其引腳可分為以下類型：記憶體通道(CPU與DDR間直連)引腳：656個；快速通道互聯(簡稱QPI，指兩個CPU間的直連)引腳：168個，可分為84組直流耦合差分信號；DMI(CPU與PCH間經過電容連接)引腳：16個，可分為8組交流耦合差分信號；PCI(CPU與PCIE插槽間經過電容連接)引腳：160個，可分為80組交流耦合差分信號；保留(簡稱Reserved，其未連接)引腳：80個；控制輸入輸出(CPU對外部各種電路的控制信號)引腳：67個；電源(Power)引腳：233個；以及地(GND)引腳：631個。
上述引腳中，除Power、GND無法使用邊界掃描手段測試，其餘1147個引腳都可以測試，占CPU總引腳數57%。
為使連接測試覆蓋上述全部可測引腳，需要用到多種邊界掃描測試類型，每種測試類型作為整個CPU插槽測試方案的一個子測試，覆蓋部分引腳，多個子測試順序依次執行。涉及的子測試類型包括：
(1)掃描鏈完整性測試：檢查主板多條掃描鏈是否穩定有效工作。
(2)引腳採樣測試：檢查CPU引腳當前值是否符合預設，包括對以下引腳的測試，例如，部分控制輸入輸出引腳，包括直接上拉/下拉的部分引腳以及檢查電源狀態值的部分引腳。
(3)直連互聯測試：遵循1149.1規範(完整規範名稱？)，包含以下引腳，記憶體通道引腳，QPI引腳，以及部分控制輸入輸出引腳。例如CPU與PCH、CPLD元件的控制引腳直接相連的引腳。
(4)自激勵自響應方式測試：包括對Reserved引腳的測試。例如，要測試Reserved引腳A，則假定A是一個線網，激勵端與響應端都是A。可以測試引腳A是否與其餘線網發生短路故障。
(5)差分互聯測試：遵循IEEE 1149.6規範，包括DMI引腳和PCI引腳。
測試時，首先分析待測主板3的電路圖，提取CPU插槽7的連接資訊。然後分析待測主板3上之主板CPU4、虛擬DIMM治具8和虛擬PCIE治具9的邊界掃描描述語言檔，提取待測主板3上的掃描鏈資訊S201。根據上述掃描鏈資訊，提取主板CPU4、虛擬DIMM治具8、虛擬PCIE治具9的掃描單元資訊S202。在測試控制主機1上使測試程式透過TAP控制器2控制主板CPU4和虛擬DIMM治具8及虛擬PCIE治具9進入邊界掃描模式S203。依照上述多個邊界掃描子測試類型，對全部可測引腳進行連接測試，並收集、分析回應結果S204。上述測試過程中，待測主板3上需要插接主板CPU4，以及虛擬DIMM治具8、虛擬PCIE治具9。根據響應結果，判斷是否存在故障並定位故障位置S205。
上述測試方法具有以下優點：不需要設計製作CPU信號轉接治具，雖然也需要使用虛擬DIMM治具8與虛擬PCIE治具9，但治具設計、製作工藝都較簡單。測試過程中也不需要斷電切換硬體，一次硬體插接完成後，一次完成全部測試。測試效率得到提高，整個測試可以在30秒之內完成。而且，連接測試是引腳連通級別的測試，可以將連接故障精確定位到引腳。利用邊界掃描也使得測試覆蓋率大大提升，可以覆蓋57%左右的CPU引腳。
以上實施例，雖然以虛擬DIMM和虛擬PCIE作為與CPU插槽的連接測試部件，但不限於虛擬DIMM和虛擬PCIE。也可以以待測主板上的其他晶片插槽部件作為連接測試部件，只要其掃描鏈滿足能夠與待測主板上插接CPU連接線的掃描鏈連接測試即可。
最後應說明的是：以上實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的精神和範圍。
1‧‧‧測試控制主機
2‧‧‧TAP控制器
3‧‧‧待測主板
4‧‧‧主板CPU
5‧‧‧DIMM插槽
6‧‧‧PCIE插槽
7‧‧‧CPU插槽
8‧‧‧虛擬DIMM治具
9‧‧‧虛擬PCIE治具
10‧‧‧USB連接埠
Claims (7)
- 一種基於邊界掃描的主板CPU插槽的連接測試方法，該連接測試方法包括以下步驟：分析待測主板之電路圖和主板CPU的邊界掃描描述語言檔，提取該待測主板的掃描鏈資訊；提取該待測主板之CPU插槽連接線所對應的掃描單元資訊；在測試控制主機上透過TAP控制器控制該待測主板之主板CPU進入邊界掃描模式；運行多種類型的邊界掃描子測試，收集並分析響應結果；以及根據響應結果，判斷該待測主板是否存在故障並定位故障位置。
- 如請求項1所述之連接測試方法，其中，該連接測試方法還包括，測試時該待測主板上的DIMM插槽和PCIE插槽分別插接虛擬DIMM治具和虛擬PCIE治具，該測試控制主機上透過該TAP控制器控制該待測主板之主板CPU、該虛擬DIMM治具以及該虛擬PCIE治具進入邊界掃描模式。
- 如請求項1所述之連接測試方法，其中，該多種類型的邊界掃描子測試包括：掃描鏈完整性測試、引腳採樣測試、直連互聯測試、自激勵自響應方式測試以及差分互聯測試。
- 一種基於邊界掃描的主板CPU插槽的連接測試裝置，該連接測試裝置包括：測試控制主機、TAP控制器以及待測主板；該待測主板包括主板CPU，且該主板CPU能夠工作於邊界掃描模式； 在連接測試時，該測試控制主機用於將測試指令和測試資料發送至該TAP控制器，該TAP控制器用於將該測試資料和該測試指令轉換成JTAG信號發送到該待測主板上的各個掃描鏈，並將各個掃描鏈的回應資料發送給該測試控制主機進行收集分析，該主板CPU用於根據收到的該JTAG信號工作於邊界掃描模式，並回應於該測試資料向該TAP控制器回饋掃描鏈的回應資料，該測試控制主機還用於判斷CPU插槽是否存在連接故障並定位故障位置。
- 如請求項4所述之連接測試裝置，其中，該待測主板上還插接有虛擬DIMM治具和虛擬PCIE治具，用於分別與DIMM插槽和PCIE插槽連接，在測試時透過該TAP控制器控制該待測主板之主板CPU、該虛擬DIMM治具以及該虛擬PCIE治具進入邊界掃描模式。
- 如請求項4或5所述之連接測試裝置，其中，該連接測試裝置用於對該待測主板執行邊界掃描子測試，包括：掃描鏈完整性測試、引腳採樣測試、直連互聯測試、自激勵自響應方式測試以及差分互聯測試。
- 如請求項4、5或6所述之連接測試裝置，其中，該連接測試裝置還包括USB介面，該測試控制主機透過該USB介面與該TAP控制器通訊連接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104129671A TW201710699A (zh) | 2015-09-08 | 2015-09-08 | 基於邊界掃描的主板ｃｐｕ插槽的連接測試方法和裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104129671A TW201710699A (zh) | 2015-09-08 | 2015-09-08 | 基於邊界掃描的主板ｃｐｕ插槽的連接測試方法和裝置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201710699A true TW201710699A (zh) | 2017-03-16 |
Family
ID=58774453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104129671A TW201710699A (zh) | 2015-09-08 | 2015-09-08 | 基於邊界掃描的主板ｃｐｕ插槽的連接測試方法和裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW201710699A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI697773B (zh) * | 2019-01-09 | 2020-07-01 | 瑞昱半導體股份有限公司 | 電路測試系統及電路測試方法 |
| TWI708954B (zh) * | 2019-09-19 | 2020-11-01 | 英業達股份有限公司 | 邊界掃描測試系統及其方法 |
| CN112462245A (zh) * | 2019-09-09 | 2021-03-09 | 英业达科技有限公司 | 边界扫描互联线路的生成方法与装置 |
| CN112462246A (zh) * | 2019-09-09 | 2021-03-09 | 英业达科技有限公司 | 边界扫描测试系统及其方法 |
| US11073555B2 (en) | 2019-01-09 | 2021-07-27 | Realtek Semiconductor Corporation | Circuit testing system and circuit testing method |
| TWI797799B (zh) * | 2021-10-28 | 2023-04-01 | 融程電訊股份有限公司 | 具動態調整測試項目的測試方法及系統 |
| TWI869112B (zh) * | 2023-12-14 | 2025-01-01 | 英業達股份有限公司 | Jtag標準接腳測試系統 |
-
2015
- 2015-09-08 TW TW104129671A patent/TW201710699A/zh unknown
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI697773B (zh) * | 2019-01-09 | 2020-07-01 | 瑞昱半導體股份有限公司 | 電路測試系統及電路測試方法 |
| US11061073B2 (en) | 2019-01-09 | 2021-07-13 | Realtek Semiconductor Corporation | Circuit testing system and circuit testing method |
| US11073555B2 (en) | 2019-01-09 | 2021-07-27 | Realtek Semiconductor Corporation | Circuit testing system and circuit testing method |
| CN112462245A (zh) * | 2019-09-09 | 2021-03-09 | 英业达科技有限公司 | 边界扫描互联线路的生成方法与装置 |
| CN112462246A (zh) * | 2019-09-09 | 2021-03-09 | 英业达科技有限公司 | 边界扫描测试系统及其方法 |
| CN112462245B (zh) * | 2019-09-09 | 2022-08-19 | 英业达科技有限公司 | 边界扫描互联线路的生成方法与装置 |
| TWI708954B (zh) * | 2019-09-19 | 2020-11-01 | 英業達股份有限公司 | 邊界掃描測試系統及其方法 |
| TWI797799B (zh) * | 2021-10-28 | 2023-04-01 | 融程電訊股份有限公司 | 具動態調整測試項目的測試方法及系統 |
| TWI869112B (zh) * | 2023-12-14 | 2025-01-01 | 英業達股份有限公司 | Jtag標準接腳測試系統 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104809043A (zh) | 基于边界扫描的主板cpu插槽的连接测试方法和装置 | |
| US20110202894A1 (en) | Method and Apparatus for Versatile Controllability and Observability in Prototype System | |
| CN201600928U (zh) | 一种芯片测试系统及自动测试向量发生器atpg | |
| KR20150119869A (ko) | 프로토콜 독립적 디바이스 테스팅을 지원하기 위한 중앙 컨트롤러 컴퓨터 시스템 상에서의 gui 구현 | |
| CN201812014U (zh) | 集成电路开短路自动测试系统 | |
| CN108846283A (zh) | 一种硬件木马实时检测系统及其设计方法 | |
| JP7672897B2 (ja) | 試験測定システム及び被試験デバイス分析方法 | |
| CN104484248A (zh) | 计算机主板上电故障的诊断方法及装置 | |
| CN105787164A (zh) | 一种用于可编程逻辑器件的调试方法及系统 | |
| CN105842615A (zh) | 可于异常状态下进行调试的系统芯片及其调试方法 | |
| CN103954905B (zh) | 数字电路故障检测电路及利用该电路测试故障的方法 | |
| CN1701305B (zh) | 一种用于测试其中具有多个数据变量和函数参数的软件的方法、设备和系统 | |
| CN103744769A (zh) | 一种基于逻辑芯片cpld的快速定位服务器电源故障的方法 | |
| TWI510798B (zh) | 通用型測試平台及其測試方法 | |
| CN105760612A (zh) | 用于硅后芯片验证的断言检测装置、方法、系统、芯片 | |
| CN106405383B (zh) | 基于视觉检测技术的嵌入式板卡自动测试系统及方法 | |
| TW201522999A (zh) | 使用測試向量測試連接插槽之系統及其方法 | |
| CN103984613A (zh) | 一种自动测试cpu浮点运算性能测试方法 | |
| CN111060807B (zh) | 基于SoC的高速集成电路测试平台及其测试方法 | |
| US20140282327A1 (en) | Cutter in diagnosis (cid) a method to improve the throughput of the yield ramp up process | |
| CN107766198B (zh) | 服务器主板监测系统 | |
| CN104038380A (zh) | 服务器主板检测系统及方法 | |
| CN113204456A (zh) | 一种服务器vpp接口的测试方法、治具、装置及设备 | |
| CN106713908A (zh) | 用于多路ccd摄像机测试的装置及控制方法 | |
| US20150082109A1 (en) | Detecting defects in a processor socket |