TW201719824A - 封裝基板 - Google Patents

封裝基板 Download PDF

Info

Publication number
TW201719824A
TW201719824A TW104138581A TW104138581A TW201719824A TW 201719824 A TW201719824 A TW 201719824A TW 104138581 A TW104138581 A TW 104138581A TW 104138581 A TW104138581 A TW 104138581A TW 201719824 A TW201719824 A TW 201719824A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric material
package substrate
material layer
hard
Prior art date
Application number
TW104138581A
Other languages
English (en)
Inventor
余俊賢
周保宏
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW104138581A priority Critical patent/TW201719824A/zh
Priority to US15/351,838 priority patent/US9852977B2/en
Publication of TW201719824A publication Critical patent/TW201719824A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/695—Organic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明揭示一種封裝基板，其包括：一硬性介電材料層；一第一導線層，包含至少一第一金屬走線，形成於該硬性介電材料層上；以及一第一柔性介電材料層，形成於該第一導線層上。

Description

封裝基板
本發明係關於一種封裝基板之技術，可應用於鑄模內銅連接(Copper Connection in Molding，簡稱C2iM)、印刷電路板(Printed-Circuit Board，簡稱PCB)、無核心層載板(Coreless substrate)等電路板的封裝。
新一代的電子產品不僅追求輕薄短小，更朝多功能與高性能的方向發展，因此，積體電路(Integrated Circuit，簡稱IC)技術不斷地高密度化與微型化，以期在有限的晶片空間容納更多的電子元件，而其後端的封裝基板及其構裝技術亦隨之進展，以符合此新一代的電子產品趨勢。
其中，以鑄模(Molding)技術製作的封裝基板可同時提供細線路及薄型化的優勢，而適用於光學模組和移動裝置等電子產品。然而，一般用於鑄模技術的鑄模化合物(Epoxy Molding Compound，簡稱EMC)在成形後為硬脆的剛性材質，而在鑄模步驟的後續製程中，容易發生損傷或碎裂的狀況。 因此，有必要發展新的封裝基板技術，以對治及改善上述的問題。
為達成此目的，本發明提供一種封裝基板，其包括：一硬性介電材料層；一第一導線層，包含至少一第一金屬走線，形成於該硬性介電材料層上；以及一第一柔性介電材料層，形成於該第一導線層上。
在一實施例中，該硬性介電材料層選自環氧樹脂鑄模化合物、FR-4環氧樹脂玻璃纖維、FR-5環氧樹脂玻璃纖維、BT樹脂及ABF樹脂所組成的材料群。
在一實施例中，該第一柔性介電材料層選自聚亞醯胺、PEN、液晶塑膠、聚對苯二甲酸乙二酯、或聚四氟乙烯所組成的材料群。
在一實施例中，該封裝基板進一步包含：一第二柔性介電材料層，形成於該硬性介電材料層下。
在一實施例中，該封裝基板進一步包含：一第二導線層，包含至少一第二金屬走線，形成於該硬性介電材料層與該第二柔性介電材料層之間。
在一實施例中，該封裝基板進一步包含：一導電連接單元，穿過該硬性介電材料層，並連接該第一導線層與該第二導線層。
根據本發明另一實施例提供一種封裝基板，其包括：一第一柔性介電材料層；一第一導線層，包含至少一第一金屬走線，形成於該第一柔性介電材料層上；一多層介電層，形成於該第一導線層上；一第二導線層，包含至少一第二金屬走線，形成於該多層介電層上；以及一第二柔性介電材料層，形成於該第二導線層上；其中，該多層介電層包含：一第一硬性介電材料層、一形成於該第一硬性介電材料層上的第三柔性介電材料層、及一形成於該第三柔性介電材料層上的第二硬性介電材料層。
在一實施例中，該封裝基板進一步包含：一導電連接單元，穿過該多層介電層，並連接該第一導線層與該第二導線層。
在一實施例中，該第一及第二硬性介電材料層選自環氧樹脂鑄模化合物、FR-4環氧樹脂玻璃纖維、FR-5環氧樹脂玻璃纖維、BT樹脂及ABF樹脂所組成的材料群。
在一實施例中，該第一、第二、及第三柔性介電材料層選自聚亞醯胺、PEN、液晶塑膠、聚對苯二甲酸乙二酯、或聚四氟乙烯所組成的材料群。
100、200、300‧‧‧封裝基板
110、210‧‧‧硬性介電材料層
120、220、320‧‧‧第一導線層
121、122‧‧‧第一金屬走線
130、230、310‧‧‧第一柔性介電材料層
131‧‧‧接線開口
140、240、350‧‧‧第二柔性介電材料層
250、340‧‧‧第二導線層
260、360‧‧‧導電連接單元
330‧‧‧多層介電層
332‧‧‧第一硬性介電材料層
334‧‧‧第三柔性介電材料層
336‧‧‧第二硬性介電材料層
第1圖為根據本發明第一實施例的封裝基板之剖面示意圖。
第2圖為根據本發明第二實施例的封裝基板之剖面示意圖。
第3圖為根據第二實施例而以印刷電路板為基本架構的封裝基板之剖面示意圖。
第4圖為根據第二實施例而以無核心層載板為基本架構的封裝基板之剖面示意圖。
第5圖為根據本發明第三實施例的封裝基板之剖面示意圖。
為使對本發明之特徵、目的及功能有更進一步的認知與瞭解，茲配合圖式詳細說明本發明的實施例如後。在所有的說明書及圖示中，將採用相同的元件編號以指定相同或類似的元件。
在各個實施例的說明中，當一元素被描述是在另一元素之「上方/上」或「下方/下」，係指直接地或間接地在該另一元素之上或之下的情況，其可能包含設置於其間的其他元素；所謂的「直接地」係指其間並未設置其他中介元素。「上方/上」或「下方/下」等的描述係以圖式為基準進行說明，但亦包含其他可能的方向轉變。所謂的「第一」、「第二」、及「第三」係用以描述不同的元素，這些元素並不因為此類謂辭而受到限制。為了說明上的便利和明確，圖式中各元素的厚度或尺寸，係以誇張或省略或概略的方式表示，且各元素的尺寸並未完全為其實際的尺寸。
本發明所提出的封裝基板技術可應用於鑄模內銅連接(C2iM)、印刷電路板(PCB)、無核心層載板等電路板的封裝。以下將先描述各種可能的實施例之封裝基板結構，之後會再說明如何將這些封裝基板結構施加於鑄模內銅連接(C2iM)、印刷電路板、及無核心層載板等電路板的封裝。
第1圖為根據本發明第一實施例的封裝基板100之剖面示意圖。該封裝基板100包含：一硬性介電材料層110、一第一導線層120、以及一第一柔性介電材料層130。該硬性介電材料層110係用以支持或承載整個封裝基板元件，例如，倘若此封裝基板的結構係建立在鑄模內銅連接(C2iM)或無核心層載板的基礎上，則該硬性介電材料層110的組成材質可以是環氧樹脂鑄模化合物(EMC)、BT(Bismaleimide Triazine)樹脂、或ABF(Ajinomoto Build-up Film)樹脂；而倘若此封裝基板的結構係建立在印刷電路板的基礎上，則該硬性介電材料層110的組成材質可以是FR-4或FR-5環氧樹脂玻璃纖維。上述的介電材料都有剛硬易脆的屬性，因而可能會造成在封裝基板元件製作及組裝過程(例如，沖壓及貼合)中的損傷、破裂。
該第一導線層120包含至少一第一金屬走線121、122，其可藉由微影蝕刻(Photolithography)製程而圖案化成該封裝基板100的電路布局。例如，先在該硬性介電材料層110上以濺鍍(Sputtering coating)或蒸鍍(Evaporation)方式形成一金屬層(例如，銅(Cu)、鎳(Ni)、錫(Sn)及鎳/金(Ni/Au)之組合或合金)，接著塗佈一光阻層(未圖示)於該金屬層上，並以微影蝕刻製程將該光阻層的該等第一金屬走線121、122之外的部分去除，使得該光阻層的剩餘部分形成該金屬層的蝕刻遮罩，則在施以蝕刻(Etching)製程之後，該金屬層未被移除的剩餘部分即可形成該等第一金屬走線121、122。在第1圖中， 複數個第一金屬走線121的寬度不同於複數個第一金屬走線122的寬度；但不以此為限，該第一導線層120亦可包含另一種寬度的金屬走線。
該第一柔性介電材料層130形成於該第一導線層120上，並且可依據該第一導線層120連接至外部電路的實際需要，而在該第一柔性介電材料層130中開設接線開口131。該第一柔性介電材料層130的組成材質可以是聚亞醯胺(PolyImide，簡稱PI)、PEN(polyethylene naphthalate)、液晶塑膠(Liquid Crystal Plastic，簡稱LCP)、聚對苯二甲酸乙二酯(PolyEthylene Terephthalate，簡稱PET)、或聚四氟乙烯(PolyTetraFluoroEthylene，簡稱PTFE)等柔韌性的聚合物材料。由於上述的介電材料都有柔韌彈性的屬性，因此可緩衝或減少封裝基板元件可能的彎折或撞擊，而不致造成上述封裝基板元件製作過程中的損傷、破裂。該第一柔性介電材料層130形成於該封裝基板100的最上層，並包覆該等第一金屬走線121、122，用以保護該封裝基板100免於受到來自外部環境或後續製程(例如，焊接)的可能傷害。
在另一實施例中，一第二柔性介電材料層140可進一步形成於該硬性介電材料層110之下，如第1圖所示，則該第一柔性介電材料層130與該第二柔性介電材料層140一上一下地將該硬性介電材料層110與該第一導線層120包夾於其中，如同三明治一般。該第二柔性介電材料層140的組成材質亦可以是聚亞醯胺(PI)、PEN、液晶塑膠(LCP)、聚對苯二甲酸乙二酯(PET)、或聚四氟乙烯(PTFE)等柔韌性的聚合物材料，其可選擇與該第一柔性介電材料層130相同或不同的材料，本發明對此不加以限制。如此，上下兩層的柔性層將可提高該封裝基板100的可撓度。
第2圖為根據本發明第二實施例的封裝基板200之剖面示意圖。該封裝基板200包含：一硬性介電材料層210、一第一導線層220、一第一柔性介電材料層230、一第二柔性介電材料層240、一第二導線層250、以及一導電連接單元260；也就是說，該封裝基板200係為雙導線層的封裝基板元件。在本實施例中，該硬性介電材料層210、該第一導線層220、該第一柔性介電材料層230以及該第二柔性介電材料層240的功能與組成材料基本上皆分別同於第一實施例的該硬性介電材料層110、該第一導線層120、該第一柔性介電材料層130以及該第二柔性介電材料層140，其相關描述請參閱上文，在此不再贅述。請留意，該第一導線層220包含至少一第一金屬 走線221、222，且由於製作程序的差異，本實施例的第一導線層220係嵌置於該硬性介電材料層210的上表面，而不像第一實施例的第一導線層120係完全設置於該硬性介電材料層110之上；但不以此為限，本實施例的第一導線層220亦可以完全設置於該硬性介電材料層110之上。
該第二導線層250包含至少一第二金屬走線，其係形成於該硬性介電材料層210與該第二柔性介電材料層240之間。該第二導線層250的功能與組成材料基本上類似於該第一導線層220(其相關描述請參閱上文，在此不再贅述)，惟二者的位置分別在該硬性介電材料層210之上與之下，而形成該雙層封裝基板200的上層與下層電路布局。
倘若該第一導線層220與該第二導線層250之間有電性連接的必要，則其間可增設該導電連接單元260。例如，倘若此封裝基板的結構係建立在鑄模內銅連接(C2iM)的基礎上，則該導電連接單元260可以是貫穿該硬性介電材料層210的金屬柱狀物(例如，銅柱)；而倘若此封裝基板的結構係建立在印刷電路板或無核心層載板的基礎上，則該導電連接單元260可以是在貫穿該硬性介電材料層210的通道內填滿導電材料(例如，銅、鋁、錫)的導電通道。
藉由本實施例，該封裝基板200可發展出以下的例子。第3圖為根據本實施例而以印刷電路板為基本架構的封裝基板之剖面示意圖，其中，該硬性介電材料層210基本上就是一塊印刷電路板，其組成材質可以是FR-4或FR-5環氧樹脂玻璃纖維。此外，第4圖為根據本實施例而以無核心層載板為基本架構的封裝基板之剖面示意圖，其中，該硬性介電材料層210的組成材質可以是環氧樹脂鑄模化合物、BT樹脂、或ABF樹脂。
第5圖為根據本發明第三實施例的封裝基板300之剖面示意圖。該封裝基板300包含：一第一柔性介電材料層310、一第一導線層320、一多層介電層330、一第二導線層340、以及一第二柔性介電材料層350；也就是說，該封裝基板300為多導線層的封裝基板元件，而本實施例係以雙導電層的案例。在本實施例中，該第一柔性介電材料層310、該第一導線層320、該第二導線層340、以及該一第二柔性介電材料層350的功能與組成材料基本上皆分別同於第二實施例的該第二柔性介電材料層240、該第二導線層250、該第一導線層220、以及該第一柔性介電材料層230，其相關描述請 參閱上文，在此不再贅述。請留意，第二實施例的該硬性介電材料層210在本實施例中被該多層介電層330所取代，而該多層介電層330並非完全是由硬性介電材料所組成。在本實施例中，該多層介電層330可包含一第一硬性介電材料層332、一第三柔性介電材料層334、及一第二硬性介電材料層336；就其空間位置而言，該第三柔性介電材料層334形成於該第一硬性介電材料層332上，該第二硬性介電材料層336則形成於該第三柔性介電材料層334上，而形成多層結構的介電材料。該第一硬性介電材料層332及該第二硬性介電材料層336的功能與組成材料基本上皆同於第一實施例的該硬性介電材料層110，該第三柔性介電材料層334的功能與組成材料則基本上同於第一實施例的該第一柔性介電材料層130，其相關描述請參閱上文，在此不再贅述。藉此，上中下三層的柔性層將可更進一步提高該封裝基板300的可撓度。
在另一實施例中，倘若該第一導線層320與該第二導線層340之間有電性連接的必要，則其間可增設一導電連接單元360。例如，倘若此封裝基板的結構係建立在鑄模內銅連接(C2iM)的基礎上，則該導電連接單元360可以是貫穿該多層介電層330的金屬柱狀物(例如，銅柱)；而倘若此封裝基板的結構係建立在印刷電路板或無核心層載板的基礎上，則該導電連接單元360可以是在貫穿該多層介電層330的通道內填滿導電材料(例如，銅、鋁、錫)的導電通道。但本發明不以此為限制，該封裝基板300可依據電路設計上的實際需要，設置更多的柔性介電材料層或是導線層，以在可達成其電路功能的前提下，同時能保證該封裝基板300的可撓度。
唯以上所述者，僅為本發明之較佳實施例，當不能以之限制本發明的範圍。即大凡依本發明申請專利範圍所做之均等變化及修飾，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍，故都應視為本發明的進一步實施狀況。
100‧‧‧封裝基板
110‧‧‧硬性介電材料層
120‧‧‧第一導線層
121、122‧‧‧第一金屬走線
130‧‧‧第一柔性介電材料層
131‧‧‧接線開口
140‧‧‧第二柔性介電材料層

Claims (10)

  1. 一種封裝基板，其包含：一硬性介電材料層；一第一導線層，包含至少一第一金屬走線，形成於該硬性介電材料層上；以及一第一柔性介電材料層，形成於該第一導線層上。
  2. 如申請專利範圍第1項所述之封裝基板，其中，該硬性介電材料層選自環氧樹脂鑄模化合物、FR-4環氧樹脂玻璃纖維、FR-5環氧樹脂玻璃纖維、BT(Bismaleimide Triazine)樹脂及ABF(Ajinomoto Build-up Film)樹脂所組成的材料群。
  3. 如申請專利範圍第1項所述之封裝基板，其中，該第一柔性介電材料層選自聚亞醯胺(polyimide)、PEN(polyethylene naphthalate)、液晶塑膠(liquid crystal plastic)、聚對苯二甲酸乙二酯(polyethylene terephthalate)、或聚四氟乙烯(polytetrafluoroethylene)所組成的材料群。
  4. 如申請專利範圍第1項所述之封裝基板，進一步包含：一第二柔性介電材料層，形成於該硬性介電材料層下。
  5. 如申請專利範圍第4項所述之封裝基板，進一步包含：一第二導線層，包含至少一第二金屬走線，形成於該硬性介電材料層與該第二柔性介電材料層之間。
  6. 如申請專利範圍第5項所述之封裝基板，進一步包含：一導電連接單元，穿過該硬性介電材料層，並連接該第一導線層與該第二導線層。
  7. 一種封裝基板，其包含：一第一柔性介電材料層；一第一導線層，包含至少一第一金屬走線，形成於該第一柔性介電材料層上；一多層介電層，形成於該第一導線層上；一第二導線層，包含至少一第二金屬走線，形成於該多層介電層上；以及一第二柔性介電材料層，形成於該第二導線層上； 其中，該多層介電層包含：一第一硬性介電材料層、一形成於該第一硬性介電材料層上的第三柔性介電材料層、及一形成於該第三柔性介電材料層上的第二硬性介電材料層。
  8. 如申請專利範圍第7項所述之封裝基板，進一步包含：一導電連接單元，穿過該多層介電層，並連接該第一導線層與該第二導線層。
  9. 如申請專利範圍第7項所述之封裝基板，其中，該第一及第二硬性介電材料層選自環氧樹脂鑄模化合物、FR-4環氧樹脂玻璃纖維、FR-5環氧樹脂玻璃纖維、BT樹脂及ABF樹脂所組成的材料群。
  10. 如申請專利範圍第7項所述之封裝基板，其中，該第一、第二、及第三柔性介電材料層選自聚亞醯胺、PEN、液晶塑膠、聚對苯二甲酸乙二酯、或聚四氟乙烯所組成的材料群。
TW104138581A 2015-11-20 2015-11-20 封裝基板 TW201719824A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104138581A TW201719824A (zh) 2015-11-20 2015-11-20 封裝基板
US15/351,838 US9852977B2 (en) 2015-11-20 2016-11-15 Package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104138581A TW201719824A (zh) 2015-11-20 2015-11-20 封裝基板

Publications (1)

Publication Number Publication Date
TW201719824A true TW201719824A (zh) 2017-06-01

Family

ID=58721163

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138581A TW201719824A (zh) 2015-11-20 2015-11-20 封裝基板

Country Status (2)

Country Link
US (1) US9852977B2 (zh)
TW (1) TW201719824A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110798768B (zh) * 2019-10-31 2024-09-10 华为技术有限公司 无线耳机

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072074A (en) * 1990-07-24 1991-12-10 Interflex Corporation High yield combined rigid and flexible printed circuits and method of manufacture
TW564530B (en) * 2002-07-03 2003-12-01 United Test Ct Inc Circuit board for flip-chip semiconductor package and fabrication method thereof
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
US8158510B2 (en) * 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8519528B1 (en) * 2011-06-13 2013-08-27 Xilinx, Inc. Semiconductor structure and method for interconnection of integrated circuits
KR101387313B1 (ko) * 2012-02-21 2014-04-18 삼성전기주식회사 플라잉테일 형태의 경연성 인쇄회로기판 제조 방법 및 이에 따라 제조된 플라잉테일 형태의 경연성 인쇄회로기판
TW201349976A (zh) * 2012-05-31 2013-12-01 臻鼎科技股份有限公司 多層線路板之製作方法
TWI655727B (zh) * 2014-06-17 2019-04-01 恆勁科技股份有限公司 封裝基板及包含該封裝基板的覆晶封裝電路

Also Published As

Publication number Publication date
US9852977B2 (en) 2017-12-26
US20170148724A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
CN101887874B (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US9583436B2 (en) Package apparatus and manufacturing method thereof
US20140037862A1 (en) Method for manufacturing printed circuit board
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR102026389B1 (ko) 계층화된 기판 상의 매립 패드를 이용하여 집적회로를 패키징하는 시스템 및 그 제조방법
US11246223B2 (en) Package apparatus
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
US20150342046A1 (en) Printed circuit board, method for maufacturing the same and package on package having the same
US20130161784A1 (en) Semiconductor package
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
TWI569368B (zh) 封裝基板、包含該封裝基板的封裝結構及其製作方法
KR101184543B1 (ko) 인쇄회로기판과 그 제조방법, 및 이를 이용한 반도체 패키지
TW201719824A (zh) 封裝基板
US20120199968A1 (en) Semiconductor package
TWI573502B (zh) 基板結構及其製作方法
US9589935B2 (en) Package apparatus and manufacturing method thereof
US20170094786A1 (en) Printed circuit board and method of manufacturing the same
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
CN105810659A (zh) 封装装置及其制作方法
TWI582902B (zh) 基板結構及其製作方法
US20160037619A1 (en) Carrier substrate and method of manufacturing printed circuit board using the same
KR20250145486A (ko) 회로 기판 및 이를 포함하는 반도체 패키지