TW201735144A - 半導體封裝、半導體裝置及半導體封裝的製造方法 - Google Patents

半導體封裝、半導體裝置及半導體封裝的製造方法 Download PDF

Info

Publication number
TW201735144A
TW201735144A TW105139280A TW105139280A TW201735144A TW 201735144 A TW201735144 A TW 201735144A TW 105139280 A TW105139280 A TW 105139280A TW 105139280 A TW105139280 A TW 105139280A TW 201735144 A TW201735144 A TW 201735144A
Authority
TW
Taiwan
Prior art keywords
electronic component
film layer
semiconductor package
package
substrate
Prior art date
Application number
TW105139280A
Other languages
English (en)
Other versions
TWI632603B (zh
Inventor
許文松
林世欽
熊明仁
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201735144A publication Critical patent/TW201735144A/zh
Application granted granted Critical
Publication of TWI632603B publication Critical patent/TWI632603B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/823—Interconnections through encapsulations, e.g. pillars through molded resin on a lateral side a chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

本發明提供了一種半導體封裝、半導體裝置及半導體封裝的製造方法。其中該半導體封裝包括：一基底、一電子元件、一膜層及一封裝體。該電子元件設置在該基底上並且具有一上表面。該膜層設置在該電子元件的該上表面上。該封裝體封裝該電子元件及該膜層。

Description

半導體封裝、半導體裝置及半導體封裝的製造方法
本發明涉及半導體封裝領域，特別係涉及一種半導體封裝、半導體裝置及半導體封裝的製造方法，其中，該半導體封裝具有一膜層。
於電子產業中，具有高性能的高集成度與多功能性已成為新產品的基本。與此同時，由於製造成本與產品的尺寸成比例，因此高集成度會導至更高的製造成本。因此，要求積體電路(Integrated Circuit，IC)封裝的小型化已變得越來越重要。由於PoP(Package-on-package，封裝上封裝)係解決單個封裝中的高密度系統集成的劃算的方案，因此PoP係目前發展最快的半導體封裝技術。但是，由於PoP結構具有薄的厚度，因此PoP結構容易由於加熱或其他因素而破裂或損傷。
因此，本發明之主要目的即在於提供一種半導體封裝、半導體裝置及半導體封裝的製造方法，可以增加半導體封裝的強度。
根據本發明至少一個實施例的一種半導體封裝，包括：一基底；一第一電子元件，設置在該基底上，並且具有一上表面；一膜層，設置在該第一電子元件的該上表面上；以及一封裝體，封裝該第一電子元件與該膜層。
根據本發明至少一個實施例的一種半導體裝置，包括：一半導體封裝以及一第二電子元件，堆疊在該半導體封裝上；其中該半導體封裝包括：一基底；一第一電子元件，設置在該基底上，並且具有一上表面；一膜層，設置在該第一電子元件的該上表面上；以及一封裝體，封裝該第一電子元件與該膜層。
根據本發明至少一個實施例的一種半導體封裝的製造方法，包括：提供具有一上表面的一晶圓；在該晶圓的該上表面上設置一膜層；形成穿過該晶圓和該膜層的切割路徑，以形成至少一個第一電子元件，其中該膜層設置於該第一電子元件上；提供一基底；將該第一電子元件設置於該基底上；並且形成一封裝體，來封裝該第一電子元件及該膜層。
本發明實施例，在第一電子元件的上表面設置一膜層，並由封裝體封裝該第一電子元件與該膜層，從而可以利用該膜層來增加該封裝體與該第一電子元件之間的界面的強度，進而提高半導體封裝的強度。
100、200‧‧‧半導體封裝
110‧‧‧基底
120‧‧‧第一電子元件
130‧‧‧第一傳導接頭
140‧‧‧封裝體
150‧‧‧膜層
120u、110u、150u‧‧‧上表面
121、12‧‧‧傳導接頭
135‧‧‧第二傳導接頭
110b‧‧‧下表面
141‧‧‧覆蓋部分
T1‧‧‧第一厚度
T2‧‧‧第二厚度
10‧‧‧半導體裝置
11‧‧‧第二電子元件
120'‧‧‧晶圓
P1‧‧‧切割路徑
在瀏覽了以下詳細描述及所附圖式之後，本發明的上述目的及優點將對發明所屬領域具有通常知識者更顯而易見，其中：第1圖為根據本發明實施例的半導體封裝的示意圖；第2圖為根據本發明另一實施例的半導體封裝的示意圖；第3圖為根據本發明實施例的半導體裝置的示意圖；第4A~4G圖示意了第1圖的半導體封裝的製造過程。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有習知技術者應可理解，電子裝置製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接到一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第1圖為根據本發明實施例的一半導體封裝100的結構示意圖。該半導體封裝100包括：一基底110、至少一個第一電子元件120、至少一個第一傳導接頭(conductive contact)130、一封裝體140及一膜層150。
該基底110例如為多層結構或者單層結構。該基底110可以為有機基底、陶瓷基底、矽基底或金屬基底，等等。在另一實施例中，該基底110可以為插入層(interposer)或者晶圓，具有至少一個RDL(redistribution layer，重分佈層)。
該第一電子元件120設置在該基底110上，並且具有上表面120u。在本實施例中，第一電子元件120係以“正面向下”的方向來耦接至基底110的上表面110u，並且通過複數個傳導接頭121電性連接至基底110。該組態有時也稱為“覆晶”。傳導接頭121可以為焊料球、導電柱，等等。
在其他實施例中，該第一電子元件120可以採用“正面向上”的方向來耦接至基底110，並且通過複數條接合線(未示出)電性連接至基底110。第一電子元件120可以為主動晶片或者被動元件，諸如電阻、電感或電容。在另一實施例中，第一電子元件120的數量可以為幾個。
第一傳導接頭130係設置在基底110的上表面110u上，並且圍繞該第一電子元件120。第一傳導接頭130係從封裝體140中露出，並且用於電性連接外部的電子元件(未示出)。例如，每個第一傳導接頭130的一部分係被封裝體140封裝住，並且每個第一傳導接頭130的另一部分係從封裝體140中露出，以用於電性連接外部的電子元件。另外，第一傳導接頭130可以為焊料球、導電柱，等等。
第二傳導接頭135設置在基底110的下表面110b上。該半導體封裝100可以通過第二傳導接頭135設置在外部電路上並電性連接至該外部電路，諸如電路板。第二傳導接頭135可以為焊料球、導電柱，等等。
封裝體140封裝第一電子元件120、膜層150及每個第一傳導接頭130的一部分。在本實施例中，封裝體140覆蓋膜層150的上表面150u。在另一實施例中，封裝體140可以露出膜層150的上表面150u並且覆蓋膜層150的側面。
封裝體140包括：用於覆蓋膜層150的上表面150u的覆蓋部分141。膜層150具有第一厚度T1，大約等於或小於覆蓋部分141的第二厚度T2。如此，膜層150可以增加封裝體140的強度以防止封裝體140在第一電子元件120與封裝體140之間的界面處發生破裂。
封裝體140可以由同一種材料製成。例如，封裝體140可以為模塑料(molding compound)，該模塑料由含有酚醛基樹脂(Novolac-based resin)、環氧基樹脂(epoxy-based resin)、矽基樹脂(silicone-based resin)或者另一合適的封裝劑的材料製成。另外，封裝體140也可以包含諸如SiO2等合適的填充料。
膜層150設置在第一電子元件120的上表面120u上，例如膜層150可以為一附著在第一電子元件120的上表面120u上的薄膜(film)，又例如可以採用塗佈(coating)製程來於第一電子元件120的上表面120u上形成該 薄膜。膜層150可以增加第一電子元件120和封裝體140之間的界面強度，從而防止封裝體140在第一電子元件120和封裝體140之間的界面處破裂。另外，膜層150具有粘附性，以有助於將封裝體140固定至第一電子元件120，從而增加膜層150與封裝體140之間的附著力以及膜層150與第一電子元件120之間的附著力。另外，膜層150可以由環氧樹脂、丙烯酸酯樹脂或者他們的組合物製成。
在本實施例中，膜層150可以直接附著在第一電子元件120的上表面120u上。在另一實施例中，膜層150可以通過任意層結構(諸如粘附層)附著至第一電子元件120的上表面120u。
第2圖示意了根據本發明另一實施例的半導體封裝200的結構示意圖。該半導體封裝200包括：上述的基底110、上述的至少一個電子元件120，上述的至少一個傳導接頭135、上述的封裝體140和上述的膜層150。相比於半導體封裝100，該半導體封裝200可以省略上述的第一傳導接頭130。
第3圖示意了本發明實施例的半導體裝置10的結構示意圖。該半導體裝置10包括：半導體封裝100及至少一個第二電子元件11。
該第二電子元件11例如可以是記憶體、非記憶體的半導體元件、另一半導體封裝、主動元件、被動元件，等等。在另一實施例中，第二電子元件11可以為含有複數個晶粒的半導體封裝，諸如彼此堆疊的複數個DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)。
第二電子元件11以“正面向下”的方向或者“正面向上”的方向堆疊在半導體封裝100的封裝體140上。第二電子元件11係通過複數個傳導接頭12電性連接至半導體封裝100的第一傳導接頭130，使得第二電子元件11可以通過傳導接頭12、第一傳導接頭130和基底110電性連接至第一電 子元件120。此種組態有時也稱為“覆晶”。傳導接頭12可以為焊料球、導電柱，等等。
在其他實施例中，第二電子元件11可以採取“正面向上”的方向來堆疊至半導體封裝100，並且通過複數條導電接合線(未示出)來電性連接至第一傳導接頭130。
由於膜層150設置在第一電子元件120上以增加第一電子元件120和封裝體140之間的界面的強度，因此即使通過加熱來將第二電子元件11從半導體封裝100移除，也不會輕易使得第一電子元件120和/或封裝體140破裂或損傷。
第4A至4G圖示意了第1圖的半導體封裝100的製造製程。
參考第4A圖，提供了一晶圓120'，其中該晶圓120'具有至少一個電路(未示出)。接著，可以研磨晶圓120'的上表面120u以加強晶粒強度。
參考第4B圖，將膜層150附著至晶圓120'並且傳導接頭121設置在晶圓120'上。在實施例中，可以首先將膜層150附著(如黏附)至晶圓120'，接著將傳導接頭121設置在晶圓120'上。在另一實施例中，可以首先將傳導接頭121設置在晶圓120'上，接著將膜層150附著至晶圓120'。另外，可以加熱膜層150以使其固化。
參考第4C圖，至少一條切割路徑P1穿過晶圓120'及膜層150以形成至少一個第一電子元件120，其中膜層150設置於該第一電子元件120上。例如可以通過使用鐳射或者機械鋸(saw)等來形成切割路徑P1。
參考第4D圖，提供了一基底110。該基底110例如為多層結構或者單層結構。該基底110可以為有機基底、陶瓷基底、矽基底、金屬基底，等等。在另一實施例中，該基底110可以為插入層或者晶圓，具有至少一個RDL。
參考第4E圖，通過使用例如SMT(surface-mount technology，表面安裝技術)等技術來在基底110的上表面110u上形成第一傳導接頭130。
參考第4F圖，將具有膜層150的第一電子元件120設置在基底110上，其中第一傳導接頭130圍繞該第一電子元件120。
參考第4G圖，形成封裝體140，以封裝第一電子元件120、膜層150以及每個第一傳導接頭130的一部分，其中每個第一傳導接頭130的另一部分從該封裝體140露出。封裝體140可以由各種封裝技術形成，諸如壓縮成型、注射成型、轉移成型(transfer molding)或者點膠技術(dispensing technology)。
接著，使用例如球安裝技術等方式來將第1圖中的第二傳導接頭135形成在基底110的下表面110b上，以形成第1圖的半導體封裝100。
在另一實施例中，可以省略第一傳導接頭130的形成，從而形成第2圖的半導體封裝200。
另外，通過使用SMT來將第3圖的第二電子元件11設置在第1圖的封裝體140的上方，以形成第3圖的半導體裝置10。
以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護範圍之內。
100‧‧‧半導體封裝
110‧‧‧基底
120‧‧‧第一電子元件
130‧‧‧第一傳導接頭
140‧‧‧封裝體
150‧‧‧膜層
120u、110u、150u‧‧‧上表面
121‧‧‧傳導接頭
135‧‧‧第二傳導接頭
110b‧‧‧下表面
141‧‧‧覆蓋部分
T1‧‧‧第一厚度
T2‧‧‧第二厚度

Claims (10)

  1. 一種半導體封裝，包括：一基底；一第一電子元件，設置在該基底上，並且具有一上表面；一膜層，設置在該第一電子元件的該上表面上；以及一封裝體，封裝該第一電子元件與該膜層。
  2. 如申請專利範圍第1項所述的半導體封裝，其中，該膜層係直接附著於該第一電子元件的該上表面上。
  3. 如申請專利範圍第1項所述的半導體封裝，其中，該封裝體覆蓋該膜層的上表面。
  4. 如申請專利範圍第1項所述的半導體封裝，其中，該膜層為通過一塗佈製程形成於該第一電子元件的該上表面的薄膜。
  5. 如申請專利範圍第1項所述的半導體封裝，其中，該封裝體包括：用來覆蓋該膜層的上表面的覆蓋部分，該膜層的厚度小於該覆蓋部分的厚度。
  6. 如申請專利範圍第1項所述的半導體封裝，其中，進一步包括：複數個導電元件，設置在該基底上並且圍繞該第一電子元件；其中，該每個導電元件的一部分由該封裝體封裝，另一部分從該封裝體中露出。
  7. 一種半導體裝置，包括：如申請專利範圍第1~6中任一項所述的半導體封裝；以及一第二電子元件，堆疊在該半導體封裝上。
  8. 一種半導體封裝的製造方法，包括：提供具有一上表面的一晶圓； 在該晶圓的該上表面上設置一膜層；形成穿過該晶圓和該膜層的切割路徑，以形成至少一個第一電子元件，其中該膜層設置於該第一電子元件上；提供一基底；將該第一電子元件設置於該基底上；並且形成一封裝體，來封裝該第一電子元件及該膜層。
  9. 如申請專利範圍第8項所述的半導體封裝的製造方法，其中，在該晶圓的該上表面上設置一膜層之前，進一步包括：研磨該晶圓的該上表面。
  10. 如申請專利範圍第8項所述的半導體封裝的製造方法，其中，在該晶圓的該上表面上設置一膜層之後，進一步包括：加熱該膜層以固化該膜層。
TW105139280A 2015-12-31 2016-11-29 半導體封裝、半導體裝置及半導體封裝的製造方法 TWI632603B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562273478P 2015-12-31 2015-12-31
US62/273,478 2015-12-31
US15/342,138 US10242927B2 (en) 2015-12-31 2016-11-03 Semiconductor package, semiconductor device using the same and manufacturing method thereof
US15/342,138 2016-11-03

Publications (2)

Publication Number Publication Date
TW201735144A true TW201735144A (zh) 2017-10-01
TWI632603B TWI632603B (zh) 2018-08-11

Family

ID=57394484

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139280A TWI632603B (zh) 2015-12-31 2016-11-29 半導體封裝、半導體裝置及半導體封裝的製造方法

Country Status (4)

Country Link
US (1) US10242927B2 (zh)
EP (1) EP3188228A1 (zh)
CN (1) CN106971981B (zh)
TW (1) TWI632603B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685937B (zh) * 2017-11-17 2020-02-21 聯發科技股份有限公司 半導體封裝
CN112259518A (zh) * 2020-01-08 2021-01-22 王之奇 芯片的扇出封装结构及其扇出封装方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181247A (ja) * 1995-12-26 1997-07-11 Iwate Toshiba Electron Kk 半導体装置
JP2000031343A (ja) 1998-07-09 2000-01-28 Texas Instr Japan Ltd 半導体装置
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
US7141452B2 (en) * 2003-12-01 2006-11-28 Intel Corporation Methods of reducing bleed-out of underfill and adhesive materials
WO2005093829A1 (en) * 2004-03-16 2005-10-06 Infineon Technologies Ag Semiconductor package having an interfacial adhesive layer
US9318441B2 (en) * 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
JP2009188392A (ja) 2008-01-08 2009-08-20 Toppan Printing Co Ltd 半導体装置及び半導体装置の製造方法
JP5379527B2 (ja) * 2009-03-19 2013-12-25 パナソニック株式会社 半導体装置
JP2012099648A (ja) * 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
US20120112336A1 (en) 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
US8648470B2 (en) * 2011-01-21 2014-02-11 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with multiple encapsulants
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
JP5980566B2 (ja) 2012-05-17 2016-08-31 新光電気工業株式会社 半導体装置及びその製造方法
JP5845152B2 (ja) * 2012-07-26 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置、携帯通信機器、及び、半導体装置の製造方法
JP6299389B2 (ja) * 2013-04-26 2018-03-28 住友ベークライト株式会社 感光性接着剤組成物および半導体装置
KR20140130922A (ko) * 2013-05-02 2014-11-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102001880B1 (ko) * 2013-06-11 2019-07-19 에스케이하이닉스 주식회사 적층 패키지 및 제조 방법
KR102317263B1 (ko) * 2014-03-11 2021-10-25 삼성전자주식회사 반도체 패키지 및 이를 포함하는 데이터 저장 장치
JP2016048756A (ja) * 2014-08-28 2016-04-07 マイクロン テクノロジー， インク． 半導体装置
KR102164545B1 (ko) * 2014-09-11 2020-10-12 삼성전자 주식회사 반도체 패키지, 및 이를 포함하는 패키지 온 패키지 장치 및 모바일 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685937B (zh) * 2017-11-17 2020-02-21 聯發科技股份有限公司 半導體封裝
CN112259518A (zh) * 2020-01-08 2021-01-22 王之奇 芯片的扇出封装结构及其扇出封装方法

Also Published As

Publication number Publication date
US10242927B2 (en) 2019-03-26
EP3188228A1 (en) 2017-07-05
US20170194227A1 (en) 2017-07-06
CN106971981B (zh) 2020-12-04
CN106971981A (zh) 2017-07-21
TWI632603B (zh) 2018-08-11

Similar Documents

Publication Publication Date Title
TWI625838B (zh) 複合焊球、半導體封裝、半導體裝置及制造方法
TWI643307B (zh) 電子封裝件及其製法
US10199320B2 (en) Method of fabricating electronic package
US9520304B2 (en) Semiconductor package and fabrication method thereof
US20200043908A1 (en) Package stacked structure, method for fabricating the same, and package structure
TW201640599A (zh) 半導體封裝及其製作方法
US12125828B2 (en) Carrying substrate, electronic package having the carrying substrate, and methods for manufacturing the same
US20110180913A1 (en) Method of stacking flip-chip on wire-bonded chip
TWI628775B (zh) 半導體封裝、半導體設備及半導體封裝的製造方法
CN108807288B (zh) 电子封装件及其制法
TWI632603B (zh) 半導體封裝、半導體裝置及半導體封裝的製造方法
TWI614844B (zh) 封裝堆疊結構及其製法
TWI390704B (zh) 晶片堆疊封裝結構
US11195812B2 (en) Method for fabricating an encapsulated electronic package using a supporting plate
US20160163629A1 (en) Semiconductor package and method of fabricating the same
CN106469706B (zh) 电子封装件及其制法
TWI557844B (zh) 封裝結構及其製法
KR20100020763A (ko) 반도체 모듈

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees