TW201735191A - 以選擇的蝕刻劑氣體混合物與操作變數之調變修整無機光阻 - Google Patents

以選擇的蝕刻劑氣體混合物與操作變數之調變修整無機光阻 Download PDF

Info

Publication number
TW201735191A
TW201735191A TW106104822A TW106104822A TW201735191A TW 201735191 A TW201735191 A TW 201735191A TW 106104822 A TW106104822 A TW 106104822A TW 106104822 A TW106104822 A TW 106104822A TW 201735191 A TW201735191 A TW 201735191A
Authority
TW
Taiwan
Prior art keywords
layer
trimming
pattern
substrate
gas mixture
Prior art date
Application number
TW106104822A
Other languages
English (en)
Other versions
TWI635545B (zh
Inventor
凡恩 隆
高明輝
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201735191A publication Critical patent/TW201735191A/zh
Application granted granted Critical
Publication of TWI635545B publication Critical patent/TWI635545B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • G03F7/0043—Chalcogenides; Silicon, germanium, arsenic or derivatives thereof; Metals, oxides or alloys thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H10P50/285—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means of materials not containing Si, e.g. PZT or Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/72—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H10P74/238—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection or in-situ thickness measurement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/405—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their composition, e.g. multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0434—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一種整合架構中之無機光阻的修整方法，該方法包含：在製程腔室中設置基板，該基板具有無機光阻層及下方層，該下方層包含氧化物層、矽氮化物層、及基底層，該無機光阻層具有無機結構圖案；執行無機光阻修整製程，以選擇性地移除基板上之無機光阻結構圖案的一部分，該修整製程使用第一蝕刻劑氣體混合物並產生第一圖案；控制整合架構之所選擇的二或更多操作變數，以達成目的整合目標；其中第一蝕刻劑氣體混合物包括含氟氣體及稀釋劑氣體；且其中目的整合目標包含目的臨界尺寸(CD, critical dimension)、目的線邊緣粗糙度(LER, line edge roughness)、目的線寬度粗糙度(LWR, line width roughness)、及目的基板產量。

Description

以選擇的蝕刻劑氣體混合物與操作變數之調變修整無機光阻
本發明相關於無機光阻的修整方法，且特別相關於藉由使用所選擇的蝕刻劑氣體混合物及操作變數之調變，以蝕刻劑氣體混合物之加強的蝕刻敏感性來蝕刻覆層，從而產生改善的臨界尺寸修整速率。
在半導體元件的生產中，在成本及效能方面維持競爭力的需求已導致積體電路之元件密度的持續增加。為達成半導體積體電路中更高程度的整合及小型化，亦必須達成半導體晶圓上所形成之電路圖案的小型化。
光微影為用以藉由將遮罩上的幾何形狀及圖案轉移至半導體晶圓的表面，來製造半導體積體電路的標準技術。然而，目前最先進的光微影工具容許最小特徵部尺寸小至約25mn。因此，需要新的方法來提供更小的特徵部。
半導體產業針對7nm及更小的結構採用極紫外線(EUV, extreme ultra violet)光。就EUV設備而言，一些公司已進行了許多，以改善源功率及設備可靠性。然而，為解決材料區域上散粒雜訊(shot noise)的基本問題已完成者則少。散粒雜訊描述起因於光子彼此獨立出現而導向一區域之光子波動。在此情形中，散粒雜訊係結構區域中曝光不足一像素的統計概率。就半導體微影及蝕刻而言，未將足夠的光子傳送及捕捉至EUV製程中正使用的目前光阻中。該散粒雜訊效應係較嚴重的線寬度粗糙度(LWR, line width roughness)及線邊緣粗糙度(LER, line edge roughness)問題。能夠比目前有機光阻捕獲更多光子的一些新的無機光阻最近變得可用於與EUV光微影一起使用。
為了派上用場，需要測試及開發用於大批量製造的無機光阻。再者，亦需要確定提供所需蝕刻敏感性、同時維持或改善整合架構之其他度量標準的氣體的組合及蝕刻劑氣體對於彼此的相對流速或比率。整體地，需要受控制的蝕刻技術、製程、蝕刻劑氣體組合、及產生可接受蝕刻選擇性的蝕刻劑氣體比率、臨界尺寸(CD)、LER、及LWR結果，以上者在處理利用無機光阻可行的較小特徵部圖案時能夠達成整合目標。
提供一種整合架構中無機光阻的修整方法，該方法包含：在製程腔室中設置基板，該基板具有無機光阻層及下方層，該下方層包含氧化物層、矽氮化物層、及基底層，該無機光阻層具有無機結構圖案；執行無機光阻修整製程，以選擇性地移除基板上之無機光阻結構圖案的一部分，該修整製程使用第一蝕刻劑氣體混合物，並產生第一圖案；控制整合架構之所選擇的二或更多操作變數，以達成目的整合目標；其中第一蝕刻劑氣體混合物包括含氟氣體及稀釋劑氣體；以及其中目的整合目標包含目的臨界尺寸(CD)、目的線邊緣粗糙度(LER)、目的線寬度粗糙度(LWR)、及目的基板產量。
亦提供一種整合架構中無機光阻的修整方法，該方法包含：在製程腔室中設置基板，該基板具有無機光阻層及下方層，該下方層包含碳層、氧化物層、矽氮化物層、及基底層，該無機光阻層具有無機光阻結構圖案；執行無機光阻修整製程，以選擇性地移除基板上之無機光阻結構圖案的一部分，並產生第一圖案，該修整製程使用第一蝕刻劑氣體混合物；使用第二蝕刻劑氣體混合物執行氧化物蝕刻製程，並產生第二圖案；使用第三蝕刻劑氣體混合物執行穿透蝕刻製程，並產生第三圖案；使用第四蝕刻劑氣體混合物執行鈦氮化物蝕刻製程，並產生最終圖案；以及控制整合架構之所選擇的二或更多操作變數，以達成目的整合目標；其中第一蝕刻劑氣體混合物係含氟氣體及稀釋劑氣體；其中目的整合目標包含目的臨界尺寸(CD)、目的線邊緣粗糙度(LER)、目的線寬度粗糙度(LWR)、及目的基板產量；以及其中無機光阻結構圖案可為線與間隔圖案、或接觸孔圖案。
在以下描述內容中，針對解釋且非限制之目的，提出特定的細節，例如處理系統的特定幾何結構、本文中所使用之諸多元件及製程的說明。然而，應理解，本發明可在背離該等特定細節的其他實施例中實施。
類似地，針對解釋的目的，提出特定的數目、材料、及配置，以提供對本發明透徹的理解。然而，本發明可在沒有特定細節的情況下實施。再者，應理解，圖示中所顯示的諸多實施例係說明性的代表，且未必依比例繪製。
諸多操作將以最有助於理解本發明的方式依序描述為複數的分離操作步驟。然而，描述內容的順序不應被解讀為暗示該等操作必須順序相依。特別地，該等操作無需以所呈現之順序執行。所描述之操作可按照與所述實施例不同的順序執行。在額外的實施例中，可執行諸多額外的操作步驟、且/或可省略所描述的操作步驟。
如本文中所使用，詞彙「輻射敏感材料」意指且包含例如光阻的光敏感材料。
如本文中所使用之「基板」通常是指根據本發明正受處理的物體。基板可包含裝置(尤其是半導體或其他電子裝置)的任何材料部位或結構，且可例如為基礎基板結構(例如，半導體晶圓)、或為在基礎基板結構上或覆蓋於基礎基板結構上的覆層(如薄膜)。基板可為習知的矽基板、或包含半傳導材料層的其他主體基板。如本文中所使用，詞彙「主體基板」不僅意指並包含矽晶圓，也意指並包含矽絕緣體 (「SOI」, silicon-on-insulator)基板(例如，矽藍寶石(「SOS」, silicon-on-sapphire)基板、及矽玻璃(「SOG」, silicon-on-glass)基板)、基礎半導體基底上的矽磊晶層、以及其他半導體或光電材料(例如，矽-鍺、鍺、砷化鎵、氮化鎵、及磷化銦)。基板可為摻雜的或非摻雜的。因此，基板不意圖受限於任何特定的基礎結構、下方層或上方層、圖案化或未圖案化，反而係考慮成包含任何如此的覆層或基礎結構、以及覆層及/或基礎結構的任何組合。以下描述內容可參考特定類型的基板，但其僅係針對說明目的，而非限制。
現在參考圖式，其中相似的參考數字指定若干圖式範圍內相同或對應的部件。
圖1A描繪具有無機光阻圖案108之輸入基板104的示意圖100。下方層包含氧化物層116、鈦氮化物層120、及基底層124，其中無機光阻層112具有無機光阻圖案108。氧化物層116可為矽氧化物、熱氧化物、化學氣相沉積(CVD)氧化物、四乙基正矽烷(TEOL, tetra-ethyl-ortho-silane)、及類似者。如以上所提及，有機光阻在達成7nm或更小、12nm或更小範圍內之期望CD方面正經受困難。
圖1B描繪本發明實施例中之修整製程後，基板154的示意圖150。如上，下方層包含氧化物層166、鈦氮化物層170、及基底層174，其中無機光阻層162具有無機光阻圖案158。由於以下將詳細討論的修整製程，故圖1B中的無機光阻圖案158相較於圖1A中的無機光阻圖案108更細微。
圖2A描繪本發明實施例中，對所選擇蝕刻劑氣體混合物之曝露時間的諸多範圍中，基板的俯視圖200。第一俯視圖210凸顯使用含CH3 F及Ar之蝕刻劑氣體混合物之5秒修整製程後，基板的無機光阻圖案214。所涉及之化學反應係： C  +  O ----＞  CO Sn + 4H ----＞   SnH4 (1)。
第二俯視圖230凸顯再次使用含CH3 F及Ar之蝕刻劑氣體混合物之10秒修整製程後，基板的無機光阻圖案234。第三俯視圖260凸顯使用含CH3 F及Ar之蝕刻劑氣體混合物之15秒修整製程後，基板的無機光阻圖案264。
圖2B根據本發明實施例，描繪作為蝕刻時間長度之函數的線臨界尺寸(CD)的圖表280。X軸282係以秒為單位的蝕刻(修整)時間，且Y軸284係以nm為單位的無機光阻圖案線CD。曲線286乃基於X軸及Y軸變數資料的雙變數線性擬合。
圖3A根據本發明實施例，描繪曝露於修整蝕刻劑氣體混合物5秒後，基板之不同視面的視圖300，包含結構的俯視圖310、斜面視圖330、及橫剖面視圖360。俯視圖310描繪修整製程後的線與間隔318及臨界尺寸314。斜面視圖330描繪曝露於修整蝕刻劑氣體混合物5秒後之結構圖案334、氧化物層338、鈦氮化物層342、及基底層346。橫剖面視圖360顯示曝露於修整蝕刻劑氣體混合物5秒後之線與間隔圖案372、CD 364、結構高度368、氧化物層374、鈦氮化物層376、及基底層380。
圖3B根據本發明實施例，描繪曝露於修整蝕刻劑氣體混合物7秒後，基板之不同視面的視圖400，包含結構的俯視圖410、斜面視圖430、及橫剖面視圖460。俯視圖410描繪修整製程後的線與間隔418及臨界尺寸404。斜面視圖430描繪曝露於修整蝕刻劑氣體混合物7秒後的結構圖案434、氧化物層438、鈦氮化物層442、及基底層446。橫剖面視圖460顯示曝露於修整蝕刻劑氣體混合物7秒後的線與間隔圖案472、CD 464、結構高度468、氧化物層474、鈦氮化物層476、及基底層480。
圖3C根據本發明實施例，描繪曝露於修整蝕刻劑氣體混合物10秒後，基板之不同視面的視圖600，包含結構的俯視圖610、斜面視圖630、及橫剖面視圖660。俯視圖610描繪修整製程後的線與間隔618及臨界尺寸604。斜面視圖630描繪曝露於修整蝕刻劑氣體混合物10秒後之結構圖案634、氧化物層638、鈦氮化物層642、及基底層646。橫剖面視圖660顯示曝露於修整蝕刻劑氣體混合物10秒後之線與間隔圖案672、CD 664、結構高度668、氧化物層674、鈦氮化物層676、及基底層680。
圖3D根據本發明實施例，描繪作為蝕刻時間長度之函數的線CD的圖表890。X軸896係以秒為單位的修整時間，且Y軸892係以nm為單位的無機光阻圖案線CD。曲線894乃基於X軸及Y軸變數資料的雙變數線性擬合。
圖4A根據本發明實施例，描繪曝露於修整蝕刻劑氣體混合物5、7、及10秒後，基板之不同視面的視圖900，包含結構的俯視圖920、斜面視圖940、及橫剖面視圖960。俯視圖920描繪修整製程前的線與間隔CD 908、912、及916。斜面視圖940描繪修整製程後的結構圖案934、938、942、以及基板曝露於蝕刻劑氣體混合物分別5、7、及10秒(標籤976)之下方層944、946、及948。橫剖面視圖960顯示受處理5秒之基板的線與間隔圖案CD 964及高度966、受處理7秒之基板的線與間隔圖案CD 968及高度970、以及受處理10秒之基板的線與間隔圖案CD 972及高度978。橫剖面視圖960亦顯示氧化物蝕刻及鈦氮化物蝕刻製程之後，基板曝露於蝕刻劑氣體混合物5、7、及10秒(標籤976)的下方層980、982、984。
圖4B根據本發明實施例，描繪作為修整時間長度之函數的線CD的圖表990。X軸996係以秒為單位的修整時間，且Y軸992係以nm為單位的無機光阻圖案線CD。曲線894乃基於(就關於圖4A所描述製程的)X軸及Y軸變數資料的雙變數線性擬合。
圖5A描繪本發明實施例中，具有無機光阻圖案1012之輸入基板的示意圖1000，其具有包括碳層1016、氧化物層1020、鈦氮化物層1024、及基底層1028的下方層。碳層1016可包括含有機材料膜、先進的硬遮罩、非晶碳、類鑽石碳、有機平坦化層、或光阻。
圖5B描繪光阻圖案1042之修整製程後，基板1034的示意圖1030，其具有包含碳層1046、氧化物層1050、鈦氮化物層1054、及基底層1058的下方層。
圖5C描繪碳蝕刻製程後之基板1064的示意圖1060，其具有包含無機光阻層1072、及碳層1074、及下方層的結構圖案，該下方層包含氧化物層1076、鈦氮化物層1078、及基底層1079。基底層1079可包含非晶矽、矽、鈦氮化物、鎢、鎢矽、矽氧化物、矽氮化物、多晶矽、p型摻雜矽、n型摻雜矽、碳、及類似者。
圖5D描繪本發明實施例中，氧化物及鈦氮化物蝕刻製程之後，基板1084的示意圖1080，結構圖案包含氧化物層1092、及鈦氮化物層1094、及基底層1096。
圖6A描繪具有無機光阻圖案1208之輸入基板1204的俯視圖1200，其中尚未進行修整。無機光阻圖案1208顯示若干線的起始CD 1212。
圖6B描繪無機光阻圖案1238之修整製程後，基板1234的視圖1230，且其中曝露於蝕刻劑氣體混合物5秒以進行修整。無機光阻圖案1238顯示由修整製程所導致之若干線的CD 1242。
圖6C描繪無機光阻圖案1268之修整製程之後，圖案的視圖1260，且其中曝露於蝕刻劑氣體混合物7秒以進行修整。無機光阻圖案1268顯示由修整製程所導致之若干線的CD 1272，其中相較於5秒的曝露，該修整導致CD的減小。
圖6D描繪無機光阻圖案的修整製程之後，基板的視圖1280，且其中曝露於蝕刻劑氣體混合物10秒以進行修整。無機光阻圖案1288顯示由修整製程所導致之若干線的CD 1292，其中相較於7秒曝露，該修整導致CD的減小。
圖7A描繪無機光阻圖案的修整製程之後的橫剖面視圖1300，且其中修整進行5秒。顯示無機光阻圖案的CD 1308及高度1312 。
圖7B描繪無機光阻圖案的修整製程之後的橫剖面視圖1330，且其中修整進行7秒。顯示無機光阻圖案的CD 1338及高度1342。
圖7C描繪無機光阻圖案的修整製程之後的橫剖面視圖1360，且其中修整進行10秒。顯示無機光阻圖案的CD 1368及高度1372。
圖8根據本發明實施例，描繪作為修整時間長度之函數的線CD的圖表1380。X軸1392係以秒為單位的修整時間，且Y軸1384係以nm為單位的無機光阻圖案線CD。曲線1388乃基於(就關於圖7A至圖7C所描述製程的)X軸及Y軸變數資料的雙變數線性擬合。
圖9A描繪具有無機光阻圖案1408之輸入基板1404的示意圖1400，且下方層包含氧化物層1412、鈦氮化物層1416、及基底層1420。
圖9B描繪無機光阻圖案1438的修整製程後，基板1434的示意圖1430。凸顯無機光阻圖案1438及包含氧化物層1442、鈦氮化物層1446、及基底層1452的下方層。
圖9C描繪本發明實施例中，氧化物蝕刻製程之後，基板1464的示意圖1460。凸顯氧化物圖案1468及包含鈦氮化物層1472及基底層1476的下方層。
圖9D描繪本發明實施例中，鈦氮化物蝕刻製程之後，基板1484的示意圖1480。凸顯包含氧化物層1488及鈦氮化物層1492的圖案、及包含基底層1496的下方層。
圖10A描繪基板1504中之含有SnOx之輸入無機光阻圖案1508的斜面圖1500。亦描繪包含氧化物層1516、鈦氮化物層1520、及基底層1524的下方層。
圖10B係使用剝除蝕刻移除SnOx光阻圖案後，基板1554的斜面圖1550，凸顯對下方的氧化物層1556、鈦氮化物層1558、及基底層1562無損傷。以上所提及，氧化物層1516可為矽氧化物、熱氧化物、化學氣相沉積(CVD)氧化物、四乙基正矽烷(TEOL)、及類似者。基底層1562可包含非晶矽、矽、鈦氮化物、鎢、鎢矽、矽氧化物、矽氮化物、多晶矽、p型摻雜矽、n型摻雜矽、碳、及類似者。
圖11係輸入無機光阻上後微影修整製程之執行方法的例示性處理流程圖1700。無機光阻可為SnOx化合物，其中x係正數。SnOx化合物可為SnO或SnO2 。亦可使用其他無機光阻。在操作1704中，在蝕刻系統的製程腔室中設置具有覆層以及下方層的基板，該覆層具有無機光阻之輸入圖案，該下方層包含氧化物層、鈦氮化物層、及基底層。如以上所提及，氧化物層可為矽氧化物、熱氧化物、化學氣相沉積(CVD)氧化物、四乙基正矽烷(TEOL)、及類似者。基底層可包含非晶矽、矽、鈦氮化物、鎢、鎢矽、矽氧化物、矽氮化物、多晶矽、p型摻雜矽、n型摻雜矽、碳、及類似者。
在操作1708中，在無機光阻之輸入圖案上執行後微影修整，產生第一圖案。修整係藉由將基板曝露於含CH3 F的蝕刻劑氣體混合物執行。添加例如氬的稀釋劑氣體至蝕刻劑氣體混合物。亦可使用BCl3 代替CH3 F，且可使用另一貴族氣體代替氬。在操作1712中，在後微影修整製程期間同時控制所選擇的操作變數，以達成整合目標。
修整可在10至80度C之製程腔室溫度、20至50mT之腔室壓力、40至60度C之靜電卡盤(ESC, electrostatic chuck)溫度下進行，且修整製程時間可在從2至10秒的範圍內。CH3 F的流速可為20至35sccm，且氬的流速可為1200至1700sccm。高頻電源可為60至80MHz並產生90至500W，而低頻電源可為11-15MHz並產生90至180W。
操作變數可包含腔室壓力、製程腔室溫度、靜電卡盤溫度、低頻功率、高頻功率、及修整製程時間。整合目標可包含目的CD、LER、LWR、及基板產量。CD目標可在從15至35nm的範圍內，LER目標可在從0至2.0nm的範圍內，且LWR目標可在從0至2.0nm的範圍內。
圖12係在輸入無機光阻上執行後微影修整製程之方法的例示性處理流程圖1800。在操作1804中，設置具有覆層以及下層的基板，該覆層具有無機光阻之輸入圖案，且該下方層包含氧化物層、硝酸鈦層、及基底層。
在操作1808中，在無機光阻之輸入圖案上執行後微影修整，產生第一圖案。在操作1812中，在第一圖案上執行氧化物蝕刻製程，產生第二圖案。
在操作1816中，在第二圖案上執行硝酸鈦蝕刻，產生第三圖案。在操作1820中，在後微影修整製程、氧化物蝕刻製程、及硝酸鈦蝕刻製程期間，同時控制所選擇的操作變數，以達成整合目標。
圖13係本發明另一實施例中，整合製程之執行方法的另一例示性處理流程圖1900。在操作1904中，在蝕刻系統的製程腔室中設置具有覆層以及下方層的基板，該覆層具有無機光阻之輸入圖案，且該下方層包含碳層、氧化物層、硝酸鈦層、及基底層。在操作1908中，在無機光阻之輸入圖案上執行後微影修整，產生第一圖案。
對該領域者而言，以下操作中的蝕刻製程係已知的，且本文將不作詳細討論。在操作1912中，在第一圖案上執行碳蝕刻製程，產生第二圖案。碳蝕刻製程可使用約40sccm之O2 、約80sccm之CO2 、及約200sccm之He的蝕刻劑氣體混合物。
在操作1916中，執行氧化物蝕刻製程及鈦氮化物蝕刻製程，產生第三圖案。氧化物蝕刻製程可使用約30sccm之C4 H8 、約15sccm之O2 、及約1500sccm之Ar的蝕刻劑氣體混合物。鈦蝕刻製程可使用約35sccm之Cl2 、約15sccm之CH4 、及約1000sccm之Ar的蝕刻劑氣體混合物。
在操作1920中，在後微影修整製程、碳蝕刻製程、氧化物蝕刻製程、及硝酸鈦蝕刻製程期間，同時控制所選擇的操作變數，以達成整合目標。
先前技術並不指示使用氟甲烷、CH3 F來修整無機光阻。CH3 F通常不用於執行移除製程，例如極紫外線(EUV)光阻中錫氧化物、SnOx的修整。本發明人發現，藉由嚴密控制整合架構之所所選擇的二或更多操作變數，例如蝕刻時間、腔室壓力、射頻(RF)功率、及靜電卡盤溫度、及其他變數，可成功地將SnOx修整成符合整合目標。在無圖案崩塌或無法轉移至(以上所討論範例中之)氮化物層的情況下，發明人能夠修整SnOx光阻5至25秒，並將經修整的SnOx轉移至氧化物層而不降低轉移保真度，且使圖案持續往下進入下一覆層而無損壞線。亦可使用如以上清單中所提及之覆層材料的其他組合。
圖14係本發明實施例中，包含整合系統之控制器2055的例示性系統2000的圖表。配置成執行以上所標識之製程條件的電漿蝕刻系統2002係描繪於圖14中，其包含處理腔室2010、待處理基板2025固定於其上的基板固持器2020、及真空泵抽系統2050。基板2025可為半導體基板、晶圓、平板顯示器、或液晶顯示器。處理腔室2010可配置成促進蝕刻基板2025之表面附近的處理區域2045。可離子化氣體或製程氣體混合物係經由氣體分佈系統2040輸入。就給定的製程氣體流而言，製程壓力係使用真空泵抽系統2050調整。處理過程可輔助材料從基板2025之曝露表面的移除。蝕刻處理系統2000可配置成處理具有任何期望尺寸的基板，例如200mm基板、300mm基板、或更大的基板。
基板2025可藉由例如機械夾持系統或電夾持系統(例如，靜電夾持系統)的夾持系統2028而固定至基板固持器2020。再者，基板固持器2020可包含加熱系統(未顯示)或冷卻系統(未顯示)，其係配置成調整及/或控制基板固持器2020及基板2025的溫度。加熱系統或冷卻系統可包含熱轉移流體的再循環流動，當冷卻時，該熱轉移流體接收來自基板固持器2020的熱，並將熱轉移至熱交換系統(未顯示)，或者，當加熱時，將來自熱交換系統的熱轉移至基板固持器2020。在其他實施例中，例如電阻加熱元件或熱電加熱器/冷卻器的加熱/冷卻元件可包含於基板固持器2020、及處理腔室2010之腔室壁、及處理系統2000內之任何其他元件中。
此外，熱轉移氣體可經由背側氣體供應系統2026而傳送至基板2025的背側，以改善基板2025及基板固持器2020之間的氣隙熱傳導性。如此之系統可在基板的溫度需控制在升高或降低的溫度時加以利用。例如，背側氣體供應系統可包含雙區域氣體分佈系統，其中基板2025之中心及邊緣之間的氦氣隙壓力可獨立改變。
在圖14中所顯示的實施例中，基板固持器2020可包含透過其耦合RF功率至處理區域2045的上電極2070及下電極2022。例如，藉由RF功率從RF產生器2030透過可選阻抗匹配網路2032至基板固持器2020的傳輸，基板固持器2020可於RF電壓下受電性偏壓。RF電性偏壓可用以加熱電子，以形成並維持電漿。在該配置中，系統可操作成反應性離子蝕刻(RIE)反應器，其中腔室與上部氣體注入電極用作接地面。用於RF偏壓的典型頻率可在從約0.1MHz至約80MHz的範圍內。熟悉該領域者熟知用於電漿處理的RF系統。
再者，在RF電壓下之電極2022的電性偏壓可使用脈衝偏壓訊號控制器2031而脈衝化。例如，從RF產生器2030輸出之RF功率可在關閉狀態與開啟狀態之間脈衝化。或者，以多重頻率施加RF功率至基板固持器電極。再者，阻抗匹配網路2032可藉由減少反射功率而改善RF功率至電漿處理腔室2010中電漿的傳輸。熟悉該領域者熟知匹配網路拓撲(例如，L型、π型、T型等)與自動控制方法。
氣體分佈系統2040可包含用以輸入製程氣體之混合物的噴淋頭設計。或者，氣體分佈系統2040可包含用以輸入製程氣體之混合物並用以調整基板2025上方製程氣體混合物之分佈的多區域噴淋頭設計。例如，相對於基板2025上方實質中心區域之製程氣體流或組成物的量，多區域噴淋頭設計可配置成將製程氣體流或組成物調整於基板2025上方的實質外圍區域，或將製程氣體流或組成物分成中心流及邊緣流。
真空泵抽系統2050可包括能具有高達每秒約8000公升(及更大)之泵抽速率的渦輪分子真空泵(TMP, turbo-molecular vacuum pump)及用以節流腔室壓力的閘閥。在用於乾式電漿蝕刻的習知電漿處理裝置中，可採用每秒800至3000公升的TMP。就低壓處理(通常小於約50mTorr)而言，TMP係有用的。就高壓處理(亦即，大於約80mTorr) 而言，可使用機械增壓泵及乾式粗抽泵。再者，用於監控腔室壓力的裝置(未顯示)可耦接至電漿處理腔室2010。
如以上所提及，控制器2055可包含微處理器、記憶體、及數位I / O埠，其能夠產生足以傳達並啟動至處理系統2000之輸入及監控來自電漿處理系統2000之輸出的控制電壓。再者，控制器2055可耦合至RF產生器2030、脈衝偏壓訊號控制器2031、阻抗匹配網路2032、氣體分佈系統2040、真空泵抽系統2050、及基板加熱/冷卻系統(未顯示)、背側氣體供應系統2026、及/或靜電夾持系統2028，並可與其交換資訊。例如，可利用儲存於記憶體中的程式，從而根據製程配方啟動對處理系統2000之前述元件的輸入，以執行基板2025上的電漿輔助製程，例如電漿蝕刻製程，或PHT製程。
此外，處理系統2000可更包含上電極2070，RF功率可從RF產生器2072透過可選阻抗匹配網路2074耦合至該上電極2070。對上電極施加RF功率的頻率可在從約0.1MHz至約200MHz的範圍內。此外，用於功率對下電極之施加的頻率可在從約0.1MHz至約80MHz的範圍內。再者，控制器2055係耦合至RF產生器2072及阻抗匹配網路2074，以控制RF功率對上電極2070的施加。熟悉該領域者熟知上電極的設計及實施。如顯示，上電極2070及氣體分佈系統2040可設計在相同的腔室組件內。或者，上電極2070可包含用以調整耦合至基板2025上電漿之RF功率分佈的多區域電極設計。例如，上電極2070可分成中心電極及邊緣電極。
取決於應用，例如感測器或計量裝置的額外裝置可耦合至處理腔室2010與控制器2055，以收集即時資料並使用如此之即時資料在涉及整合架構之以下製程的二或更多步驟中同時控制二或更多所選擇的整合操作變數：沉積製程、RIE製程、拉式製程、輪廓重整製程、熱處理製程、及/或圖案轉移製程。再者，相同的資料可用以確保達成包括完成PHT、圖案化均勻性(均勻性)、結構的折疊(折疊)、結構的薄化(薄化)、結構的縱橫比(縱橫比)、蝕刻選擇性、線邊緣粗糙度(LER)、線寬度粗糙度(LWR)、基板產量、持有成本、及類似者的整合目標。
儘管以上僅已詳細描述本發明的某些實施例，但熟悉該領域者將輕易察知在實質上不背離本發明之新穎教示及優勢的情況下，可在實施例中作出許多改變。因此，所有如此之改變係意圖包含在本發明的範疇內。
100‧‧‧示意圖
104‧‧‧基板
108‧‧‧光阻圖案
112‧‧‧光阻層
116‧‧‧氧化物層
120‧‧‧鈦氮化物層
124‧‧‧基底層
150‧‧‧示意圖
154‧‧‧基板
158‧‧‧光阻圖案
162‧‧‧光阻層
166‧‧‧氧化物層
170‧‧‧鈦氮化物層
174‧‧‧基底層
200‧‧‧俯視圖
210‧‧‧俯視圖
214‧‧‧光阻圖案
230‧‧‧俯視圖
234‧‧‧光阻圖案
260‧‧‧俯視圖
264‧‧‧光阻圖案
280‧‧‧圖表
282‧‧‧X軸
284‧‧‧Y軸
286‧‧‧曲線
300‧‧‧視圖
310‧‧‧俯視圖
314‧‧‧臨界尺寸
318‧‧‧線與間隔
330‧‧‧斜面視圖
334‧‧‧結構圖案
338‧‧‧氧化物層
342‧‧‧鈦氮化物層
346‧‧‧基底層
360‧‧‧橫剖面視圖
364‧‧‧CD
368‧‧‧結構高度
372‧‧‧圖案
374‧‧‧氧化物層
376‧‧‧鈦氮化物層
380‧‧‧基底層
400‧‧‧視圖
404‧‧‧臨界尺寸
410‧‧‧俯視圖
418‧‧‧線與間隔
430‧‧‧斜面視圖
434‧‧‧結構圖案
438‧‧‧氧化物層
442‧‧‧鈦氮化物層
446‧‧‧基底層
460‧‧‧橫剖面視圖
464‧‧‧CD
468‧‧‧結構高度
472‧‧‧圖案
474‧‧‧氧化物層
476‧‧‧鈦氮化物層
480‧‧‧基底層
600‧‧‧視圖
604‧‧‧臨界尺寸
610‧‧‧俯視圖
618‧‧‧線與間隔
630‧‧‧斜面視圖
634‧‧‧結構圖案
638‧‧‧氧化物層
642‧‧‧鈦氮化物層
646‧‧‧基底層
660‧‧‧橫剖面視圖
664‧‧‧CD
668‧‧‧結構高度
672‧‧‧圖案
674‧‧‧氧化物層
676‧‧‧鈦氮化物層
680‧‧‧基底層
890‧‧‧圖表
892‧‧‧Y軸
894‧‧‧曲線
896‧‧‧X軸
900‧‧‧視圖
904‧‧‧基板
908‧‧‧CD
912‧‧‧CD
916‧‧‧CD
920‧‧‧俯視圖
934‧‧‧結構圖案
938‧‧‧結構圖案
940‧‧‧斜面視圖
942‧‧‧結構圖案
944‧‧‧下方層
946‧‧‧下方層
948‧‧‧下方層
960‧‧‧橫剖面視圖
964‧‧‧CD
966‧‧‧高度
968‧‧‧CD
970‧‧‧高度
972‧‧‧CD
976‧‧‧標籤
978‧‧‧高度
980‧‧‧下方層
982‧‧‧下方層
984‧‧‧下方層
990‧‧‧圖表
992‧‧‧Y軸
994‧‧‧曲線
996‧‧‧X軸
1000‧‧‧示意圖
1004‧‧‧基板
1012‧‧‧光阻圖案
1016‧‧‧碳層
1020‧‧‧氧化物層
1024‧‧‧鈦氮化物層
1028‧‧‧基底層
1030‧‧‧示意圖
1034‧‧‧基板
1042‧‧‧光阻圖案
1046‧‧‧碳層
1050‧‧‧氧化物層
1054‧‧‧鈦氮化物層
1058‧‧‧基底層
1060‧‧‧示意圖
1064‧‧‧基板
1072‧‧‧光阻層
1074‧‧‧碳層
1076‧‧‧氧化物層
1078‧‧‧鈦氮化物層
1079‧‧‧基底層
1080‧‧‧示意圖
1084‧‧‧基板
1092‧‧‧氧化物層
1094‧‧‧鈦氮化物層
1096‧‧‧基底層
1200‧‧‧俯視圖
1204‧‧‧基板
1208‧‧‧光阻圖案
1212‧‧‧CD
1230‧‧‧視圖
1234‧‧‧基板
1238‧‧‧光阻圖案
1242‧‧‧CD
1260‧‧‧視圖
1264‧‧‧基板
1268‧‧‧光阻圖案
1272‧‧‧CD
1280‧‧‧視圖
1284‧‧‧基板
1288‧‧‧光阻圖
1292‧‧‧CD
1300‧‧‧橫剖面視圖
1304‧‧‧基板
1308‧‧‧CD
1312‧‧‧高度
1330‧‧‧橫剖面視圖
1334‧‧‧基板
1338‧‧‧CD
1342‧‧‧高度
1360‧‧‧橫剖面視圖
1364‧‧‧基板
1368‧‧‧CD
1372‧‧‧高度
1380‧‧‧圖表
1384‧‧‧Y軸
1388‧‧‧曲線
1392‧‧‧X軸
1400‧‧‧示意圖
1404‧‧‧基板
1408‧‧‧光阻圖案
1412‧‧‧氧化物層
1416‧‧‧鈦氮化物層
1420‧‧‧基底層
1430‧‧‧示意圖
1434‧‧‧基板
1438‧‧‧光阻圖案
1442‧‧‧氧化物層
1446‧‧‧鈦氮化物層
1452‧‧‧基底層
1460‧‧‧示意圖
1464‧‧‧基板
1468‧‧‧圖案
1472‧‧‧鈦氮化物層
1476‧‧‧基底層
1480‧‧‧示意圖
1484‧‧‧基板
1488‧‧‧氧化物層
1492‧‧‧鈦氮化物層
1496‧‧‧基底層
1500‧‧‧視圖
1504‧‧‧基板
1508‧‧‧光阻圖案
1516‧‧‧氧化物層
1520‧‧‧鈦氮化物層
1524‧‧‧基底層
1550‧‧‧視圖
1554‧‧‧基板
1556‧‧‧氧化物層
1558‧‧‧鈦氮化物層
1562‧‧‧基底層
1700‧‧‧流程圖
1704‧‧‧操作
1708‧‧‧操作
1712‧‧‧操作
1800‧‧‧流程圖
1804‧‧‧操作
1808‧‧‧操作
1812‧‧‧操作
1816‧‧‧操作
1820‧‧‧操作
1900‧‧‧流程圖
1904‧‧‧操作
1908‧‧‧操作
1912‧‧‧操作
1916‧‧‧操作
1920‧‧‧操作
2000‧‧‧系統
2010‧‧‧處理腔室
2020‧‧‧基板固持器
2022‧‧‧下電極
2025‧‧‧基板
2026‧‧‧背側氣體供應系統
2028‧‧‧夾持系統
2030‧‧‧RF產生器
2031‧‧‧脈衝偏壓訊號控制器
2032‧‧‧阻抗匹配網路
2040‧‧‧氣體分佈系統
2045‧‧‧處理區域
2050‧‧‧真空泵抽系統
2055‧‧‧控制器
2070‧‧‧上電極
2072‧‧‧RF產生器
2074‧‧‧阻抗匹配網路
在隨附圖式中：
圖1A描繪具有無機光阻輸入圖案之輸入基板的示意圖。
圖1B描繪本發明實施例中之修整製程之後，基板的示意圖。
圖2A描繪本發明實施例中，對所選擇之蝕刻劑氣體混合物之曝露時間之諸多時間範圍內基板的俯視圖。
圖2B根據本發明的實施例，描繪作為蝕刻時間長度之函數的線臨界尺寸(CD)的圖表。
圖3A描繪輸入基板的俯視圖、曝露於蝕刻劑氣體混合物5秒後的斜面視圖、及曝露於蝕刻劑氣體混合物5秒後之結構的橫剖面視圖。
圖3B描繪輸入基板的俯視圖、曝露於蝕刻劑氣體混合物7秒後的斜面視圖、及曝露於蝕刻劑氣體混合物7秒後之結構的橫剖面視圖。
圖3C描繪輸入基板的俯視圖、曝露於蝕刻劑氣體混合物10秒後的斜面視圖、及曝露於蝕刻劑氣體混合物10秒後之結構的橫剖面視圖。
圖3D根據本發明實施例，描繪作為蝕刻時間長度之函數的線臨界尺寸(CD)的圖表。
圖4A根據本發明實施例，描繪利用諸多不同處理時間長度之基板中圖案的俯視圖、斜面視圖、及橫剖面視圖。
圖4B根據本發明進一步實施例，描繪作為蝕刻時間長度之函數的線CD的圖表。
在本發明的一實施例中，圖5A描繪具有無機光阻圖案之輸入基板的示意圖，該輸入基板具有包括碳層、氧化物層、鈦氮化物層、及基底層的下方層；圖5B描繪光阻圖案之修整製程後，基板的示意圖；圖5C描繪碳蝕刻製程後，基板的示意圖；以及圖5D描繪氧化物及鈦氮化物蝕刻製程後的基板。
在本發明另一實施例中，圖6A描繪具有無機光阻圖案之輸入基板的示意圖，該輸入基板具有包括碳層、氧化物層、鈦氮化物層、及基底層的下方層，且其中未進行修整；圖6B描繪光阻圖案之修整製程後，基板的示意圖，且其中修整進行5秒；圖6C描繪光阻圖案之修整製程後，圖案的示意圖，且其中修整進行7秒；以及圖6D描繪光阻圖案之修整製程後的圖案，且其中修整進行10秒。
圖7A描繪光阻圖案之修整製程後的橫剖面視圖，且其中修整進行5秒，而圖7B描繪光阻圖案之修整製程後的橫剖面視圖，且其中修整進行7秒，而圖7C描繪光阻圖案之修整製程後的橫剖面視圖，且其中修整進行10秒。
圖8根據本發明實施例，描繪作為蝕刻時間長度之函數的由上而下的線臨界尺寸(CD)的圖表。
在本發明的一實施例中，圖9A描繪具有無機光阻圖案之輸入基板的示意圖，該輸入基板具有包括氧化物層、鈦氮化物層、及基底層的下方層；圖9B描繪光阻圖案之修整製程後，基板的示意圖；圖9C描繪氮化物蝕刻製程後，圖案的示意圖；以及圖9D描繪鈦氮化物蝕刻製程後的基板。
在本發明一實施例中，圖10A描繪基板中之輸入光阻圖案的斜面圖，而圖10B係使用剝除蝕刻後之基板的斜面圖，凸顯對下方的氧化物膜無損傷。
圖11係使用蝕刻系統在整合架構中執行無機光阻修整之方法的例示性處理流程圖。
圖12係使用蝕刻系統執行整合架構中之無機光阻修整之方法的另一例示性處理流程圖。
圖13係本發明另一實施例中，執行整合架構之方法的又另一例示性處理流程圖。
圖14係本發明實施例中包含整合系統之控制器的例示性系統圖。
1900‧‧‧流程圖
1904‧‧‧操作
1908‧‧‧操作
1912‧‧‧操作
1916‧‧‧操作
1920‧‧‧操作

Claims (20)

  1. 一種修整方法，其用以修整整合架構中的無機光阻，該方法包含： 在一製程腔室中設置一基板，該基板具有一無機光阻層及一下方層，該下方層包含一氧化物層、一鈦氮化物層、及一基底層，該無機光阻層具有一無機光阻結構圖案； 執行無機光阻的修整製程，以選擇性地移除該基板上之該無機光阻結構圖案的一部分，該修整製程使用一第一蝕刻劑氣體混合物，並產生一第一圖案； 控制該整合架構之所選擇的二或更多操作變數，以達成目的整合目標； 其中該第一蝕刻劑氣體混合物包含一含氟氣體及一稀釋劑氣體；以及 其中該目的整合目標包含一目的臨界尺寸(CD)、一目的線邊緣粗糙度(LER)、及一目的線寬度粗糙度(LWR)。
  2. 如申請專利範圍第1項之修整方法，其中該無機光阻層為SnOx ，其中x為一非零數字。
  3. 如申請專利範圍第2項之修整方法，其中SnOx 為SnO或SnO2 。
  4. 如申請專利範圍第3項之修整方法，其中該第一蝕刻劑氣體混合物包含CH3 F或BCl3 ，且/或該稀釋劑氣體為氬。
  5. 如申請專利範圍第4項之修整方法，其中該等操作變數包含製程腔室壓力、製程腔室溫度、修整製程時間、靜電卡盤溫度、低頻功率、及高頻功率。
  6. 如申請專利範圍第5項之修整方法，其中該修整製程時間係在從2至15秒的範圍內，該目的CD係在從10至35nm的範圍內，LER係在從0至2.0nm的範圍內，且LWR係在從0至2.0nm的範圍內。
  7. 如申請專利範圍第6項之修整方法，其中該靜電卡盤溫度係在從40至60度C的範圍內，且該製程腔室溫度係在從10至80度C的範圍內。
  8. 如申請專利範圍第7項之修整方法，其中該高頻功率係在從90至500W的範圍內，且該低頻功率係在從90至180W的範圍內。
  9. 如申請專利範圍第8項之修整方法，其中該無機光阻結構圖案包含線與間隔結構、及/或接觸孔結構。
  10. 如申請專利範圍第9項之修整方法，更包含： 在執行光阻的修整製程之後，使用一第二蝕刻劑氣體混合物執行氧化物蝕刻製程，並產生一第二圖案； 使用一第三蝕刻劑氣體混合物執行穿透蝕刻製程，並產生一第三圖案； 使用一第四蝕刻劑氣體混合物執行鈦氮化物蝕刻製程，並產生一最終圖案。
  11. 如申請專利範圍第10項之修整方法，其中所選擇的該二或更多操作變數更包含氧化物蝕刻製程時間、穿透蝕刻製程時間、及鈦氮化物蝕刻製程時間。
  12. 如申請專利範圍第11項之修整方法，其中該第三蝕刻劑氣體混合物包含BCl3 。
  13. 如申請專利範圍第12項之修整方法，其中該第四蝕刻劑氣體混合物包含Cl2 /CH4 /Ar。
  14. 如申請專利範圍第13項之修整方法，其中該修整製程係藉由調變基於該無機光阻結構圖案之量測CD的該修整製程時間而控制。
  15. 如申請專利範圍第13項之修整方法，其中該修整製程係藉由調變以下者而控制：基於該無機光阻結構圖案之量測CD的該修整製程時間、製程腔室溫度、及/或製程腔室壓力。
  16. 如申請專利範圍第13項之修整方法，其中該修整製程係藉由調變以下者而控制：基於該無機光阻結構圖案之量測CD的該修整製程時間、該低頻功率、及高頻功率、及/或該靜電卡盤溫度。
  17. 一種修整方法，其用以修整整合架構中的無機光阻，該方法包含： 在一製程腔室中設置一基板，該基板具有一無機光阻層及一下方層，該下方層包含一碳層、一氧化物層、一矽氮化物層、及一基底層，該無機光阻層具有一無機光阻結構圖案； 執行無機光阻的修整製程，以選擇性地移除該基板上之該無機光阻結構圖案的一部分，該修整製程使用一第一蝕刻劑氣體混合物，並產生一第一圖案； 使用一第二蝕刻劑氣體混合物執行氧化物蝕刻製程，並產生一第二圖案； 使用一第三蝕刻劑氣體混合物執行穿透蝕刻製程，並產生一第三圖案； 使用一第四蝕刻劑氣體混合物執行鈦氮化物蝕刻製程，並產生一最終圖案；以及 控制該整合架構之所選擇的二或更多操作變數，以達成目的整合目標； 其中該第一蝕刻劑氣體混合物係一含氟氣體及一稀釋劑氣體； 其中該目的整合目標包含目的臨界尺寸(CD)、目的線邊緣粗糙度(LER)、及目的線寬度粗糙度(LWR)；以及 其中該無機光阻結構圖案可為線與間隔圖案、及/或接觸孔圖案。
  18. 如申請專利範圍第17項之修整方法，其中該無機光阻係SnOx，其中x為非零數字，或者SnOx係SnO或SnO2 ，該第一蝕刻劑氣體混合物包含CH3 F或BCl3 ，且該稀釋劑氣體係氬，及/或該修整製程時間係在從2至15秒的範圍內，該目的CD係在從10至35nm的範圍內，LER係在從0至2.0nm的範圍內，且LWR係在從0至2.0nm的範圍內。
  19. 如申請專利範圍第18項之修整方法，其中該修整製程係藉由調變以下者而控制：基於該無機光阻結構圖案之量測CD的該修整製程時間、低頻功率、高頻功率、及/或該靜電卡盤溫度。
  20. 如申請專利範圍第18項之修整方法，更包含： 在執行該無機光阻的修整製程之後，使用一先進製程膜(APF, advanced process film)蝕刻劑氣體混合物執行一APF蝕刻製程； 在執行該鈦氮化物蝕刻製程之後，使用一APF剝除蝕刻劑氣體混合物執行一APF剝除製程。
TW106104822A 2016-02-19 2017-02-15 以選擇的蝕刻劑氣體混合物與操作變數之調變修整無機光阻 TWI635545B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662297709P 2016-02-19 2016-02-19
US62/297,709 2016-02-19
US15/232,330 2016-08-09
US15/232,330 US9899219B2 (en) 2016-02-19 2016-08-09 Trimming inorganic resists with selected etchant gas mixture and modulation of operating variables

Publications (2)

Publication Number Publication Date
TW201735191A true TW201735191A (zh) 2017-10-01
TWI635545B TWI635545B (zh) 2018-09-11

Family

ID=59626232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104822A TWI635545B (zh) 2016-02-19 2017-02-15 以選擇的蝕刻劑氣體混合物與操作變數之調變修整無機光阻

Country Status (5)

Country Link
US (1) US9899219B2 (zh)
KR (1) KR102419049B1 (zh)
CN (1) CN109074004B (zh)
TW (1) TWI635545B (zh)
WO (1) WO2017142708A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11994800B2 (en) 2019-08-01 2024-05-28 Applied Materials, Inc. Dose reduction of patterned metal oxide photoresists

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227767B2 (en) 2018-05-03 2022-01-18 Tokyo Electron Limited Critical dimension trimming method designed to minimize line width roughness and line edge roughness
US11031244B2 (en) * 2018-08-14 2021-06-08 Lam Research Corporation Modification of SNO2 surface for EUV lithography
US11217700B2 (en) 2018-12-07 2022-01-04 Cornell University Micron scale tin oxide-based semiconductor devices
KR20230147642A (ko) 2021-02-24 2023-10-23 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
JP7614042B2 (ja) * 2021-07-13 2025-01-15 東京エレクトロン株式会社 パターン形成方法および感光性ハードマスク
US20250112056A1 (en) * 2023-10-03 2025-04-03 Applied Materials, Inc. Line edge roughness (ler) improvement of resist patterns

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750980A (en) 1986-11-07 1988-06-14 Texas Instruments Incorporated Process for etching tin oxide
US4878993A (en) 1988-12-22 1989-11-07 North American Philips Corporation Method of etching thin indium tin oxide films
US5286337A (en) 1993-01-25 1994-02-15 North American Philips Corporation Reactive ion etching or indium tin oxide
US6036876A (en) 1997-06-25 2000-03-14 Applied Komatsu Technology, Inc. Dry-etching of indium and tin oxides
US6682861B2 (en) * 1999-09-30 2004-01-27 Photronics, Inc. Disposable hard mask for phase shift photomask plasma etching
US6623653B2 (en) 2001-06-12 2003-09-23 Sharp Laboratories Of America, Inc. System and method for etching adjoining layers of silicon and indium tin oxide
US20040171260A1 (en) * 2002-06-14 2004-09-02 Lam Research Corporation Line edge roughness control
US20040018742A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Forming bilayer resist patterns
US7662718B2 (en) * 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
US7435671B2 (en) * 2006-08-18 2008-10-14 International Business Machines Corporation Trilayer resist scheme for gate etching applications
US20080061030A1 (en) 2006-09-13 2008-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for patterning indium tin oxide films
CN100527356C (zh) * 2007-01-12 2009-08-12 联华电子股份有限公司 修整硬掩模层的方法、形成晶体管栅极的方法和堆叠结构
US7785484B2 (en) * 2007-08-20 2010-08-31 Lam Research Corporation Mask trimming with ARL etch
US7846645B2 (en) * 2007-12-14 2010-12-07 Tokyo Electron Limited Method and system for reducing line edge roughness during pattern etching
US8334083B2 (en) * 2011-03-22 2012-12-18 Tokyo Electron Limited Etch process for controlling pattern CD and integrity in multi-layer masks
US9269587B2 (en) * 2013-09-06 2016-02-23 Applied Materials, Inc. Methods for etching materials using synchronized RF pulses

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11994800B2 (en) 2019-08-01 2024-05-28 Applied Materials, Inc. Dose reduction of patterned metal oxide photoresists

Also Published As

Publication number Publication date
US9899219B2 (en) 2018-02-20
KR20180108864A (ko) 2018-10-04
TWI635545B (zh) 2018-09-11
US20170243744A1 (en) 2017-08-24
KR102419049B1 (ko) 2022-07-07
CN109074004B (zh) 2020-06-26
WO2017142708A1 (en) 2017-08-24
CN109074004A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
US11243465B2 (en) Plasma treatment method to enhance surface adhesion for lithography
US10186428B2 (en) Removal methods for high aspect ratio structures
TWI635545B (zh) 以選擇的蝕刻劑氣體混合物與操作變數之調變修整無機光阻
KR102445013B1 (ko) 하드 마스크들을 사용하지 않고서 자기 정렬 패터닝 방식들에서 패턴 밀도를 증가시키는 방법
KR101821056B1 (ko) 다중 패턴화 스킴에 대한 선택적 스페이서 에칭을 위한 방법 및 시스템
CN1912178B (zh) 双频率偏压化学气相沉积室和用其制造光掩模的方法
TWI637426B (zh) 單一平台多循環之間隔物沉積與蝕刻
CN1333308C (zh) 控制蚀刻工序的精确度和再现性的方法
CN101692423B (zh) 等离子体蚀刻方法
JP2018510515A (ja) 原子層をエッチングする方法
KR102328025B1 (ko) 서브-해상도 스케일들로 상이한 임계 치수들을 패터닝하기 위한 방법
WO2013046050A2 (en) Dry cleaning method for recovering etch process condition
JP2021118304A (ja) エッチング方法及びプラズマ処理装置
CN109478022B (zh) 有机芯轴保护方法
TW201801142A (zh) 整合架構之各種階段期間用於圖案化之修整方法
US10790154B2 (en) Method of line cut by multi-color patterning technique
US7897498B2 (en) Method for manufacturing semiconductor device
US10490404B2 (en) Method of in situ hard mask removal