TW201813012A - 積層型基板及其製造方法 - Google Patents

積層型基板及其製造方法 Download PDF

Info

Publication number
TW201813012A
TW201813012A TW106117389A TW106117389A TW201813012A TW 201813012 A TW201813012 A TW 201813012A TW 106117389 A TW106117389 A TW 106117389A TW 106117389 A TW106117389 A TW 106117389A TW 201813012 A TW201813012 A TW 201813012A
Authority
TW
Taiwan
Prior art keywords
sealing resin
resin layer
semiconductor element
component mounting
substrate
Prior art date
Application number
TW106117389A
Other languages
English (en)
Inventor
中臣義徳
Original Assignee
京瓷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京瓷股份有限公司 filed Critical 京瓷股份有限公司
Publication of TW201813012A publication Critical patent/TW201813012A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/02—Manufacture or treatment of conductive package substrates serving as an interconnection, e.g. of metal plates
    • H10W70/023—Connecting or disconnecting interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明提供一種積層型基板及其製造方法，積層型基板具備：部件搭載用基板(10)，具有部件的搭載面(10a)以及非搭載面(10b)，形成於各個面的連接焊盤(15)彼此電連接；密封樹脂層(11)，一個面與部件搭載用基板(10)的非搭載面(10b)密接而形成；半導體元件(S)，具有形成有複數個電極(T)的電極形成面(F)，以電極形成面(F)從密封樹脂層(11)的另一個面露出的狀態埋設於密封樹脂層(11)；以及絕緣層(12)，與電極形成面(F)密接，並形成在密封樹脂層(11)的另一個面。

Description

積層型基板及其製造方法
本公開關於積層複數個佈線基板而成的積層型基板及其製造方法。
當前，作為具有高功能的基板，例如已開發了一種積層型基板，其具有第一佈線基板、連接在該第一佈線基板的上表面的半導體元件、以覆蓋半導體元件那樣的狀態形成在第一佈線基板上的密封樹脂層、以及經由焊料與第一佈線基板連接的第二佈線基板(日本特表2009-520366號公報)。
本公開中的積層型基板具備部件搭載用基板、密封樹脂層、半導體元件、以及佈線導體。部件搭載用基板具有部件的搭載面以及非搭載面。此外，連接焊盤位於各個面，並彼此電連接。密封樹脂層位於與非搭載面密接的位置。半導體元件具有形成有複數個電極的電極形成面。半導體元件以電極形成面從位於非搭載面的相反側的密封樹脂層的面露出的狀態進行埋設。絕緣層位於與位 於非搭載面的相反側的密封樹脂層的面以及電極形成面密接的位置。密封樹脂層以及絕緣層具有貫通兩者並以連接焊盤作為底面的通孔(through hole)。進而，絕緣層具有以半導體元件的電極作為底面的導孔(via hole)。佈線導體位於絕緣層表面、通孔內以及導孔內。
本公開中的積層型基板的製造方法包括：準備半導體元件以及底板的步驟，前述半導體元件具有形成有複數個電極的電極形成面；將前述電極形成面朝向前述底板側而將前述半導體元件載置在前述底板上的步驟；準備部件搭載用基板的步驟，前述部件搭載用基板具有部件的搭載面以及非搭載面，形成在各個面的連接焊盤彼此電連接；配置前述部件搭載用基板和載置了前述半導體元件的底板，使得前述底板上的半導體元件與前述非搭載面之間具有間隙且彼此對置，隨後在前述底板與前述部件搭載用基板的間隙填充密封用樹脂的步驟；從前述半導體元件以及密封用樹脂分離前述底板，形成與前述部件搭載用基板的非搭載面密接地形成的密封樹脂層的步驟；形成與前述電極形成面以及密封樹脂層的面密接的絕緣層的步驟；形成貫通前述絕緣層以及密封樹脂層且以形成於前述非搭載面的前述連接焊盤作為底面的通孔，並形成貫通前述絕緣層且以前述電極作為底面的導孔的步驟；以及在前述通孔內和前述導孔內、以及前述絕緣層表面形成佈線導體的步驟。
10‧‧‧部件搭載用基板
10a‧‧‧搭載面
10b‧‧‧非搭載面
11‧‧‧密封樹脂層
11P‧‧‧密封用樹脂
12‧‧‧絕緣層
13‧‧‧佈線導體
14‧‧‧絕緣板
15‧‧‧連接焊盤
16‧‧‧連接孔
17‧‧‧連接導體
18‧‧‧通孔
19‧‧‧導孔
20‧‧‧電路基板連接焊盤
A‧‧‧積層型基板
E‧‧‧電子部件
F‧‧‧電極形成面
P‧‧‧底板
S‧‧‧半導體元件
T‧‧‧電極
第1圖是示出關於本公開的積層型基板的一個例子的概略剖視圖。
第2A圖至第2D圖是用於說明關於本公開的積層型基板的製造方法中的每個步驟的實施方式例的概略剖視圖。
第3E圖至第3G圖是用於說明關於本公開的積層型基板的製造方法中的每個步驟的實施方式例的概略剖視圖。
首先，基於第1圖對關於本公開的積層型基板的一個例子進行說明。
如第1圖所示，關於本公開的積層型基板A例如具有部件搭載用基板10、密封樹脂層11、半導體元件S、絕緣層12、以及佈線導體13。
部件搭載用基板10例如具備絕緣板14和連接焊盤15，並具有部件的搭載面10a以及非搭載面10b。在搭載面10a搭載電子部件E。非搭載面10b與密封樹脂層11密接。
絕緣板14例如使玻璃布含浸環氧樹脂、雙馬來醯亞胺三樹脂等熱固化性樹脂而成，並具有複數個連接孔16。
連接焊盤15例如由銅等良導電性金屬構成，並形成在搭載面10a以及非搭載面10b。在形成於搭載面10a的連接焊盤15，例如經由接合線(bonding wire)電連接電子部件E的電極。形成在兩面的連接焊盤15藉由形成在連接孔16內的連接導體17電連接。連接導體17例如由銅、導電性 樹脂等形成。
密封樹脂層11例如由環氧樹脂、聚氨酯樹脂等熱固化性樹脂構成。密封樹脂層11具有上表面以及平坦的下表面，並形成為上表面與部件搭載用基板10密接。
半導體元件S例如可舉出微處理器、半導體存儲器等，由矽、鍺構成。半導體元件S具有形成有複數個電極T的電極形成面F。
半導體元件S以電極形成面F在密封樹脂層11的平坦的下表面內露出的狀態埋設於密封樹脂層11。
密封樹脂層11保護半導體元件S不受外部環境侵害。
絕緣層12例如由環氧樹脂、雙馬來醯亞胺三樹脂等熱固化性樹脂構成。絕緣層12形成為與電極形成面F以及密封樹脂層11的平坦的下表面密接。
在絕緣層12以及密封樹脂層11形成有連續地貫通兩者並且以形成在非搭載面10b的連接焊盤15作為底面的複數個通孔18。
在絕緣層12形成有貫通絕緣層12並且以電極T作為底面的複數個導孔19。
通孔18的直徑以及導孔19的直徑為大約10~100μm左右。
佈線導體13例如由無電解鍍銅以及電解鍍銅等良導電性金屬構成。該佈線導體13形成在絕緣層12表面和通孔18內、以及導孔19內。形成在通孔18內的佈線導體13與連接焊盤15電連接。形成在導孔19內的佈線 導體13與電極T電連接。
在絕緣層12的最表層形成有包括佈線導體13的一部分的電路基板連接焊盤20。在電路基板連接焊盤20經由焊料連接搭載該積層型基板A的電路基板的電極。
藉由在半導體元件S與電路基板之間傳輸電信號，從而使半導體元件S以及電子部件E動作。
像這樣，根據本公開的積層型基板A，部件搭載用基板10的非搭載面10b與密封樹脂層11密接地形成。因此，即使由於由半導體元件S、電子部件E的發熱造成的部件搭載用基板10、密封樹脂層11的熱伸縮而在兩者之間產生熱應力，也能夠在非搭載面10b與密封樹脂層11的密接面使熱應力分散。由此，能夠避免熱應力集中在將兩者進行電連接的連接焊盤15與通孔18內的佈線導體13的連接部，從而能夠防止產生裂痕。
其結果是，能夠提供半導體元件S以及電子部件E能夠穩定地動作的積層型基板A。
接著，基於第2圖及第3圖對關於本公開的積層型基板的製造方法中的每個步驟的實施方式例進行說明。另外，對於與第1圖相同的構件標注相同的標號，並省略詳細的說明。
在第2A圖至第2D圖及第3E圖至第3G圖中，示出了針對一個半導體元件S的每個步驟的實施方式，但是也可以在對複數個半導體元件S統一進行各步驟的處理之後，在最終步驟之後分割為單片。
首先，如第2A圖所示，準備半導體元件S以及底板P，半導體元件S具有形成有複數個電極T的電極形成面F。使電極形成面F位於底板P側而將半導體元件S載置在底板P上。
底板P例如由玻璃形成。在底板P的上表面形成有用於臨時固定半導體元件S的低黏著層。
接著，如第2B圖所示，準備具有部件的搭載面10a以及非搭載面10b的部件搭載用基板10。將部件搭載用基板10和載置了半導體元件S的底板P配置為對置。此時，配置為，在底板P上的半導體元件S與部件搭載用基板10的非搭載面10b之間具有間隙且彼此對置。
接著，如第2C圖所示，用密封用樹脂11P對半導體元件S與部件搭載用基板10之間進行填充，並使其固化。
密封用樹脂11P例如藉由如下方式來形成，亦即，利用將部件搭載用基板10的非搭載面10b朝向上側載置並在該非搭載面10b上載置了密封用樹脂11P的下模具和使載置於底板P的半導體元件S朝向下側的狀態的上模具，將上模具按壓至下模具，使得半導體元件S埋設在密封用樹脂11P內。
接著，如第2D圖所示，使底板P從半導體元件S以及密封用樹脂11P分離。由此，形成密封樹脂層11，密封樹脂層11具有露出了電極形成面F的平坦面，並與部件搭載用基板10的非搭載面10b密接地形成。
接著，如第3E圖所示，在電極形成面F以及密封樹脂層11的平坦面形成絕緣層12。
絕緣層12的形成例如藉由如下方式來進行，亦即，將在環氧樹脂、雙馬來醯亞胺三樹脂組成物的未固化物中分散無機絕緣性填料而形成的膜(film)在真空狀態下熱壓接在電極形成面F以及密封樹脂層11的平坦面。
接著，如第3F圖所示，形成連續地貫通絕緣層12以及密封樹脂層11並且以形成在非搭載面10b的連接焊盤15作為底面的通孔18、以及貫通絕緣層12並且以電極T作為底面的導孔19。
通孔18以及導孔19例如藉由雷射來形成。
最後，如第3G圖所示，在通孔18內、導孔19內以及絕緣層12表面形成佈線導體13。
佈線導體13例如藉由如下方式形成，亦即，例如藉由眾所周知的半加成法來被覆包含無電解鍍銅以及電解鍍銅的導體圖案。
由此，形成如第1圖所示的積層型基板A。
像以上說明的那樣，根據本公開的積層型基板的製造方法，在形成與部件搭載用基板10的非搭載面10b密接的密封樹脂層11之後，形成與半導體元件S的電極形成面F以及密封樹脂層11的平坦面密接的絕緣層12。形成連續地貫通絕緣層12以及密封樹脂層11並且以形成在非搭載面10b的連接焊盤15作為底面的通孔18、以及貫通絕緣層12並且以電極T作為底面的導孔19。進 而，在通孔18內、導孔19內以及絕緣層12表面形成佈線導體13，從而使半導體元件S與部件搭載用基板10被電連接。電子部件E的電極例如經由接合線與形成於搭載面10a的連接焊盤15電連接。
像這樣，部件搭載用基板10的非搭載面10b與密封樹脂層11密接地形成。因此，雖然由於安裝的電子部件E、半導體元件S的發熱而在部件搭載用基板10以及密封樹脂層11產生熱伸縮，並由於兩者之間的熱伸縮差而產生熱應力，但是能夠使該熱應力在部件搭載用基板10與密封樹脂層11的密接面分散。由此，能夠避免熱應力集中在對兩者進行電連接的連接焊盤15與通孔18內的佈線導體13的連接部，從而能夠防止產生裂痕。
其結果是，能夠提供一種半導體元件、電子部件能夠穩定地動作的積層型基板。
另外，本公開不限定於上述的實施方式的一個例子，只要是不脫離本公開的主旨的範圍，就能夠進行各種變更。例如，雖然在上述的實施方式的一個例子中示出了部件搭載用基板10以及絕緣層12為一層的情況，但是也可以分別為多層構造。
例如，雖然在上述的實施方式的一個例子中示出了在積層型基板A的表面未被覆阻焊層的情況，但是也可以被覆有阻焊層。

Claims (5)

  1. 一種積層型基板，具備：部件搭載用基板，具有部件的搭載面以及非搭載面，形成於各個面的連接焊盤彼此電連接；密封樹脂層，一個面與前述部件搭載用基板的前述非搭載面密接而形成；半導體元件，具有形成有複數個電極的電極形成面，以該電極形成面從密封樹脂層的另一個面露出的狀態埋設於前述密封樹脂層；絕緣層，與前述電極形成面密接，並形成在前述密封樹脂層的另一個面；通孔，貫通前述絕緣層以及密封樹脂層，並以形成於前述非搭載面的前述連接焊盤作為底面；導孔，貫通前述絕緣層，並以前述電極作為底面；以及佈線導體，形成在前述通孔內和前述導孔內、以及前述絕緣層表面。
  2. 如申請專利範圍第1項所述的積層型基板，其中，與前述連接焊盤連接的電子部件安裝於前述搭載面。
  3. 如申請專利範圍第1項所述的積層型基板，其中，前述密封樹脂層的另一個面的至少與絕緣層密接的一側是平坦的。
  4. 一種積層型基板的製造方法，包括：準備半導體元件以及底板的步驟，前述半導體元 件具有形成有複數個電極的電極形成面；將前述電極形成面朝向前述底板側而將前述半導體元件載置在前述底板上的步驟；準備部件搭載用基板的步驟，前述部件搭載用基板具有部件的搭載面以及非搭載面，形成於各個面的連接焊盤彼此電連接；配置前述部件搭載用基板和載置了前述半導體元件的底板，使得前述底板上的半導體元件與前述非搭載面之間具有間隙且彼此對置，隨後在前述底板與前述部件搭載用基板的間隙填充密封用樹脂的步驟；從前述半導體元件以及密封用樹脂分離前述底板，形成與前述部件搭載用基板的非搭載面密接地形成的密封樹脂層的步驟；形成與前述電極形成面以及密封樹脂層的面密接的絕緣層的步驟；形成貫通前述絕緣層以及密封樹脂層且以形成於前述非搭載面的前述連接焊盤作為底面的通孔，並形成貫通前述絕緣層且以前述電極作為底面的導孔的步驟；以及在前述通孔內和前述導孔內、以及前述絕緣層表面形成佈線導體的步驟。
  5. 如申請專利範圍第4項所述的積層型基板的製造方法，包括：藉由從前述半導體元件以及密封用樹脂分離前述底板，從而在密封樹脂層形成露出前述電極形 成面的平坦面的步驟。
TW106117389A 2016-05-26 2017-05-25 積層型基板及其製造方法 TW201813012A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016105063A JP2017212356A (ja) 2016-05-26 2016-05-26 積層型基板およびその製造方法
JP2016-105063 2016-05-26

Publications (1)

Publication Number Publication Date
TW201813012A true TW201813012A (zh) 2018-04-01

Family

ID=60419040

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106117389A TW201813012A (zh) 2016-05-26 2017-05-25 積層型基板及其製造方法

Country Status (5)

Country Link
US (1) US20170345747A1 (zh)
JP (1) JP2017212356A (zh)
KR (1) KR20170134250A (zh)
CN (1) CN107437537A (zh)
TW (1) TW201813012A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023111532A (ja) * 2022-01-31 2023-08-10 株式会社アイシン 半導体装置および半導体装置の製造方法
TWI817496B (zh) * 2022-05-11 2023-10-01 華東科技股份有限公司 一種具絕緣板之整合封裝

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2290682A3 (en) * 2005-12-14 2011-10-05 Shinko Electric Industries Co., Ltd. Package with a chip embedded between two substrates and method of manufacturing the same
US8225503B2 (en) * 2008-02-11 2012-07-24 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements
JP4973761B2 (ja) * 2009-05-25 2012-07-11 株式会社デンソー 半導体装置
JP2010287710A (ja) * 2009-06-11 2010-12-24 Renesas Electronics Corp 半導体装置およびその製造方法
JP5280309B2 (ja) * 2009-07-17 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
WO2011125380A1 (ja) * 2010-04-08 2011-10-13 日本電気株式会社 半導体素子内蔵配線基板
JP5688162B2 (ja) * 2011-11-08 2015-03-25 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
JP6303443B2 (ja) * 2013-11-27 2018-04-04 Tdk株式会社 Ｉｃ内蔵基板の製造方法
US9362161B2 (en) * 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
US9349691B2 (en) * 2014-07-24 2016-05-24 International Business Machines Corporation Semiconductor device with reduced via resistance
WO2016098379A1 (ja) * 2014-12-19 2016-06-23 株式会社村田製作所 無線ｉｃデバイス、樹脂成型体およびその製造方法
JP6420671B2 (ja) * 2015-01-21 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9502397B1 (en) * 2015-04-29 2016-11-22 Deca Technologies, Inc. 3D interconnect component for fully molded packages

Also Published As

Publication number Publication date
US20170345747A1 (en) 2017-11-30
JP2017212356A (ja) 2017-11-30
CN107437537A (zh) 2017-12-05
KR20170134250A (ko) 2017-12-06

Similar Documents

Publication Publication Date Title
JP3817453B2 (ja) 半導体装置
JP4830120B2 (ja) 電子パッケージ及びその製造方法
KR101085733B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
US10262930B2 (en) Interposer and method for manufacturing interposer
JP2010232333A (ja) 半導体装置及びその製造方法、並びに電子装置
TWI618199B (zh) 佈線基板
TW201503777A (zh) 配線基板
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
CN110139464A (zh) 电路板、制造电路板的方法以及电子装置
KR20150137829A (ko) 패키지 기판 및 패키지 기판 제조 방법
JP2018006450A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
KR102205195B1 (ko) 반도체 칩 적층 패키지 및 그 제조 방법
US20090115067A1 (en) Module having built-in electronic component and method for manufacturing such module
TW201813012A (zh) 積層型基板及其製造方法
JP2005011883A (ja) 配線基板、半導体装置および配線基板の製造方法
JP5609037B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
JP4235092B2 (ja) 配線基板およびこれを用いた半導体装置
TWI658557B (zh) 線路載板及其製造方法
US12200861B2 (en) Circuit board structure
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4593444B2 (ja) 電子部品実装構造体の製造方法