TW201903186A - 使用獨立式垂直碳結構來實現金屬觸點上的自對準微影術與選擇性沉積的方法 - Google Patents

使用獨立式垂直碳結構來實現金屬觸點上的自對準微影術與選擇性沉積的方法 Download PDF

Info

Publication number
TW201903186A
TW201903186A TW107113786A TW107113786A TW201903186A TW 201903186 A TW201903186 A TW 201903186A TW 107113786 A TW107113786 A TW 107113786A TW 107113786 A TW107113786 A TW 107113786A TW 201903186 A TW201903186 A TW 201903186A
Authority
TW
Taiwan
Prior art keywords
carbon
carbon structure
species
excited
metal layer
Prior art date
Application number
TW107113786A
Other languages
English (en)
Other versions
TWI751328B (zh
Inventor
寇迪斯 勒施基斯
史帝文 維哈佛貝可
子青 段
愛柏亥吉巴蘇 馬里克
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201903186A publication Critical patent/TW201903186A/zh
Application granted granted Critical
Publication of TWI751328B publication Critical patent/TWI751328B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6338—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6902—Inorganic materials composed of carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H10W20/0693—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs by forming self-aligned vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本文所述實施例大致關於碳結構的選擇性沉積方法。在一個實施例中，方法包括在製程腔室中形成激發碳物種；擴散激發碳物種通過金屬層，其中金屬層配置於與第二材料的第二表面共面的第一材料的第一表面上；及在第一材料的第一表面與金屬層之間由激發碳物種形成碳結構。由於碳結構選擇性地沉積在第一表面上並且與第一材料自對準，碳結構移除後在第一材料的第一表面上形成的後續元件層的重疊或未對準的可能性顯著降低。

Description

使用獨立式垂直碳結構來實現金屬觸點上的自對準微影術與選擇性沉積的方法
本文所述的實施例大致關於積體電路(IC)的製造，且更明確地，關於碳結構的選擇性沉積方法。
減小IC的尺寸可以提高效能，增加容量和/或降低成本。每次減小尺寸需要更複雜的技術來形成IC。光刻通常用於圖案化基板上的IC。隨著半導體元件先進節點和結構的臨界尺寸不斷縮小，管理每個元件層的多個遮罩通過和與多次通過相關的邊緣放置誤差（EPE）已成為下一代微影術的最大挑戰。諸如自對準雙重圖案(SADP)、自對準四重圖案(SAQP)與微影-蝕刻-微影-蝕刻(LELE)的製程可用於擴展光刻技術的能力，超過現有光刻設備的最小間距能力。在SADP、SAQP、LELE製程後，在SADP、SAQP或LELE製程產生的線和空間上放置多切或塊遮罩以執行元件圖案化。隨著特徵尺寸減小，間距和線寬也減小，導致遮罩邊緣放置控制更加複雜和困難。
因此，需要改良方法。
本文所述實施例大致關於碳結構的選擇性沉積方法。在一個實施例中，方法包括在製程腔室中形成激發碳物種；擴散激發碳物種通過配置在基板上的金屬層，其中金屬層配置於第一材料的第一表面上；及在金屬層與第一材料的第一表面之間由激發碳物種形成碳結構。
在另一個實施例中，方法包括在製程腔室中形成激發碳物種；擴散激發碳物種進入第一材料的特定深度處，其中第一材料配置於基板上；及在第一材料的特定深度處由激發碳物種形成碳結構，其中碳結構將第一材料分成第一部分與第二部分。
在另一個實施例中，方法包括在製程腔室中形成激發碳物種；擴散激發碳物種進入第一材料的特定深度處，其中第一材料配置於基板上；在第一材料的特定深度處由激發碳物種形成碳結構，其中碳結構將第一材料分成第一部分與第二部分，其中碳結構配置於第一部分與第二部分之間；及移除碳結構。
本文所述實施例大致關於碳結構的選擇性沉積方法。在一個實施例中，方法包括在製程腔室中形成激發碳物種；擴散激發碳物種通過金屬層，其中金屬層配置於與第二材料的第二表面共面的第一材料的第一表面上；及在第一材料的第一表面與金屬層之間由激發碳物種形成碳結構。由於碳結構選擇性地沉積在第一表面上並且與第一材料自對準，碳結構移除後在第一材料的第一表面上形成的後續元件層的重疊或未對準的可能性顯著降低。
圖1A–1I描繪根據本文所述實施例的碳結構的選擇性沉積製程。如圖1A中所示，第一材料104與第二材料106配置於基板102上。基板102可為任何適當基板，例如矽基板。第一材料104不同於第二材料106。各個第一材料104具有第一表面105，而各個第二材料106具有第二表面107。在一個實施例中，第一材料104係介電材料，而第二材料106係金屬。第一表面105係介電表面，而第二表面107係金屬表面。舉例而言，第一材料104可為氧化矽，而第二材料106可為銅或鎢。第一表面105與第二表面107係共面。雖然圖示為兩個第一材料104與兩個第二材料106，但可具有更多或更少數目的第一材料104與第二材料106交替地配置於基板102上。在某些實施例中，如圖1A中所示，第一材料104與第二材料106配置於基板102上且接觸基板102。在其他實施例中，第一材料104與第二材料106配置於基板102上，且一個或多個層可配置於基板102與第一材料104/第二材料106之間。舉例而言，第一材料104與第二材料106可配置於介電層上並接觸介電層，而介電層配置於基板102上。
如圖1B中所示，金屬層108形成於各個第二表面107上。金屬層108不同於第二材料106。金屬層108可為允許激發碳物種通過其而擴散並催化碳結構形成的任何適當金屬。相反地，第二材料106並不允許激發碳物種通過其而擴散且不會催化碳結構的形成。在一個實施例中，金屬層108係鐵磁金屬，諸如鈷、鎳、鐵。在另一個實施例中，金屬層108係鐵磁金屬合金，例如鐵磁金屬的任何合金。
如圖1C中所示，在配置基板102的製程腔室中形成電漿110。電漿110包括一個或多個激發物種。可藉由引導一個或多個前驅物進入製程腔室中並激發一個或多個前驅物來形成電漿110以形成包含激發物種的電漿110。在一個實施例中，一個或多個前驅物包括含碳前驅物，例如乙炔(C2 H2 )。在一個實施例中，一個或多個前驅物包括含碳前驅物與蝕刻劑，例如氨(NH3 )。製程腔室可具有約0.1毫托至約100托範圍的壓力，且基板102可維持在低於攝氏400度的溫度下，例如約攝氏300度與約攝氏390度之間。
如圖1D中所示，激發物種(例如，激發碳物種)擴散通過金屬層108並在各個第二材料106與金屬層108之間形成碳層112。藉由金屬層108催化碳層112的形成。碳層112可形成於第二表面107上，並藉由蝕刻劑移除形成於第一表面105上的任何碳層。由於蝕刻劑對碳層的選擇性，金屬層108未由蝕刻劑所蝕刻。因此，碳層112形成於第二表面107上而未形成在第一表面105上，且由於藉由金屬層108保護碳層112，碳層112未被蝕刻劑所蝕刻。可在每小時1微米或更高的速率下形成或沉積碳層112。
如圖1E中所示，隨著碳層112從擴散通過金屬層108的激發碳物種生長，碳結構114形成在各個第二材料106與金屬層108之間。各個碳結構114可具有約100奈米至約2微米範圍的高度「H」與約10奈米至約70奈米範圍的寬度「W」。寬度「W」匹配第二材料106的寬度。如圖1E中所示，碳結構114可為柱形。如圖1C、1D與1E中所示，藉由電漿增強化學氣相沉積(PECVD)製程來形成碳結構114。使用PECVD來形成碳結構114的好處包括較高的沉積速率(例如，每小時1微米或更高)，且激發碳可擴散通過金屬層108以致碳結構114由金屬層108所保護而免於蝕刻劑。
如圖1F中所示，介電材料116選擇性沉積於第一材料104的各個第一表面105上。介電材料116可為任何適當介電材料，例如氮化物(例如，氮化矽)。可藉由任何適當沉積製程沉積介電材料116，沉積製程諸如化學氣相沉積(CVD)製程或PECVD製程。
或者，如圖1G中所示，介電材料118沉積於第一表面105、碳結構114的側壁與金屬層108上。介電材料118可同於介電材料116。可藉由任何適當沉積製程來沉積介電材料118，沉積製程例如原子層沉積(ALD)製程。
如圖1H中所示，可在圖1F或圖1G中所示的結構上執行化學機械研磨(CMP)製程以移除金屬層108並平坦化介電材料116 (或118)與碳結構114。在CMP製程後，介電材料116 (或118)與碳結構114係共面的。隨後，如圖1I中所示，藉由任何適當移除方法(諸如乾燥蝕刻或濕蝕刻)移除碳結構114。用來移除碳結構114的蝕刻劑具有針對碳結構114的蝕刻選擇性而不會蝕刻介電材料116 (或118)。在一個實施例中，用於移除碳結構114的蝕刻劑為氧。因此，形成開口120且各個開口120位在兩個介電材料116 (或118)之間。在第二材料106的表面107上形成於各個開口120中的任何元件層自對準第二材料106。元件層與第二材料106重疊或未對準的可能性顯著降低。
圖2A–2C描繪根據本文所述實施例的碳結構114的選擇性移除製程。圖2A圖示的結構相同於圖1F中所示的結構。並非如圖1H中所示執行CMP製程以平坦化介電材料116與碳結構114，首先如圖2B中所示藉由蝕刻製程或CMP製程任一者移除金屬層108。在一個實施例中，執行乾式蝕刻製程以選擇性移除金屬層108，而所使用的蝕刻劑具有針對金屬層108的蝕刻選擇性且不會蝕刻介電材料116或碳結構114。在一個實施例中，蝕刻劑為氧。
如圖2C中所示，藉由任何適當移除製程移除碳結構114。在一個實施例中，藉由乾式蝕刻製程移除碳結構114。用於移除碳結構114的蝕刻劑具有針對碳結構114的蝕刻選擇性且不會蝕刻介電材料116。在一個實施例中，用於移除碳結構114的蝕刻劑係氧。因此，形成開口120且各個開口120位在兩個介電材料116之間。
在某些實施例中，在單一製程(例如，乾式蝕刻製程)中移除金屬層108與碳結構114。用於移除金屬層108與碳結構114的蝕刻劑具有針對金屬層108與碳結構114的蝕刻選擇性且不會蝕刻介電材料116。在一個實施例中，用於移除金屬層108與碳結構114的蝕刻劑係含氟氣體與氧。
圖3A–3H描繪根據本文所述實施例的碳結構的選擇性沉積製程。如圖3A中所示，第一材料104與第二材料301配置於基板102上。如圖3A中所示，第一材料104與第二材料301可為共面的。在一個實施例中，第一材料104係介電材料，而第二材料301係金屬。第二材料301可為與金屬層108相同的材料，這允許激發碳物種擴散到其中且催化碳結構的形成。第二材料301可為鐵磁金屬(諸如，鈷、鎳或鐵)或鐵磁金屬合金(例如，鐵磁金屬的任何合金)。雖然圖示兩個第一材料104與兩個第二材料301，但可具有更多或更少數目的第一材料104與第二材料301交替地配置於基板102上。在某些實施例中，如圖3A中所示，第一材料104與第二材料301配置於基板102上且接觸基板102。在其他實施例中，第一材料104與第二材料301配置於基板102上，且一個或多個層可配置於基板102與第一材料104/第二材料301之間。舉例而言，第一材料104與第二材料301可配置於介電層上並接觸介電層，而介電層配置於基板102上。
如圖3B中所示，在配置基板102的製程腔室中形成電漿110。電漿110包括一個或多個激發物種。可藉由引導一個或多個前驅物進入製程腔室中並激發一個或多個前驅物來形成電漿110以形成包含激發物種的電漿110。在一個實施例中，一個或多個前驅物包括含碳前驅物，例如乙炔(C2 H2 )。在一個實施例中，一個或多個前驅物包括含碳前驅物與蝕刻劑，例如氨(NH3 )。製程腔室可具有約0.1毫托至約100托範圍的壓力，且基板102可維持在低於攝氏400度的溫度下，例如約攝氏300度與約攝氏390度之間。
激發物種(例如，激發碳物種)擴散進入第二材料301中的特定深度(例如，約2奈米至約10奈米)處。如圖3C中所示，激發碳物種在第二材料301的特定深度處形成碳層302，而碳層302在特定深度處將第二材料301分成第一部分304與第二部分305。藉由第二材料301催化碳層302的形成。藉由蝕刻劑移除第一材料104上形成的任何碳層。由於蝕刻劑對碳層的選擇性，第二材料301未由蝕刻劑所蝕刻。因此，碳層302形成於第二材料301中而未形成在第一材料104上，且由於藉由第二材料301的第一部分304保護碳層302，碳層302未被蝕刻劑所蝕刻。可在每小時1微米或更高的速率下形成或沉積碳層302。
如圖3D中所示，隨著碳層302從擴散進入第二材料301的激發碳物種生長，碳結構306形成在各個第二材料301的第一部分304與第二材料301的第二部分305之間。各個碳結構306可具有約100奈米至約2微米範圍的高度「H1」與約10奈米至約70奈米範圍的寬度「W1」。寬度「W1」相同於第二部分305的寬度。如圖3D中所示，碳結構306可為柱形。如圖3B、3C與3D中所示，藉由PECVD製程來形成碳結構306。使用PECVD來形成碳結構306的好處包括較高的沉積速率(例如，每小時1微米或更高)，且激發碳物種可擴散進入第二材料301以致碳結構306由第二材料301的第一部分304所保護而免於蝕刻劑。
如圖3E中所示，介電材料116可選擇性沉積於第一材料104上。介電材料116可為任何適當介電材料，例如氮化物(例如，氮化矽)。可藉由任何適當沉積製程沉積介電材料116，沉積製程諸如化學氣相沉積(CVD)製程或PECVD製程。
或者，如圖3F中所示，介電材料118沉積於第一材料104、碳結構306的側壁與第二材料301的第一部分304上。介電材料118可同於介電材料116。可藉由任何適當沉積製程來沉積介電材料118，沉積製程例如原子層沉積(ALD)製程。
如圖3G中所示，可在圖3E或圖3F中所示的結構上執行化學機械研磨(CMP)製程以移除第二材料301的第一部分304並平坦化介電材料116 (或118)與碳結構306。在CMP製程後，介電材料116 (或118)與碳結構306係共面的。隨後，如圖3H中所示，藉由任何適當移除方法(諸如乾燥蝕刻或濕蝕刻)移除碳結構306。用來移除碳結構306的蝕刻劑具有針對碳結構306的蝕刻選擇性而不會蝕刻介電材料116 (或118)。在一個實施例中，用於移除碳結構306的蝕刻劑為氧。因此，形成開口310且各個開口310位在兩個介電材料116 (或118)之間。在第二材料301的第二部分305上形成於各個開口310中的任何元件層自對準第二部分305。元件層與第二部分305重疊或未對準的可能性顯著降低。
在某些實施例中，可在圖3E中所示的結構上執行乾式蝕刻製程或濕蝕刻製程，且藉由乾式或濕蝕刻製程移除第二材料301的第一部分304與碳結構306以形成圖3H中所示之結構。在單一製程(例如，乾式蝕刻製程)中移除第二材料301的第一部分304與碳結構306。用於移除第二材料301的第一部分304與碳結構306的蝕刻劑具有針對第二材料301與碳結構306的蝕刻選擇性且不會蝕刻介電材料116。在一個實施例中，用於移除第二材料301的第一部分304與碳結構306的蝕刻劑係含氟氣體與氧。
綜上所述，使用PECVD製程在第一材料上選擇性形成碳結構。使用PECVD來形成碳結構的好處包括較高的沉積速率(例如，每小時1微米或更高)，且激發碳物種可擴散進入第一材料以致碳結構由第一材料所保護而免於正在移除形成於第二材料上的任何碳層的蝕刻劑。在移除碳結構後形成開口，且形成於開口中的任何元件層自對準於第一材料。元件層與第一材料重疊或未對準的可能性顯著降低。
雖然上文針對本揭露內容的實施例，但可在不悖離揭露內容的基本範圍下設計出其他與進一步實施例，且揭露內容的範圍由隨附的申請專利範圍所決定。
102‧‧‧基板
104‧‧‧第一材料
105‧‧‧第一表面
106、301‧‧‧第二材料
107‧‧‧第二表面
108‧‧‧金屬層
110‧‧‧電漿
112、302‧‧‧碳層
114、306‧‧‧碳結構
116、118‧‧‧介電材料
120、310‧‧‧開口
304‧‧‧第一部分
305‧‧‧第二部分
為了可詳細地理解揭露內容的上方記載特徵，可藉由參照實施例(某些描繪於附圖中)而取得揭露內容更特定的描述內容(簡短概述於上)。然而，值得注意的是附圖僅描繪揭露內容的典型實施例並因此不被視為限制範圍，因為此揭露內容可允許其他等效性實施例。
圖1A–1I描繪根據本文所述實施例的碳結構的選擇性沉積製程。
圖2A–2C描繪根據本文所述實施例的碳結構的選擇性移除製程。
圖3A–3H描繪根據本文所述實施例的碳結構的選擇性沉積製程。
為了促進理解，已經儘可能利用相同的元件符號來標示圖式中共有的相同元件。預期一個實施例的元件與特徵可有利地併入其他實施例而毋需進一步列舉。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (20)

  1. 一種方法，包括以下步驟： 在一製程腔室中形成數個激發碳物種； 擴散該些激發碳物種通過一配置於一基板上的金屬層，其中該金屬層配置於一第一材料的一第一表面上； 在該金屬層與該第一材料的該第一表面之間由該些激發碳物種形成一碳結構；及 移除該金屬層與該碳結構以暴露該第一材料的該第一表面。
  2. 如請求項1所述之方法，其中該第一材料包括的金屬不同於該金屬層。
  3. 如請求項2所述之方法，其中該金屬層包括一鐵磁金屬或一鐵磁金屬合金。
  4. 如請求項3所述之方法，其中該第一材料包括銅或鎢。
  5. 如請求項1所述之方法，其中該碳結構在每小時1微米或更高的一速率下形成。
  6. 如請求項1所述之方法，其中該碳結構的一高度範圍係約1微米至約2微米。
  7. 如請求項1所述之方法，進一步包括以下步驟：在形成該碳結構時以一蝕刻劑移除一第二材料的一第二表面上形成的一碳層。
  8. 如請求項1所述之方法，其中該碳結構的一寬度相同於該第一材料的一寬度。
  9. 一種方法，包括以下步驟： 在一製程腔室中形成數個激發碳物種； 擴散該些激發碳物種進入一第一材料中的一特定深度處，其中該第一材料配置於一基板上； 在該第一材料的該特定深度處由該些激發碳物種形成一碳結構，其中該碳結構將該第一材料分成一第一部分與一第二部分，其中該碳結構配置於該第一材料的該第二部分上，而該第一材料的該第一部分配置於該碳結構上；及 移除該第一材料的該第一部分與該碳結構以暴露該第一材料的該第二部分。
  10. 如請求項9所述之方法，其中該第一材料包括一鐵磁金屬或一鐵磁金屬合金。
  11. 如請求項9所述之方法，其中該特定深度的範圍係約2奈米至約10奈米。
  12. 如請求項9所述之方法，其中該碳結構在每小時1微米或更高的一速率下形成。
  13. 如請求項9所述之方法，其中該碳結構的一高度範圍係約1微米至約2微米。
  14. 如請求項9所述之方法，其中該碳結構的一寬度相同於該第一材料的一寬度。
  15. 一種方法，包括以下步驟： 在一製程腔室中形成數個激發碳物種； 擴散該些激發碳物種進入一第一材料中的一特定深度處，其中該第一材料配置於一基板上； 在該第一材料的該特定深度處由該些激發碳物種形成一碳結構，其中該碳結構將該第一材料分成一第一部分與一第二部分，其中該碳結構配置於該第一部分與該第二部分之間；及 移除該碳結構。
  16. 如請求項15所述之方法，進一步包括以下步驟：在形成該碳結構之後且在移除該碳結構之前沉積一介電材料於一第二材料上，該第二材料配置鄰近該第一材料，其中該第一材料與該第二材料係共面的。
  17. 如請求項16所述之方法，其中該介電材料沉積於該碳結構上。
  18. 如請求項16所述之方法，進一步包括以下步驟：在沉積該介電材料之後且在移除該碳結構之前移除該第一材料的該第一部分。
  19. 如請求項16所述之方法，進一步包括以下步驟：移除該第一材料的該第一部分，其中該第一材料的該第一部分與該碳結構由一相同製程所移除。
  20. 如請求項15所述之方法，其中該碳結構的一寬度相同於該第一材料的一寬度。
TW107113786A 2017-05-19 2018-04-24 使用獨立式垂直碳結構來實現金屬觸點上的自對準微影術與選擇性沉積的方法 TWI751328B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/599,920 2017-05-19
US15/599,920 US10490411B2 (en) 2017-05-19 2017-05-19 Method for enabling self-aligned lithography on metal contacts and selective deposition using free-standing vertical carbon structures

Publications (2)

Publication Number Publication Date
TW201903186A true TW201903186A (zh) 2019-01-16
TWI751328B TWI751328B (zh) 2022-01-01

Family

ID=64272466

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113786A TWI751328B (zh) 2017-05-19 2018-04-24 使用獨立式垂直碳結構來實現金屬觸點上的自對準微影術與選擇性沉積的方法

Country Status (3)

Country Link
US (1) US10490411B2 (zh)
TW (1) TWI751328B (zh)
WO (1) WO2018212905A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757659B (zh) * 2018-11-23 2022-03-11 美商應用材料股份有限公司 碳膜的選擇性沉積及其用途
CN114270476B (zh) * 2019-06-24 2025-09-30 朗姆研究公司 选择性碳沉积

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361946B1 (ko) 2005-04-25 2014-02-12 스몰텍 에이비 기판 상에서의 나노구조체의 제어 성장 및 그에 기반한 전자 방출 장치
CN102007571B (zh) 2008-02-25 2016-01-20 斯莫特克有限公司 纳米结构制造过程中的导电助层的沉积和选择性移除
JP5417754B2 (ja) * 2008-07-11 2014-02-19 東京エレクトロン株式会社 成膜方法及び処理システム
JP5470779B2 (ja) 2008-09-03 2014-04-16 富士通株式会社 集積回路装置の製造方法
KR20100100300A (ko) 2009-03-06 2010-09-15 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
CN102849961B (zh) 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
US20130047348A1 (en) 2011-08-31 2013-02-28 Charles Robert Smith Method and Kit For Depilation
FR2982853B1 (fr) * 2011-11-22 2018-01-12 Ecole Polytechnique Procede de fabrication de film de graphene
US8624396B2 (en) * 2012-06-14 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for low contact resistance carbon nanotube interconnect
JP6317232B2 (ja) 2014-10-29 2018-04-25 東京エレクトロン株式会社 選択成長方法および基板処理装置
US9640430B2 (en) * 2015-09-17 2017-05-02 Nxp Usa, Inc. Semiconductor device with graphene encapsulated metal and method therefor

Also Published As

Publication number Publication date
TWI751328B (zh) 2022-01-01
US10490411B2 (en) 2019-11-26
WO2018212905A1 (en) 2018-11-22
US20180337061A1 (en) 2018-11-22

Similar Documents

Publication Publication Date Title
TWI796358B (zh) 選擇性蝕刻的自對準通孔製程
TWI764982B (zh) 自限制原子熱蝕刻系統及方法
JP5726693B2 (ja) 半導体装置の製造方法
KR101992569B1 (ko) 반복적인 셀프얼라인 패터닝
TWI759616B (zh) 3d nand蝕刻
JP7812048B2 (ja) 炭素含有材料の周期的プラズマエッチング
JP7122061B2 (ja) エアギャップ形成プロセス
CN108352303A (zh) 氧化硅的自对准遮蔽
CN112349588B (zh) 半导体结构的形成方法、晶体管
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
US9698015B2 (en) Method for patterning a semiconductor substrate
US20240290623A1 (en) Processing methods to improve etched silicon-and-germanium-containing material surface roughness
TW202013606A (zh) 用於蝕刻期間之低介電常數溝槽保護的原子層沉積
TWI751328B (zh) 使用獨立式垂直碳結構來實現金屬觸點上的自對準微影術與選擇性沉積的方法
US9330962B2 (en) Non-lithographic hole pattern formation
TW202435268A (zh) 用於介電蝕刻的經由表面改質之側壁無機鈍化
TW202347785A (zh) 功率元件結構及製造方法
TWI831915B (zh) 半導體裝置之製造方法
CN109148273A (zh) 半导体结构的制作方法
CN115223850B (zh) 半导体结构的形成方法
CN113921470B (zh) 一种半导体结构及其制造方法
US11715780B2 (en) High performance and low power semiconductor device
CN1952782A (zh) 用于形成特征定义的方法
JP2010205958A (ja) 半導体装置の製造方法
WO2024177724A1 (en) Treatments to improve etched silicon-and-germanium-containing material surface roughness