TW201905962A - Soi晶圓的製造方法 - Google Patents

Soi晶圓的製造方法

Info

Publication number
TW201905962A
TW201905962A TW107119237A TW107119237A TW201905962A TW 201905962 A TW201905962 A TW 201905962A TW 107119237 A TW107119237 A TW 107119237A TW 107119237 A TW107119237 A TW 107119237A TW 201905962 A TW201905962 A TW 201905962A
Authority
TW
Taiwan
Prior art keywords
soi
oxidation
film thickness
thickness distribution
soi layer
Prior art date
Application number
TW107119237A
Other languages
English (en)
Other versions
TWI774781B (zh
Inventor
阿賀浩司
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW201905962A publication Critical patent/TW201905962A/zh
Application granted granted Critical
Publication of TWI774781B publication Critical patent/TWI774781B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6528—In-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7618—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating carrousel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1922—Preparing SOI wafers using silicon etch back techniques, e.g. BESOI or ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H10P95/906—Thermal treatments, e.g. annealing or sintering for altering the shape of semiconductors, e.g. smoothing the surface

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明係一種SOI晶圓的製造方法，具有對SOI晶圓做犧牲氧化處理而減厚調整SOI層的步驟，其中做犧牲氧化處理的SOI晶圓有單向傾斜形狀的膜厚分布，犧牲氧化處理的熱氧化為使用直立型熱處理爐，藉由組合無旋轉氧化及旋轉氧化而進行，於SOI層的表面形成具有單向傾斜形狀的膜厚分布的熱氧化膜而抵消SOI層的單向傾斜形狀的膜厚分布，除去形成的該熱氧化膜而藉此製造具有單向傾斜形狀的膜厚分布被消除的SOI層的SOI晶圓。藉此，以提供具有對具有單向傾斜形狀的SOI層膜厚分布的SOI晶圓做犧牲氧化處理而單向傾斜形狀的膜厚分布被消除的SOI層的SOI晶圓的製造方法。

Description

SOI晶圓的製造方法
本發明係關於SOI晶圓的製造方法。
藉由離子注入剝離法而製作SOI晶圓的情況，為了使剝離後當下的SOI層的膜厚均一性被維持的情況下且使剝離面的表面粗糙度予以降低，而有取代研磨的進行，而變為以高溫熱處理進行以使改善表面粗糙度的平坦化熱處理被進行。
平坦化熱處理後，通常會進行用於將SOI層調整至期望的膜厚的犧牲氧化處理，而在該犧牲氧化之中，作為能得到面內分布優良的氧化膜厚的熱氧化爐，一般使用能在使晶圓旋轉的同時進行熱氧化的直立型熱處理爐。
改善表面粗糙度的平坦化熱處理，雖然相較於藉由研磨（touch polish）的平坦化具有不使SOI層的膜厚均一性惡化的點為最大的好處，但是由於平坦化熱處理也會些微地進行SOI層的蝕刻，故與剝離後當下的膜厚均一性相比，而無法避免某種程度的惡化。
在進行過平坦化熱處理後當下的SOI層的膜厚分布為同心圓形狀的情況下，藉由應用專利文獻1所記載的方法，能藉由平坦化熱處理後的犧牲氧化處理而改善SOI層的膜厚分布。
於專利文獻1記載有：對於同心圓形狀的SOI膜厚分布，犧牲氧化處理之中的熱氧化，藉由使用具有晶圓旋轉機構的批次式熱處理爐，而進行升溫中或降溫中的至少一者以形成同心圓形狀的氧化膜厚分布，藉此抵消SOI膜厚分布以改善SOI膜厚分布。
再者，於專利文獻2記載有：測定SOI層的膜厚分布，基於預先求得的薄膜化步驟中的面內加工量分布，以於薄膜化步驟後改善SOI層的膜厚分布的方式使晶圓旋轉而配置的狀態下進行薄膜化。但是，作為對象的薄膜化步驟係為SC-1洗淨。
再者，於專利文獻3記載有：於熱氧化處理SOI層之前測定面內膜厚分布，基於該測定值，以使SOI層膜厚為厚的區域相比於薄的區域SOI層的面內溫度提高的方式，調整燈的輸出而進行熱氧化處理。 ［先前技術文獻］ ［專利文獻］
［專利文獻1］日本特開2013-125909號公報 ［專利文獻2］日本特開2016-66692號公報 ［專利文獻3］日本特開2007-242972號公報
［發明所欲解決之問題］ 如同上述，進行過平坦化熱處理後當下的SOI層的膜厚分布為同心圓形狀的情況下，藉由應用記載於專利文獻1的方法，能以平坦化熱處理後的犧牲氧化處理來改善SOI層的膜厚分布。
另一方面，發現了根據進行平坦化熱處理的熱處理爐的溫度分布特性等，而有平坦化熱處理後的SOI層的膜厚分布成為單向傾斜的形狀（SOI膜厚於特定的方向傾斜的形狀）的情況。
對於具有如此的單向傾斜形狀的膜厚分布的SOI層，即使進行：使用具有旋轉機構的直立型熱處理爐使晶圓旋轉而形成面內分布優良的氧化膜的犧牲氧化處理，則由於SOI層的單向傾斜形狀會維持原樣的緣故，而無法以犧牲氧化處理改善SOI層的膜厚分布。
有鑑於上述問題，本發明的目的在於，提供一種SOI晶圓的製造方法，該SOI晶圓具有：對具有單向傾斜形狀的SOI層膜厚分布的SOI晶圓，實施犧牲氧化處理，而藉此消除了單向傾斜形狀的膜厚分布的SOI層。 ［解決問題之技術手段］
為了解決上述課題，本發明提供一種SOI晶圓的製造方法，包含：藉由對於SOI晶圓實施將SOI層表面予以熱氧化且將形成的熱氧化膜予以除去的犧牲氧化處理，而將該SOI晶圓的SOI層予以減厚調整的步驟，其中 實施該犧牲氧化處理的SOI晶圓係作為該SOI層具有於特定的方向傾斜的單向傾斜形狀的膜厚分布， 該犧牲氧化處理之中的熱氧化為使用具有使晶圓表面於水平方向旋轉的機構的一直立型熱處理爐，以及將未使該SOI晶圓旋轉而進行熱氧化的無旋轉氧化及使該SOI晶圓旋轉的同時進行熱氧化的旋轉氧化予以組合而進行， 藉此，以抵消該SOI層的單向傾斜形狀的膜厚分布的方式，於該SOI層的表面形成具有單向傾斜形狀的氧化膜厚分布的熱氧化膜， 除去經形成的該熱氧化膜，而藉此製造具有單向傾斜形狀的膜厚分布經消除的SOI層的SOI晶圓。
如此的SOI晶圓的製造方法，藉由犧牲氧化處理之中的熱氧化，能形成與SOI層的單向傾斜形狀一致的單向傾斜形狀的氧化膜厚分布，其結果，能抵消SOI層的單向傾斜形狀的膜厚分布，而能製造具有單向傾斜形狀的膜厚分布經消除的SOI層的SOI晶圓。
再者此情況，作為該犧牲熱氧化處理中的熱氧化，係於進行該無旋轉氧化之後進行該旋轉氧化為佳。
如此一來，進行無旋轉氧化之後切換成旋轉氧化，藉此能簡便地形成與SOI層的單向傾斜形狀一致的單向傾斜形狀的氧化膜厚分布，故為佳。
再者此情況，能藉由施加一平坦化熱處理而製作該SOI層具有單向傾斜形狀的膜厚分布的該SOI晶圓，該平坦化熱處理係用於將藉由離子注入剝離法經以離子注入層剝離的SOI層表面予以平坦化。
如此一來，作為實施犧牲氧化處理的SOI晶圓，於藉由離子注入剝離法的剝離後加入平坦化熱處理的結果，能使用SOI層成為單向傾斜形狀的膜厚分布的SOI晶圓。 〔對照先前技術之功效〕
根據本發明的SOI晶圓的製造方法，組合無旋轉氧化及旋轉氧化而進行犧牲氧化處理之中的熱氧化，藉此能形成與SOI層的單向傾斜形狀一致的單向傾斜形狀的氧化膜厚分布，其結果能抵消SOI層膜厚分布，而能製造具有單向傾斜形狀的膜厚分布經消除的SOI層的SOI晶圓。
如同上述，對於具有單向傾斜形狀的膜厚分布的SOI層，即使進行：使用具有旋轉機構的直立型熱處理爐使晶圓旋轉而形成面內分布優良的氧化膜的犧牲氧化處理，亦由於SOI層的單向傾斜形狀會維持原樣的緣故，而有無法以犧牲氧化處理改善SOI層的膜厚分布的問題。
本發明人為了解決上述的問題而反覆努力檢討的結果，發現：對具有單向傾斜形狀的SOI層膜厚分布的SOI晶圓，使用具有晶圓旋轉機構的直立型熱處理爐而進行犧牲氧化之際，將未使SOI晶圓旋轉而進行熱氧化的無旋轉氧化及使SOI晶圓旋轉的同時進行熱氧化的旋轉氧化予以組合而進行，藉此於SOI層的表面形成具有抵消SOI層膜厚分布的單向傾斜形狀的氧化膜厚分布的熱氧化膜，藉此能於犧牲氧化處理後，製造具有單向傾斜形狀的膜厚分布經消除的SOI層的SOI晶圓，進而完成了本發明。
亦即，本發明提供一種SOI晶圓的製造方法，包含：藉由對於SOI晶圓實施將SOI層表面予以熱氧化且將形成的熱氧化膜予以除去的犧牲氧化處理，而將該SOI晶圓的SOI層予以減厚調整的步驟，其中 實施該犧牲氧化處理的SOI晶圓係作為該SOI層具有於特定的方向傾斜的單向傾斜形狀的膜厚分布， 該犧牲氧化處理之中的熱氧化為使用具有使晶圓表面於水平方向旋轉的機構的一直立型熱處理爐，以及將未使該SOI晶圓旋轉而進行熱氧化的無旋轉氧化及使該SOI晶圓旋轉的同時進行熱氧化的旋轉氧化予以組合而進行， 藉此，以抵消該SOI層的單向傾斜形狀的膜厚分布的方式，於該SOI層的表面形成具有單向傾斜形狀的氧化膜厚分布的熱氧化膜， 除去經形成的該熱氧化膜，而藉此製造具有單向傾斜形狀的膜厚分布經消除的SOI層的SOI晶圓。
以下說明本發明的SOI晶圓的製造方法。於第1圖顯示有表示本發明的SOI晶圓的製造方法的一範例的流程圖。
本發明中，首先準備SOI層2具有於特定的方向傾斜的單向傾斜形狀的膜厚分布的SOI晶圓1作為實施犧牲氧化處理的SOI晶圓（第1圖的（A）、第3圖的（A））。能使用的SOI晶圓1，其所具有的SOI層膜厚分布係具有例如第2圖所示的等厚線的單向傾斜形狀。另外，第3圖係為使用第2圖所示的SOI晶圓1的情況的各步驟後的A-A’截面圖。
雖然作為具有如此的單向傾斜形狀的膜厚分布的SOI層2的SOI晶圓1的製作方法無特別限定，但是能使用因離子注入剝離法所剝離的SOI晶圓的剝離面藉由高溫長時間的平坦化熱處理而平坦化的結果而使SOI層成為單向傾斜形狀的膜厚分布的SOI晶圓。
進行如此的平坦化熱處理的高溫熱處理爐，能使用不具備晶圓旋轉機構者。根據爐內溫度分布及熱處理條件等的條件，平坦化熱處理後的SOI層會成為單向傾斜形狀，故預先以實驗把握形成單向傾斜形狀的SOI層膜厚分布的熱處理爐及熱處理條件。
再者，藉由離子注入層的剝離後，於平坦化熱處理之前，多半會進行除去離子注入層的損傷並作為以提高結合強度為目的之結合熱處理的犧牲氧化。該情況，根據離子注入時的注入角度（偏移角度）等的注入條件，亦有剝離後當下的SOI層會成為單向傾斜形狀的膜厚分布的情況。於該情況，於前述作為結合熱處理的犧牲氧化，亦能應用本發明之中的犧牲氧化處理。
再者，在進行藉由研磨（touch polish）的平坦化的情況，亦有根據研磨條件，而研磨完成後當下的SOI層成為單向傾斜形狀的膜厚分布的情況。於此情況，能將研磨後的SOI晶圓作為SOI層2成為單向傾斜形狀的膜厚分布的SOI晶圓1而使用。
接下來，對SOI層2具有於特定方向傾斜的單向傾斜形狀的膜厚分布的SOI晶圓1，進行犧牲氧化處理。犧牲氧化處理係藉由熱氧化（第1圖的（B））以及氧化膜除去（第1圖的（C））而進行。
本發明中的犧牲氧化處理的熱氧化（第1圖的（B））係使用具有晶圓旋轉機構的直立型熱處理爐而進行。
本發明之中，預先利用具有使用的旋轉機構的氧化爐，使用監測晶圓而進行無旋轉氧化，並且測定藉由無旋轉氧化的氧化膜厚分布，藉此能正確地形成具有與SOI層的單向傾斜形狀一致的單向傾斜形狀的氧化膜厚分布的熱氧化膜。
本發明之中的犧牲氧化處理的熱氧化，將未旋轉SOI晶圓而進行熱氧化的無旋轉氧化及使SOI晶圓旋轉的同時進行熱氧化的旋轉氧化予以組合而進行，藉此能於SOI層2’的表面形成具有單向傾斜形狀的氧化膜厚分布的熱氧化膜3（第1圖的（B）、第3圖的（B））。另外，雖然無特別限定無旋轉氧化及旋轉氧化的順序，但是最初進行無旋轉氧化，之後切換至旋轉氧化的方法為簡便且佳。
將無旋轉氧化於最初進行的情況，預先測定實施犧牲氧化處理的SOI晶圓（具有單向傾斜形狀的膜厚分布的SOI晶圓1）的SOI層2的膜厚分布，以使SOI層膜厚為最大的位置（為最小的位置）與該監測晶圓的氧化膜厚分布為最大的位置（為最小的位置）一致的方式，使晶圓的放入方向旋轉之後，設置於直立型熱處理爐的晶舟。
將設置於晶舟的SOI晶圓投入至直立型熱處理爐（氧化爐），以無旋轉進行規定時間的氧化，之後切換至旋轉氧化而進行規定時間的氧化。自無旋轉氧化切換至旋轉氧化的時間（亦即，無旋轉氧化的氧化時間），能以犧牲氧化處理後的SOI層的膜厚分布成為最小的方式，考慮氧化前的SOI層膜厚分布，並透過實驗求得。
再者，本發明之中，無旋轉氧化及旋轉氧化的順序並未特別限定，只要能把握無旋轉氧化開始之際的晶圓的停止位置，就能於旋轉氧化之後進行無旋轉氧化，亦能交互地重複複數次。
接下來，藉由將形成的熱氧化膜3除去（第1圖的（C）、第3圖的（C）），製造了具有單向傾斜形狀的膜厚分布經消除的SOI層的SOI晶圓。關於熱氧化膜的除去方法並未特別限定，能使用氟酸洗淨等的習知的方法。
本發明係相較於氧化前的SOI層膜厚分布為某種程度大的情況，於進行將藉由離子注入剝離法所形成的最多為數nm左右的面內範圍（典型為1nm以下）的SOI層的參差予以抵消用的犧牲氧化處理的情況，特別有效。
另外，若於以高溫長時間進行平坦化熱處理的熱處理爐設置旋轉機構，雖然能得到平坦化熱處理後的SOI層為接近同心圓形狀者，但是若為不具備旋轉機構進行高溫長時間的熱處理的熱處理爐，則不會有伴隨著旋轉機構設置而裝置本身變得昂貴的擔憂，再者，不會有因熱處理管的變形等的影響而變得容易發生故障等的擔憂，故而為佳。
對此，若為使用於犧牲氧化處理的熱氧化的直立型熱處理爐（氧化爐），由於通常以未達1100℃，主要為1050℃以下而進行為多，故相比於平坦化熱處理，熱的負載小，於旋轉機構的設置不會發生技術的問題。
再者，作為以高溫長時間進行平坦化熱處理的熱處理爐，即使為使用設置有旋轉機構的熱處理爐的情況，亦會根據爐內溫度分布、旋轉中心位置的錯位或熱處理條件等條件，亦可能會形成些微單向傾斜形狀的膜厚分布。即使為此情況，應用本發明，藉由使無旋轉氧化時間比較短而能得到SOI層膜厚分布的修正功效。 ［實施例］
以下，雖表示實施例及比較例而更具體地說明本發明，但是本發明並非限定於此實施例。
［實施例一］ ＜具有單向傾斜形狀的SOI層膜厚分布的SOI晶圓的製作＞ 於下述的接合晶圓（附有熱氧化膜）的表面，以下述離子注入條件形成離子注入層，透過熱氧化膜與下述的基底晶圓的表面貼合之後，以下述條件進行剝離熱處理而藉由離子注入層剝離接合晶圓，藉此製作具有SOI層的SOI晶圓，對該SOI晶圓，以下述條件實施結合熱處理及平坦化熱處理，藉此製作了SOI晶圓。 ［接合晶圓］ Si單結晶晶圓、直徑300mm、＜100＞、p型、10Ωcm 附有熱氧化膜25nm ［基底晶圓］ Si單結晶晶圓、直徑300mm、＜100＞、 ［離子注入條件］ H+ 離子、50keV、6×1016 /cm2 ［剝離熱處理］500℃、30分鐘、氮氛圍 ［結合熱處理］1050℃、1小時、氧化性氛圍 ［平坦化處理］1200℃、3小時、H2 氣體100%
平坦化熱處理後的SOI膜厚分布，如第2圖的單向傾斜分布（缺口朝下，自左向右方向膜厚變薄的分布），膜厚範圍（Max-Min）為0.7nm。
＜進行犧牲氧化的直立型熱處理爐的特性確認＞ 對上述的SOI晶圓進行的犧牲氧化條件（1000℃、加熱合成氧化、氧化膜形成約410nm）之中，使用監測晶圓（Si單結晶晶圓、直徑300mm、＜100＞、p型、10Ωcm），測定僅以無旋轉氧化形成的氧化膜厚分布。其結果確認了氧化膜厚範圍為約5nm，其分布形狀成為如第4圖，自爐的跟前側向爐的深方向，氧化膜變薄的單向傾斜形狀。
＜犧牲氧化的實施：無旋轉氧化+旋轉氧化＞ 以使SOI晶圓的SOI膜厚為最厚的位置位於爐的跟前側的方式設置於晶舟，在該狀態下進行了30分鐘的無旋轉氧化（1000℃、加熱合成氧化）完成後當下，以1rpm的轉速旋轉晶舟，進行了2小時的旋轉氧化（1000℃、加熱合成氧化）。將犧牲氧化完成後的SOI晶圓浸漬於稀氟酸而除去SOI層表面的氧化膜之後，測定了SOI層膜厚分布。其結果，SOI層的單向傾斜形狀的膜厚分布被抵消，且膜厚範圍（Max-Min）改善至0.5nm。
［比較例一］ 除了僅以旋轉氧化（1rpm）進行了犧牲氧化以外，以與實施例一為同樣的條件進行犧牲氧化處理，並且測定了SOI層膜厚分布。其結果，SOI層的單向傾斜形狀的膜厚分布並未被消除，並且膜厚範圍（Max-Min）惡化至0.9nm。
［實施例二、比較例二至四］ 除了將犧牲氧化之中的無旋轉氧化及旋轉氧化（1rpm）的時間如表1中所示般地設定以外，以與實施例一為相同的條件進行犧牲氧化處理，並且測定了SOI層膜厚分布。在實施例二之中，SOI層的單向傾斜形狀，相比於犧牲氧化處理前，消除有所進展，成為幾乎均一的形狀，並且膜厚範圍（Max-Min）改善至0.6nm。再者，比較例二至四之中，超過了SOI層的單向傾斜形狀的膜厚分布的抵消，單向傾斜形狀則相反地傾斜，膜厚範圍（Max-Min）亦惡化。
將實施例一、二及比較例一至四所製造的SOI晶圓的膜厚範圍及SOI層膜厚分布形狀彙整而表示於表1。
【表1】
此外，本發明並不限定於上述的實施例。上述實施例為舉例說明，凡具有與本發明的申請專利範圍所記載之技術思想實質上同樣之構成，產生相同的功效者，不論為何物皆包含在本發明的技術範圍內。
1‧‧‧SOI晶圓
2‧‧‧SOI層
2’‧‧‧SOI層
3‧‧‧熱氧化膜
第1圖係顯示本發明的SOI晶圓的製造方法的一範例的流程圖。 第2圖係顯示本發明之中實施犧牲氧化處理且具有SOI層於特定的方向傾斜的單向傾斜形狀的膜厚分布的SOI晶圓的一範例的圖。 第3圖係顯示使用第2圖所示的SOI晶圓作為實施犧牲氧化處理的SOI晶圓的情況的本發明的SOI晶圓的製造方法之中的各步驟後的A-A’截面圖。 第4圖係顯示在實施例、比較例中所使用的直立型熱處理爐之中僅以無旋轉氧化形成於監測晶圓的氧化膜厚分布的圖。

Claims (3)

  1. 一種SOI晶圓的製造方法，包含：藉由對於SOI晶圓實施將SOI層表面予以熱氧化且將形成的熱氧化膜予以除去的犧牲氧化處理，而將該SOI晶圓的SOI層予以減厚調整的步驟，其中 實施該犧牲氧化處理的SOI晶圓係作為該SOI層具有於特定的方向傾斜的單向傾斜形狀的膜厚分布， 該犧牲氧化處理之中的熱氧化為使用具有使晶圓表面於水平方向旋轉的機構的一直立型熱處理爐，以及將未使該SOI晶圓旋轉而進行熱氧化的無旋轉氧化及使該SOI晶圓旋轉的同時進行熱氧化的旋轉氧化予以組合而進行， 藉此，以抵消該SOI層的單向傾斜形狀的膜厚分布的方式，於該SOI層的表面形成具有單向傾斜形狀的氧化膜厚分布的熱氧化膜， 除去經形成的該熱氧化膜，而藉此製造具有單向傾斜形狀的膜厚分布經消除的SOI層的SOI晶圓。
  2. 如請求項1所述之SOI晶圓的製造方法，其中作為該犧牲熱氧化處理中的熱氧化，係於進行該無旋轉氧化之後進行該旋轉氧化。
  3. 如請求項1或2所述之SOI晶圓的製造方法，其中藉由施加一平坦化熱處理而製作該SOI層具有單向傾斜形狀的膜厚分布的該SOI晶圓，該平坦化熱處理係用於將藉由離子注入剝離法經以離子注入層剝離的SOI層表面予以平坦化。
TW107119237A 2017-06-23 2018-06-05 Soi晶圓的製造方法 TWI774781B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017123117A JP6747386B2 (ja) 2017-06-23 2017-06-23 Ｓｏｉウェーハの製造方法
JPJP2017-123117 2017-06-23

Publications (2)

Publication Number Publication Date
TW201905962A true TW201905962A (zh) 2019-02-01
TWI774781B TWI774781B (zh) 2022-08-21

Family

ID=64737470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119237A TWI774781B (zh) 2017-06-23 2018-06-05 Soi晶圓的製造方法

Country Status (8)

Country Link
US (1) US11244851B2 (zh)
EP (1) EP3644346A4 (zh)
JP (1) JP6747386B2 (zh)
KR (1) KR102554190B1 (zh)
CN (1) CN110785830B (zh)
SG (1) SG11201911688XA (zh)
TW (1) TWI774781B (zh)
WO (1) WO2018235548A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750234A (ja) * 1993-08-04 1995-02-21 Komatsu Electron Metals Co Ltd 半導体ウェーハ製造装置および製造方法
US20040087042A1 (en) * 2002-08-12 2004-05-06 Bruno Ghyselen Method and apparatus for adjusting the thickness of a layer of semiconductor material
EP2190010A2 (en) * 2002-08-12 2010-05-26 S.O.I. Tec Silicon on Insulator Technologies A method of preparing a thin layer of semiconductor material
JP2007123643A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Ind Co Ltd 成膜装置、成膜方法、成膜装置のモニタリングプログラムおよびその記録媒体
JP2007242972A (ja) * 2006-03-09 2007-09-20 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2010153809A (ja) 2008-11-26 2010-07-08 Sumco Corp シリコンウェーハの表面に形成された所定の膜厚を有する層の膜厚分布を均一化する処理方法及びシリコンウェーハの厚み分布を均一化する処理方法
JP5927894B2 (ja) * 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR3007891B1 (fr) 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6086105B2 (ja) * 2014-09-24 2017-03-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
KR102554190B1 (ko) 2023-07-12
EP3644346A1 (en) 2020-04-29
JP6747386B2 (ja) 2020-08-26
WO2018235548A1 (ja) 2018-12-27
US20200111701A1 (en) 2020-04-09
SG11201911688XA (en) 2020-01-30
EP3644346A4 (en) 2021-03-17
CN110785830A (zh) 2020-02-11
JP2019009257A (ja) 2019-01-17
KR20200019142A (ko) 2020-02-21
US11244851B2 (en) 2022-02-08
TWI774781B (zh) 2022-08-21
CN110785830B (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
JP5927894B2 (ja) Ｓｏｉウェーハの製造方法
TWI590298B (zh) Method of manufacturing a bonded SOI wafer
JP6696917B2 (ja) 複合基板の製造方法
TWI604502B (zh) Fitting wafer manufacturing method
TWI357101B (en) Method for producing bonded wafer
TW201628055A (zh) 貼合式soi晶圓的製造方法
TWI573173B (zh) Method for manufacturing conformable SOI wafers
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
TWI640033B (zh) Method for manufacturing germanium wafer on insulator
JP5310004B2 (ja) 貼り合わせウェーハの製造方法
TW201824354A (zh) 貼合式soi晶圓的製造方法
JP2016201454A (ja) Ｓｏｉウェーハの製造方法
TW201905962A (zh) Soi晶圓的製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP5704039B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5531642B2 (ja) 貼り合わせウェーハの製造方法
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
CN118352231A (zh) 一种应用于改善多晶硅沉积硅衬底抛光后存在缺陷的工艺
WO2022091831A1 (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板
JP2001284559A (ja) 張り合わせ基板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent