TW201909419A - 帶有改良fom的可擴展的sgt結構 - Google Patents

帶有改良fom的可擴展的sgt結構 Download PDF

Info

Publication number
TW201909419A
TW201909419A TW107113392A TW107113392A TW201909419A TW 201909419 A TW201909419 A TW 201909419A TW 107113392 A TW107113392 A TW 107113392A TW 107113392 A TW107113392 A TW 107113392A TW 201909419 A TW201909419 A TW 201909419A
Authority
TW
Taiwan
Prior art keywords
trench
shield electrode
item
electrode
gate electrode
Prior art date
Application number
TW107113392A
Other languages
English (en)
Other versions
TWI675477B (zh
Inventor
馬督兒 博德
燮光 雷
Original Assignee
澳門商萬民半導體 (澳門) 有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 澳門商萬民半導體 (澳門) 有限公司 filed Critical 澳門商萬民半導體 (澳門) 有限公司
Publication of TW201909419A publication Critical patent/TW201909419A/zh
Application granted granted Critical
Publication of TWI675477B publication Critical patent/TWI675477B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/689—Vertical floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

一種屏蔽栅溝槽場效應晶體管包括一個在基板上方的外延層、一個本體區、一個形成在本體區和外延層中的溝槽，以及一個或多個源極區，形成在本體區的頂面中以及溝槽側壁附近。屏蔽電極形成在溝槽底部，閘極電極形成在屏蔽電極上方的溝槽頂部。通過第一電介質層，屏蔽電極與外延層絕緣。通過第一電介質層，閘極電極與外延層絕緣，通過第二電介質層，閘極電極與第二電介質層絕緣。第一和第二電介質層具有相同的厚度。

Description

帶有改良FOM的可擴展的SGT結構
本發明主要涉及半導體開關元件，更確切地說是用於高功率應用的屏蔽栅溝槽場效應晶體管，及其相同元件的製備方法。
微處理器和存儲元件等集成電路包括多個金屬-氧化物-半導體場效應晶體管（MOSFET），提供基本的開關功能，以配置邏輯閘極、數據存儲和功率開關等。
對於某些特定應用來說，屏蔽栅溝槽MOSFET可以提供許多獨具優勢的性能，因此比傳統的MOSFET和傳統的溝槽MOSFET更加適用。屏蔽栅溝槽MOSFET具有很低的閘極-至-汲極電容Cgd 、很低的導通電阻RDSon 以及很高的晶體管擊穿電壓。對於傳統的溝槽MOSFET來說，形成垂直溝槽的溝槽閘極的位置，同時降低導通電阻，也會增大整體的閘極-至-汲極電容。引入屏蔽栅溝槽MOSFET結構，使閘極與漂流區中的電場屏蔽起來，便解决了該問題，從而大幅降低了閘極-至-汲極電容。屏蔽栅溝槽MOSFET結構還提供漂流區中較高的少數載流子濃度，爲元件的擊穿電壓和較低的導通電阻帶來額外益處。屏蔽栅溝槽MOSFET的改良性能使得該技術成爲功率開關應用的絕佳選擇，用於開關模式電源（SMPS），通常也稱爲同步降壓轉換器（直流-直流變壓器）。
RDSon ×QG ，品質因數（FOM）通常被認爲是SMPS中MOSFET性能的最重要的指標之一，其中RDSon 是比導通電阻，QG 是閘極電荷。通常要求很高的閉鎖電壓（BV）和很低的導通狀態電阻（RDSon ）。另外，目前的計算應用需要功率MOSFET在很高的開關頻率下運行。因此，必須研發出可以在高速下開關，具有很高的最大閉鎖電壓性能以及很低的導通電阻的半導體功率開關元件。
正是在這一前提下，提出了本發明的各種實施例。
爲了解决以上問題，本發明的目的在於提供一種屏蔽栅溝槽場效應晶體管，其包括： a) 一個第一導電類型的基板； b) 一個第一導電類型的外延層，位於基板上方； c) 一個與第一導電類型相反的第二導電類型的本體區，形成在外延層上方； d) 一個形成在本體區和外延層中的溝槽，其中溝槽內襯第一電介質層； e) 一個屏蔽電極，形成在溝槽底部，其中通過第一電介質層，屏蔽電極與外延層絕緣； f) 一個閘極電極，形成在屏蔽電極上方的溝槽頂部，其中通過第一電介質層，閘極電極與外延層絕緣，通過第二電介質層，閘極電極與屏蔽電極絕緣，其中第一和第二電介質層具有相同的厚度；以及 g) 一個或多個第一導電類型的源極區，形成在本體區頂面中，其中每個源極區都鄰近溝槽的側壁。
本發明的一種屏蔽栅溝槽場效應晶體管，其中溝槽具有間距小於1微米(μm)。
本發明的一種屏蔽栅溝槽場效應晶體管，其中溝槽具有間距約爲0.6μm。
本發明的一種屏蔽栅溝槽場效應晶體管，其中第一或第二電介質層的厚度在10至25奈米(nm)範圍內。
本發明的一種屏蔽栅溝槽場效應晶體管，其中溝槽延伸到0.5微米或更小的深度。
本發明的一種屏蔽栅溝槽場效應晶體管，其中外延層的摻雜濃度在其深度上爲常數。
本發明的一種屏蔽栅溝槽場效應晶體管，其中屏蔽電極與閘極電極一樣寬。
本發明的一種屏蔽栅溝槽場效應晶體管，其中屏蔽電極是一個翻轉的T-型端接，帶有一個水平部分和一個垂直部分，閘極電極分裂成兩個部分，每個部分都在屏蔽電極的水平部分上方。
本發明的一種屏蔽栅溝槽場效應晶體管，還包括一個P立柱，形成在核心晶胞中，連接到在表面上的本體區或者與核心晶胞正交。
本發明的一種屏蔽栅溝槽場效應晶體管，還包括一個源極墊，形成在本體區上方，其中源極墊電連接到一個或多個源極區，並與閘極電極和屏蔽電極絕緣，源極墊帶有到一個或多個源極區的外部接頭。
本發明的一種屏蔽栅溝槽場效應晶體管，還包括一個汲極墊，位於基板下方。
本發明的一種用於製備屏蔽栅溝槽場效應晶體管的方法，其包括： a）在第一導電類型的基板上方提供一個第一導電類型的外延層； b）在外延層上方，提供第二導電類型的本體區，其中第二導電類型與第一導電類型相反； c）在本體區和外延層中提供一個溝槽，其中溝槽內襯第一電介質層； d）在溝槽底部提供一個屏蔽電極，其中通過第一電介質層，屏蔽電極與外延層絕緣； e）在屏蔽電極上方的溝槽底部提供一個閘極電極，其中提供第一電介質層，閘極電極與外延層絕緣，通過第二電介質層，閘極電極與屏蔽電極絕緣，其中第一和第二電介質層具有相同的厚度；並且 f）在本體區頂面內提供第一導電類型的一個或多個源極區，其中每個源極區都鄰近溝槽的側壁。
本發明的一種用於製備屏蔽栅溝槽場效應晶體管的方法，其中溝槽的間距小於1μm。
本發明的一種用於製備屏蔽栅溝槽場效應晶體管的方法，其中溝槽的間距小於0.6μm。
本發明的一種用於製備屏蔽栅溝槽場效應晶體管的方法，其中第一或第二電介質層的厚度在10至25nm範圍內。
本發明的一種用於製備屏蔽栅溝槽場效應晶體管的方法，其中溝槽延伸到0.5微米或更小的深度。
本發明的一種用於製備屏蔽栅溝槽場效應晶體管的方法，其中外延層的摻雜濃度在其深度上爲常數。
本發明的一種用於製備屏蔽栅溝槽場效應晶體管的方法，其中屏蔽電極與閘極電極一樣寬。
本發明的一種用於製備屏蔽栅溝槽場效應晶體管的方法，其中屏蔽電極電極是一個翻轉的T-型端接，帶有一個水平部分和一個垂直部分，閘極電極分裂成兩個部分，每個部分都在屏蔽電極的水平部分上方。
本發明的一種用於製備屏蔽栅溝槽場效應晶體管的方法，還包括在核心晶胞中製備一個P立柱，連接到在表面上的本體區或與核心晶胞正交。
在以下詳細說明中，參照附圖，構成典型實施例的一部分，經過典型實施例的說明，可以實施本發明。爲了簡便，在導電性或電荷載流子類型（p或n）的符號之後使用+或-通常是指半導體材料中指定類型的電荷載流子濃度的相對程度。通常來說，定義爲n+材料的負電荷載流子（即電子）濃度大於n材料的負電荷載流子濃度，n材料的負電荷載流子濃度大於n-材料的負電荷載流子濃度。與之類似，p+材料的正電荷載流子（即空穴）大於p材料的正電荷載流子濃度，p材料的正電荷載流子濃度大於p-材料的正電荷載流子濃度。要注意的是，有關係的是電荷載流子濃度，而不是摻雜物。例如，金屬可以重摻雜n-型摻雜物，但是如果材料也足夠反摻雜p-型摻雜物，那麽仍然可以具有相對很低的電荷載流子濃度。本文所用的摻雜物濃度小於1016 /cm3 可以稱爲“輕摻雜”，摻雜物濃度大於1017 /cm3 可以稱爲“重摻雜”。
引 言
人們已經提出了在某些設計中將UMOSFET配置成功率半導體元件，以提高最大閉鎖電壓並降低導通狀態電阻。關於高頻開關性能，Baliga等人發明的美國專利號爲5,998,833的專利提出了一種UMOSFET結構，提高高頻品質因數（HFOM），特此引用，以作參考。HFOM定義爲 （RDSon （QGS +QGD ））-1 ，其中QGS 和QGD 表示每單位面積上的閘極-源極和閘極-汲極電荷。
圖1，複製於上述5,998,833專利中的圖3，表示功率半導體元件梯度摻雜（GD）UMOSFET單元晶胞的剖面圖。圖1所示的UMOSFET單元晶胞100包括一個第一導電類型（例如N+）的重摻雜汲極層114、一個具有線性梯度摻雜濃度的第一導電類型的漂流層112、一個與第一導電類型（例如P）相反的第二導電類型的相對較薄的基極層116，以及一個第一導電類型（例如N+）的重摻雜源極層118。漂流層112具有線性梯度摻雜濃度，例如在漂流層112和汲極層114之間的交界面處最大的濃度大於5×1016 cm-3 ，在1μm深處最小的濃度約爲1×1016 cm-3 ，繼續均勻的水平一直到半導體功率元件100的頂面上。源極電極128b和汲極電極130位於半導體功率元件100的頂面和底面上。
條形溝槽包括一個頂部閘極電極127、一個底部溝槽-基極電極（或屏蔽）電極128a以及一個絕緣區125。溝槽側壁120a到屏蔽電極128a之間的絕緣區125的厚度（T1）大於溝槽側壁120a到閘極電極127之間的厚度（T2）。5,998,833專利是指利用從頂部閘極電極127分離出來的底部屏蔽電極128a，代替傳統UMOSFET結構中占據了整個溝槽的較大的閘極電極，可以降低UMOSFET的閘極至汲極電容（CGD ），從而在高頻操作時，减少了所需的閘極充電量和放電電流，提高了開關速度。
雖然圖1所示的GD-UMOSFET單元晶胞100與傳統的UMOSFET結構中的HFOM相比，具有一個改良的HFOM，但是當單元晶胞的間距小於1μm或小至0.6μm時，這種結構仍然面臨許多挑戰。首先，由於電荷平衡需要很厚的內襯氧化物，很難測量溝槽寬度。另外，由於間距很小，檯面結構非常窄，因此很難有穩定的工藝。而且，由於間距很小，閘極至汲極電容（CGD ）、QS （單位面積上的源極電荷）以及QG （單位面積上的閘極電荷）非常大，會影響HFOM。
本發明的各個方面提出了一種具有改良高頻開關性能的功率半導體元件，即使功率半導體元件的晶胞間距小於1μm或小至0.6μm。依據本發明的各個方面，功率半導體元件包括一個屏蔽栅溝槽MOSFET，具有一個淺溝槽，帶有一個薄氧化物內襯以及薄中間-多晶矽氧化物，在閘極和屏蔽電極之間。
實施例
圖2表示依據本發明的各個方面，一半屏蔽栅溝槽MOSFET的剖面示意圖。隨著本文所述的其他圖片，所述示例的相對維度和尺寸不會影響實際維度，僅用於解釋說明。
屏蔽栅溝槽MOSFET 200從第一導電類型的基板202開始。基板可以重摻雜合適的摻雜物類型。作爲示例，但不作爲局限，基板可以是一個n+基板，例如矽。基板202用作屏蔽栅溝槽MOSFET元件200的汲極。
一個第一導電類型的外延/漂流層204形成在基板202上方。作爲示例，但不作爲局限，外延/漂流層204可以是n-型。外延層204和基板202可以摻雜任意合適的n-型摻雜物類型（離子或原子），例如磷。外延/漂流層204的摻雜濃度在其深度上相當穩定。作爲示例，但不作爲局限，外延/漂流層204的摻雜濃度可以在5e15cm-3 至1e17cm-3 範圍內。第二導電類型的本體區206可以形成在外延/漂流層204上方。第二導電類型與第一導電類型相反。在一個實施例中，第一導電類型爲n-型，第二導電類型爲p-型。本體區206可以摻雜任意合適的p-型摻雜物類型，例如硼。
溝槽208形成在本體區206和外延/漂流層204中。溝槽208延伸到0.5微米或更小的深處。在一個實施例中，溝槽間距小於1μm。作爲示例，但不作爲局限，溝槽間距約爲0.6μm。溝槽內襯電介質材料210，例如氧化矽。屏蔽電極212形成在溝槽208底部。作爲示例，但不作爲局限，屏蔽電極212可以由多晶矽或任何其他導電材料製成。通過內襯溝槽208的電介質材料210，屏蔽電極212與外延/漂流層204絕緣。如圖2所示，電介質材料210在屏蔽電極212和溝槽側壁之間的厚度爲T1。閘極電極214形成在屏蔽電極212上方的溝槽208中。屏蔽電極212和閘極電極214可以由相同類型的材料或不同的材料製成。通過內襯溝槽208 的電介質材料210，閘極電極214與外延/漂流層204絕緣。另外，通過中間-多晶矽電介質層205，例如氧化矽，閘極電極214與屏蔽電極212絕緣。如圖2所示，電介質材料210在閘極電極214和溝槽側壁之間的厚度爲T2。另外，中間-多晶矽電介質層的厚度表示爲T3。在圖2所示的實施例中，屏蔽電極212與閘極電極214一樣寬，使得屏蔽電極與閘極電極完全重叠。因此，可以降低閘極至汲極耦合。內襯氧化物（即電介質材料210）具有穩定的厚度，厚度T1與厚度T2相同。另外，中間多晶矽電介質層205的厚度也與T1和T2相同。在一個實施例中，內襯氧化物210的厚度（T1和T2）或中間多晶矽電介質層205的厚度（T3）在10至25nm範圍內。
一個源極區216形成在溝槽208側壁附近的本體區206中。要注意的是，圖2僅表示出一個源極區216，至少還有一個在對面的溝槽側壁附近，沒有在這一半屏蔽栅溝槽MOSFET 200中表示出來。源極區可以重摻雜與基板202以及外延/漂流層204相同導電類型的摻雜物。作爲示例，但不作爲局限，對於n+型基板202來說，這些源極區216可以摻雜n+型。MOSFET元件200的行爲如下：當閘極電極214加載正向電壓時，MOSFET元件200接通，沿溝槽208的內壁，在源極區216和漂流/外延區204之間的本體區之內，垂直形成一個導電通道。
在本體區206上方放置一個金屬墊230，用作源極襯墊，提供到屏蔽栅溝槽MOSFET元件200的外部連接。源極襯墊230與閘極電極214和屏蔽電極212絕緣。另一個金屬墊240形成在基板202下方，用作汲極電極。
圖3表示依據本發明的各個方面，一半屏蔽栅溝槽MOSFET另一個實施例的剖面示意圖。與圖2所示的MOSFET 200類似，MOSFET 300包括一個基板302、一個外延/漂流層304、一個本體區306、一個或多個源極區316、一個源極金屬330以及一個汲極電極340。對於與MOSFET 200中一致的零件，爲了簡便，本說明中不再贅述。
MOSFET 300還包括一個溝槽308形成在本體區306和外延/漂流層304中。溝槽308延伸到0.5微米或更小的深度。在一個實施例中，溝槽間距小於1μm。作爲示例，但不作爲局限，溝槽間距約爲0.6μm。溝槽內襯電介質材料310，例如氧化矽。T-型屏蔽電極312具有一個水平部分和一個垂直部分，形成在圖3所示的溝槽308中。作爲示例，但不作爲局限，T-型屏蔽電極312可以由多晶矽或任意其他導電材料製成。通過內襯溝槽308的電介質材料310，T-型屏蔽電極312與外延/漂流層304絕緣。如圖3所示，電介質材料310在屏蔽電極312的水平部分和溝槽側壁之間的厚度爲T1。
分裂閘極電極具有兩個部分，每個都形成在屏蔽電極312的水平部分上方的溝槽308頂部中。圖3表示一部分分裂閘極電極314a。通過內襯溝槽308的電介質材料310，分裂閘極電極314a與外延/漂流層304絕緣。另外，通過氧化矽等中間多晶矽電介質層305，分裂閘極電極314a與屏蔽電極312絕緣。如圖3所示，電介質材料310在閘極電極214和溝槽側壁之間的厚度爲T2。另外，中間多晶矽電介質層的厚度表示爲T3。在圖3所示的實施例中，T-型屏蔽電極312比閘極電極314更寬，以獲得更好地去耦合。如圖所示，厚度T1與厚度T2相同。另外，中間多晶矽電介質層305的厚度（T3）也與T1和T2的相同。在一個實施例中，內襯氧化物310或中間多晶矽電介質層305的厚度在10至25nm範圍內。
上述圖1所示的GD-UMOSFET單元晶胞100使用厚氧化物內襯、厚中間多晶矽氧化物以及在外延層中的梯度摻雜濃度，有助於降低RDSon 。與原有技術不同，依據本發明的各個方面，屏蔽栅溝槽MOSFET具有一個薄氧化物內襯和中間多晶矽氧化物、非梯度，例如大致均勻的外延層中的摻雜濃度，以及一個與外延/漂流層304相比相對較淺的溝槽308。作爲示例，但不作爲局限，基板302和本體區306之間的交界面處，外延/漂流層304的摻雜濃度可以在標準值的5%範圍內局域變化，溝槽308的深度可以在漂流外延層304整體厚度的30%至60%之間。這些性能使得上述MOSFET 200或300不具有電荷平衡，幫助較低的QGD 或QOSS （即MOSFET的輸出電荷）顯著（即40%左右）保持在0.6μm間距。因此，閘極和汲極電極之間的電容（CGD ）得到降低。雖然很高的最大閉鎖電壓能力必須從20-30V降至12-16V，這個閉鎖電壓仍然足以用於大多數應用。隨著降低的閉鎖電壓，導通狀態電阻RDSon 可以保持相同水平，而不會减小。要注意的是，圖2所示的MOSFET 200或圖3所示的MOSFET 300可以選擇在核心晶胞或第三維度上包括一個P-立柱，對於需要25-30V之間的閉鎖電壓的元件維持電荷平衡。
圖4A-4G表示依據本發明的各個方面，用於製備屏蔽栅溝槽MOSFET元件的方法。雖然示意圖和說明主要涉及圖2所示的屏蔽栅溝槽MOSFET元件，但是本領域的技術人員應理解該製備方法通過加入或省去標準的製備工藝，就可以輕鬆拓展到任意的屏蔽栅溝槽MOSFET元件上。
屏蔽栅溝槽MOSFET 400的製備從第一導電類型的基板402開始，基板402承載著與圖4A所示的基板402相同導電類型的外延/漂流層404。作爲示例，但不作爲局限，基板402可以是一個n+型基板，例如矽晶圓。基板402構成MOSFET元件400的汲極。外延/漂流層404可以生長在基板402上方，並且可以是一個n型外延/漂流層404。外延/漂流層404的摻雜濃度在其整個深度上相當均勻。作爲示例，但不作爲局限，外延/漂流層404的摻雜濃度可以由一個標準值，從5e15cm-3 至1e17cm-3 範圍內，可以在標準值的5至10%範圍內局域變化。
如圖4B所示，可以通過在外延/漂流層404頂部注入摻雜物，製備第二導電類型的本體區406。作爲示例，但不作爲局限，本體區406可以是一個p型本體區406。可以利用離子注入然後擴散，摻雜本體區406，以獲得所需的摻雜濃度。當元件接通時，本體區406用作MOSFET元件源極和MOSFET元件汲極之間的傳導通道。
如圖4C所示，在本體區406和外延/漂流層404中形成溝槽408。利用一個硬掩膜（掩膜沒有表示出來），刻蝕溝槽408到一定深度，使得溝槽408的底部位於外延/漂流層404中。在一個實施例中，刻蝕溝槽408到0.5微米或更小的深度。溝槽間距小於1μm。作爲示例，但不作爲局限，溝槽間距約爲0.6μm。然後，沿溝槽408的側壁，沉積或生長一個電介質層410。在一個實施例中，電介質層（即內襯氧化物）410的厚度在10至25nm範圍內。
如圖4D所示，屏蔽電極412可以形成在溝槽408中。作爲示例，但不作爲局限，屏蔽電極412可以由多晶矽或任何其他導電材料製成。雖然沒有說明，但很重要的是要注意屏蔽電極412可以延伸到垂直於圖4A-4G中剖面的方向上，也可以在外延/漂流層404和本體層406中垂直延伸，以便於製備外部接頭。
閘極電極414可以形成在溝槽408中，電介質層（即中間多晶矽氧化物）405使閘極電極414與屏蔽電極412絕緣，如圖4E所示。通過內襯溝槽408的電介質材料410，閘極電極414還與外延/漂流層404絕緣。閘極電極414和溝槽408側壁之間的厚度，大約與屏蔽電極412和溝槽408側壁之間的厚度相同。中間多晶矽氧化物405的厚度約與內襯氧化物410的厚度相同。作爲示例，但不作爲局限，中間多晶矽氧化物的厚度在10至25μm範圍內。由於中間多晶矽氧化物405很薄，可以通過閘極氧化物生長工藝製備。閘極電極414可以由多晶矽或任何其他導電材料製成。雖然沒有說明，但很重要的是要注意屏蔽電極412可以延伸到垂直於圖4A-4G中剖面的方向上，也可以在外延/漂流層404和本體層406中垂直延伸，以便於製備外部接頭。可以在閘極電極414上方製備另一個電介質層，以提供絕緣。
在一個實施例中，屏蔽電極412可以是一個T-型屏蔽電極，就像圖3所示的屏蔽電極312那樣，閘極電極414可以是一個分裂閘極電極，就像圖3所示的閘極電極314那樣。T-型屏蔽電極412包括一個水平部分和一個垂直部分。另外，分裂閘極電極414包括兩部分，每一個都形成在溝槽408頂部。分裂閘極電極可以通過傳統工藝，形成在T-型屏蔽電極412上方。圖5A-5G表示依據本發明的各個方面，在閘極溝槽中製備分裂閘極電極用於MOSFET元件的方法。
在圖5A中，溝槽508形成在本體區506和外延/漂流層504中，外延/漂流層504形成在基板502上方。要注意的是，基板502、外延/漂流層504以及本體區506的製備工藝類似於圖4A-4C所示的工藝。利用一個硬掩膜（掩膜沒有表示出來），可以刻蝕溝槽508到一定深度，使得溝槽508的底部位於外延/漂流層504內。在一個實施例中，溝槽508刻蝕到0.5微米或更小的深度。溝槽間距小於1μm。作爲示例，但不作爲局限，溝槽間距約爲0.6μm。
然後，如圖5B所示，沿溝槽508的內壁沉積或生長一個電介質層510。在一個實施例中，電介質層（即內襯氧化物）510的厚度在10至25nm範圍內。在圖5C中，用導電材料512a（例如多晶矽）填充溝槽508，刻蝕掉本體上方的電介質材料510。在圖5D中，氧化導電材料512a頂部，形成一個場氧化層535，進行各向异性刻蝕。場氧化層535用作一個掩埋，進行各向异性刻蝕，除去未被場氧化層535覆蓋的那部分導電材料512a，如圖5E所示。從而形成T-型屏蔽電極512。
然後，除去T-型屏蔽電極底部上方的內襯氧化物。如圖5F所示，沿溝槽508和屏蔽電極512，沉積或生長另一個電介質層510a。內襯溝槽508和屏蔽電極512的電介質層510a的厚度，與屏蔽電極512和溝槽508側壁之間的厚度大約相同。沉積導電材料（例如多晶矽）然後回刻，形成分離閘極電極514，如圖5G所示。T-型屏蔽電極512水平部分和分離閘極電極514之間的中間多晶矽氧化物厚度，與內襯氧化物510的厚度大致相同。作爲示例，但不作爲局限，中間多晶矽氧化物的厚度在10至25μm之間。
進行帶掩膜的刻蝕（掩膜沒有表示出來），形成第一導電類型的一個或多個源極區416，如圖4F所示。作爲示例，但不作爲局限，注入然後擴散，獲得所需的摻雜濃度。源極區416形成在溝槽408側壁附近的本體區406頂面中。作爲示例，但不作爲局限，源極區416可以是一個n+源極區，用於n+型基板402。
然後，利用金屬掩膜（圖中沒有表示出來），在本體區406上方形成金屬墊，以提供到源極區416、閘極電極414和屏蔽電極412的外部接頭。如圖4G所示，源極墊430提供到MOSFET元件400源極區416的外部接頭。源極墊430與屏蔽電極511和閘極電極513絕緣。閘極墊（圖中沒有表示出來）提供到閘極電極414的外部接頭。屏蔽墊（圖中沒有表示出來）提供到屏蔽電極412的外部接頭。
對於一個實施例來說，MOSFET包括一個P-立柱，在核心晶胞或第三維度上，以維持電荷平衡，需要一個額外的工藝製備P-立柱。圖6表示帶有超級結P-立柱680的功率半導體元件600的三維圖。P-立柱680延伸到輕摻雜N-型外延層604中，外延層604形成在較重摻雜的N-型基板602上。在本例中，屏蔽電極612和閘極電極614形成在外延層604中的溝槽608中。通過內襯溝槽608內壁的電介質610，電極612、614與外延層604絕緣，通過中間電極電介質605，電極612和614相互絕緣。圖6中的P-立柱680三維形成，並連接到本體區606，利用P+層690，本體區606與源極墊630形成歐姆接觸。要注意的是，P立柱或者形成在核心晶胞結構中，或者與核心晶胞結構正交，這取决於設計優化和工藝考虑。P立柱680可以在溝槽608、本體606和源極區616形成之後再製備。這需要光掩膜工藝，定義要製備P立柱的區域，然後進行一系列低和高能量硼注入。保持P立柱的製備靠近工藝的後期，將使製成P立柱之後的熱周期最小化，從而减小其橫向擴散。與傳統的屏蔽栅溝槽MOSFET的製備工藝相比，由於依據本發明的各個方面製備MOSFET元件的工藝不需要深溝槽、厚內襯氧化物，也不需要HDP填充和回刻工藝，因此穩定而且更加簡便。
儘管本發明關於某些較佳的版本已經做了詳細的叙述，但是仍可能存在其他版本。因此，本發明的範圍不應由上述說明决定，與之相反，本發明的範圍應參照所附的權利要求書及其全部等效內容。任何可選件（無論首選與否），都可與其他任何可選件（無論首選與否）組合。在以下權利要求中，除非特別聲明，否則不定冠詞“一個”或“一種”都指下文內容中的一個或多個項目的數量。除非用“意思是”明確指出限定功能，否則所附的權利要求書並不應認爲是意義和功能的局限。
112‧‧‧漂流層
114‧‧‧汲極層
116‧‧‧基極層
118‧‧‧源極層
120a‧‧‧溝槽側壁
125‧‧‧絕緣區
127‧‧‧閘極電極
128a‧‧‧屏蔽電極
128b‧‧‧源極電極
130‧‧‧汲極電極
202‧‧‧基板
204‧‧‧外延/漂流層
205‧‧‧中間多晶矽電介質層
206‧‧‧本體區
208‧‧‧溝槽
210‧‧‧電介質材料
212‧‧‧屏蔽電極
214‧‧‧閘極電極
216‧‧‧源極區
230‧‧‧金屬墊
240‧‧‧金屬墊
308‧‧‧溝槽
314a‧‧‧分裂閘極電極
305‧‧‧中間多晶矽電介質層
312‧‧‧T-型屏蔽電極
304‧‧‧外延/漂流層
302‧‧‧基板
316‧‧‧源極區
306‧‧‧本體區
330‧‧‧源極金屬
310‧‧‧電介質材料
340‧‧‧汲極電極
402‧‧‧基板
404‧‧‧外延/漂流層
405‧‧‧中間多晶矽氧化物
406‧‧‧本體區
408‧‧‧溝槽
410‧‧‧電介質層
412‧‧‧屏蔽電極
414‧‧‧閘極電極
416‧‧‧源極區
430‧‧‧源極墊
502‧‧‧基板
504‧‧‧外延/漂流層
506‧‧‧本體區
508‧‧‧溝槽
510‧‧‧電介質層
510a‧‧‧電介質層
512‧‧‧T-型屏蔽電極
512a‧‧‧導電材料
514‧‧‧分離閘極電極
535‧‧‧場氧化層
602‧‧‧N-型基板
604‧‧‧N-型外延層
605‧‧‧中間電極電介質
606‧‧‧本體區
608‧‧‧溝槽
610‧‧‧電介質
612‧‧‧屏蔽電極
614‧‧‧閘極電極
616‧‧‧源極區
630‧‧‧源極墊
680‧‧‧P-立柱
690‧‧‧P+層
閱讀以下詳細說明並參照以下附圖之後，本發明的其他特徵和優勢將顯而易見：
圖1表示一種傳統的功率半導體元件的示意圖。 圖2表示依據本發明的各個方面，一種功率半導體元件的剖面圖。 圖3表示依據本發明的各個方面，另一種功率半導體元件的剖面圖。 圖4A-4G表示依據本發明的各個方面，製備屏蔽栅溝槽MOSFET元件的方法剖面示意圖。 圖5A-5G表示依據本發明的各個方面，用於MOSFET元件閘極溝槽中分裂栅電極的製備方法的剖面示意圖。 圖6表示依據本發明的各個方面，帶有超級結P-立柱的功率半導體元件的一部分三維剖視圖。

Claims (20)

  1. 一種屏蔽栅溝槽場效應晶體管，其包括： a) 一個第一導電類型的基板； b) 一個第一導電類型的外延層，位於基板上方； c) 一個與第一導電類型相反的第二導電類型的本體區，形成在外延層上方； d) 一個形成在本體區和外延層中的溝槽，其中溝槽內襯第一電介質層； e) 一個屏蔽電極，形成在溝槽底部，其中通過第一電介質層，屏蔽電極與外延層絕緣； f) 一個閘極電極，形成在屏蔽電極上方的溝槽頂部，其中通過第一電介質層，閘極電極與外延層絕緣，通過第二電介質層，閘極電極與屏蔽電極絕緣，其中第一和第二電介質層具有相同的厚度；以及 g) 一個或多個第一導電類型的源極區，形成在本體區頂面中，其中每個源極區都鄰近溝槽的側壁。
  2. 如申請專利範圍第1項所述之場效應晶體管，其中溝槽具有間距小於1μm。
  3. 如申請專利範圍第1項所述之場效應晶體管，其中溝槽具有間距約爲0.6μm。
  4. 如申請專利範圍第2項所述之場效應晶體管，其中第一或第二電介質層的厚度在10至25nm範圍內。
  5. 如申請專利範圍第1項所述之場效應晶體管，其中溝槽延伸到0.5微米或更小的深度。
  6. 如申請專利範圍第1項所述之場效應晶體管，其中外延層的摻雜濃度在其深度上爲常數。
  7. 如申請專利範圍第1項所述之場效應晶體管，其中屏蔽電極與閘極電極一樣寬。
  8. 如申請專利範圍第1項所述之場效應晶體管，其中屏蔽電極是一個翻轉的T-型端接，帶有一個水平部分和一個垂直部分，閘極電極分裂成兩個部分，每個部分都在屏蔽電極的水平部分上方。
  9. 如申請專利範圍第1項所述之場效應晶體管，還包括一個P立柱，形成在核心晶胞中，連接到在表面上的本體區或者與核心晶胞正交。
  10. 如申請專利範圍第1項所述之場效應晶體管，還包括一個源極墊，形成在本體區上方，其中源極墊電連接到一個或多個源極區，並與閘極電極和屏蔽電極絕緣，源極墊帶有到一個或多個源極區的外部接頭。
  11. 如申請專利範圍第1項所述之場效應晶體管，還包括一個汲極墊，位於基板下方。
  12. 一種用於製備屏蔽栅溝槽場效應晶體管的方法，其包括： a）在第一導電類型的基板上方提供一個第一導電類型的外延層； b）在外延層上方，提供第二導電類型的本體區，其中第二導電類型與第一導電類型相反； c）在本體區和外延層中提供一個溝槽，其中溝槽內襯第一電介質層； d）在溝槽底部提供一個屏蔽電極，其中通過第一電介質層，屏蔽電極與外延層絕緣； e）在屏蔽電極上方的溝槽底部提供一個閘極電極，其中提供第一電介質層，閘極電極與外延層絕緣，通過第二電介質層，閘極電極與屏蔽電極絕緣，其中第一和第二電介質層具有相同的厚度；並且 f） 在本體區頂面內提供第一導電類型的一個或多個源極區，其中每個源極區都鄰近溝槽的側壁。
  13. 如申請專利範圍第12項所述之方法，其中溝槽的間距小於1μm。
  14. 如申請專利範圍第12項所述之方法，其中溝槽的間距小於0.6μm。
  15. 如申請專利範圍第12項所述之方法，其中第一或第二電介質層的厚度在10至25nm範圍內。
  16. 如申請專利範圍第12項所述之方法，其中溝槽延伸到0.5微米或更小的深度。
  17. 如申請專利範圍第12項所述之方法，其中外延層的摻雜濃度在其深度上爲常數。
  18. 如申請專利範圍第12項所述之方法，其中屏蔽電極與閘極電極一樣寬。
  19. 如申請專利範圍第12項所述之方法，其中屏蔽電極電極是一個翻轉的T-型端接，帶有一個水平部分和一個垂直部分，閘極電極分裂成兩個部分，每個部分都在屏蔽電極的水平部分上方。
  20. 如申請專利範圍第12項所述之方法，還包括在核心晶胞中製備一個P立柱，連接到在表面上的本體區或與核心晶胞正交。
TW107113392A 2017-04-26 2018-04-19 帶有改良fom的可擴展的sgt結構 TWI675477B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/498,366 US10211333B2 (en) 2017-04-26 2017-04-26 Scalable SGT structure with improved FOM
US15/498,366 2017-04-26

Publications (2)

Publication Number Publication Date
TW201909419A true TW201909419A (zh) 2019-03-01
TWI675477B TWI675477B (zh) 2019-10-21

Family

ID=63916798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113392A TWI675477B (zh) 2017-04-26 2018-04-19 帶有改良fom的可擴展的sgt結構

Country Status (3)

Country Link
US (1) US10211333B2 (zh)
CN (1) CN108807548B (zh)
TW (1) TWI675477B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244128B (zh) * 2018-11-09 2024-03-12 无锡新洁能股份有限公司 一种半封闭式屏蔽栅iegt器件结构及其制作方法
CN209515675U (zh) * 2019-02-01 2019-10-18 南京江智科技有限公司 一种分离栅mosfet器件
CN109888003A (zh) * 2019-03-12 2019-06-14 电子科技大学 一种分离栅增强的功率mos器件
CN110137242B (zh) * 2019-04-03 2024-02-23 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
US10998450B1 (en) 2020-01-03 2021-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
JP7530757B2 (ja) * 2020-07-09 2024-08-08 新電元工業株式会社 半導体装置及び半導体装置の製造方法
US12080790B2 (en) 2020-10-28 2024-09-03 Wolfspeed, Inc. Power semiconductor devices including angled gate trenches
US11610991B2 (en) 2020-10-28 2023-03-21 Wolfspeed, Inc. Gate trench power semiconductor devices having improved deep shield connection patterns
US11769828B2 (en) * 2020-10-28 2023-09-26 Wolfspeed, Inc. Gate trench power semiconductor devices having improved deep shield connection patterns
US11552017B2 (en) * 2021-01-25 2023-01-10 Semiconductor Components Industries, Llc Trench gate transistors with low-resistance shield and gate interconnects
US11664436B2 (en) * 2021-03-01 2023-05-30 Wolfspeed, Inc. Semiconductor devices having gate resistors with low variation in resistance values
CN113066865B (zh) * 2021-03-15 2022-10-28 无锡新洁能股份有限公司 降低开关损耗的半导体器件及其制作方法
CN114335140B (zh) * 2021-12-16 2026-03-27 无锡先瞳半导体科技有限公司 三维隔离型超结结构场效应晶体管及其制备方法
CN114497201B (zh) * 2021-12-31 2024-05-10 东莞清芯半导体科技有限公司 集成体继流二极管的场效应晶体管、其制备方法及功率器件
CN114188410A (zh) * 2022-02-17 2022-03-15 绍兴中芯集成电路制造股份有限公司 屏蔽栅沟槽型功率mosfet器件
CN114883413A (zh) * 2022-05-17 2022-08-09 江南大学 一种在元胞内集成续流二极管的沟槽SiC MOSFET
TWI850794B (zh) 2022-10-12 2024-08-01 杰力科技股份有限公司 分離閘溝槽式元件及其製造方法
EP4362068A1 (en) * 2022-10-25 2024-05-01 Infineon Technologies Austria AG Transistor device and method of fabricating contacts to a semiconductor substrate
CN116895691A (zh) * 2023-05-31 2023-10-17 海信家电集团股份有限公司 半导体装置及其制作方法
CN117476770B (zh) * 2023-11-16 2024-07-19 华羿微电子股份有限公司 一种低栅极电荷屏蔽栅mosfet器件及其制作方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6479352B2 (en) * 2000-06-02 2002-11-12 General Semiconductor, Inc. Method of fabricating high voltage power MOSFET having low on-resistance
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
US6927458B2 (en) 2003-08-08 2005-08-09 Conexant Systems, Inc. Ballasting MOSFETs using staggered and segmented diffusion regions
CN103199017B (zh) * 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
US7648877B2 (en) * 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US20090242973A1 (en) 2008-03-31 2009-10-01 Alpha & Omega Semiconductor, Ltd. Source and body contact structure for trench-dmos devices using polysilicon
US7816720B1 (en) 2009-07-08 2010-10-19 Force Mos Technology Co., Ltd. Trench MOSFET structure having improved avalanche capability using three masks process
US8138605B2 (en) 2009-10-26 2012-03-20 Alpha & Omega Semiconductor, Inc. Multiple layer barrier metal for device component formed in contact trench
US8394702B2 (en) 2010-03-24 2013-03-12 Alpha And Omega Semiconductor Incorporated Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process
US8367501B2 (en) 2010-03-24 2013-02-05 Alpha & Omega Semiconductor, Inc. Oxide terminated trench MOSFET with three or four masks
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
US8580667B2 (en) 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
US8933506B2 (en) 2011-01-31 2015-01-13 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
US9685523B2 (en) 2014-12-17 2017-06-20 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
US8431470B2 (en) 2011-04-04 2013-04-30 Alpha And Omega Semiconductor Incorporated Approach to integrate Schottky in MOSFET
US8502302B2 (en) 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
US8507978B2 (en) 2011-06-16 2013-08-13 Alpha And Omega Semiconductor Incorporated Split-gate structure in trench-based silicon carbide power device
US8710627B2 (en) 2011-06-28 2014-04-29 Alpha And Omega Semiconductor Incorporated Uni-directional transient voltage suppressor (TVS)
US8785278B2 (en) * 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
CN104380441A (zh) * 2012-04-30 2015-02-25 维西埃-硅化物公司 集成电路设计
CN103426925B (zh) * 2012-05-14 2016-06-08 上海华虹宏力半导体制造有限公司 低栅极电荷沟槽功率mos器件及制造方法
US8753935B1 (en) 2012-12-21 2014-06-17 Alpha And Omega Semiconductor Incorporated High frequency switching MOSFETs with low output capacitance using a depletable P-shield
US8809948B1 (en) 2012-12-21 2014-08-19 Alpha And Omega Semiconductor Incorporated Device structure and methods of making high density MOSFETs for load switch and DC-DC applications
US8951867B2 (en) 2012-12-21 2015-02-10 Alpha And Omega Semiconductor Incorporated High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices
US9105494B2 (en) 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications
US9230957B2 (en) 2013-03-11 2016-01-05 Alpha And Omega Semiconductor Incorporated Integrated snubber in a single poly MOSFET
US9082790B2 (en) 2013-07-18 2015-07-14 Alpha And Omega Semiconductor Incorporated Normally on high voltage switch
JP6271440B2 (ja) * 2014-01-31 2018-01-31 ルネサスエレクトロニクス株式会社 半導体装置
KR102156130B1 (ko) * 2014-04-10 2020-09-15 삼성전자주식회사 반도체 소자 형성 방법
US9484452B2 (en) 2014-12-10 2016-11-01 Alpha And Omega Semiconductor Incorporated Integrating enhancement mode depleted accumulation/inversion channel devices with MOSFETs
CN105551964B (zh) * 2015-12-25 2018-10-26 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法
CN106057674B (zh) * 2016-05-31 2019-04-09 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法
US11588021B2 (en) 2019-12-25 2023-02-21 Excelliance Mos Corporation Trench MOSFET and manufacturing method of the same

Also Published As

Publication number Publication date
CN108807548B (zh) 2021-12-24
CN108807548A (zh) 2018-11-13
TWI675477B (zh) 2019-10-21
US20180315846A1 (en) 2018-11-01
US10211333B2 (en) 2019-02-19

Similar Documents

Publication Publication Date Title
TWI675477B (zh) 帶有改良fom的可擴展的sgt結構
TWI524521B (zh) 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體 及其製造方法
CN103579345B (zh) 高压场平衡金属氧化物场效应晶体管
CN102956684B (zh) 集成晶胞的掩埋场环场效应晶体管植入空穴供应通路
CN102623513B (zh) 用于快速开关的带有可控注入效率的二极管结构
CN104599966B (zh) 带有沟槽‑氧化物‑纳米管超级结的器件结构及制备方法
CN103094321B (zh) 二维屏蔽栅晶体管器件及其制备方法
US10644102B2 (en) SGT superjunction MOSFET structure
US20020175412A1 (en) Process for forming MOS-gated power device having segmented trench and extended doping zone
JP2018186270A (ja) トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
CN103887173A (zh) 利用耗尽p-屏蔽的低输出电容的高频开关mosfet
TW200947564A (en) Semiconductor device and method of forming a semiconductor device
CN104518007B (zh) 半导体装置
CN115715428A (zh) 具有混合栅极结构的功率装置
CN116469916A (zh) 一种沟槽型碳化硅mosfet及其制作方法
CN105529369A (zh) 一种半导体元胞结构和功率半导体器件
CN116632037A (zh) 一种沟槽型碳化硅mosfet
CN116525653A (zh) 一种集成二极管的沟槽型碳化硅mosfet及其制作方法
CN113658999B (zh) 具有无结终端技术功率半导体器件及制造方法和应用
CN113659009B (zh) 体内异性掺杂的功率半导体器件及其制造方法
CN110047930A (zh) Vdmos器件
CN112993021B (zh) 横向双扩散金属氧化物半导体场效应管
CN117673163A (zh) 高短路耐量的超结mosfet及其制备方法、芯片
CN113410281B (zh) 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法
CN210006743U (zh) 超结功率器件和电子设备