TW202013804A - 降低色散的介電質波導 - Google Patents

Abstract

本文公開了介電質波導的各種設計，以及製造這種波導的方法。本文所述的一種介電質波導類型包括在介電質波導材料中具有一個或多個空腔的波導。本文所述的另一種介電質波導的類型包括在介電質波導材料中具有導電脊的波導。相較於傳統的介電質波導，本文所述的介電質波導可以是降低色散的介電質波導，並且可以設計成調節所選頻寬中的較低頻率和較高頻率之間的波群延遲的差。

Description

降低色散的介電質波導

本揭示一般關於半導體裝置之領域，更具體的關於具有改善的色散特性的毫米波(mm-wave)介電質波導。

隨著越來越多的裝置互連以及使用者消耗越來越多的資料，提高伺服器效能的需求也以驚人的速度增長。可增加伺服器效能的一個特定領域是元件之間互連的效能，因為現今伺服器農場(server farm)及高效能計算(high-performance computing (HPC))架構內有許多的互連。這些互連包括刀鋒(blade)內互連、機架(rack)內互連、及機架至機架或機架至交換器互連。為了提供所需的效能，這些互連可能需要增加資料速率以及需要更長互連的交換架構。此外，由於大量的互連，互連的成本以及互連的功耗都應最小化。在現有的伺服器架構中，依據需要的資料速率，使用例如乙太網路電纜、同軸電纜或雙軸電纜等電纜來實現短互連(例如，機架內互連以及某些機架至機架)。對於較長的距離(例如，大於五公尺)，採用光學解決方案，這是由於光纖解決方案可實現長距離和高頻寬。光學互連可利用光學互連技術以及各種半導體技術與光纖。

然而，隨著新架構的出現，諸如100 Gigabit乙太網路，傳統的電連接變得越來越昂貴，並且非常消耗功率來支援短(例如，2公尺至5公尺)互連所需的資料速率。例如，為了擴展電纜的長度或電纜上的給定頻寬，可能需要使用更高品質的電纜或者採用先進的均等化、調變、及/或錯誤校正技術。因此，這些解決方案需要額外的功率和增加系統的延遲。光纖上的光學傳輸可以支援所需的資料速率和距離，但有嚴重的功率及成本損失，特別是針對短距離到中距離(例如，幾公尺)。對於所提出的架構中所需的某些距離和資料速率，目前沒有可行的電解決方案。對於伺服器農場中的中距離通訊而言，與光纖互連相關聯的開銷功率太高，而傳統電氣結構所需的錯誤校正產生實質的延遲(例如，幾百奈秒)。這使得兩種技術(傳統電氣及光學)對於包括HPC的新興機架級結構(rack-scale architecture (RSA))伺服器而言並非特別最佳，其中大多數傳輸範圍在2到5公尺之間。

可以較低功耗提供高資料速率的一種被提出的互連技術是毫米波波導互連技術。毫米波波導沿著介電質波導傳播和引導毫米波信號。通常，介電質波導還被導電塗料(例如，金屬)層覆蓋，以提供電屏蔽來防止串擾(cross-talk)或其他干擾。介電質波導是有益的，因為相較於高速輸入/輸出(I/O)技術中使用的傳統電互連，它們提供了低信號衰減。然而，毫米波沿著被屏蔽的介電質波導的傳播可能是色散受限的，這取決於特定的波導結構，其中色散指的是當透過介電質波導的介電材料傳播時，並非所有的頻率都具有相同速度的現象。介電質波導可能是損失限制的，若在通道長度上引起的色散不顯著的話(通常在純介電質波導中)；或者介電質波導可能是色散且損失限制的，若通道的長度很長的話(通常在金屬空氣核心波導中)。因此，在較長的毫米波波導中，信號可能引起過度的色散並且過度擴散，因此，變得很難在接收端解碼，因而限制了介電質波導的最大距離及/或資料速率。

及

概要

為了說明具有如本文所提出的改進的色散特性的介電質波導，重要的是理解可能在典型的介電質波導中起作用的現象。可將下面的基礎資訊視為可適當地解釋本公開的基礎。此種資訊僅被提供來用於解釋的目的，因此不應以任何方式解釋為限制本公開的廣泛範圍及其潛在的應用。

如上所述，具有導電塗層的介電質波導是色散受限的。特別是，信號光譜的不同頻率不會以相同的速度沿著導電塗層的介電質波導傳播。這導致信號在沿介電質波導傳播時擴散。信號擴散限制了可實現的最大互連長度(通道長度)或者可限制信號的最大可傳輸頻寬。換句話說，信號擴散可限制可沿介電質波導傳輸的最大資料速率。這可參考圖1A及1B來說明。

參考圖1A，示出標準的介電質波導100的透視圖。通常，介電質波導100包括由導電(例如，金屬)層112屏蔽的介電質核心110。選擇介電質核心110的尺寸以傳播所需的波長。例如，毫米波信號可沿介電質波導傳播，該介電質波導具有大約1.0毫米的寬度及大約0.5毫米的高度。然而，應當理解，對於相同的介電材料，通常，相對較大的橫截面支援較低的頻率，而相對較小的橫截面支援較高的頻率，並且本公開的實施例不限於任何特定的橫截面尺寸。

參考圖1B，示出了典型的介電質波導在90千兆赫(GHz)至140 GHz頻寬中的色散特性圖。在示出的頻寬中，較高頻率的波群延遲顯著減小。例如，在90 GHz頻率分量及140 GHz頻率分量之間的波群延遲的差可能是大約每公尺2.5奈秒(ns)(ns/m)。為了提供不需要大量處理以彌補色散的信號，將可用頻寬限制在色散特性實質上平坦的頻寬區域。然而，減少頻寬會導致最大可實現資料速率的降低，這是一個嚴重的缺陷。

本文公開了介電質波導的各種設計，以及製造此種波導的方法。本文所述的介電質波導的一種類型包括在介電質波導材料中具有一或多個空腔的波導(此種波導在本文中稱為"基於空腔的(cavity-based)介電質波導")。本文所描述的介電質波導的另一種類型包括在介電質波導材料中具有導電脊的波導(此種波導在本文中稱為"基於脊的(ridge-based)介電質波導")。通常，對於具有任意橫截面的波導而言，混合模態可以傳播，要求所有的場分量存在於傳播方向及橫向平面二者中。對於某些橫截面而言，此種波導還可傳播電磁波的橫向電場(transverse electric (TE))、橫向磁場(transverse magnetic (TM))、或橫向電磁(transverse electromagnetic (TEM))模態，並且可實現良好的侷限和低損耗。在一些實施例中，本文公開的至少一些介電質波導可能特別適合於支持在諸如準TE10模態或準TE01模態之混合模態中的波傳播，例如，適合於實質上矩形的橫截面。相較於傳統的介電質波導，本文公開的各種實施例可提供降低色散的介電質波導，並且可被設計成調整在所選頻寬之較低頻率和較高頻率之間的波群延遲的差。本文公開的各種實施例可以使兩晶粒之間的通訊相對於傳統方案有較高的頻寬和降低的(且與頻率無關的)介入損耗。本文公開的各種實施例比起傳統方案可展示出在更緊密間隔的通道中減少串擾。本文公開的各種實施例可支援毫米波或兆赫信令，從而能夠改善通訊及效能。

如本文所述的各種降低色散的介電質波導可以在與IC或IC封裝相關聯的一或多個元件中、或/及在各種這樣的元件或封裝之間實現，其中本文所述的波導可在不同晶粒或其他元件之間提供高頻寬、低損耗信令。在各種實施例中，與IC相關聯的元件包括，例如，電晶體、二極體、電源、電阻器、電容器、電感器、感測器、收發器、接收器、天線、毫米波信號發射器等。與IC相關聯的元件可包括安裝在IC上的那些元件，其作為IC的組成部分被提供，或者連接到IC的那些元件。IC可以是類比的或是數位的，並且可用於許多應用中，諸如微處理器、光電元件、邏輯塊、音頻放大器、網路交換器、電子控制單元等，這取決於與IC相關聯的元件。可採用IC作為晶片組的一部分，用於在電腦中執行一或多個相關功能。

在一些實施例中，如本文所述的各種降低色散的介電質波導可被用來實現單一IC元件或單一計算/記憶體裝置之內的互連。例如，如本文所述的各種降低色散的介電質波導可被用來在IC封裝中通訊地耦合兩個晶粒。

在一些實施例中，如本文所述的各種降低色散的介電質波導可被用來實現元件之間的互連，例如，各種HPC架構中的互連或自動駕駛平台中的互連。特別是，如本文所述的各種降低色散的介電質波導可被用來實現刀鋒型互連、機架內互連、機架至機架的互連、或機架至交換器的互連。此外，如本文所述的各種降低色散的介電質波導可被用來實現短互連(例如，小於5公尺)以及長互連(例如，大於5公尺)。特別是，如本文所述的各種降低色散的介電質波導可被用來實現用於自動駕駛的車載互連(例如，汽車、飛機、無人機)，範圍從1公尺到15公尺。如本文所述的各種降低色散的介電質波導可被用於高資料速率通訊，例如，100 Gigabit以及被用於更高的資料速率通訊，如乙太網路電纜。此外，如本文所述的各種降低色散的介電質波導可被用於長於15公尺的互連，犧牲可實現的最大資料速率。

出於解釋的目的，闡述了具體的數字、材料和配置，以便提供對說明性實施方式的透徹理解。然而，對本領域之技術人士來說顯而易見的是，可以在沒有具體細節的情況下實踐本公開或/及可以僅利用所描述的一些態樣來實踐本公開。在其他情況下，省略或簡化眾所周知的特徵，以免模糊說明性實施方式。

在下面詳細的描述中，參考形成本文之一部分的附圖，並且其中透過圖示的方式示出可以實踐的實施例。為了方便起見，用語「圖1」可被用來指稱圖1A-1B的附圖集合，以及用語「圖2」可被用來指稱圖2A-2B的附圖集合等等。附圖不一定按比例繪製。例如，為了使各種層、結構、和區域更清楚，某些層的厚度可以被放大。此外，儘管可以用精確的直角和直線繪製示出示例性裝置的各種結構/組件的附圖，但是真實世界的製程限制可能阻止設備的實現完全如所示那樣。因此，應當理解，由於特徵可能不具有精確的直角和直線而修改成反映示例真實世界製程限制的附圖是在本公開的範圍內。以此方式修改的圖式可以更加代表真實世界的結構/組件，如可以使用各種表徵工具，例如掃描電子顯微鏡(SEM)或透射電子顯微鏡(TEM)，在圖像上看到的那樣。此外，本附圖的各種結構/組件還可包括可能的製程缺陷，例如舉例來說，角落的圓角、層/線的下垂、非故意的間隙及/或不連續、非故意的不平坦表面和體積等，雖然這些可能的製程缺陷可能未在附圖中具體示出。應當理解，在不脫離本公開的範圍的情況下，可以利用其他實施例並且可以對附圖和描述進行結構或邏輯上的改變。因此，下面詳細的描述不應被視為具有限制意義。

可以以最有助於理解所要保護的標的的方式，將各種操作描述為多個離散動作或依序的操作。然而，描述的順序不應被解釋為暗示這些操作必須與順序相關。特別是，這些操作可能不按照呈現的順序執行。所描述的操作可以以與所描述的實施例不同的順序執行。可以執行各種附加操作、及/或在另外的實施例中可以省略所描述的操作。

為了本公開之目的，用語「A及/或B」表示(A)、(B)或(A及B)。為了本公開的目的，用語「A、B及/或C」表示(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。關於測量範圍所使用的術語「在~之間」包括測量範圍的末端。「一(a)」、「一(an)」、及「該(the)」的含義包括複數引用。「之中(in)」的含義包括「之內(in)」和「之上(on)」。

本說明書使用「在一實施例中」或「在實施例中」等用語，其可各自指稱相同或不同實施例中的一或多個。此外，關於本公開之實施例使用的「包含」、「包括」、「具有」等術語是同義詞。本公開可以使用基於透視的描述，例如「上方」、「下方」、「頂部」、「底部」、和「側面」；這些描述被用來使討論更容易，並且不旨在限制所公開之實施例的應用。此外，在本公開中，任何部件(例如，層、膜、區域、或板)以任何方式位在另一部件上或上方(例如，位置在上/上方、設置在上/上方，位在上/上方、佈置在上/上方、形成在上/上方等等)的陳述表示所指稱的部件與另一部件接觸，或者所指稱的部件在另一部件上方，其中有一或多個中間部件位在兩部件之間。另一方面，任何部件與另一部件接觸的陳述表示兩個部件之間沒有中間部件。

術語「實質上」、「接近」、「大約」、「近似」、及「約」，通常指的是目標值的+/-20%之內。除非另有說明，否則使用序數形容詞「第一」、「第二」及「第三」等來描述共同的物件僅僅表示參考相似物件的不同實例，並非企圖暗示如此描述的物件必須給定的順序，無論是在時間上、空間上、排序中或者以任何其他的方式。

在下面詳細的描述中，將使用本領域之技術人士通常採用的術語來描述說明性實施方式的各種態樣，以將他們工作的實質傳達給本領域之其他技術人士。例如，術語「氧化物」、「碳化物」、「氮化物」等可指稱分別含有氧、碳、氮等的化合物。在另一範例中，術語「連接」表示在連接的物體之間的直接電或磁性連接，其中沒有任何中間裝置，而術語「耦合」表示在連接的物體之間的直接電或磁性連接或者透過一或多個被動或主動中間裝置的間接連接。術語「電路」表示一或多個被動及/或主動元件，其被配置成彼此合作以提供期望的功能。此外，除非另有說明，否則如本文中所使用的，術語「介電材料」指的是單一介電材料或各種介電材料的組合，例如，可混合或彼此堆疊的不同介電材料。類似地，術語「導電材料」或任何其他的「材料」是指一或多個此種材料。基於空腔的介電質波導

本文所述的基於空腔的介電質波導，旨在透過在介電質波導材料中包括一個或多個空腔，來減少具有一定頻寬之傳播信號的高頻分量和低頻分量之間的波群延遲的差。可將在介電質波導材料中設置一或多個空腔，其中空腔是空氣腔或是填充有一些介電常數低於介電質波導材料的介電常數的其他液體或固體介電質填充材料的空腔，視為透過包括具有不同介電常數值的二或多種不同的介電材料來形成波導。這對於降低給定頻寬上的色散可能是有益的，因為不同頻率的信號分量將優先沿著不同的材料傳播。通常，較高頻率的信號分量將優先沿著具有較高介電常數的介電材料傳播，而較低頻率的信號分量將沿著整個橫截面傳播，因此將經歷較低的有效介電常數。沿著具有較低有效介電常數的介電材料的傳播可以減少這些相對較低頻率的波群延遲，並因此導致整體上降低色散。透過在給定頻寬上降低色散，給定長度的介電質波導可提供具有更大頻寬的可靠信號或者用於傳播給定頻寬的介電質波導可以在更長的互連距離上提供可靠的信號。

圖2A是依據本公開之一些實施例，示例性基於空腔的介電質波導200的一部分的透視圖。介電質波導200可包括介電質波導材料210，以及在介電質波導材料210中的一或多個空腔，圖2A的範例中示出兩個空腔220。亦如圖2A中所示，介電質波導200還可包括導電塗層230包圍介電質波導材料210和空腔220。在使用介電質波導200的期間，電磁波可沿著介電質波導200在介電質波導200的第一端202和第二端204之間行進(即，參考圖2A中所示的示例性座標系統，第一端202位在y軸座標上，其y軸座標比第二端204的y軸座標更靠近觀察者)。因此，介電質波導200從而可以在示出的示例性座標系統的y軸方向上提供用於沿著介電質波導200傳輸電磁波的通道。

在一些實施例中，圖2A中所示的兩個空腔中的每一個都可以在介電質波導200的第一端202和第二端204之間(沿介電質波導200的長度)延伸。在其他實施例中，介電質波導200可以僅包括一個這樣的空腔220，例如，介電質波導可包括介電質波導材料210實質上位於中央(若觀察波導的橫截面，介電質波導材料210在此種實施方式中具有任何合適的橫截面形狀，例如，實質上圓形或多邊形，例如矩形或正方形)，被空腔220包圍，其中空腔220以及在波導中央的介電質波導材料210之各者沿介電質波導200的長度在第一端202及第二端204之間延伸。在另外其他的實施例中，介電質波導200可包括兩個以上的此種空腔220，例如，介電質波導可包括4個空腔220，其中每個空腔220及介電質波導材料210沿介電質波導200的長度在第一端202及第二端204之間延伸。因此，僅管圖2A示出兩個空腔220，在其他實施例中，可使用其他數量之更多或更少的空腔220，因此，除非另有說明，否則本公開中對「空腔220」的任何提及指的是任意一或多個此種空腔。此外，代替被實施為在第一端202及第二端204之間不間斷地延伸的單一空腔，在一些實施例中，本文所述的空腔220中的每一個可被實施為沿著波導的長度在第一端202和第二端204之間形成的複數個不連接的空腔，這種形成單一「空腔220」的不連接空腔被稱為「子空腔」。

空腔220在圖2A中被示出為透視，示出了空腔220可被填充有空氣或任何其他氣體或氣體組合、或者可以是實質上真空的實施例。在介電質波導200的其他實施例中，空腔220中的一或多個可以被填充有液體或固體介電質填充材料。例如，在一些實施例中，使用固體填充材料來至少部分地填充空腔220可以有助於為介電質波導200提供機械穩定性。

在所有這些實施例中，空腔220內的材料的介電常數低於介電質波導材料210的介電常數。

在一些實施例中，介電質波導材料210的介電常數可介於約1.5和10.0之間。在一些實施例中，介電質波導材料210可包括塑料。可被用作為介電質波導材料210的材料的範例可包括，但不限於，液晶聚合物(LCP)、低溫共燒陶瓷(LTCC)、玻璃、聚四氟乙烯(PTFE)、拉伸性PTFE (ePTFE)、低密度PTFE (LD-PTFE)、乙烯四氟乙烯(ETFE)、乙烯丙烯氟化物(FEP)、聚乙烯(PE)、高密度(HD)PE、聚醚醚酮(PEEK)、或全氟烷氧基樹脂(PFA)。其他範例包括氟摻雜的二氧化矽、碳摻雜的二氧化矽、旋塗有機聚合物介電質，諸如舉例來說，聚醯亞胺、聚降冰片烯、及苯環丁烯、或旋塗矽基聚合物介電質，諸如舉例來說，氫倍半矽氧烷(HSQ)及甲基倍半矽氧烷(MSQ)或有機基介電膜、具有無機填料顆粒的有機環氧樹脂。可被用來形成介電質波導材料210的介電材料的其他範例包括各種多孔介電材料，諸如舉例來說多孔二氧化矽或多孔碳摻雜的二氧化矽，其中在介電質中產生大的空隙或孔隙以降低層的總體介電常數，因為空隙可以具有接近1的介電常數。若空腔220填充有介電質填充材料，此種材料還可包括被列出用於介電質波導材料210的任何介電材料(例如，上面所列出的任何固體塑膠材料，例如，PTFE、PE或PEEK的不同變形)，只要被選擇用於空腔220之介電填充的材料的介電常數低於被選擇用於介電質波導材料210的材料的介電常數。例如，當空腔被形成為完全由介電質波導材料210包圍的孔時，可以使用用於填充空腔220的液體介電填充材料。

在各種實施例中，導電塗層230可包括任何合適的導電材料，其可以被設置在介電質波導材料210周圍、包圍一或多個空腔220。例如，在一些實施例中，導電塗層230可包括任何合適的箔包覆(foil-wrap)材料，其通常被用於半導體封裝中(例如，銅基金屬帶、鍍銀銅帶、聚合物背襯金屬帶等)。在另一範例中，導電塗層230可包括任何合適的導電材料，其可使用塗佈技術被設置在介電質波導材料210周圍(例如，導電漿料的噴塗、沉積具有銀奈米顆粒的導電漿料等)。

在一些實施例中，導電塗層230的至少一部分可形成空腔220中至少一個空腔的壁。這在圖2A中示出，導電塗層230的部分232形成每個空腔220的個別壁(因此，導電塗層230的部分232可以互換地被稱為「導電壁232」)。如本文中所使用的，術語「壁」指的是可被視為形成保護性或限制性屏障的任何結構。因此，在各種實施例中，「壁」可包括多個面，每個面在任何合適的幾何形狀中可以是直的或彎曲的，或者可包括單個彎曲或直的表面。在圖2A中示出的範例中，導電壁232被顯示成直的表面。然而，在介電質波導200的其他實施例中，導電壁232中的一或二者可以是彎曲的或/及可包括多個面，每個面可以是直的或彎曲的。特別是，在一些實施例中，使導電壁232至少稍微彎曲是不可避免的，例如，當導電塗層230透過箔包覆被設置在介電質波導材料210及空腔220周圍時。

當存在導電壁232時，意味著空腔220僅部分被介電質波導材料210包圍，其餘部分被導電壁232包圍。因此，對於每個空腔220，個別的導電壁232形成第一壁，並且介電質波導材料210的一部分形成第二壁，使得第一壁和第二壁一起沿著介電質波導200的長度包圍空腔210(即，若介電質波導200沿直線定位，從位於沿圖2A中示出的示例性x-y-z座標系統的y軸的一點的介電質波導的第一端到位於沿y軸的另一點的介電質波導的第二端)。介電質波導材料210中形成空腔220之壁的部分在圖2A中被顯示為部分212，其中介電質波導材料210的部分212可以互換地被稱為「介電壁212」。類似於導電壁232，任何介電壁212可包括多個面，每個面在任何合適的幾何形狀中可以是直的或彎曲的，或者可包括單個彎曲或直的表面。在圖2A中示出的範例中，每個介電壁212被顯示為具有一個實質上直的水平面和一個傾斜面(即，沿特定方向傾斜或歪斜的表面；或者，換句話說，從水平面分叉的表面)，該傾斜面亦被顯示為實質上直的。然而，在介電質波導200的其他實施例中，介電壁212中的一或二者可具有不同的幾何形狀，例如，圖4-7之範例中所示並且在下面更詳細地描述。

在圖2A中示出的範例中，導電塗層230被顯示為沿介電質波導200的長度，即，在第一端202和第二端204之間，完全地包圍介電質波導材料210和空腔220。然而，在介電質波導200的其他實施例中，導電塗層230可具有中斷，即，僅部分地包圍介電質波導材料210和空腔，這可以是透過設計的或者是意外的製造產物。

在圖2B中示出的圖中提供了當使用介電質波導200時效能改善的範例。實線241表示沒有降低色散之示例性介電質波導的色散特性(例如，示例性介電質波導100的)，以及虛線242表示降低色散的基於空腔的介電質波導的色散特性(例如，示例性介電質波導200的)。如可從圖2B中所見的，包含具有與介電質波導材料210之介電常數不同的介電常數的一或多個空腔220可顯著地減少給定頻寬中較低頻率的波群延遲。例如，相較於沒有降低色散的介電質波導，圖2B中示出的實施例可以針對所示的最低頻率(即，90 GHz)，在降低色散的介電質波導200中提供大約1.5 ns/m的波群延遲改善。

圖3是依據本公開之一些實施例，基於空腔的介電質波導，諸如舉例來說，介電質波導200的橫截面圖300。橫截面300可以是在圖2A中所示的示例性座標系統的任何x-z平面中的介電質波導200之橫截面的範例(示出了介電質波導材料210及空腔220，但為了不使圖混亂，並未具體示出導電塗層230)，在圖3中指出沿x軸及z軸的各種示例性尺寸。例如，在介電質波導材料210具有2.1的介電常數的一些實施例中，介電質波導材料210的頂部302和底部304之各者的厚度(沿圖中所示之座標系統的z軸測量的尺寸)可以在約20到300微米(um)之間，包括在其中的所有值和範圍，例如，可以是大約150 um，如圖3中所示。在各種實施例中，介電質波導材料210之中央壁306的寬度(沿圖中所示之座標系統的x軸測量的尺寸)可以在約50到600 um之間，包括在其中的所有值和範圍，其取決於波導材料210的介電常數，例如，針對介電質波導材料210具有2.1的介電常數的實施例而言，可以是大約400 um，如圖3中所示。在各種實施例中，介電質波導材料210的總體高度(沿圖中所示之座標系統的z軸測量的尺寸)可以在約100到2000 um之間，包括在其中的所有值和範圍，例如，可以是大約925 um，如圖3 (150+100+425+100+150=925)中所示。在各種實施例中，介電質波導材料210的總體寬度(沿圖中所示之座標系統的x軸測量的尺寸)可以在約200到4000 um之間，包括在其中的所有值和範圍，例如，可以是大約1850 um，如圖3 (325+400+400+400+325=1850)中所示。圖3中還示出表徵介電質波導材料210之示例性傾斜壁以便形成空腔220的尺寸。當使用16正交調幅(16QAM)來編碼資料時，這種示例性介電質波導200能夠支援在具有50 GHz可用單模頻寬的120 GHz的載波頻率下，每秒200 Gigabit的通訊。

雖然圖3中說明了一些示例性尺寸，但在各種實施例中，介電質波導200的尺寸可以採用任何合適的值，以實現在期望的頻率範圍內有效傳輸電磁波，結合針對介電質波導200之不同部分而選擇的材料(例如，結合不同部分之材料的介電常數)。例如，對於給定的材料選擇，介電質波導200之總體寬度或高度的較小值可適用於傳輸較高頻率的電磁波，反之亦然(例如，針對具有2.1的介電常數的介電質波導材料210，介電質波導200的總體寬度和高度可以分別為大約2.4 mm和1.2 mm，或者分別為1.6 mm和0.8 mm，用於傳輸載波頻率在約90到140 GHz之間的電磁波信號；或者介電質波導200的總體寬度和高度可以分別為大約0.9 mm和0.5 mm，用於傳輸載波頻率在約160到260 GHz之間的電磁波信號；或者介電質波導200的總體寬度和高度可以分別為大約0.7 mm和0.35 mm，用於傳輸載波頻率在約200到340 GHz之間的電磁波信號)。在另一範例中，對於給定的操作頻率(例如，對於給定的傳輸頻率)，較高的介電質波導材料210之介電常數的值可適用於減小介電質波導200的尺寸(例如，寬度和高度)，反之亦然。

在各種實施例中，一或多個空腔220的體積與介電質波導材料210的體積的比例可以是在約0.2到2之間，包括在其中的所有值和範圍，例如，在約0.4到1.5之間，或者在約0.6到1之間。在一些實施例中，可以選擇用來填充空腔220的材料以及空腔220的幾何形狀，以匹配TE20模態形狀，以便進一步移出介電質波導200的截止頻率並且實現更寬的單模頻寬。

雖然在圖3(及圖2A)的範例中將介電質波導200顯示為具有實質上矩形的橫截面，但在其他實施例中，此種介電質波導可具有其他的橫截面形狀，例如，實質上為橢圓形(例如，如圖7中所示)、實質上為圓形、具有圓角的矩形、或具有尖角或圓角的任何其他多邊形。

應注意的是，介電質波導200也可能是特別有利的，因為使用中央壁306來分隔兩個空腔220(特別是當空腔220是未填充有固體介電材料的空腔時)的橫截面提供了機械優勢，以及其中介電質波導材料210的頂部302和底部304延伸以包圍空腔220的頂部和底部。彎曲應力下的波導將在位在遠離波導電纜的中立軸的表面平面處遭受更大的應力，其中術語「中立軸」指的是當波導在特定方向上彎曲時，面向實質上零應力的軸。對於對稱的波導，即，具有對稱橫截面的波導(例如，如圖2A中所示)，中立軸是穿過與施加的彎曲負載成直角的橫截面中央的線。為了設計能抵抗較大彎矩的橫截面，可以增加截面模數S(其可被計算為慣性矩I與從波導的頂部到中立軸的距離的比例)，這意味著應該增加位在遠離中立軸的材料量。對於具有中央壁306之有限寬度的波導橫截面，截面模數可以優於可由矩形中空或圓形中空橫截面(即，當使用單一空腔220時，沒有中央壁306)實現的截面模數。換句話說，提供實質上在介電質波導200的橫截面中央的中央壁306之形狀的介電質波導材料210的結構，可以提供相較於中空結構更優異的彎曲性能。

雖然圖2A及3提供了基於空腔的降低色散的介電質波導的一種可能的透視圖和橫截面視圖的示例性說明，但本文提出的各種基於空腔的介電質波導的實施例不限於這樣的配置。例如，本公開的實施例可包括任何介電質波導，其包括具有與介電質波導材料不同的介電常數值的一或多個空腔。圖4-7分別是依據本公開之各種其他實施例的基於空腔的介電質波導400、500、600及700之部分的透視圖。

轉向圖4-7，介電質波導400、500、600及700之各者示出介電質波導材料210、兩個空腔220、及導電塗層230，可以如上所述參考圖2A中示出的介電質波導200，實施其中的每一個。為了簡潔起見，這裡不再重複那些描述，僅說明不同之處。

圖4中示出的介電質波導400說明，在一些實施例中，本文所述的任何基於空腔的介電質波導可具有圓形邊緣，與圖2A中示出的尖銳邊緣相反。在圖4中將圓形邊緣的一些範例表示為邊緣450(在此圖中進一步示出其他的圓形邊緣)。介電質波導的邊緣的圓化可有助於更容易製造。此外，介電質波導的外邊緣的圓化可進一步實現提高可靠性和穩固的箔包覆。在各種實施例中，圓形邊緣處的曲率半徑可以在約50到200 um之間的範圍，包括在其中的所有值和範圍。

圖5中示出的介電質波導500說明，在一些實施例中，本文所述的任何基於空腔的介電質波導可具有介電壁212，其不包括如圖2A之範例中所示的傾斜表面，反而是形成連續的彎曲表面。就可製造性而言，此種實施例可能是特別有利的。

圖6中示出的介電質波導600說明，在一些實施例中，本文所述的任何基於空腔的介電質波導可具有介電壁212，其不包括如圖2A之範例中所示的傾斜表面，反而是包括水平及垂直表面。就進一步降低總色散而言，此種實施例可能是特別有利的。

圖7中示出的介電質波導700說明，在一些實施例中，本文所述的任何基於空腔的介電質波導可具有橢圓形橫截面輪廓，而不是如圖2A之範例以及圖4-6中所示的矩形橫截面。就可製造性而言，此種實施例可能是特別有利的。介電質波導的外邊緣的圓化可進一步實現提高可靠性和穩固的箔包覆。

在各種實施例中，本文中參考圖2-7中任何圖所討論的任何特徵可以與任何其他的特徵組合以形成基於空腔的介電質波導，例如，以形成修改的介電質波導200。例如，圖7示出一實施例，其中透過具有橢圓形橫截面以及透過圓化介電質波導材料210的邊緣來修改圖2的介電質波導200，但是，在其他實施例中，這些特徵中只有一個特徵可被用來修改介電質波導200，舉例來說，在一些實施例中，介電質波導200可被修改成具有如圖7中所示的橢圓形橫截面，但邊緣沒有圓化。在另一範例中，在一些實施例中，可修改介電質波導200，其透過形成如圖6中所示之僅具有水平及垂直表面(即，沒有傾斜表面)的介電壁212，以及，額外的，透過如圖7中所示之圓化邊緣和形成橢圓形橫截面。這些特定的組合僅是範例，並且可使用任何組合。

在另外其他的實施例中，未具體示於圖中，基於空腔的介電質波導中可使用少於或多於兩個空腔。舉例來說，具有多於兩個空腔，例如具有4個空腔，的基於空腔的介電質波導可以幫助為兩個極化提供色散補償(例如，水平及垂直極化、或右旋圓極化及左旋圓極化)。在另一範例中，基於空腔的介電質波導可以僅使用單一空腔。在一些實施例中，此種波導可包括在整個波導結構中心附近的介電質波導材料210(即，相對高的介電常數材料)，以及圍繞其的可能填充有較低介電常數材料的空腔。此種實施例可以是對稱的，並且可允許使用多個極化，如同多於兩個空腔的實施例。此外，在一些這樣的實施例中，當空腔填充流體介電材料而非固體時，可以使用支撐結構(例如，沿波導長度設置的週期性支撐結構)，以提供機械支撐並保持介電質波導材料210靠近中心。製造基於空腔的介電質波導

可以使用任何合適的技術來製造如本文所公開的基於空腔的介電質波導。在一些實施方案中，技術的選擇可取決於波導是否被用於實現單一封裝或IC結構中的元件之間、或者不同封裝或IC結構中的元件之間的資料通訊。圖8A-8C是依據各種實施例，概述製造基於空腔的介電質波導，例如，上述任何基於空腔的介電質波導200、400、500、600或700的不同示例性方法的流程圖。

儘管圖8A-8C中所示的各方法的操作是以各一次和特定的順序示出，但可以以任何合適的順序執行該些操作並且依需要重複該些操作。例如，可以平行執行一或多個操作，以實質上同時製造多個基於空腔的介電質波導。在另一範例中，可以不同的順序執行該些操作，以反映其中可包括基於空腔的介電質波導的特定裝置的結構。此外，圖8A-8C中所示的各方法還可包括與製造本文所述之基於空腔的介電質波導的其他元件、或包括此種波導的任何裝置有關的其他製造操作。例如，圖8A-8C中所示的各個方法可包括各種清潔操作、表面平坦化操作(例如，使用化學機械拋光)、用於表面粗糙化的操作、根據需要包括阻擋層及/或黏合層的操作、及/或用於將如本文所述之基於空腔的介電質波導結合到IC元件、互連、或任何期望的電纜結構中或者將如本文所述之基於空腔的介電質波導與IC元件、互連、或任何期望的電纜結構結合的操作。

如圖8A中所示，方法800A可以從802A開始，其中提供介電質波導材料。在802A提供的介電質波導材料可包括依據本文所述之任何實施例的介電質波導材料210的基礎結構。

在804A，可在802A提供的介電質波導材料中形成一或多個空腔。在804A形成的一或多個空腔可包括依據本文所述之任何實施例的空腔220。在各種實施例中，可使用任何合適的技術，諸如舉例來說，蝕刻、雷射鑽孔、或涉及使用光可界定(photo-definable)介電質之技術來形成該一或多個空腔。

在806A，可以在802A提供的介電質波導材料以及在804A形成的一或多個空腔之至少部分的周圍提供導電塗層。在806A提供的導電塗層可包括依據本文所述之任何實施例的導電塗層230。在其他實施例中，可以在形成一或多個空腔之前，在介電質波導材料的周圍提供導電塗層。

在一些實施例中，方法800A還可包括以一或多種流體或固體介電質填充材料填充該一或多個空腔，該些材料可包括上述任何填充材料。

圖8B提供依據本公開之一些實施例的將基於空腔的波導集成於基板上的方法。圖9A-9G示出依據本公開之一些實施例，在圖8B中概述的製造過程中的各個示例性階段。在圖9A-9G的描述中提及的具有參考標號的多個元件在這些圖中以不同的圖案表示，以免使附圖混亂，在圖9A-9G底部的圖例表示參考標號和圖案之間的對應關係。雖然圖9A-9G被示出用於製造如圖6中所示之基於空腔的介電質波導600的範例，但可輕易地擴展/修改本文所提供的關於製造基於空腔的介電質波導600的討論以適用於本文所討論的所有其他的基於空腔的介電質波導實施例。

如圖8B中所示，方法800B可以從過程802B開始，其中可將導電塗層的底部沉積在基板之上。過程802B的結果示於顯示組件902的圖9A中，其中導電塗層材料922被設置在基板920之上。

基板920可以是由半導體材料系統構成的半導體基板，半導體材料系統包括，例如，N型或P型材料系統。基板920可包括，例如，使用塊材矽或絕緣體上之矽(SOI)結構形成的結晶基板。在一些實施例中，半導體基板920可以使用可與矽結合或者不與矽結合的替代材料來形成，其包括，但不限於，鍺、矽鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化鋁鎵、砷化鋁、砷化鋁銦、銻化鋁銦、砷化銦鎵、氮化鎵、氮化銦鎵、氮化鋁銦或銻化鎵或III-N族或IV族材料的其他組合。在一些實施例中，基板920可以是非晶的。在一些實施例中，基板920可以是印刷電路板(PCB)基板。僅管本文描述了基板920的一些範例，但是可作為可在其上構建介電質波導之基礎的任何材料或結構都落入本公開的精神和範圍內。

導電塗層材料922可包括稍後可作為基於空腔的介電質波導的導電塗層230的任何合適的導電材料，例如，銅、銀、金、鋁等。在各種實施例中，在過程802B中提供的導電塗層材料922的厚度(即，沿著圖9A-9G中所示的座標系的z軸測量的尺寸)可以在大約1到30 um之間，包括在其中的所有值和範圍，例如，在大約2到20 um之間、在大約3到15 um之間、或在大約5到10 um之間。在一些實施例中，厚度可在大約1到5 um之間，包括在其中的所有值和範圍，例如，在大約500奈米(nm)到2 um之間、在大約100到500 nm之間、在大約2到50 nm之間、在大約3到30 nm之間、或在大約5到10 nm之間。

在過程802B中可使用任何合適的沉積技術，以在基板920之上設置導電塗層材料922，諸如舉例來說，無電鍍或電解電鍍、金屬箔疊層、物理氣相沉積(PVD)例如濺射、化學氣相沉積(CVD)、或原子層沉積(ALD)。在一些實施例中，在過程802B中的導電塗層材料922的沉積可以可選地與合適的圖案化技術結合進行，諸如舉例來說光刻或電子束圖案化，以確保導電塗層材料922僅被設置在基板920的某一區域或某些區域之上，而非整個基板，若此覆蓋是必須的，並且確保導電塗層材料922的x-y表面具有所需的幾何形狀。

接著，在過程804B中，可在過程802B中提供的導電塗層材料922之上提供第一介電材料。由於方法800B可能包括沉積具有不同介電常數的兩種不同介電材料，在這兩種材料中，具有較高介電常數的材料可以被稱為"高k"介電材料，而另一種材料被稱為"低k"介電材料。過程804B包括沉積這種高k介電材料。過程804B的結果示於顯示組件904的圖9B中，其中高k介電材料924被設置在導電塗層材料922之上。

高k介電材料924可包括任何合適的介電材料，諸如舉例來說，上面參考介電質波導材料210所述的那些材料中的任一者。在一些實施例中，高k介電材料924可具有高於約2-3的介電常數。在一些實施例中，高k介電材料924可包括任何相對於導電塗層材料922具有足夠蝕刻選擇性的材料。如本領域所知，當用來蝕刻一材料的蝕刻劑實質上不蝕刻另一材料時，能夠選擇性的蝕刻一材料而不蝕刻另一材料，將這兩種材料稱為具有"足夠的蝕刻選擇性"。除了適當的蝕刻特性之外，在選擇合適的高k介電材料924時的一些其他的考量可包括例如，平滑薄膜形成、低收縮和排氣的可能性、以及良好的介電性能(例如，舉例來說，低漏電、適當的介電常數值、及熱穩定性)。

在各種實施例中，在過程804B中提供的高k介電材料924的厚度(即，沿著圖9A-9G中所示的座標系的z軸測量的尺寸)可以在大約50到500 um之間，例如，在大約50到400 um之間、在大約50到250 um之間、在大約75到400 um之間、在大約75到225 um之間、或在大約100到200 um之間。在過程804B中可使用任何合適的沉積技術以在導電塗層材料922之上提供高k介電材料924，諸如舉例來說，層壓、三維(3D)印刷、塗層和固化。可被用來提供高k介電材料924的沉積技術的其他範例包括旋塗、浸塗、CVD、ALD、電漿輔助CVD (PECVD)、及熱氧化。在各種實施例中，在804B提供的高k介電材料可以但不必須是光可界定的。在一些實施例中，在過程804B中的高k介電材料924的沉積可以可選地結合圖案化進行，例如，使用上述任何的圖案化技術。

接著，在過程806B中，可在過程804B中提供的高k介電材料924之上提供第二介電材料或犧牲材料。在一些實施例中，在過程806B中提供的第二介電材料可以是低k介電材料，即，具有介電常數低於高k介電材料924之介電常數的介電材料。在其他實施例中，在過程806B中提供的材料可以是任何合適的犧牲材料。過程806B的結果示於顯示組件906的圖9C中，其中低k介電或犧牲材料926被設置在高k介電材料924之上。

在過程806B中沉積的材料926是低k介電材料的情況下，其可包括任何合適的介電材料，諸如舉例來說，上面參考可填充空腔220之材料所述的那些材料中的任一者。在一些實施例中，低k介電材料926可具有低於大約2-3的介電常數。

在過程806B中沉積的材料926是犧牲材料的情況下，其可包括可以是或者可以不是介電質的任何合適的材料。在各種實施例中，此種犧牲材料可包括氧化矽(即，包含矽和氧的化合物，例如，SiO2)、氧化鉿(即，包含鉿和氧的化合物，例如，HfO2)、氮化矽(即，包含矽和氮的化合物，例如，SiN)、氧氮化矽(即，包含矽、氧、和氮的化合物，例如，SiON)、氧化鋁(即，包含鋁和氧的化合物，例如，Al₂ O₃ )、氧化鋁鉿(即，包含鋁、鉿、和氧的化合物，例如，AlHfO)、摻雜碳的氧化物(即，包含碳和氧的化合物)、有機聚合物如全氟環丁烷(perfluorocyclobutane)或聚四氟乙烯、氟矽酸鹽玻璃(FSG)、及有機矽酸鹽如半矽氧烷、矽氧烷、或有機矽酸鹽玻璃之其中一或多個。

在各種實施例中，材料926可以是相對於高k介電材料924具有足夠蝕刻選擇性的材料。同樣的，除了適當的蝕刻特性之外，在選擇合適的材料926時的一些其他的考量可包括例如，平滑薄膜形成、低收縮和排氣的可能性、以及良好的介電性能(諸如舉例來說，低漏電、適當的介電常數值、及熱穩定性)。

在各種實施例中，在過程806B中提供的低k介電或犧牲材料926的厚度(即，沿著圖9A-9G中所示的座標系的z軸測量的尺寸)可以在大約300到1500 um之間，包括在其中的所有值和範圍，例如，在大約300到1400 um之間、在大約400到1200 um之間、在大約400到1000 um之間、或在大約600到800 um之間。可在過程806B中使用任何合適的沉積技術以在高k介電材料924之上提供低k介電或犧牲材料926，諸如舉例來說，上述用於沉積高k介電材料924的那些技術中的任一種。在各種實施例中，在806B提供的低k介電或犧牲材料926可以但不必須是光可界定。在一些實施例中，高k介電材料924可能對與低k介電或犧牲材料926不同波長的紫外(UV)光敏感。在一些實施例中，在過程806B中的低k介電或犧牲材料926的沉積可以可選地結合圖案化進行，例如，使用上述任何的圖案化技術。

繼續方法800B，在過程808B中，可在過程806B中提供的低k介電或犧牲材料926中形成一或多個開口。過程808B的結果示於圖9D中，其顯示組件908具有形成在材料926中的兩個示例性開口916。在各種實施例中，在過程806B中提供的各個開口916的寬度(即，沿著圖9A-9G中所示的座標系的x軸測量的尺寸)可以在大約100到800 um之間，例如，在大約200到600 um之間、或在大約300到500 um之間。

在一些實施例中，可使用遮罩在過程808B中形成開口916，然後進行顯影過程，其中後者可包括，例如，暴露於適當的UV光。在此過程中，具有對與低k介電或犧牲材料926不同波長的UV光敏感的高k介電材料924可以是有用的，因為其可允許去除低k介電或犧牲材料926而不會實質上影響高k介電材料924。

在其他實施例中，可使用遮罩和選擇性蝕刻，諸如舉例來說，乾蝕刻或濕蝕刻，在過程808B中形成開口916。在此種過程中，具有相對於低k介電或犧牲材料926是蝕刻選擇性的高k介電材料924可以是有用的，因為其可允許蝕刻以去除低k介電或犧牲材料926，而不會實質上蝕刻高k介電材料924。

在另外其他的實施例中，可使用其他的處理，例如，雷射鑽孔，來形成開口916。

接著，在過程810B中，再次沉積高k介電材料，現在填充開口916並且在低k介電或犧牲材料926之上形成一層。過程810B的結果示於顯示組件910的圖9E中，其中高k介電材料924填空開口916，並且被設置在低k介電或犧牲材料926之上。上面參考過程804B所提供的在低k介電或犧牲材料926之上的高k介電材料924之層的厚度以及高k介電材料924的沉積技術適用於過程810B，並且為了簡潔起見，不再重複。

方法800B可接著繼續進行過程812B，其中可形成一或多個通孔開口，延伸通過所有的材料向下到導電塗層材料922。過程812B的結果示於圖9F中，其顯示組件912形成有三個示例性開口918，各個開口延伸通過高k介電材料924和材料926兩層。上面關於開口916所提供的考量適用於在過程812B中形成的開口918，並且為了簡潔起見，不再重複。在一些實施例中，過程812B可包括三種不同的處理，以去除疊層中不同的材料：一種處理用以在高k介電材料924的頂層中形成開口918，另一處理用以繼續在低k介電或犧牲材料926的層中形成開口918，以及第三處理用以繼續在高k介電材料924的底層中延伸開口。例如，此種過程812B可包括將基板暴露於不同波長的UV光然後進行蝕刻的連續過程。在各種實施例中，在過程812B中提供的各個開口918的寬度(即，沿著圖9A-9G中所示的座標系的x軸測量的尺寸)可以在大約10到800 um之間，例如，在大約50到600 um之間、在大約100到500 um之間、或在大約200到400 um之間。

在過程814B中，通孔開口918可以填充有導電塗層材料，具有設置在過程810B中提供的第二層高k介電材料的表面之上的額外(頂部)層。過程814B的結果示於顯示組件914的圖9G中，其中導電塗層材料922填充開口918並且被設置在高k介電材料924之上。上面參考過程802B所提供的在高k介電材料924之上的導電塗層材料922之層的厚度以及導電塗層材料922的沉積技術適用於過程814B，並且為了簡潔起見，不再重複。在一些實施例中，可使用電鍍在過程814B中沉積導電塗層材料922。

在材料926曾經是犧牲材料的實施例中，方法800B還可包括例如，在過程814B之後，去除一些或所有的犧牲材料(未具體示出於圖8B中)。在各種實施例中，可使用例如，蝕刻或雷射鑽孔來執行犧牲材料的去除。

作為執行方法800B的結果，基於空腔的介電質波導可被形成在填充有導電塗層材料922的各對垂直通孔之間，以及在導電塗層材料922的底層和頂層之間，如圖9G中所示，其具有兩個基於空腔的介電質波導600(包圍在虛線輪廓內)。

根據本公開的其他實施例，可使用例如熔融擠壓或黏貼擠壓的任何合適的擠壓製程來形成本文所述的至少部分的基於空腔的介電質波導，如圖8C中的示例性方法800C所示。

方法800C可從提供波導材料的過程802C開始。在各種實施例中，在過程802C中提供的波導材料可包括任何合適的介電材料，諸如舉例來說，上面參考介電質波導材料210所描述的那些材料中的任一者。

方法800C可進行過程804C，其中以期望的形狀擠出波導材料。在一些實施例中，擠出過程804C可包括在大約攝氏150到300度之間的溫度處理材料。然後迫使材料通過具有介電質波導所欲形狀的擠壓頭，例如，與圖3-7之橫截面實質上相同的形狀。

接著，在過程806C中，可使擠出的材料冷卻並固化。為此，在一些實施例中，組件可流經水槽以受控的方式冷卻並固化。在其他實施例中，組件可在乾燥空氣氛圍中冷卻。

方法800C還可包括過程808C，其中可在擠出的固體介電質波導材料周圍提供導電塗層。在808C提供的導電塗層可包括依據本文所述之任何實施例的導電塗層230，並且可使用例如箔包覆被設置在擠出的固體介電質波導材料周圍。在各種示例性實施例中，箔包覆可以沿著波導長度螺旋式地圍繞或者縱向地實行。

圖8A-8C中所示的方法可能有許多的變化，所有這些變化都在本公開的範圍內。例如，圖8A-8C中所示的一或多個方法可包括在提供導電塗層230之前，在介電質波導材料周圍提供可選的薄介電塗層，例如，薄塑料膠帶包裝(厚度在大約10到100 um之間)，以便為最終的波導提供額外的穩定性。在另一範例中，圖8A-8C中所示的一或多個方法可包括在提供導電塗層230之外，還提供額外的電纜屏蔽技術，例如，編織、額外的箔包覆、EMI屏蔽、夾套(jacketing)等。在另一範例中，圖8A-8C中所示的一或多個方法可包括綑綁介電質波導結構以形成多通道電纜，例如，在扁平電纜中(例如，1×8或2×8的配置)或者作為具有4、8、16或32個波導的"圓形"橫截面多通道電纜，或者任何其他的配置。基於脊的介電質波導

類似於基於空腔的介電質波導，本文所述之基於脊的介電質波導旨在透過包括由介電質波導材料包圍的脊來減少具有一定頻寬之傳播信號的高頻分量和低頻分量之間的波群延遲的差。提供由介電質波導材料包圍的脊，允許以減小的截止頻率傳播波導的基本TEM模態。進一步遠離截止頻率的操作可能導致操作頻帶中的較低色散。在此情況下，透過降低給定頻寬上的色散，給定長度的介電質波導可以提供具有更大頻寬的可靠信號，或者用於傳播給定頻寬的介電質波導可以在較長的互連距離上提供可靠的信號。

圖10A是依據本公開之一些實施例的，基於脊的介電質波導1000的一部分的透視圖。如圖10A中所示，介電質波導1000可包括介電質波導材料，例如，如上所述的介電質波導材料210，以及由介電質波導材料210包圍的導電脊1060。類似於介電質波導200，在使用基於脊的介電質波導1000的期間，電磁波可沿著介電質波導1000在介電質波導1000的第一端202和第二端204之間行進；因而，介電質波導1000可因此提供一通道，用於沿著介電質波導1000，在圖10A中所示的示例性座標系的y軸方向上傳輸電磁波。在各種實施例中，脊1060可以由任何合適的導電材料形成，包括但不限於，銅、鍍銀的銅、銀、鈹銅、鋁等。雖然圖10A示出脊1060具有實質上正方形的橫截面，但在其他實施例中，脊1060可以具有任何其他的橫截面輪廓，諸如舉例來說，矩形、梯形、橢圓形、或圓形。

圖10B中示出的圖提供了當使用基於脊的介電質波導1000時的性能改善的範例。實線1041表示沒有降低色散的示例性介電質波導(例如，示例性介電質波導100)的色散特性，以及虛線1042表示降低色散的基於脊的介電質波導(例如，示例性基於脊的介電質波導1000)的色散特性。如從圖10B可見的，在介電質波導材料210中包括脊1060可以顯著地降低給定頻寬中較低頻率的波群延遲。例如，圖10B中示出的實施例可提供，針對示出的最低頻率(即，90 GHz)，降低色散的基於脊的介電質波導1000相較於沒有降低色散的介電質波導的波群延遲改善大約為2 ns/m。

圖11是依據本公開之一些實施例，基於脊的介電質波導的橫截面圖1100。橫截面1100可以是基於脊的介電質波導1000的橫截面的範例。在一些實施例中，介電質波導1000的脊1060的高度(沿著圖11中所示的座標系的z軸測量的尺寸)及寬度(沿著圖11中所示的座標系的x軸測量的尺寸)之各者可以在大約100到800 um之間，包括在其中的所有值和範圍，例如，在大約200到700 nm之間。對於介電質波導材料210具有大約2-3的介電常數的示例性實施例，基於脊的介電質波導1000的總高度可以在大約250到1200 um之間，包括在其中的所有值和範圍，例如，在400到1000 um之間，而基於脊的介電質波導1000的總寬度可以在大約800到2500 um之間，包括在其中的所有值和範圍，例如，在1000到2000 um之間。

雖然上面針對基於脊的介電質波導1000列出了一些示例性尺寸，但在各種實施例中，介電質波導1000的尺寸連同被選擇用於介電質波導1000之不同部分的材料(例如，連同介電質波導材料210的介電常數)可採用任何合適的值，以實現在期望的頻率範圍內有效傳輸電磁波。例如，針對給定的材料選擇，較小的介電質波導1000的寬度或高度的值可適合於較高頻率電磁波的傳輸，反之亦然(例如，針對具有介電常數2.1的介電質波導材料210，介電質波導1000的總寬度及高度可分別為大約1.4 mm及0.7 mm，用於傳輸載波頻率在大約90到140 GHz之間的電磁信號；或者介電質波導1000的總寬度及高度可分別為大約0.8 mm及0.4 mm，用於傳輸載波頻率在大約160到260 GHz之間的電磁信號；或者介電質波導1000的總寬度及高度可分別為大約0.6 mm及0.3 mm，用於傳輸載波頻率在大約200到340 GHz之間的電磁信號)。在另一範例中，對於給定的操作頻率(例如，對於給定的傳輸頻率)，較高的介電質波導材料210的介電常數的值可適合於減小介電質波導1000的尺寸(例如，總寬度及高度)，反之亦然。

在各種實施例中，介電質波導1000中的脊1060的體積和介電質波導材料210的體積的比例可大約在0.1到0.5之間，包括在其中的所有值和範圍，例如，在大約0.1到0.4之間、或者在大約0.2到0.4之間。

雖然圖10A及11提供了基於脊的降低色散的介電質波導的一個可能透視圖及橫截面圖的示例性圖示，但本文提出的各種基於脊的介電質波導的實施例不限於這種配置。例如，僅管在圖11(及圖10A)的範例中，將介電質波導1000示出為具有實質上矩形的總體橫截面，但在其他實施例中，此種介電質波導可具有其他的橫截面形狀，例如，實質上橢圓形或實質上圓形。在另一範例中，取代包括單一脊1060，介電質波導1000可包括從相對端202及204朝向彼此延伸的兩個脊。此外，雖然未具體示出於圖10A及11中，但在各種實施例中，基於脊的介電質波導1000還可被導電塗層包圍，例如，上述的導電塗層230，在被導電塗層包圍之前可選地包括另外的薄介電層(如上所述用於基於空腔的介電質波導)，可被包括在一束波導中，例如，在多通道電纜中等。 製造基於脊的介電質波導

可使用任何合適的技術來製造如本文所述之基於脊的介電質波導。在一些實現中，技術的選擇可取決於波導是否被用於實現單一封裝或IC結構中的元件之間、或者不同封裝或IC結構中的元件之間的資料通訊。圖12A-12B是依據各種實施例，概述製造基於脊的介電質波導，上述基於脊的介電質波導1000，之不同示例性方法的流程圖。

儘管圖12A-12B中所示的各方法的操作是以各一次和特定的順序示出，但可以以任何合適的順序執行該些操作並且依需要重複該些操作。例如，可以平行執行一或多個操作，以實質上同時製造多個基於脊的介電質波導。在另一範例中，可以不同的順序執行該些操作，以反映其中可包括基於脊的介電質波導的特定裝置的結構。此外，圖12A-12B中所示的各方法還可包括與製造本文所述之基於脊的介電質波導的其他元件、或包括此種波導的任何裝置有關的其他製造操作。例如，圖12A-12B中所示的各個方法可包括各種清潔操作、表面粗糙化操作、表面平坦化操作(例如，使用化學機械拋光)、根據需要包括阻擋層及/或黏合層的操作、及/或用於將如本文所述之基於脊的介電質波導結合到IC元件、互連、或任何期望的電纜結構中或者將如本文所述之基於脊的介電質波導與IC元件、互連、或任何期望的電纜結構結合的操作。

圖12A提供依據本公開之一些實施例的將基於脊的波導集成於基板上的方法。圖13A-13I示出依據本公開之一些實施例，在圖12A中概述的製造過程中的各個示例性階段。在圖13A-13I的描述中提及的具有參考標號的多個元件在這些圖中以不同的圖案表示，以免使附圖混亂，在圖13A-13I底部的圖例表示參考標號和圖案之間的對應關係。雖然圖13A-13I被示出用於製造如圖10中所示之基於脊的介電質波導的範例，但可輕易地擴展/修改本文所提供的關於製造基於脊的介電質波導1000的討論以適用於本文所討論的所有其他的基於脊的介電質波導實施例。

如圖12A中所示，方法1200A可從過程1202A開始，其中可在基板之上沉積導電塗層材料的底部。過程1202A的結果示於顯示組件1302的圖13A中，其中在基板1320之上提供導電塗層材料1322。基板1320可以是任何合適的基板，例如，參考基板920所述的那些基板之一，並且導電塗層材料1322可以是任何合適的導電材料，例如，參考導電塗層材料922所述的那些材料之一。關於上面參考過程802B提供的導電塗層所提供的考量適用於過程1202A中提供的導電塗層材料1322層，包括沉積技術、厚度、及導電塗層材料1322的材料選擇，因此，為了簡潔起見，這裡不再重複。

繼續方法1200A，在過程1204A中，可將過程1202A中提供的導電塗層材料1322圖案化，以提供多個開口。過程1204A的結果示於圖13B中，其顯示組件1304具有形成在導電塗層材料1322中的兩個示例性開口1326。在各種實施例中，過程1204A中提供的各個開口1326的寬度(即，沿著圖13A-13I中所示的座標系的x軸測量的尺寸)可以在大約10到800 um之間，例如，在大約50到600 um之間、在大約100到500 um之間、或者在200到400 um之間。在各種實施例中，上述用於形成開口的任何技術和考量可適用於在過程1204A中形成開口1326。過程1204A完全是可選的，並且在方法1200A的其他實施例中，不形成開口1326。

接著，在過程1206A中，在過程1204A中形成的開口可被填充有介電材料，在開口上和上方提供另一層介電材料。過程1206A的結果示於圖13C中，其顯示組件1306具有一層介電材料1324被設置在導電塗層材料1322中形成的開口1326中以及上方。介電材料1324可以是任何合適的介電材料，例如，參考介電質波導材料210所述的那些材料之一。上面已經描述了用於沉積此種材料的技術和考量，因此這裡不再重複。

方法1200A可接著進行過程1208A，其中可在過程1206A中提供的介電材料中形成開口。過程1208A的結果示於圖13D中，其顯示組件1308具有形成在介電材料1324中的三個示例性開口1328。在各種實施例中，在過程1208A中提供的各個開口1328的寬度(即，沿著圖13A-13I中所示的座標系的x軸測量的尺寸)可以在大約10到800 um之間，例如，在大約50到600 um之間、在大約100到500 um之間、或在大約200到400 um之間。上面已經描述了用於在介電材料中(但不在下面的導電塗層材料中)形成開口的技術和考量，因此這裡不再重複。

接下來，在過程1210A中，在過程1208A中形成的開口可被填充有導電材料，在開口上和上方提供另一層導電材料。過程1210A的結果示於圖13E中，其顯示組件1310具有一層導電塗層材料1322被設置在介電材料1324中形成的開口1328中及上方。上面已經描述了用導電材料填充開口的技術和考量，因此這裡不再重複。

圖12A中所示的過程1212A概括說明，可以接著重複過程1204A-1210A，現在從過程1210A中沉積的第二層導電材料開始，以便形成導電壁和基於脊的介電質波導。圖13F-13I中示出重複各個過程1204A-1210A的示例性結果。

也就是說，重複過程1204A的結果示於圖13F中，其顯示組件1312具有形成在第二層導電塗層材料1322中的一個示例性開口1330。在各種實施例中，開口1330的寬度(即，沿著圖13A-13I中所示的座標系的x軸測量的尺寸)可以在大約300到4000 um之間，例如，在大約600到1500 um之間、或在大約800到1200 um之間。

重複過程1206A的結果示於圖13G中，其顯示組件1314具有介電材料1324被設置在第二層導電塗層材料1322中形成的開口1330中及上方。

重複過程1208A的結果示於圖13H，其顯示組件1316具有開口1332形成在被設置在第二層導電塗層材料1322中形成的開口1330中及上方的介電材料1324中。在各種實施例中，各個開口1332的寬度(即，沿著圖13A-13I中所示的座標系的x軸測量的尺寸)可以在大約10到800 um之間，例如，在大約50到600 um之間、在大約100到500 um之間、或在大約200到400 um之間。

重複過程1210A的結果示於圖13I中，其顯示組件1318具有開口1332被填充有第三層導電塗層材料1322。

作為執行方法1200A的結果，可以在填充有導電塗層材料1322的每對垂直通孔之間以及在底(第一)及頂(第三)層導電塗層材料1322之間形成基於脊的介電質波導，如圖13I中所示的被包圍在虛線輪廓內的示例性基於脊的介電質波導1000。基於脊的介電質波導1000的這個實施例包括圍繞波導的介電材料的導電塗層。

依據本公開的其他實施例，可使用例如熔融擠壓或黏貼擠壓的任何合適的擠壓製程來形成本文所述的至少部分的基於脊的介電質波導，如以圖12B中的示例性方法1200B所示。

方法1200B可從過程1202B開始，其中可設置導電脊，例如，呈縱脊狀的金屬線。在各種實施例中，在過程1202B中提供的脊可包括任何合適的導電材料，諸如舉例來說，上面參考脊1060所述的那些材料中的任何材料。

方法1200B可進行過程1204B，其中在過程1202B中提供的脊之上以期望的形狀擠出介電質波導材料。上面針對擠出過程804C所提供的技術和考量適用於擠出過程1204B，不同之處在於現在將介電材料擠出在脊之上。在各種實施例中，在過程1204B中擠出的介電質波導材料可包括任何合適的介電質波導材料，諸如舉例來說，上面參考介電質波導材料210所述的那些材料中的任何材料。

接著，在過程1206B中，可使擠出的材料冷卻並固化。上面針對過程806C所提供的技術和考量適用於過程1206B。

方法1200B還可包括過程1208B，其中可在被擠出的固體介電質波導材料周圍提供導電塗層。上面針對過程808C所提供的技術和考量適用於過程1208B。

圖12A-12B中所示的方法可以有許多的變化，所有這些變化都在本公開的範圍內，諸如舉例來說，上面參考圖8A-8C所述的那些。基於空腔的及基於脊的介電質波導的其他變型和實現

本文所述之各種降低色散的介電質波導，例如，基於空腔的介電質波導200、400、500、600及700、或上述的基於脊的介電質波導1000，不代表利用使用空腔或脊來降低色散的介電質波導之配置的窮舉集合，而僅是提供此種配置的範例。雖然參考示出示例性介電質波導的圖式討論了材料的特定配置，但在一些實施例中，各種中間材料可被包括在這些圖式的介電質波導中。應注意的是，示出示例性介電質波導的圖式旨在顯示其中組件的相對配置，並且這些圖式的介電質波導可包括未示出的其他元件(例如，各種介面層)。另外，雖然圖式中將介電質波導的一些元件示出為平面矩形或者由矩形固體形成，但這僅僅是為了便於說明，這些介電質波導的實施例可以是彎曲的、圓形的、或者不規則形狀，如由製造各種元件的製程所決定的，以及有時是由於該些製程而不可避免的。

僅管未具體示出於圖式中，在上述基於空腔的介電質波導或基於脊的介電質波導的各種其他實施例中，任何介電質波導還可包括額外的電磁屏蔽材料，其包圍圖式中所示的至少部分的介電質波導。此外，在一些實施例中，這些基於空腔的或基於脊的介電質波導中的任一者可以是多通道電纜的一部分。在一些實施例中，本文所述的這些基於空腔的或基於脊的介電質波導中的任一者的操作頻率可以大於約50 GHz，例如，在大約90到140 GHz之間。在其他實施例中，操作頻率可以大於約100 GHz，例如，在大約120到180 GHz之間。在另外其他的實施例中，操作頻率可以大於約140 GHz，例如，在大約140到210 GHz之間、或在大約180到280 GHz之間。在各種實施例中，本文所述之各種基於空腔的或基於脊的介電質波導可被配置成支持傳播具有等於或大於約10 GHz頻寬的信號。

另外，在各種實施例中，上面所述之基於空腔的介電質波導或基於脊的介電質波導可被包括在IC結構中，其中這些波導的任一者至少部分地設置在例如，封裝基板或PCB等基板中或基板上。在一些實施例中，此種介電質波導可被嵌在基板上。在其他實施例中，此種波導的至少部分可被設置在基板的凹部中。

在一些實施例中，IC結構還可包括耦合到基板的第一及第二晶粒，並且本文所述的任何介電質波導可提供用於在第一及第二晶粒之間通訊的介電質波導。第一晶粒可以例如是或者可被包括在中央處理單元(CPU)中，而第二晶粒可以例如是或者可被包括在記憶體裝置中、網路交換裝置中、或其他CPU中。第一及第二晶粒中的一或二者可包括收發器電路，具有總帶寬大於約50 GHz(例如，在大約90到140 GHz之間)、或大於約70 GHz(例如，在大約140到210 GHz之間)、或大於約100 GHz(例如，在大約180到280 GHz之間)。示例性裝置

如本文所述之基於空腔的及基於脊的介電質波導可被包括在任何合適的電子裝置中。圖14-18示出了可包括一或多個此種介電質波導的結構或裝置的各種範例。

在一些實施例中，本文所揭示之基於空腔的及基於脊的介電質波導可被用於任何合適的IC結構中，用於在其他元件之間傳輸電磁能量。例如，圖14示出了波導封裝1400，其包括介電質波導1402被配置成通訊地耦合兩個晶粒1404。尤其，圖14A是沿圖14B之截面A-A的橫截面側視圖，而圖14B是俯視圖。在本文揭示的波導封裝1400中，介電質波導1402可以採用本文所公開之任何實施例的形式，例如，基於空腔的介電質波導的任何實施例、或者基於脊的介電質波導的任何實施例。此外，如在圖14B之俯視圖中可見的，為了說明的目的，描繪了兩個介電質波導1402的實例被包括在波導封裝1400中，每個實例通訊地耦合兩個晶粒1404。在各種實施例中，介電質波導1402中的任何一或多個可被用於本文所公開的各種波導封裝1400中，以通訊地耦合不同的晶粒1404或其他的元件。晶粒1404可以執行任何期望的功能。例如，在一些實施例中，在介電質波導1402之任一端的兩個晶粒1404可以是CPU(例如，在伺服器系統中)。在一些實施例中，一個晶粒1404可以是CPU，而另一個晶粒1404可以是記憶體裝置。在一些實施例中，晶粒1404中的一或多個可以是現場可編程閘陣列(FPGA)。在一些實施例中，晶粒1404中的一或多個可以是網路交換裝置、記憶體、或記憶體控制裝置。在一些實施例中，波導封裝1400可以是HPC封裝。

在圖14的波導封裝1400中，介電質波導1402被設置在封裝基板1406上。封裝基板1406可包括介電材料(例如，一或多個有機介電材料，或陶瓷材料)，並且可具有延伸穿過在第一面1408和第二面1410之間、或在第一面1408上的不同位置之間、及/或在第二面1410上的不同位置之間的介電材料的導電通路。這些導電通路可以例如採用下面參考圖16所討論的任何互連2128的形式。在一些實施例中，封裝基板1406中包括的大部分或所有材料(例如，介電質/有機堆積膜、底部填充材料、空氣等)的介電常數可以小於介電質波導材料210之介電常數，雖然在介電質波導被屏蔽時可能不需要。

封裝基板1406可具有在第一面1408的導電接觸1412和在第二面1410的導電接觸1414。如本文所使用的，"導電接觸"可以指作為不同元件之間的電介面的導電材料(例如，金屬)的一部分；導電接觸可以凹入元件表面、與元件表面齊平、或延伸遠離元件表面，並且可以採用任何合適的形式(例如，導電墊或插座)。導電接觸1412及1414可以耦合至穿過封裝基板1406的導電通路。第二級互連1416可以耦合至導電接觸1412。圖14中示出的第二級互連1416是焊球(例如，用於球柵陣列配置)，但是可以使用任何合適的第二級互連1416(例如，針柵陣列配置中的針腳或平面網格陣列配置中的焊盤)。第二級互連1416可被用於將波導封裝1400耦合到另一元件，例如電路板(例如，主機板)、中介板(interposer)、或另一IC封裝，如本領域所知且如下面參考圖17所討論的。

多個晶粒1404可透過第一級互連1418耦合到在封裝基板1406之第二面1410的導電接觸1414。特別是，晶粒1404的導電接觸1420可透過第一級互連1418耦合到封裝基板1406的導電接觸1414。圖14中示出的第一級互連1418是焊料凸塊(例如，控制塌陷高度晶片連接(controlled collapse chip connection (C4))凸塊)，但是可以使用任何合適的第一級互連1418(例如，銅柱)。晶粒1404可以各包括收發器電路1422。此收發器電路1422可包括合適的電路，用於產生、發射、及/或接收進入或來自介電質波導1402的一或多個電磁波，使得這些電磁波可沿著波導1402傳輸至另一晶粒1404的收發器電路1422。可以是收發器電路1422之一部分的電路的範例可包括升頻電路(upconversion circuitry)、降頻電路(downconversion circuitry)、數位至類比轉換器、類比至數位轉換器、等化器、濾波器、組合器及分離器、數位處理電路、編碼/解碼電路、色散補償電路、脈衝整形電路、波發射器結構等。圖14B示出與不同介電質波導1402之各者相關聯的收發器電路1422的不同部分。在一些實施例中，收發器電路1422可產生具有載波頻率在大約50 GHz到1兆赫(THz)之間，例如，在大約90 GHz到1 THz之間、或在大約100 GHz到400 GHz之間的電磁波。在一些實施例中，收發器電路1422可以是毫米波通訊電路。在一些實施例中，收發器電路1422可支持頻寬大於100 GHz的通訊(例如，支持在載波頻率以上或以下大於50 GHz的頻率的通訊、或者支持在載波頻率以上或以下大於100 GHz的頻率的通訊)。收發器電路1422可以執行任何合適的調變類型，舉例來說包括QAM(例如，16QAM、32QAM)、二進制相移鍵控(BPSK)、正交相移鍵控(QPSK)、其他相移鍵控(PSK)、幅移鍵控(ASK)、或幅移鍵控(FSK)。在一些實施例中，收發器電路1422可以執行不歸零(non-return-to-zero (NRZ))編碼、或另一編碼。在一些實施例中，收發器電路1422可以執行雙邊帶或單邊帶調變。

晶粒1404可與介電質波導1402重疊。特別是，一個晶粒1404可與介電質波導1402的第一端1424(例如，上述的第一端202)重疊，使得該晶粒1404的一部分在介電質波導1402的第二面1426上延伸，以及另一晶粒1404可與介電質波導1402的第二端1428(例如，上述的第二端204)重疊，使得該晶粒1404的一部分在介電質波導1402的第二面1426上延伸。在一些實施例中，重疊距離可以大於或等於約300 um。可將晶粒1404的收發器電路1422配置成使得在操作期間，收發器電路1422可將電磁波傳輸到介電質波導1402在晶粒1404下方的區域(即，在重疊區域中)，以及那些波可在波導1402中沿著介電質波導1402的長度(沿著圖式中所示的示例性座標系的y軸)傳播。類似地，在操作期間，收發器電路1422可從介電質波導1402在晶粒1404下方的區域接收電磁波。以此方式，介電質波導1402可以作為晶粒1404之間的通訊橋梁，實現通過封裝基板1406之無法由傳統的傳輸線實現的通訊密度和品質。在一些實施例中，晶粒1404之間的橫向距離可以小於5公分；相對短的距離以及介電質波導1402的特性可以意味著，在一些實施例中，沒有色散補償電路被包括在收發器電路1422中。在其他實施例中，晶粒1404之間的橫向距離可以更大或更小。在一些實施例中，晶粒1404可包括矽或鍺基板、或者可包括III-V族材料基板(例如，磷化銦、砷化銦鎵、氮化鎵等)。在晶粒1404包括矽或鍺基板的實施例中，收發器電路1422可包括諧波產生電路及倍頻器，以產生毫米波/兆赫載波；在晶粒1404包括III-V族材料基板的實施例中，此種電路可不被包括在收發器電路1422中。

在圖14的實施例中，介電質波導1402被示出為設置在封裝基板1406的實質平坦的第二面1410上。在一些實施例中，介電質波導1402可以不電耦合至封裝基板1406中的任何導電通路。例如，介電質波導1402可透過黏合劑(例如，環氧樹脂)被固定到封裝基板1406的第二面1410。在另一範例中，介電質波導1402可被焊接到封裝基板1406的第二面1410(以耦合介電質波導1402之第一面1430上的導電接觸以及在封裝基板1406之第二面1410上的焊料，未示出)，但這些焊接連接可提供機械支撐，提供屏蔽、及/或協助介電質波導1402在封裝基板1406上的對準，並且可以不在介電質波導1402及封裝基板1406內的電通路之間提供任何電連接。

波導封裝1400可包括除了圖14中所示的元件以外的元件。例如，在一些實施例中，底部填充材料(未示出)可被設置在晶粒1404及封裝基板1406的第二面1410之間圍繞第一級互連1418。在一些實施例中，塑模材料(未示出)可被設置在晶粒1404及介電質波導1402之上。可被用於底部填充材料或塑模材料的示例性材料可包括環氧樹脂材料。波導封裝1400可包括額外的被動元件，諸如被設置在封裝基板1406之第一面1408或第二面1410上的表面安裝電阻器、電容器、及電感器。更一般地說，波導封裝1400可包括本領域公知的任何其他主動或被動元件。

雖然圖14中示出的波導封裝1400是倒裝晶片封裝，但可以使用其他的封裝結構。例如，波導封裝1400可以是球柵陣列(BGA)封裝，諸如嵌入式晶圓級球柵陣列(eWLB)封裝。在另一範例中，波導封裝1400可以是晶圓級晶片規模封裝(WLCSP)或面板扇出(FO)封裝。

在圖14的實施例中，晶粒1404被示出為與介電質波導1402的第二面1426有物理接觸。在其他實施例中，晶粒1404可以其他方式通訊地耦合到介電質波導1402。例如，在一些實施例中，晶粒1404可透過焊料耦合到介電質波導1402。特別是，介電質波導1402可包括一或多個導電接觸(圖14中未示出)在其第二面1426，並且這些導電接觸可透過焊料耦合到晶粒1404的導電接觸1420。在一些實施例中，由晶粒1404的收發器電路1422產生的電磁波可將這些電磁波傳輸通過焊料並進入介電質波導1402；換句話說，在介電質波導1402之第二面1426處的焊料和導電接觸可以是收發器電路1422及介電質波導1402之間的電通路的一部分。在其他實施例中，介電質波導1402可如上述被焊接到晶粒1404，但這些焊接連接可提供機械支撐、提供屏蔽、及/或協助介電質波導1402和晶粒1404的對準，並且可以不在介電質波導1402及晶粒1404之間提供任何電連接。

在一些實施例中，在晶粒1404與介電質波導1402的第二面1426之間可以存在間隙(圖14中未具體示出該間隙)。在一些實施例中，此間隙可以填充有空氣，而在其他實施例中，此間隙可以填充有黏合劑、底部填充材料、塑模材料、或任何其他合適的非導電材料(亦未在圖14中示出)。在一些實施例中，此間隙的厚度(即，沿著圖式中所示的示例性座標系的z軸測量的尺寸)可以小於約10 um(例如，在大約1 um到10 um之間)。在高通訊頻率下，即便存在這樣的間隙，波導封裝1400仍可經由介電質波導1402實現晶粒1404之間的成功通訊。通常，本文所公開的波導封裝1400可具有優於傳統封裝的組裝優勢，至少是因為可容許此種間隙(以及x軸和y軸方向上的未對準)。

波導封裝1400和上述各種其他的實施例並不代表可利用基於空腔的或基於脊的介電質波導的窮舉配置集合，而是僅提供此種配置的範例。

在一個範例中(附圖中未示出)，在波導封裝1400的一些實施例中，介電質波導1402的至少一部分可被設置在封裝基板1406中的凹槽中。在進一步的實施例中，此種被設置在封裝基板1406中的凹槽中的介電質波導1402的一部分可透過間隙與重疊晶粒1404間隔開，如上所述。在一些實施例中，介電質波導1402可被設置在封裝基板1406中的凹槽中，而不使用黏合劑或其他機構固定。在其他實施例中，介電質波導1402可透過黏合劑或透過焊接連接被固定在封裝基板1406中的凹槽中。在介電質波導1402透過焊接連接被固定在封裝基板1406中的凹槽中的一些實施例中，這些焊接連接可提供機械支撐並且可協助介電質波導1402在封裝基板1406上的對準，並且可不提供介電質波導1402與封裝基板1406內的電通路之間的任何電連接。晶粒1404和介電質波導1402之間的介面可以採用本文所述的任何形式(例如，直接物理接觸、黏合劑、焊料、氣隙等)。

在另一範例中(亦未在附圖中示出)，在波導封裝1400的一些實施例中，介電質波導1402可被嵌入在封裝基板1406內。特別是，封裝基板1406的一部分可以在介電質波導1402的第一面1430與封裝基板1406的第一面1408之間，以及封裝基板1406的一部分可以在介電質波導1402的第二面1426與封裝基板1406的第二面1410之間。此種波導封裝1400還可包括波發射器結構在晶粒1404和介電質波導1402之間；具體來說，一個波發射器結構可以靠近第一端1424並且在第一端1424與一個晶粒1404之間，並且另一波發射器結構可以靠近第二端1428並且在第二端1428與另一晶粒1404之間。在操作期間，晶粒1404可產生要沿著介電質波導1402傳輸的電磁信號，並且晶粒1404的收發器電路1422可將該電磁信號傳輸到鄰近的波發射器結構；該波發射器結構可以將此電磁信號發送到介電質波導1402的鄰近端，使得該電磁信號沿著波導1402傳播。此外，在操作期間，電磁信號可以沿著波導1402傳播，並且可由波發射器結構接收；該波發射器結構可將該電磁信號發送到晶粒1404的鄰近收發器電路1422。在一些實施例中，晶粒1404可透過焊接連接電耦合到鄰近的波發射器結構。該波發射器結構可以是諧振或非諧振射頻(RF)結構，並且可包括本領域中已知的任何波發射器結構(例如，微帶到漸進式槽縫(microstrip-to-tapered slot)過渡發射器、洩漏波發射器、偶極天線等)。在一些實施例中，波發射器結構可以由封裝基板1406中的導電通孔和線形成(例如，下面參考圖16所說明的)。在封裝基板1406中包括波發射器結構可導致相對於波發射器結構包括在晶粒1404中的實施例，有較低的總插入損耗和較低的成本。

本文公開的介電質波導，例如，介電質波導200、400、500、600、700或1000、或波導封裝1400的任何實施例可包括在任何合適的電子元件中。圖15-18示出可與本文公開的任何介電質波導，包括任何波導封裝，一起使用或包括本文所公開的任何介電質波導，包括任何波導封裝，的結構的各種範例。

圖15A-B是依據本文公開的任何實施例，可包括一或多個介電質波導的晶圓2000和晶粒2002的俯視圖。在一些實施例中，依據本文公開的任何實施例，晶粒2002可與如上所述的一或多個介電質波導一起被包括在IC封裝中。例如，任何晶粒2002可以作為波導封裝1400中的晶粒1404。晶圓2000可以由半導體材料構成，並且可包括一或多個晶粒2002，其具有形成在晶圓2000之表面上的IC結構。各個晶粒2002可以是半導體產品的重複單元，其包括任何合適的IC(例如，包括如本文所述之一或多個介電質波導的IC)。在完成半導體產品的製造之後(例如，在製造如本文所述的介電質波導之後)，晶圓2000可經歷分離(singulation)製程，其中將各個晶粒2002彼此分離以提供半導體產品的獨立的"晶片"。特別是，包括如本文所公開的一或多個介電質波導的裝置可以採用晶圓2000的形式(例如，未分離的)或晶粒2002的形式(例如，已分離的)。晶粒2002可包括一或多個電晶體(例如，一或多個圖16的電晶體2140，描述於下)及/或將電信號路由到電晶體的支援電路，以及任何其他的IC元件。在一些實施例中，晶圓2000或晶粒2002可包括記憶體裝置(例如，靜態隨機存取記憶體(SRAM)裝置)、邏輯裝置(例如，AND、OR、NAND或NOR閘)、或任何其他合適的電路元件。可將這些裝置中的多個裝置組合在單晶粒2002上。例如，可將由多個記憶體裝置形成的記憶體陣列形成在與處理裝置(例如，圖18的處理裝置2302)或被配置成將資訊儲存在記憶體裝置中或執行儲存在記憶體陣列中的指令的其他邏輯相同的晶粒2002上。

圖16是依據本文公開之任何實施例，可包括一或多個介電質波導之IC裝置2100的橫截面側視圖。IC裝置2100可形成在基板2102(例如，圖15A的晶圓2000)上並且可被包括在晶粒(例如，圖15B的晶粒2002)中。基板2102可包括可以作為IC裝置2100之基礎的任何材料，例如，上面參考基板920所述的任何基板。基板2102可以是已分離的晶粒(例如，圖15B的晶粒2002)或晶圓(例如，圖15A的晶圓2000)的一部分。

IC裝置2100可包括設置在基板2102上的一或多個裝置層2104。裝置層2104可包括形成在基板2102上的一或多個電晶體2140(例如，金屬氧化物半導體場效電晶體(MOSFET))的特徵。裝置層2104可包括，例如，一個或多個源極及/或汲極(S/D)區域2120、在S/D區域2120之間控制電晶體2140中的電流的閘極2122、及路由電信號至/自S/D區域2120的一或多個S/D接觸2124。各種電晶體2140不限於圖16中所示的類型及配置，並且可包括各種其他類型及配置，諸如舉例來說，平面電晶體、非平面電晶體、或兩者的組合。電晶體2140可包括為了清楚起見未示出的額外特徵，諸如裝置隔離區域、閘極接觸等等。

各個電晶體2140可包括由至少兩層(閘極介電層及閘極電極層)形成的閘極2122。通常，電晶體2140的閘極介電層可包括一層或疊層，並且該一層或多層可包括氧化矽、二氧化矽及/或高k介電材料。電晶體2140之閘極介電層中包括的高k介電材料可包括諸如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮及鋅等元素。可在閘極介電質中使用的高k材料的範例包括，但不限於，氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽，氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、鉛鈧鉭氧化物、及鈮酸鉛鋅。在一些實施例中，可對閘極介電質進行退火製程，以改善使用高k材料時閘極介電質的品質。

閘極電極可被形成在閘極介電質上並且可包括至少一種P型功函數金屬或n型功函數金屬，這取決於電晶體2140是p型金屬氧化物半導體(PMOS)或是n型金屬氧化物半導體(NMOS)電晶體。在一些實施方案中，閘極電極可由二或更多金屬層的堆疊組成，其中一或多個金屬層是功函數金屬層並且至少一個金屬層是填充金屬層。可包括其他金屬層用於其他目的，例如阻擋層。對於PMOS電晶體，可被用於閘極電極的金屬包括，但不限於，釕、鈀、鉑、鈷、鎳、導電金屬氧化物(例如，氧化釕)，以及下面參考NMOS電晶體(例如，用於功函數調諧)所述的任何金屬。對於NMOS電晶體，可被用於閘極電極的金屬包括，但不限於，鉿、鋯、鈦、鉭、鋁、這些金屬的合金、這些金屬的碳化物(例如，碳化鉿、碳化鋯、碳化鈦、碳化鉭和碳化鋁)，上面參考PMOS電晶體(例如，用於功函數調諧)所討論的任何金屬。

在一些實施例中，當被視為沿著源極-通道-汲極方向的電晶體2140的橫截面時，閘極電極可包括U形結構，其包括實質上平行於基板之表面的底部和實質上垂直於基板之頂表面的兩個側壁部分。在其他實施例中，形成閘極電極的金屬層中的至少一層可以簡單地是實質上平行於基板之頂表面的平面層並且不包括實質上垂直於基板之頂表面的側壁部分。在其他實施例中，閘極電極可包括U形結構和平面、非U形結構的組合。例如，閘極電極可包括形成在一個或多個平面、非U形層頂上的一或多個U形金屬層。在一些實施例中，閘極電極可包括V形結構(例如，當FinFET的鰭不具有"平坦的"上表面，而是具有圓形的峰部時)。

在一些實施例中，可將一對側壁間隔件形成在閘極堆疊的相對側上，以支撐該閘極堆疊。側壁間隔件可以由諸如氮化矽、氧化矽、碳化矽、摻雜碳的氮化矽、及氮氧化矽的材料形成。用於形成側壁間隔件的製程在本領域中是公知的，並且通常包括沉積和蝕刻製程步驟。在一些實施例中，可以使用複數個間隔對；例如，可將兩對、三對、或四對側壁間隔件形成在閘極堆疊的相對側上。

S/D區域2120可被形成在基板2102內，例如，與每個電晶體2140的閘極相鄰。例如，可使用植入/擴散製程或蝕刻/沉積製程來形成S/D區域2120。在前者的製程中，可將諸如硼、鋁、銻、磷、或砷的摻雜劑離子植入到基板2102中以形成S/D區域2120。活化摻雜劑並且使它們進一步擴散到基底2102中的退火製程可接在離子植入製程之後。在後者的製程中，可以先蝕刻基板2102以在S/D區域2120的位置形成凹槽。然後可進行外延沉積製程，以被用來製造S/D區域2120的材料填充凹槽。在一些實施方案中，可使用諸如矽鍺或碳化矽的矽合金來製造S/D區域2120。在一些實施例中，外延沉積的矽合金可以諸如硼、砷或磷的摻雜劑原位摻雜。在一些實施例中，可使用例如鍺或III-V族材料或合金的一種或多種替代半導體材料來形成S/D區域2120。在其他實施例中，可以使用一或多層金屬及/或金屬合金來形成S/D區域2120。

可將電信號，諸如電源及/或輸入/輸出(I/O)信號，通過設置在裝置層2104上的一或多個互連層(圖16中示為互連層2106-2110)路由至及/或自裝置層2104的電晶體2140。例如，裝置層2104的導電特徵(例如，閘極2122及S/D接觸2124)可與互連層2106-2110的互連結構2128電耦合。一或多個互連層2106-2110可形成IC裝置2100的層間介電質(ILD)堆疊2119。

互連結構2128可被配置在互連層2106-2110內，以依據各種設計來路由電信號(特別是，該配置不限於圖16中所示的互連結構2128的特定配置)。雖然圖16中繪示出特定數量的互連層2106-2110，但本公開的實施例包括IC裝置具有比所描繪的更多或更少的互連層。

在一些實施例中，互連結構2128可包括填充有諸如金屬之導電材料的溝槽結構2128a(有時被稱為"線")及/或通孔結構2128b(有時被稱為"孔")。可將溝槽結構2128a配置成在實質上與其上形成有裝置層2104的基板2102的表面平行的平面方向上路由電信號。例如，互連結構2128a可以在從圖16的透視圖進出頁面的方向上路由電信號。可將通孔結構2128b配置成實質上垂直於其上形成有裝置層2104的基板2102的表面的平面方向上路由電信號。在一些實施例中，通孔結構2128b可以將不同互連層2106-2110的溝槽結構2128a電耦合在一起。

互連層2106-2110可包括設置在互連結構2128之間的介電材料2126，如圖16中所示。在一些實施例中，設置在互連層2106-2110中的不同層中之互連結構2128之間的介電材料2126可以具有不同的成份；在其他實施例中，在不同互連層2106-2110之間的介電材料2126的成份可以是相同的。

第一互連層2106(稱為金屬1(Metal 1)或"M1")可以直接形成在裝置層2104上。在一些實施例中，第一互連層2106可包括溝槽結構2128a及/或通孔結構2128b，如所示。第一互連層2106的溝槽結構2128a可以與裝置層2104的接觸(例如，S/D接觸2124)耦合。

第二互連層2108(稱為金屬2(Metal 2)或"M2")可以直接形成在第一互連層2106上。在一些實施例中，第二互連層2108可包括通孔結構2128b，用以將第二互連層2108的溝槽結構2128a與第一互連層2106的溝槽結構2128a耦合。儘管為了清楚起見，在各個互連層內(例如，在第二互連層2108之內)，溝槽結構2128a和通孔結構2128b在結構上用線描繪，但在一些實施例中，溝槽結構2128a和通孔結構2128b可以是結構上及/或材料上連續的(例如，在雙鑲嵌製程期間同時被填充)。

可以依據結合第二互連層2108或第一互連層2106所描述的類似技術和配置，在第二互連層2108上連續地形成第三互連層2110(稱為金屬3(Metal 3)或"M3")(以及額外的互連層，依需要)。

IC裝置2100可包括阻焊材料2134(例如，聚醯亞胺或類似材料)以及形成在互連層2106-2110上的一或多個接合墊(bond pad)2136。接合墊2136可與互連結構2128電耦合，並且被配置成將電晶體2140的電信號路由到其他外部裝置。例如，可將焊料接合形成在一或多個接合墊2136上，以將包括IC裝置2100的晶片與另一元件(例如，電路板)機械地及/或電性耦合。IC裝置2100可以具有其他替代配置，以除了在其他實施例中所描述的之外，路由來自互連層2106-2110的電信號。例如，接合墊2136可以由路由電信號至外部元件的其他類似特徵(例如，柱)替代或可進一步包括路由電信號至外部元件的其他類似特徵(例如，柱)。

圖17是依據本文公開之任何實施例，可包括具有一或多個介電質波導之元件的IC裝置組件2200的橫截面側視圖。IC裝置組件2200包括設置在電路板2202(其可以是，例如，主機板)上的數個元件。IC裝置組件2200包括設置在電路板2202之第一面2240以及電路板2202之相對第二面2242上的元件；通常，元件可被設置在一或兩個面2240及2242上。特別是，IC裝置組件2200的任何合適的元件可包括根據本文公開的任何實施例的任何介電質波導。

在一些實施例中，電路板2202可以是PCB，其包括由介電材料層將彼此分開並且由導電通孔互連的多個金屬層。金屬層的任何一或多層可以期望的電路圖案形成，以耦合到電路板2202的元件之間路由電信號(可選地與其他金屬層結合)。在其他實施例中，電路板2202可以是非PCB基板。

圖17中示出的IC裝置組件2200包括中介板上封裝(package-on-interposer)結構2236透過耦合元件2216耦合到電路板2202之第一面2240的。耦合元件2216可將中介板上封裝結構2236電性及機械地耦合到電路板2202，並且可包括焊球(亦示於圖17中)、插座的公母部分、黏合劑、底部填充材料、及/或任何其他合適的電性及/或機械耦合結構。

中介板上封裝結構2236可包括透過耦合元件2218耦合到中介板2204的IC封裝2220。耦合元件2218可以採用任何合適的用於應用的形式，例如上面參考耦合元件2216所述的形式。IC封裝2220可以是或者包括，例如，晶粒(圖15B的晶粒2002)、IC裝置(例如，圖16的IC裝置2100)、或任何其他合適的元件。特別是，IC封裝2220可包括如本文所述的一或多個介電質波導。雖然圖17中示出單一IC封裝2220，但多個IC封裝可被耦合至中介板2204；實際上，可將額外的中介板耦合到中介板2204。中介板2204可以提供用於橋接電路板2202和IC封裝2220的中間基板。通常，中介板2204可以將連接擴展到更寬的間距或將連接重新路由到不同的連接。例如，中介板2204可將IC封裝2220(例如，晶粒)耦合到耦合元件2216的BGA，用於耦合至電路板2202。在圖17中所示的實施例中，IC封裝2220及電路板2202被附接到中介板2204的相對側；在其他實施例中，IC封裝2220及電路板2202可被附接到中介板2204的相同側。在一些實施例中，可透過中介板2204將三個或更多的元件互連。

中介板2204可以由環氧樹脂、玻璃纖維增強環氧樹脂、陶瓷材料、或諸如聚醯亞胺的聚合物材料形成。在一些實施方案中，中介板2204可由替代的剛性或柔性材料形成，其可包括上述用於半導體基板中的相同材料，例如矽、鍺及其他III-V族和IV族材料。中介板2204可包括金屬互連2208和通孔2210，包括但不限於貫矽通孔(TSV)2206。中介板2204還可包括嵌入式裝置2214，其包括被動和主動裝置二者。此種裝置可包括，但不限於，電容器、去耦電容器、電阻器、電感器、熔絲、二極體、變壓器、感測器、ESD裝置和記憶體裝置。特別是，如本文所述之一或多個介電質波導可被包括在至少一些嵌入式裝置2214內。更複雜的裝置，例如RF裝置、功率放大器、電源管理裝置、天線、陣列、感測器及微機電系統(MEMS)裝置亦可被形成在中介板2204上。中介板上封裝結構2236可以採用本領域中已知的任何中介板上封裝結構的形式。在一些實施例中，中介板2204可包括如本文所述之一或多個介電質波導。

IC裝置組件2200可包括透過耦合元件2222耦合到電路板2202之第一面2240的IC封裝2224。耦合元件2222可以採用上面參考耦合元件2216討論的任何實施例的形式，以及IC封裝2224可以採用上面參考IC封裝2220討論的任何實施例的形式。

圖17中所示的IC裝置組件2200包括透過耦合元件2228耦合到電路板2202之第二面2242的堆疊式封裝(package-on-package)結構2234。堆疊式封裝結構2234可包括IC封裝2226和IC封裝2232，其透過耦合元件2230耦合在一起，使得IC封裝2226被設置在電路板2202和IC封裝2232之間。耦合元件2228及2230可以採用上面討論的耦合元件2216的任何實施例的形式，以及IC封裝2226及2232可以採用上面討論的IC封裝2220的任何實施例的形式。可以根據本領域中已知的任何堆疊式封層結構來配置堆疊式封裝結構2234。

圖18是依據本文公開之任何實施例，可包括具有一或多個介電質波導之一或多個元件的示例性計算裝置2300的方塊圖。例如，計算裝置2300的任何合適的元件可包括晶粒(例如，晶粒2002(圖15B))，其具有依據本文公開之任何實施例的一或多個介電質波導。計算裝置2300的任何一或多個元件可包括、或被包括在IC裝置2100中(圖16)。計算裝置2300的任何一或多個元件可包括、或被包括在IC裝置組件2200中(圖17)。

圖18中示出了包括在計算裝置2300中的數個元件，但可以省略或重複這些元件中的任何一個或多個，以適合於應用。在一些實施例中，計算裝置2300中包括的元件中的一些或全部可被附接至一或多個主機板。在一些實施例中，將這些元件中的一些或全部製造在單一系統單晶片(SoC)晶粒上。

此外，在各種實施例中，計算裝置2300可以不包括圖18中所示的元件中的一個或多個，但是計算裝置2300可以包括用於耦合至該一或多個元件的介面電路。例如，計算裝置2300可以不包括顯示裝置2306，但是可以包括顯示裝置2306可耦合至其的顯示裝置介面電路(例如，連接器和驅動器電路)。在另一組範例中，計算裝置2300可以不包括音頻輸入裝置2324或音頻輸出裝置2308，但可以包括音頻輸入裝置2324或音頻輸出裝置2308可耦合至其的音頻輸入或輸出裝置介面電路(例如，連接器和支持電路)。

計算裝置2300可包括處理裝置2302(例如，一或多個處理裝置)。如本文中所使用的，術語"處理裝置"或"處理器"可指稱處理來自暫存器及/或記憶體的電子資料以將該電子資料轉換成可被儲存在暫存器及/或記憶體中的其他電子資料的任何裝置或裝置的一部分。處理裝置2302可包括一或多個數位信號處理器(DSP)、特定應用積體電路(ASIC)、CPU、圖形處理單元(GPU)、密碼處理器(cryptoprocessor)(在硬體內執行密碼演算法的專用處理器)、伺服器處理器、或任何其他合適的處理裝置。計算裝置2300可包括記憶體2304，其本身可包括諸如揮發性記憶體(例如，動態隨機存取記憶體(DRAM))、非揮發性記憶體(例如，唯讀記憶體(ROM))、快閃記憶體、固態記憶體、及/或硬碟的一或多個記憶體裝置。在一些實施例中，記憶體2304可包括與處理裝置2302共享晶粒的記憶體。此種記憶體可被用作為快取記憶體，並且可包括嵌入式動態隨機存取記憶體(eDRAM)或自旋轉移力矩磁性隨機存取記憶體(STT-MRAM)。

在一些實施例中，計算裝置2300可包括通訊晶片2312(例如，一或多個通訊晶片)。例如，可將通訊晶片2312配置用於管理無線通訊以將資料傳送至及自計算裝置2300。術語"無線"及其衍生物可被用來描述電路、裝置、系統、方法、技術、通訊通道等，其可透過非固體媒體使用經調變的電磁輻射來傳輸資料。該術語並不暗示相關聯的裝置不包含任何電線，儘管在一些實施例中它們可能不包含任何電線。

通訊晶片2312可以實現多種無線標準或協定中的任一種，其包括但不限於，電氣和電子工程師協會(IEEE)標準，其包括Wi-Fi(IEEE 802.11家族)、IEEE 802.16標準(例如，IEEE 802.16-2005修訂)、長期演進(LTE)計劃以及任何修定、更新及/或改版(例如，先進LTE計劃、超移動寬頻(UMB)計劃(亦稱為"3GPP2")等等)。IEEE 802.16兼容的寬頻無線存取(BWA)網路通常被稱為WiMAX網路，這是全球微波存取互操作性(Worldwide Interoperability for Microwave Access)的縮寫，其為通過IEEE 802.16標準之一致性及互操作性測試之產品的認證標章。通訊晶片2312可以依據全球行動通訊系統(GSM)、通用封包無線電服務(GPRS)、通用移動電信系統(UMTS)、高速封包存取(HSPA)、演進HSPA(E-HSPA)、或LTE網路操作。通訊晶片2312可以依據GSM演進的增強資料(EDGE)、GSM EDGE無線電存取網路(GERAN)、通用陸地無線電存取網路(UTRAN)、或演進UTRAN(E-UTRAN)操作。通訊晶片2312可以依據分碼多重存取(CDMA)、分時多重存取(TDMA)、數位增強無線電信(DECT)、演進資料最佳化(EV-DO)及其衍生物，以及任何其他被指定為3G、4G、5G或更高版本的無線協定來操作。在其他實施例中，通訊晶片2312可根據其他無線協定進行操作。計算裝置2300可包括天線2322，用以促進無線通訊及/或接收其他的無線通訊(諸如AM或FM無線電傳輸)。

在一些實施例中，通訊晶片2312可管理有線通訊，諸如電、光學、或任何其他合適的通訊協定(例如，乙太網路)。如上所述，通訊晶片2312可包括多個通訊晶片。例如，第一通訊晶片2312可專用於諸如Wi-Fi或藍牙等的較短範圍無線通訊，以及第二通訊晶片2312可專用於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或者其他等的較長範圍無線通訊。在一些實施例中，第一通訊晶片2312可專用於無線通訊，以及第二通訊晶片2312可專用於有線通訊。

計算裝置2300可包括電池/電源電路2314。電池/電源電路2314可包括一或多個能量儲存裝置(例如，電池或電容器)及/或用於將計算裝置2300之元件耦合到與計算裝置2300分離的能源(例如，AC線路電源)的電路。

計算裝置2300可包括顯示裝置2306(或相應的介面電路，如上面所討論的)。顯示裝置2306可包括任何視覺指示器，諸如抬頭顯示器、電腦監視器、投影機、觸控螢幕顯示器、液晶顯示器(LCD)、發光二極體顯示器、或平面顯示器，舉例來說。

計算裝置2300可包括音頻輸出裝置2308(或相應的介面電路，如上面所討論的)。音頻輸出裝置2308可包括任何產生聲響指示的裝置，諸如揚聲器、頭戴式耳機、或耳塞式耳機，舉例來說。

計算裝置2300可包括音頻輸入裝置2318(或相應的介面電路，如上面所討論的)。音頻輸入裝置2318可包括任何產生代表聲音之信號的裝置，諸如麥克風、麥克風陣列、或數位樂器(例如，具有樂器數位介面(MIDI)輸出的樂器)。

計算裝置2300可包括全球定位系統(GPS)裝置2316(或相應的介面電路，如上面所討論的)。GPS裝置2316可與基於衛星的系統通訊，並且可接收計算裝置2300的位置，如本領域中公知的。

計算裝置2300可包括其他輸出裝置2310(或相應的介面電路，如上面所討論的)。其他輸出裝置2310的範例可包括音頻編解碼器、視訊編解碼器、印表機、用於提供資訊給其他裝置的有線或無線的傳輸器、或額外的儲存裝置。

計算裝置2300可包括其他輸入裝置2320(或相應的介面電路，如上面所討論的)。其他輸入裝置2320的範例可包括加速度計、陀螺儀、指南針、影像擷取裝置、鍵盤、游標控制裝置諸如滑鼠、觸控筆、觸控板、條碼閱讀器、快速響應(QR)碼閱讀器、任何感測器、或射頻識別(RFID)讀取器。

計算裝置2300可具有任何期望的形狀因素，諸如手持或行動計算裝置(例如，手機、智慧型手機、行動網路裝置、音樂播放器、平板電腦、膝上型電腦、輕省型筆電、超級筆電、個人數位助理(PDA)、超級行動個人電腦等)、桌上型計算裝置、伺服器或其他連網計算元件、印表機、掃描器、監視器、機頂盒、娛樂控制單元、車輛控制單元、數位相機、數位攝錄影機、或可穿戴式計算裝置。在一些實施例中，計算裝置2300可以是處理資料的任何其他電子裝置。精選範例

下面段落提供本文中所揭示之實施例的各種範例。

範例1提供一種介電質波導，其包括介電質波導材料，其中具有一或多個空腔。

範例2提供根據範例1的介電質波導，還包括在介電質波導材料及該一或多個空腔周圍提供導電塗層。

範例3提供根據範例2的介電質波導，其中該導電塗層的一部分形成該一或多個空腔中的至少一者的壁。換句話說，該些空腔的至少一者可以使其僅部分地由該介電質波導材料包圍，而剩餘部分由該導電塗層包圍。

範例4提供根據範例3的介電質波導，其中由該導電塗層之該部分形成的該壁實質上是直的。

範例5提供根據範例3的介電質波導，其中由該導電塗層之該部分形成的該壁是彎曲的。

範例6提供根據範例3至5中任一項的介電質波導，其中該壁是第一壁，並且該介電質波導材料的一部分形成該一或多個空腔中的該至少一者的第二壁，其中該第二壁包括包圍該一或多個空腔中的該至少一者的一或多個傾斜的面(即，在特定方向上傾斜或偏斜的表面；或換句話說，偏移垂直或水平的表面)。

範例7提供根據範例3至5中任一項的介電質波導，其中該壁是第一壁，並且該介電質波導材料的一部分形成該一或多個空腔中的該至少一者的第二壁，其中該第二壁形成包圍該一或多個空腔中的該至少一者的彎曲表面。

範例8提供根據範例2至7中任一項的介電質波導，其中與該導電塗層交界的該介電質波導材料的一或多個邊緣是圓形邊緣。

範例9提供根據前面範例中任一項的介電質波導，其中該介電質波導材料的一或多個邊緣是圓形邊緣。

範例10提供根據前面範例中任一項的介電質波導，其中該一或多個空腔至少部分地填充有固體介電質填充材料。

範例11提供根據範例10的介電質波導，其中該介電質波導材料的介電常數高於該固體介電質填充材料的介電常數。

範例12提供根據範例10或11的介電質波導，其中該固體介電質填充材料包括塑料，其之一些範例可包括聚四氟乙烯(PTFE)、拉伸性PTFE、多孔PTFE、低密度(LD)PTFE、聚乙烯(PE)、高密度(HD)PE、或聚醚醚酮(PEEK)中之一或多者。

範例13提供根據前面範例中任一項的介電質波導，其中該一或多個空腔至少部分地填充有流體介電填充材料，其中該介電質波導材料的介電常數高於該流體介電填充材料的介電常數。

範例14提供根據範例13的介電質波導，其中該一或多個空腔包括至少第一空腔及第二空腔，以及其中該介電質波導材料的一部分將該第一空腔與該第二空腔分開。在一些實施例中，該介電質波導材料的該部分可被實質上設置在該介電質波導之橫截面的中心內，相較於中空波導，提供了優異的機械穩定性。

範例15提供根據前面範例中任一項的介電質波導，其中該一或多個空腔至少部分地填充有空氣。

範例16提供根據前面範例中任一項的介電質波導，其中該一或多個空腔的體積與該介電質波導材料的體積的比例在約0.2到2之間，包括在其中的所有值和範圍，例如，在約0.4到1.5之間，或在約0.6到1之間。

範例17提供根據前面範例中任一項的介電質波導，其中將該介電質波導配置成支持在TE10模態或TE01模態中傳播波。

範例18提供一種介電質波導，其包括由導電材料形成的脊，以及介電質波導材料至少部分地包圍該脊。

範例19提供根據範例18的介電質波導，還包括在該介電質波導材料周圍提供導電塗層。

範例20提供根據前面範例中任一項的介電質波導，其中該介電質波導具有實質上矩形橫截面。

範例21提供根據前面範例中任一項的介電質波導，其中該介電質波導具有實質上橢圓形橫截面。

範例22提供根據前面範例中任一項的介電質波導，還包括額外的電磁屏蔽材料，其包圍該介電質波導材料和該一或多個空腔。

範例23提供根據前面範例中任一項的介電質波導，其中該介電質波導是多通道電纜的一部分。

範例24提供根據前面範例中任一項的介電質波導，其中該介電質波導的操作頻率大於約50 GHz，例如，在約90到140 GHz之間；或者大於約100 GHz，例如，在約120到180 GHz之間；或者大於約140 GHz，例如，在約160到210 GHz之間。

範例25提供根據前面範例中任一項的介電質波導，其中將該介電質波導配置成支持傳播具有等於或大於約10 GHz之頻寬的信號。

範例26提供一種IC結構，其包括提供根據前面範例中任一項的介電質波導；及封裝基板，其中該介電質波導至少部分地在該封裝基板中或在該封裝基板上。

範例27提供根據範例26的IC結構，其中該介電質波導嵌入在該封裝基板中。

範例28提供根據範例26的IC結構，其中該介電質波導至少部分地在該封裝基板的凹槽中。

範例29提供根據範例26至28中任一項的IC結構，還包括耦合至該封裝基板的第一晶粒，以及耦合至該封裝基板的第二晶粒，其中該介電質波導提供用於該第一晶粒及該第二晶粒之間通訊的通路。

範例30提供根據範例29的IC結構，其中該第一晶粒包括第一波發射器靠近該介電質波導的第一端，該第二晶粒包括第二波發射器靠近該介電質波導的第二端，並且該介電質波導的該第一端相對於該介電質波導的該第二端。

範例31提供根據範例29或30的IC結構，其中氣隙在該介電質波導與該第一晶粒及該第二晶粒中的至少一者之間。

範例32提供根據範例29或30的IC結構，其中該介電質波導與該第一晶粒及該第二晶粒中的至少一者物理接觸。

範例33提供根據範例29或30的IC結構，其中該介電質波導透過焊料或黏合劑被耦合到該第一晶粒及該第二晶粒中的至少一者。

範例34提供根據範例29至33中任一項的IC結構，其中該第一晶粒及該第二晶粒包括收發器電路。

範例35提供根據範例29至34中任一項的IC結構，其中該第一晶粒是中央處理單元以及該第二晶粒是記憶體裝置。

範例36提供一種製造介電質波導的方法，該方法包括形成介電質波導材料的基礎結構，以及在該介電質波導材料中形成一或多個空腔。

範例37提供根據範例36的方法，其中形成該一或多個空腔包括蝕刻該一或多個空腔。在其他實施例中，該一或多個空腔可使用鑽孔，例如，雷射鑽孔、或使用光可界定的介電質來形成。

範例38提供根據範例36或37的方法，還包括在該一或多個空腔中提供填充材料。

範例39提供根據範例38的方法，其中該介電質波導材料的介電常數高於該填充材料的介電常數。

範例40提供根據範例36至39中任一項的方法，其中該介電質波導是依據範例1-17中任一項的介電質波導。

在其他範例中，根據範例36至40中任一項的方法還可包括用於形成根據範例26至35中任一項的IC結構的過程。

範例41提供一種計算裝置，其包括基板；及耦合至該基板的IC結構，其中該IC結構是根據範例26至35中任一項的IC結構，或包括根據範例1至25中任一項的一或多個介電質波導。

範例42提供根據範例41的計算裝置，其中該計算裝置還包括一或多個通訊晶片及電磁波發射器。

範例43提供根據範例41或42的計算裝置，其中該基板是主機板。

本公開的所示實施方式的以上描述，包括摘要中所描述的內容，並非旨在窮舉或將本公開限制於所公開的精確形式。儘管出於說明性目的在本文中描述了本公開的具體實施方式和範例，但是如相關領域的技術人士將認知到的，在本公開的範圍內可以進行各種等效修改。

根據以上詳細的描述，可以對本公開做出這些修改。在下面申請專利範圍中使用的術語不應被解釋為將本公開限制於說明書和申請專利範圍中公開的特定實施方式。相反的，本公開的範圍將完全由下面的申請專利範圍確定，該申請專利範圍應根據既定的申請專利範圍解釋的原則來解釋。

100:介電質波導 110:介電質核心 112:導電層 200:基於空腔的介電質波導 202:第一端 204:第二端 210:介電質波導材料 212:介電壁 220:空腔 230:導電塗層 232:導電壁 241:實線 242:虛線 300:橫截面 302:頂部 304:底部 306:中央壁 400:介電質波導 450:邊緣 500:介電質波導 600:介電質波導 700:介電質波導 800A:方法 802A:過程 804A:過程 806A:過程 800B:方法 802B:過程 804B:過程 806B:過程 808B:過程 810B:過程 812B:過程 814B:過程 800C:方法 802C:過程 804C:過程 806C:過程 808C:過程 902:組件 904:組件 906:組件 908:組件 910:組件 912:組件 914:組件 916:開口 918:開口 920:基板 922:導電塗層材料 924:高k介電材料 926:低k介電或犧牲材料 1000:介電質波導 1060:脊 1041:實線 1042:虛線 1100:橫截面 1200A:方法 1202A:過程 1204A:過程 1206A:過程 1208A:過程 1210A:過程 1212A:過程 1200B:方法 1202B:過程 1204B:過程 1206B:過程 1208B:過程 1302:組件 1304:組件 1306:組件 1308:組件 1310:組件 1312:組件 1314:組件 1316:組件 1318:組件 1320:基板 1322:導電塗層材料 1324:介電材料 1326:開口 1328:開口 1330:開口 1332:開口 1400:波導封裝 1402:介電質波導 1404:晶粒 1406:封裝基板 1408:第一面 1410:第二面 1412:導電接觸 1414:導電接觸 1416:第二級互連 1418:第一級互連 1420:導電接觸 1422:收發器電路 1424:第一端 1426:第二面 1428:第二端 1430:第一面 2000:晶圓 2002:晶粒 2100:IC裝置 2102:基板 2104:裝置層 2106:互連層 2108:互連層 2110:互連層 2119:層間介電質(ILD)堆疊 2120:源極及/或汲極(S/D)區域 2122:閘極 2124:S/D接觸 2126:介電材料 2128:互連結構 2128a:溝槽結構 2128b:通孔結構 2134:阻焊材料 2136:接合墊 2140:電晶體 2200:IC裝置組件 2202:電路板 2204:中介板 2206:貫矽通孔(TSV) 2208:金屬互連 2210:通孔 2214:嵌入式裝置 2216:耦合元件 2218:耦合元件 2220:IC封裝 2222:耦合元件 2224:IC封裝 2226:IC封裝 2228:耦合元件 2230:耦合元件 2232:IC封裝 2234:堆疊式封裝結構 2236:中介板上封裝結構 2240:第一面 2242:第二面 2300:計算裝置 2302:處理裝置 2304:記憶體 2306:顯示裝置 2308:音頻輸出裝置 2310:其他輸出裝置 2312:通訊晶片 2314:電池/電源電路 2316:全球定位系統(GPS)裝置 2318:音頻輸入裝置 2320:其他輸入裝置 2322:天線

透過以下結合附圖的詳細描述將容易理解實施例。為了便於描述，相似的參考標號表示相似的結構元件。在附圖的圖式中，透過示例而非限制的方式示出了實施例。

圖1A是具有導電塗層之介電質波導的一部分的透視圖。

圖1B是繪製介電質波導中作為頻率函數的波群延遲的圖。

圖2A是依據本公開之一些實施例，基於空腔的介電質波導的一部分的透視圖。

圖2B是依據本公開之一些實施例，繪製傳統的介電質波導和基於空腔的介電質波導中作為頻率函數的波群延遲的圖。

圖3是依據本公開之一些實施例，基於空腔的介電質波導的橫截面圖。

圖4-7是依據本公開之各種實施例，基於空腔的介電質波導的部分的透視圖。

圖8A-8C是依據本公開之各種實施例，製造基於空腔的介電質波導的示例性方法的流程圖。

圖9A-9G是依據本公開之一些實施例，使用圖8B的方法在製造的各個示例性階段中，示例性基於空腔的介電質波導的橫截面側視圖。

圖10A是依據本公開之一些實施例，基於脊的介電質波導的一部分的透視圖。

圖10B是依據本公開之一些實施例，繪製傳統的介電質波導和基於脊的介電質波導中作為頻率函數的波群延遲的圖。

圖11是依據本公開之一些實施例，基於脊的介電質波導的橫截面圖。

圖12A-12B是依據本公開之各種實施例，製造基於脊的介電質波導之示例性方法的流程圖。

圖13A-13I是依據本公開之一些實施例，使用圖12B之方法在製造的各個示例性階段中，示例性基於脊的介電質波導的橫截面側視圖。

圖14A-14B是依據本公開之一些實施例，示例性波導封裝的橫截面側視圖和俯視圖。

圖15A-15B是依據本文所述之任何實施例，可包括一或多個介電質波導之晶圓和晶粒的俯視圖。

圖16是依據本文所述之任何實施例，可包括一或多個介電質波導之積體電路(IC)裝置的橫截面側視圖。

圖17是依據本文所述之任何實施例，可包括一或多個介電質波導之IC裝置組件的橫截面側視圖。

圖18是依據本文所述之任何實施例，可包括一或多個介電質波導之示例性計算裝置的方塊圖。

200:基於空腔的介電質波導

202:第一端

204:第二端

210:介電質波導材料

212:介電壁

220:空腔

230:導電塗層

232:導電壁

Claims (25)

1. 一種介電質波導，包括： 介電質波導材料； 在該介電質波導材料之至少一部分中的一或多個空腔；及 在該介電質波導材料及該一或多個空腔周圍的導電塗層。
2. 如請求項1的介電質波導，其中該導電塗層的一部分形成該一或多個空腔中的至少一者的壁。
3. 如請求項2的介電質波導，其中由該導電塗層的該部分形成的該壁是彎曲的。
4. 如請求項2的介電質波導，其中由該導電塗層的該部分形成的該壁實質上是直的。
5. 如請求項2的介電質波導，其中： 該壁是第一壁，並且 該介電質波導材料的一部分形成該一或多個空腔中的該至少一者的第二壁，其中該第二壁包括包圍該一或多個空腔中的該至少一者的一或多個傾斜面。
6. 如請求項2的介電質波導，其中： 該壁是第一壁，並且 該介電質波導材料的一部分形成該一或多個空腔中的該至少一者的第二壁，其中該第二壁形成包圍該一或多個空腔中的該至少一者的彎曲表面。
7. 如請求項1的介電質波導，其中與該導電塗層交界的該介電質波導材料的一或多個邊緣是圓形邊緣。
8. 如請求項1的介電質波導，其中該介電質波導材料的一或多個邊緣是圓形邊緣。
9. 如請求項1的介電質波導，其中該一或多個空腔至少部分地填充有固體介電填充材料，其中該介電質波導材料的介電常數高於該固體介電填充材料的介電常數。
10. 如請求項9的介電質波導，其中該固體介電質填充材料包括塑料。
11. 如請求項1的介電質波導，其中該一或多個空腔至少部分地填充有流體介電填充材料，其中該介電質波導材料的介電常數高於該流體介電填充材料的介電常數。
12. 如請求項1的介電質波導，其中該一或多個空腔至少部分地填充有空氣。
13. 如請求項1的介電質波導，其中該一或多個空腔包括至少第一空腔及第二空腔，並且其中該介電質波導材料的一部分將該第一空腔與該第二空腔分開。
14. 如請求項1的介電質波導，其中該一或多個空腔的體積與該介電質波導材料的體積的比例在約0.2到2之間。
15. 如請求項1的介電質波導，其中將該介電質波導配置成支持在混合模態中傳播波。
16. 如請求項1的介電質波導，還包括包圍該介電質波導材料及該一或多個空腔的額外電磁屏蔽材料。
17. 如請求項1的介電質波導，其中該介電質波導是多通道電纜的一部分。
18. 一種積體電路(IC)結構，包括： 介電質波導，其中該介電質波導包括由導電材料形成的脊，以及至少部分地包圍該脊的介電質波導材料；以及 封裝基板， 其中該介電質波導至少部分地在該封裝基板中或在該封裝基板上。
19. 如請求項18的IC結構，其中該介電質波導嵌入在該封裝基板中或至少部分地在該封裝基板的凹槽中。
20. 如請求項18的IC結構，還包括： 耦合到該封裝基板的第一晶粒；以及 耦合到該封裝基板的第二晶粒， 其中該介電質波導提供用於該第一晶粒及該第二晶粒之間通訊的通路。
21. 如請求項20的IC結構，其中該第一晶粒包括第一波發射器，其靠近該介電質波導的第一端，該第二晶粒包括第二波發射器，其靠近該介電質波導的第二端，並且該介電質波導的該第一端相對於該介電質波導的該第二端。
22. 一種製造介電質波導的方法，該方法包括： 形成介電質波導材料的基礎結構； 提供導電塗層以包圍該介電質波導材料的至少一部分；及 形成由該介電質波導材料及該導電塗層之一或多者包圍的一或多個空腔。
23. 如請求項22的方法，其中形成該一或多個空腔包括蝕刻該一或多個空腔。
24. 一種計算裝置，包括： 基板；及 耦合至該基板的積體電路(IC)結構，其中該IC結構包括介電質波導，該介電質波導包括： 介電質波導材料，及 在該介電質波導材料中的一或多個空腔。
25. 如請求項24的計算裝置，其中該計算裝置還包括一或多個通訊晶片及電磁波發射器。

Images