TW202425148A - 矽鍺合金的選擇性氣相蝕刻 - Google Patents
矽鍺合金的選擇性氣相蝕刻 Download PDFInfo
- Publication number
- TW202425148A TW202425148A TW112139315A TW112139315A TW202425148A TW 202425148 A TW202425148 A TW 202425148A TW 112139315 A TW112139315 A TW 112139315A TW 112139315 A TW112139315 A TW 112139315A TW 202425148 A TW202425148 A TW 202425148A
- Authority
- TW
- Taiwan
- Prior art keywords
- layers
- etching
- layer
- germanium
- gas
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/246—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group III-V materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3204—Materials thereof being Group IVA semiconducting materials
- H10P14/3211—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3224—Materials thereof being Group IIB-VIA semiconductors
- H10P14/3226—Oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/20—Cleaning during device manufacture
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
用於相對於與其相鄰之另一層或材料而選擇性蝕刻一層或材料之方法。在範例中,選擇性地或相對於另一含矽層而蝕刻SiGe層,該另一含矽層不包括鍺或包括鍺之量係小於目標層。
Description
本發明係關於基板之處理,特別是關於基板之材料或層之選擇性蝕刻。
[相關申請案之交互參照]
本申請案主張於2022年10月17日提出之美國非臨時專利申請案第17/967,298號之優先權,其完整內容係併入本文中之參考資料。
在各種類型的半導體架構中,需要相鄰的層或材料之選擇性蝕刻。在一範例中,進行矽鍺合金(SiGe)目標層相對於另一層之選擇性蝕刻,該另一層包括矽(Si,不含鍺)或SiGe(與被蝕刻之SiGe目標層相比具有不同合金量之Ge)。目前的方法可能無法令人滿意,因為蝕刻副產物可能與不希望被蝕刻之層進行反應,因此,難以達成期望的選擇性及∕或選擇性之控制。
本發明提供二不同材料(例如,二含矽材料)之選擇性蝕刻,其中至少一材料亦包含鍺(SiGe)。在較佳範例中,目標層(希望被蝕刻之層)係包括SiGe,並且相對於(或選擇性地)不包含鍺、或包含鍺之合金量小於目標層之矽層而蝕刻目標層。
在一較佳範例中,蝕刻係不在電漿環境中之氣相蝕刻,且含碳氣體被添加至氣體化學品。含碳氣體與蝕刻劑氣體之副產物進行反應,使得副產物不與不希望被蝕刻之層進行反應(或降低反應)。
在一範例中,當氧化物層存在於處理中的材料或層上時,較佳地,在蝕刻之前實施氧化物去除步驟。另外,較佳地,在蝕刻之後實施熱處理,以去除副產物。
在一範例中,蝕刻係在內縮(indent)處理中實施,使得目標層相對於相鄰層而內縮。在另一範例中,本發明可使用在通道釋放中,其中被蝕刻之目標層係在元件結構(例如,閘極堆疊)之複數通道之間之層,並且留下未被蝕刻之層以形成閘極結構之通道。應當理解,本文所揭示之處理亦可使用於其它蝕刻應用。
根據本文中之示例性實施例及優點之描述,將進一步理解本發明。應當理解,並不需要利用特定範例之每一態樣來實施本發明,因此,可利用特定範例之特徵之子集而不利用其它態樣。類似地,本文中亦描述了本發明可達成之優點,然而,在實施本發明時,可利用某些態樣或優點而不利用其它態樣或優點,或者可達成替代的優點。
在本文中,某些範例被描述為不包括一元素或一材料。這應被理解為,其意味著該元素或材料不是故意存在或引入的。然而,取決於所用材料之純度,可能存在微量的這種元素或材料。
在本文中所揭示之範例中,提供一含矽層(希望被蝕刻之目標層)相對於另一含矽層之選擇性蝕刻,其中該等材料彼此不同。較佳地,該等層其中至少一者係包含鍺,另一層或第二層不包含鍺、或包含鍺之量小於第一層或目標層之鍺之量。例如,目標層可包括SiGe,且不希望被蝕刻之層可包括矽(不存在任何鍺)、或可包括SiGe(其中不希望被蝕刻之層中之鍺之量低於目標層之鍺之量)。例如,SiGe目標層可包括25%之鍺,且不希望被蝕刻之層可為,例如,多晶矽或非晶矽。或者,目標層可包含20%或大於20%之量之鍺,而不希望被蝕刻之層可包含20%或低於20%之鍺之較低合金量(例如,小於5%)。根據一範例,目標層可包括SiGe,具有25%或更多之鍺。做為另一替代方式,目標層可包括SiGe,具有大於30%、或例如大於50%之鍺之量,且不希望被蝕刻之層具有低於30%(例如,小於20%)之鍺含量,例如,具有小於5%之鍺或不含鍺。
圖1A-1C繪示出可利用本方法之範例而實施之內縮處理之蝕刻順序。在圖1A之元件中,提供了基底100,基底100可包括半導體晶圓基底、以及在如本文中所討論之正在處理的層下方之額外層。在基底100上方,以交替方式而堆疊複數層以提供閘極堆疊,其中堆疊的層係包括具有不同材料成分之至少二不同層。例如,在所繪示的配置中,形成複數第一層102做為目標層或待蝕刻層(相對於第二層104)。在一範例中,層102包括矽及鍺,而層104包括矽且不具有鍺或具有低於層102之鍺合金量。做為進一步的替代方式或控制,該等層其中一者可為摻雜的,例如摻雜有硼。例如,在此範例中,目標層102可摻雜有硼。
由於在處理前之元件所處之環境,在層102、104上可能具有氧化物層,例如原生氧化物層。較佳地,在蝕刻之前,實施氧化物去除步驟。氧化物層亦可能由於先前的處理而存在。
在氧化物去除中,實施氧化物蝕刻,較佳地使用含鹵素氣體。例如,可使用HF及∕或NH
3以去除氧化物。在替代方案中,可使用包括氟及氧之處理氣體、或含氟氣體與含羥基氣體(例如,H
2O)以實施去除。通常,亦存在載氣,例如Ar及∕或N
2。氧化物去除可做為在一步驟中去除氧化物之蝕刻處理而實施。或者,氧化物去除可以兩步驟而實施,首先利用處理氣體以處理氧化物,以在層102及∕或104上形成經改質的氧化物表面,其接著在熱處理或昇華處理中被去除。在一範例中,可利用包括HF及NH
3之蝕刻劑氣體而去除氧化物層。
在氧化物去除之後,進行內縮蝕刻,以提供如圖1B所示之基板,其中目標層102已經相對於層104而內縮。在蝕刻包括矽及鍺之目標層102時,可使用含鹵素氣體及載氣(例如Ar及∕或N
2)。然而,根據本方法之一態樣,已經理解到,這樣的蝕刻氣體化學品之副產物可能蝕刻不希望被蝕刻之層(例如,104)。例如,當用於蝕刻之處理氣體包括氟以蝕刻層102時,副產物可包括SiF
4及∕或GeF
4,且這樣的副產物可能與層104起反應並且蝕刻層104。根據本發明之一態樣,一些或全部的載氣被含碳氣體所取代,且含碳氣體將與層102之蝕刻所產生之副產物(SiF
4及GeF
4)起反應,以提供由副產物與含碳氣體之結合所產生之更複雜的分子,使得更複雜的分子將不與層104起反應(或使得反應降低或最小化)。
在一範例中,使用非電漿氣相蝕刻,該蝕刻係提供由圖1A至圖1B之內縮,其中層102之外部尺寸被內縮以具有比層104更小之外部尺寸。處理溫度可為,例如,-20℃至120℃。在較佳範圍之範例中,溫度係從0℃至80℃。氣體化學品至少包括含鹵素氣體及含碳氣體。例如,氣體可包括含氟及∕或含氯氣體以及含碳氣體。氣體可包括一或更多載氣,例如Ar及∕或N
2。根據範例,含鹵素或氟的氣體係體積流率之20%-90%,較佳為40-80%,更佳為總體積流率之50-80%。較佳地,含氟氣體為在蝕刻期間之總體積流率之至少35%。含碳氣體可為,例如,總體積流率之10-50%,較佳為10-40%,並且更佳為10-30%。在一範例中,含碳氣體為體積流率之10-25%。在另一範例中,含碳氣體為總體積流率之25-50%。載氣較佳為小於總體積流率之25%(氮及∕或氬),更佳為總體積流率之10-25%。較佳地,載氣之百分比不超過含碳氣體之百分比。壓力可在0.3 mTorr至300 mTorr之範圍內,較佳在50-150 mTorr之範圍內。
當氣體化學品包括含鹵素氣體(例如,含氟氣體)及載氣、但沒有含碳氣體時,可能形成非期望的副產物,例如SiF
4及∕或GeF
4。這些副產物可能與層104起反應而蝕刻層104,因此可能降低在相對於層104而蝕刻層102時之選擇性及∕或降低對選擇性之控制。根據本文中所揭示之方法之範例,含碳氣體將與副產物(例如,SiF
4及∕或GeF
4)起反應而形成更複雜或更大的分子副產物,其不會與層104起反應(或反應較少),從而提供更好且更可控制的選擇性。
根據一範例,蝕刻環境為無水的,且在蝕刻期間不引入含氫氣體。另外,舉例來說,在氣體化學品中或在層102、104其中一者或兩者中不包括金屬。在一範例中,目標層102係摻雜有硼,且層104不摻雜。
在氣相蝕刻之後,較佳地實施熱處理,熱處理係在高於在蝕刻期間之溫度下實施。例如,可在100℃或更高的溫度(且高於在蝕刻期間之溫度)下實施熱處理。在熱處理期間之壓力可為0.5 Torr至5 Torr,較佳為1 Torr至3 Torr,更佳為1 Torr至2 Torr。在熱處理期間之氣體環境可為,例如,100%氮或氮和氬之組合。在一範例中,蝕刻劑氣體不存在,較佳地沒有鹵素且沒有含氧氣體。
在熱處理之後,如圖1C所示,可在元件上方形成層112,使得層112亦填充藉由相對於層104而選擇性蝕刻層102所形成之凹陷。間隔物材料112可為,例如,低k介電質,其係由與閘極間隔物108及遮罩110不同之材料所形成。閘極間隔物108可為,例如,SiN或低k介電質(不同於間隔物層112)。在所繪示的範例中,元件110為遮罩並且可由,例如,SiO
2或SiN所形成,且該遮罩可為例如硬遮罩,並且亦由與層112或閘極間隔物108不同之材料所形成。在一範例中,元件106可為,例如,由非晶矽(a-Si)所形成之虛擬閘極。
圖2示意性地呈現處理設備,可用於實施如本文中所揭示之一或更多處理操作。設備可包括控制器300,控制器300可包括,例如,一或更多處理器或電腦,並且亦可包括記憶體以儲存,例如,處理命令、配方、配方資料、基板資料、或其它控制資料。控制資訊亦可從與控制器300分離之另一裝置或記憶體而提供至控制器。控制及配方資料較佳地係儲存在非暫態電腦可讀媒體中。應當理解,雖然一控制器被標識在300處,但該控制器可包括複數控制器,及∕或可包括一或更多子控制器或分離的控制器,其獨立地或在來自控制器300之命令下操作,以控制各種電源、氣體供應、及溫度控制設備及功能,以實施本文中所述之處理。氣體源GS2 304可供應氣體而在腔室301內混合,或氣體可在腔室301之上游混合,例如在預混合腔室中或利用合適的閥及管線而在腔室301上游之管路中提供混合。氣體源304提供至少含鹵素或氟的氣體及含碳氣體之來源,並且較佳地亦提供一或更多載氣,例如氮及∕或氬。氣體可透過共同的或單獨的入口而供應至腔室301中,且氣體係,例如,在控制器之控制下利用合適的閥件而可控制地供應,以提供如本文先前所討論之體積流率。溫度控制部係表示於TC2 306處,並且可包括在支撐基板322之基板支撐件320中之加熱器。加熱器可為電及∕或流體加熱器,其提供加熱及∕或冷卻及∕或熱交換、被控制以提供期望的溫度。額外地或替代地,溫度控制部TC2可在腔室301之腔室壁內、及∕或利用例如輻射加熱裝置而提供加熱。氣體係藉由真空泵VP2 324而排出,且對供給至腔室301之氣體及排出之氣體之組合控制亦可控制壓力。基板支撐件320亦可包括用於固持基板之合適裝置,例如靜電夾盤。因為氣相蝕刻係在非電漿環境中,所以不需要電極及功率源以產生電漿。然而,本文中所揭示之處理亦可在包括一或更多電極以及與其連接之功率源(例如,RF或射頻、感應、或微波功率源)之設備中實施,以便能夠在腔室內產生電漿、或替代地與其中在不同的腔室中產生遠端電漿以及接著將電漿供給至腔室之配置相結合。儘管非電漿蝕刻為較佳的,但可使用電漿蝕刻。本文中所述之每一主要處理操作(包括氧化物去除、蝕刻、及蝕刻後熱處理)可在同一腔室中實施。然而,該等操作亦可在二腔室或三腔室中進行。例如,熱處理可在特別設計用於在較高溫度下進行熱處理之腔室中實施,使得熱處理在與用於蝕刻之腔室不同之腔室中實施。應當理解,圖2之設備係提供做為範例,且修改及變化是可能的。
圖3係可藉由,例如,先前所討論之控制器300所實行之流程圖或演算法,並且提供如本文中所述之處理步驟之概述。在第一步驟S10中,去除氧化物層。如果氧化物層不存在,則可省略此步驟。在步驟S12中,使用含鹵素(較佳為氟)氣體及含碳氣體以及通常亦有載氣(例如氬及∕或氮),以實施氣相蝕刻。如先前所討論,處理條件及流率係受控的。之後,如S14所示,實施熱處理,其中處理條件係受控的,如先前所討論。
現在參考圖4A-4C,繪示出可應用本方法之蝕刻操作之另一範例。在圖4A中,層656係待蝕刻且完全去除之目標層。目標層656可由,例如,矽及鍺(SiGe)所形成。層654係由包含矽且不含鍺或鍺之量小於層656之材料所形成。因此,層654將在完成的元件中形成通道結構。通道654從源極650延伸至汲極652。在去除之前,通道係藉由目標層656而分隔開,目標層656係選擇性地對於通道層654而去除。如果氧化物層不存在於層654、656上,則可省略氧化物去除步驟。然而,如果氧化物層存在,則亦可實施氧化物去除。
在圖4A之初始結構中,提供了間隔物600,間隔物600可由,例如,介電材料之層(例如,如圖1C中之112處所示)所形成,接著層112被回蝕以留下間隔物600在層656之內縮部中並且與層654相鄰。在此範例中,層656係由SiGe所形成,且層654係由含矽材料所形成,該含矽材料不包含Ge、或包含Ge之量小於層656之量。合金量可如本文中先前所揭示之。
因此,如在實施先前所述之內縮處理時所使用之,可利用包括含氟氣體、含碳氣體、以及通常亦有載氣(包括氬及∕或氮)之處理氣體以實施蝕刻處理。條件可如先前所述。通常,壓力將處於先前所討論之壓力範圍之較高部分,且蝕刻之持續時間將更長,使得蝕刻完全地去除層656以提供通道釋放,其中所釋放的通道係如圖4B所示。
在通道釋放之後,閘極金屬670可沉積在閘極間隔物608之間、以及在先前被層656所佔據之區域中。
因此,本文中所述之方法可用於在相對於含矽層而選擇性地去除SiGe層中實施通道釋放,其中通道654不包含鍺、或包含鍺之量小於待去除之目標層656之鍺之量。在避免或減少可能非期望地蝕刻通道654之副產物方面,使用含碳氣體是特別有利的。
雖然本文中描述了方法及應用之範例,但本方法可使用在蝕刻閘極堆疊之層中或在替代元件中之其它應用。本文中所述之方法可使用在各種結構中,包括但不限於nfet、pfet、奈米片、GAA、finfet、CFET、及其它元件或元件特徵部。
應當理解,可納入與本文中之教示相符合之修改及變化。因此,應當理解,在本申請專利範圍之範圍內,可以其它方式或相對於本文中所揭示之範例進行變化以實踐本發明。
100:基底
102:第一層
104:第二層
106:元件
108:閘極間隔物
110:遮罩
112:層
300:控制器
301:腔室
304:氣體源
306:溫度控制部
320:基板支撐件
322:基板
324:真空泵
600:間隔物
608:閘極間隔物
650:源極
652:汲極
654,656:層
670:閘極金屬
S10,S12,S14:步驟
參考本文中之實施方式及伴隨著圖式,將更佳地體會及理解本發明,其中:
圖1A-1C繪示出使用本文中所揭示之方法之選擇性蝕刻範例;
圖2示意性地繪示出處理腔室,可用於本文中所揭示之一或更多處理步驟;
圖3係選擇性蝕刻範例之流程圖或演算法;及
圖4A-4C繪示出使用本文中所揭示之方法之另一選擇性蝕刻範例。
100:基底
102:第一層
104:第二層
106:元件
108:閘極間隔物
110:遮罩
Claims (20)
- 一種蝕刻方法,包括: 提供基板,該基板具有與複數第二層交替之複數第一層,該等第一層其中每一者係包含矽及鍺,該等第二層其中每一者係包含矽且不包含鍺或包含鍺之量係小於該等第一層;及 藉由一處理以相對於該等第二層而選擇性蝕刻該等第一層,該處理係包括: 利用氣體化學品以蝕刻該等第一層,該氣體化學品係包括含鹵素氣體及含碳氣體以相對於該等第二層而蝕刻該等第一層。
- 如請求項1之蝕刻方法,其中該蝕刻係非電漿氣相蝕刻。
- 如請求項2之蝕刻方法,其中該蝕刻係在從-20℃至130℃之範圍內之溫度下實施。
- 如請求項3之蝕刻方法,其中該等第一層及該等第二層係垂直地堆疊。
- 如請求項4之蝕刻方法,其中該蝕刻係使該等第一層相對於該等第二層而內縮,俾使該等第一層之外部尺寸係小於該等第二層之外部尺寸。
- 如請求項4之蝕刻方法,其中該等第二層為在閘極堆疊中之通道,在通道釋放中該蝕刻係去除該等第一層。
- 如請求項4之蝕刻方法,更包括:在該蝕刻之前,從該等第一層及該等第二層而去除原生氧化物層。
- 如請求項1之蝕刻方法,其中該等第一層每一者係具有20%或更大之合金量之鍺,該等第二層每一者不具有鍺或具有5%或更少之鍺。
- 如請求項1之蝕刻方法,其中該等第一層每一者係具有20%或更高之合金量之鍺,該等第二層每一者不具有鍺或具有20%或更低之合金量之鍺;及 其中在該蝕刻期間,氣體係根據下列之體積流率而供應: 25%或更少之載氣,該載氣係包括Ar及∕或N 2; 10%至50%之含碳氣體;及 35%或更多之含氟氣體。
- 如請求項9之蝕刻方法,其中該蝕刻係在該蝕刻期間不引入含氫氣體之情況下實施,該方法更包括: 在該蝕刻之後,提高該基板之溫度至100℃或更高以實施熱處理,該熱處理係在一環境中實施,該環境係包括Ar及∕或N 2且在從1 Torr至3 Torr之範圍內之壓力下;及 其中該蝕刻係在0℃至80℃之範圍之溫度下實施,且該蝕刻係在從0.3 mTorr至300 mTorr之範圍內之壓力下實施。
- 一種蝕刻方法,包括: 提供基板,該基板具有第一層及第二層,該第一層係相鄰於該第二層,該第一層及該第二層係由不同材料所形成,該第一層及該第二層其中每一者係包含矽,該第一層及該第二層係具有氧化物層在側表面上; 由該第一層及該第二層之側表面去除該氧化物層,俾使該第一層係具有第一暴露側表面,該第二層係具有第二暴露側表面;及 相對於該第二暴露側表面而蝕刻該第一暴露側表面,俾使該第一層之外部尺寸係小於該第二層之外部尺寸,及其中該蝕刻係在具有含碳氣體下實施,該含碳氣體係與會蝕刻該第二層之副產物進行反應,以防止或減少該第二層之蝕刻。
- 如請求項11之蝕刻方法,其中該含碳氣體係與SiF 4或GeF 4其中至少一者進行反應。
- 如請求項12之蝕刻方法,其中: 該第一層係由包含矽及鍺之材料所形成; 該第二層係由包含矽且不包含鍺或包含鍺之量係小於該第一層之材料所形成;及 該蝕刻係在具有含氟氣體且在從-20℃至120℃之範圍內之溫度下實施。
- 如請求項11之蝕刻方法,其中該第一層係由包含矽及鍺之材料所形成,該第二層係由包含矽且不包含鍺或包含鍺之量係小於該第一層之材料所形成。
- 如請求項11之蝕刻方法,其中該蝕刻係在從0℃至80℃之範圍內之溫度下且在從0.3 mTorr至300 mTorr之範圍內之壓力下實施,該蝕刻係在一環境中之氣相非電漿蝕刻,在該環境中不引入含氫氣體,及其中在該蝕刻期間引入該環境中之氣體之體積流率係包括: 25%或更少之載氣,該載氣係包括Ar及∕或N 2; 10%-50%之該含碳氣體,及其中該載氣之百分比不超過該含碳氣體之百分比;及 35%或更多之含氟氣體; 該方法更包括:在該蝕刻之後,實施熱處理,其中該熱處理係在至少100℃之溫度下、在1 Torr至3 Torr之範圍內之壓力下及在包括氮及∕或氬且不引入含鹵素氣體之環境中。
- 一種蝕刻方法,包括: 提供基板,該基板具有複數元件,該等元件每一者係包括複數第一層及複數第二層;及 相對於該複數第二層而選擇性蝕刻該複數第一層,其中: 該蝕刻係在氣相非電漿環境中實施; 該蝕刻係在具有含氟氣體及含碳氣體下實施; 在該蝕刻期間,形成可蝕刻該等第二層之副產物;及 該含碳氣體係與該副產物進行反應,以防止該副產物蝕刻該等第二層。
- 如請求項16之蝕刻方法,其中該蝕刻係在包括下列氣體流率之環境中實施: 10-25%之載氣,該載氣係包括Ar及∕或N 2; 10%至50%之該含碳氣體;及 20%或更多之含氟氣體。
- 如請求項17之蝕刻方法,其中該等第一層及該等第二層係閘極堆疊結構之部分之層,該蝕刻係實施下列其中之一:內縮,使該等第一層之側面相對於該等第二層之側面而內縮;或通道釋放,去除該等第一層,其中該等第二層係形成複數通道。
- 如請求項18之蝕刻方法,其中該等第一層係包含矽及鍺,該等第二層係包含矽,該等第二層不包含鍺或包含鍺之量係小於該等第一層。
- 如請求項19之蝕刻方法,其中該等第一層係摻雜有硼,該等第二層不摻雜有硼。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/967,298 US12593634B2 (en) | 2022-10-17 | 2022-10-17 | Selective gas phase etch of silicon germanium alloys |
| US17/967,298 | 2022-10-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202425148A true TW202425148A (zh) | 2024-06-16 |
Family
ID=90626855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112139315A TW202425148A (zh) | 2022-10-17 | 2023-10-16 | 矽鍺合金的選擇性氣相蝕刻 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US12593634B2 (zh) |
| TW (1) | TW202425148A (zh) |
| WO (1) | WO2024085974A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2026055643A1 (en) * | 2024-09-09 | 2026-03-12 | Applied Materials, Inc. | Doped multi-layer structures for stack uniformity in devices, and related methods and apparatus |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8389416B2 (en) | 2010-11-22 | 2013-03-05 | Tokyo Electron Limited | Process for etching silicon with selectivity to silicon-germanium |
| US9236265B2 (en) * | 2013-11-04 | 2016-01-12 | Applied Materials, Inc. | Silicon germanium processing |
| CN107924816B (zh) | 2015-06-26 | 2021-08-31 | 东京毅力科创株式会社 | 具有含硅减反射涂层或硅氧氮化物相对于不同膜或掩模的可控蚀刻选择性的气相蚀刻 |
| KR102321839B1 (ko) | 2016-05-09 | 2021-11-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 트랜지스터의 소스/드레인 영역 상의 에피택셜 필름에 대한 선택적 식각 방법 |
| JP6812880B2 (ja) * | 2017-03-29 | 2021-01-13 | 東京エレクトロン株式会社 | 基板処理方法及び記憶媒体。 |
| US10529581B2 (en) | 2017-12-29 | 2020-01-07 | L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude | SiN selective etch to SiO2 with non-plasma dry process for 3D NAND device applications |
| US11031395B2 (en) * | 2018-07-13 | 2021-06-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming high performance MOSFETs having varying channel structures |
| US10923356B2 (en) | 2018-07-20 | 2021-02-16 | Tokyo Electron Limited | Gas phase etch with controllable etch selectivity of silicon-germanium alloys |
| US10818792B2 (en) * | 2018-08-21 | 2020-10-27 | Globalfoundries Inc. | Nanosheet field-effect transistors formed with sacrificial spacers |
| WO2021181613A1 (ja) | 2020-03-12 | 2021-09-16 | 株式会社日立ハイテク | プラズマ処理方法 |
| US12513952B2 (en) * | 2021-07-22 | 2025-12-30 | Taiwan Semiconducor Manufacturing Company, Ltd. | Method for fabricating a semiconductor device including etching nanostructures |
| US12520564B2 (en) * | 2021-12-30 | 2026-01-06 | International Business Machines Corporation | Optimizing stress in a hybrid vertical-PFET and horizontal-NFET nanosheet structure |
-
2022
- 2022-10-17 US US17/967,298 patent/US12593634B2/en active Active
-
2023
- 2023-09-07 WO PCT/US2023/032157 patent/WO2024085974A1/en not_active Ceased
- 2023-10-16 TW TW112139315A patent/TW202425148A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US12593634B2 (en) | 2026-03-31 |
| WO2024085974A1 (en) | 2024-04-25 |
| US20240128088A1 (en) | 2024-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368394B2 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
| US8501626B2 (en) | Methods for high temperature etching a high-K material gate structure | |
| US12609287B2 (en) | Method for etching film and plasma processing apparatus | |
| US9533332B2 (en) | Methods for in-situ chamber clean utilized in an etching processing chamber | |
| US20070202700A1 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
| JP2016528734A (ja) | エピタキシャル成長に先立って基板表面を予洗浄するための方法及び装置 | |
| CN107017162B (zh) | 具有高产量的超高选择比的多晶硅蚀刻 | |
| TWI904209B (zh) | 蝕刻方法及電漿處理裝置 | |
| CN113169176A (zh) | 用于3d nand应用的存储单元制造 | |
| JPWO2012018010A1 (ja) | 基板処理方法および基板処理装置 | |
| JP2025529475A (ja) | 選択的等方性エッチングを実現するための表面改質 | |
| CN103137468A (zh) | 半导体制造装置及半导体制造方法 | |
| TW202213505A (zh) | 蝕刻方法及電漿處理裝置 | |
| TW202425148A (zh) | 矽鍺合金的選擇性氣相蝕刻 | |
| CN101339903A (zh) | 用于高温蚀刻高-k材料栅结构的方法 | |
| US12261054B2 (en) | Substrate processing with material modification and removal | |
| US12261053B2 (en) | Substrate processing with selective etching | |
| TW202514790A (zh) | 有提升的表面純度之含矽及鍺材料之選擇性蝕刻 | |
| US20210313184A1 (en) | Substrate processing method and substrate processing apparatus | |
| Shen et al. | A new etch planarization technology to correct non-uniformity post chemical mechanical polishing | |
| TW202605904A (zh) | 低k材料之自限蝕刻 | |
| WO2016157317A1 (ja) | 基板処理装置、半導体装置の製造方法および記録媒体 | |
| JPH06264268A (ja) | ドライエッチング装置 |