TW202449902A - 在電漿蝕刻導電材料期間的保護層形成 - Google Patents

在電漿蝕刻導電材料期間的保護層形成 Download PDF

Info

Publication number
TW202449902A
TW202449902A TW113115931A TW113115931A TW202449902A TW 202449902 A TW202449902 A TW 202449902A TW 113115931 A TW113115931 A TW 113115931A TW 113115931 A TW113115931 A TW 113115931A TW 202449902 A TW202449902 A TW 202449902A
Authority
TW
Taiwan
Prior art keywords
substrate
plasma
conductive layer
layer
etching
Prior art date
Application number
TW113115931A
Other languages
English (en)
Inventor
盧彥典
仕昇 張
尼可拉斯 喬伊
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202449902A publication Critical patent/TW202449902A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6524—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen
    • H10P14/6526—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen introduced into an oxide material, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/405—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their composition, e.g. multilayer masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment

Landscapes

  • Drying Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種基板的處理方法，其包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上方；以及藉由執行循環電漿蝕刻製程，使用圖案化硬遮罩層作為蝕刻遮罩來圖案化導電層，以在導電層中逐漸形成凹陷，循環電漿蝕刻製程中的每一循環包含將基板暴露至包含鹵素的第一電漿以蝕刻導電層，以及將基板暴露至包含含矽前驅物的第二電漿，以在圖案化硬遮罩層之頂表面上方沉積含矽保護層。

Description

在電漿蝕刻導電材料期間的保護層形成
[相關申請案] 本申請案係主張於2023年5月4日申請之美國非臨時專利申請案第18/312,427號的優先權，其完整內容係合併於此以作為參考。
本發明係大致關於基板的處理方法，且在特定實施例中係關於在電漿蝕刻導電材料期間形成保護層的方法。
一般來說，用於電子產品（例如行動電話、數位相機及電腦）的半導體裝置係透過在半導體基板上順序沉積及圖案化介電層、導電層及半導體材料層來製造的，使用光刻及蝕刻來形成作為電路元件（例如電晶體、電阻器及電容器）及作為內連元件（例如導電線、接點及通孔）功能的結構。在低成本電子產品需求的推動下，半導體產業不斷透過微影技術的創新（例如浸沒式微影以及多重圖案化）將半導體裝置的最小特徵尺寸降低至幾奈米，以提高元件的封裝密度，從而降低積體電路（IC）的成本。使用三維（3D）結構（例如鰭式場效電晶體（FinFET））及在某些情況下堆疊電子元件，例如記憶體儲存元件（例如鐵電電容器、磁穿隧結（MTJ）等）及在連續互連層間之層中的精密被動元件（例如薄膜電阻器（TFR）及金屬-絕緣體-金屬（MIM）電容器），可以進一步提高密度並降低成本。
電漿處理技術，例如反應性離子蝕刻（RIE）、電漿增強化學氣相沉積（PECVD）、電漿增強原子層蝕刻以及沉積（PEALE以及PEALD）、濺鍍蝕刻、物理氣相沉積（PVD）及循環蝕刻-沉積（例如博世蝕刻製程）已成為製造IC中不可或缺的部分。IC製造中使用的材料非常多樣，例如半導體、絕緣體（包含SiO 2、Si 3N 4、高k閘極介電質及低k介電質）、磁性及鐵電薄膜及用於互連及電極的金屬，這使得電漿製程及一般製造製程的發展成為一項挑戰。微型化到幾奈米更是加劇了這個挑戰。此外，引入特徵尺寸低於20 nm的非傳統材料（例如Co及Ru）可能會在開發與傳統Si IC製造相容的所需蝕刻及沉積製程方面引發新的問題。
根據本發明之一實施例，說明一種基板的處理方法，其步驟包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上方；以及藉由執行循環電漿蝕刻製程，使用圖案化硬遮罩層作為蝕刻遮罩來圖案化導電層，以在導電層中逐漸形成凹陷，循環電漿蝕刻製程中的每一循環包含：將基板暴露至包含鹵素的第一電漿以蝕刻導電層，以及將基板暴露至包含含矽前驅物的第二電漿，以在圖案化硬遮罩層之頂表面上方沉積含矽保護層。
根據本發明之一實施例，說明一種基板的處理方法，其步驟包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上方；流入含鹵素蝕刻氣體至電漿處理室，基板係裝載於電漿處理室中；在流入含鹵素蝕刻氣體的同時，將自含鹵素蝕刻氣體產生之電漿保持在電漿處理室中；使用圖案化硬遮罩層作為蝕刻遮罩並藉由將基板暴露至電漿來蝕刻導電層；在流入含鹵素蝕刻氣體的同時，流入含矽前驅物至電漿處理室以修正電漿之組成成分；藉由將基板暴露至經修正之電漿而在圖案化硬遮罩層之頂表面上方沉積含矽層；以及重複蝕刻及沉積。
根據本發明之一實施例，說明一種基板的處理方法，其步驟包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上，導電層包含釕，圖案化硬遮罩層包含矽，基板包含位於導電層下方的蝕刻停止層（ESL）；以及藉由在電漿處理室中執行循環電漿蝕刻製程，使用圖案化硬遮罩層作為蝕刻遮罩來圖案化導電層，以在導電層中逐漸形成凹陷，循環電漿蝕刻製程中的每一循環包含：保持包含蝕刻劑的電漿，將基板暴露至電漿，蝕刻劑乃蝕刻導電層，在暴露的同時，流入含矽前驅物至電漿處理室中，以在圖案化硬遮罩層之頂表面上方形成保護層，以及停止流入含矽前驅物以停止保護層之形成。
本申請案係關於基板的處理方法，更具體地係關於用於在導電層中形成凹陷的循環電漿蝕刻製程。蝕刻例如耐火金屬（例如釕、鎢以及鉬）及其化合物的導電材料可用於諸多半導體裝置製造製程，包含後段生產線（BEOL）製程中的金屬互連形成。例如釕（Ru）由於其較低的擴散率，是替代傳統金屬互連的銅的主要候選材料。然而，使用化學機械拋光（CMP）移除Ru是困難且昂貴的。因此，需要一種有效的直接電漿蝕刻技術來移除Ru以及其他導電材料。儘管使用基於氧的蝕刻化學物質、基於鹵素的蝕刻化學物質或它們的組合的電漿製程可能能夠蝕刻Ru，但金屬固有的耐蝕刻性往往需要更積極的電漿蝕刻條件，這通常會導致蝕刻遮罩選擇性差。這種較差的蝕刻遮罩選擇性會對蝕刻輪廓產生不利影響。例如當蝕刻遮罩層的厚度增加時，電漿蝕刻的方向性可能受到損害，導致錐形或彎曲蝕刻輪廓。
本揭露內容中所述之用於導電材料的電漿蝕刻方法的諸多實施例係基於循環電漿蝕刻，其包含形成保護層的沉積步驟，以提高整體蝕刻遮罩選擇性。在沉積步驟期間，除了蝕刻導電材料（例如Ru）的蝕刻製程氣體（例如含鹵素氣體）之外，還可以流動前驅物氣體（例如四氯化矽），並且可以選擇性地沉積保護層在蝕刻遮罩層的上方。保護層可以用作額外的蝕刻遮罩，從而有利地減少蝕刻遮罩層的消耗。可以循環地重複蝕刻及沉積步驟，以將導電材料中的凹陷逐漸延伸至目標深度，同時透過循環來補充保護層。循環電漿蝕刻製程可以有利地最小化遮罩角腐蝕並且在製程之後保留足夠部分的蝕刻遮罩層。此外，還可以抑制彎曲及錐形的蝕刻輪廓。
下面，首先參考圖1A-1F描述根據諸多實施例中之循環電漿蝕刻製程的步驟。圖2顯示具有先沉積方法的另一實施例。圖3A-3C顯示示例性處理流程圖。圖4顯示根據一實施例中之示例性電漿系統。本揭露內容中之所有附圖乃僅出於說明目的而繪製，並且不按比例繪製，包含特徵的深寬比。
圖1A-1F顯示根據諸多實施例中之半導體製造之示例性製程期間的基板的橫剖面圖，該半導體製造製程包含循環電漿蝕刻製程以在基板上的導電層中形成凹陷。在諸多實施例中，循環電漿製程可以重複蝕刻步驟（圖1B及圖1D）及沉積步驟（圖1C及圖1E）以逐漸延伸凹陷。在諸多實施例中，可以循環地重複蝕刻及沉積步驟以實現期望的凹陷特徵，如下文進一步描述的。
圖1A顯示引入的基板100的橫剖面圖。在諸多實施例中，基板100可以是半導體裝置的一部分或是包含半導體裝置，且可能在例如習知製程之後經受多個製程步驟。因此，基板100可以包含可用於諸多微電子設備的半導體層。例如，半導體結構可以包含其中形成有諸多裝置區域的基板100。
在一或多個實施例中，基板100可以是矽晶圓或絕緣體上矽（SOI）晶圓。在某些實施例中，基板100可以包含矽鍺晶圓、碳化矽晶圓、砷化鎵晶圓、氮化鎵晶圓及其他化合物半導體。在其他實施例中，基板100包含異質層，例如矽上的矽鍺、矽上的氮化鎵、矽上的碳化矽、以及矽或SOI基板上的矽層。在諸多實施例中，基板100被圖案化或嵌入到半導體裝置的其他部件中。
如圖1A所示，導電層110可以形成在基板100上方，且蝕刻停止層（ESL）105可以位於導電層110下方。在諸多實施例中，導電層110可以包含耐火金屬，例如釕（Ru）、鎢（W）、鉬（Mo）、鈮（Nb）。在某些實施例中，導電層110可以包含其他金屬，例如鎳（Ni）、鋁（Al）、或例如NiAl的合金。在一實施例中，導電層110可包含金屬Ru。在某些實施例中，導電層110可以包含例如矽化鎢（WSi）及鎢矽氮化物 （WSiN）之金屬硬遮罩的化合物。導電層110可以包含一種以上的導電材料。導電層110可以是欲被蝕刻及製造的目標層以形成半導體裝置的多種導電部件（例如金屬互連及接點）。在諸多實施例中，導電層110的蝕刻可以是後段生產線（BEOL）製程的一部分。
因此，透過循環電漿蝕刻製程在導電層110中形成的凹陷特徵可以包含線凹陷、接觸孔、狹縫或包含凹陷的其他合適結構。在某些實施例中，欲在導電層110中形成的凹陷特徵可以是具有在3:1至6:1之間的深寬比的高深寬比（HAR）特徵。
導電層110可以使用適當的技術來沉積，例如電鍍或氣相沉積（包含物理氣相沉積（PVD）及原子層沉積（ALD）、化學氣相沉積（CVD）及電漿增強化學氣相沉積（PECVD））。在一實施例中，導電層110的厚度介於30 nm至100 nm之間。
仍參考圖1A，圖案化硬遮罩層120可以位於導電層110上方，作為在循環電漿蝕刻製程期間使用的蝕刻遮罩。在諸多實施例中，圖案化硬遮罩層120可以包含矽氧化物、矽氮化物、非晶矽或其他矽基遮罩材料。在諸多實施例中，可以透過使用例如適當的旋塗技術或氣相沉積技術（例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）及例如電漿增強CVD（PECVD）的其他電漿製程）及其他製程先在導電層110上方沉積硬遮罩層來形成圖案化硬遮罩層120。接著可以使用光刻製程及各向異性蝕刻製程對沉積的硬遮罩層進行圖案化。在諸多實施例中，圖案化硬遮罩層120可以界定將被轉移到導電層110的圖案。在一實施例中，圖案可以包含具有10 nm至50 nm間之間距大小的線凹陷圖案。在一實施例中，圖案化硬遮罩層120具有10 nm至40 nm之間的厚度。吾人可以考慮蝕刻遮罩選擇性及蝕刻性能之間的平衡來選擇圖案化硬遮罩層120的厚度。例如，可能需要足夠的厚度以避免在完成循環電漿蝕刻製程之前消耗所有硬遮罩材料，但是當硬遮罩層太厚時，可能導致錐形蝕刻輪廓及彎曲問題。在一實施例中，圖案化硬遮罩層120的厚度可以是導電層110的厚度的一半或更薄。
圖案化硬遮罩層120及/或導電層110可以一起被視為基板100的一部分。且基板100也可以包含其他層。例如，為了圖案化硬遮罩層的目的，可以存在包含光阻層、SiON層及光學平坦化層（OPL）的三層結構。
在諸多實施例中，ESL 105可以包含金屬氮化物，例如氮化鈦（TiN）及氮化鉭（TaN）。ESL 105可以使用沉積技術來沉積，例如包含化學氣相沉積（CVD）、物理氣相沉積（PVD）及原子層沉積（ALD） 的氣相沉積，以及例如電漿增強CVD（PECVD）、濺鍍及其他製程的其他電漿製程。在某些實施例中，ESL 105的厚度可以在1 nm至2 nm之間。在某些實施例中，ESL 105可以是可選的且不存在於基板100中。
圖1B顯示在初始蝕刻步驟之後的基板100的橫剖面圖。
在圖1B中，初始蝕刻步驟可以在導電層110中形成凹陷115。在諸多實施例中，循環電漿蝕刻製程可以使用鹵基蝕刻化學品、氧基蝕刻化學品、或其組合。例如，二氯（Cl 2）或分子氧（O 2）可以用作初始蝕刻製程氣體。在某些實施例中，惰性氣體也可作為載氣流動。惰性氣體可包含氦（He）、氖（Ne）、氬（Ar）、氪（Kr）、氙（Xe）或氡（Rn）。在一或多個實施例中，例如氮氣（N 2）的其他氣體也可作為添加氣體流動。可以考慮欲蝕刻的目標導電材料來選擇蝕刻製程氣體成分及其流速，並針對蝕刻速率及選擇性進行最佳化。例如在一實施例中，具有可選的N 2添加物的Cl 2/O 2混合物可以用於蝕刻Ru。在另一實施例中，具有可選的O 2或四氟甲烷（CF 4） 添加物的Cl 2/N 2混合物可用於蝕刻WSi或WSiN。在更另一實施例中，具有可選的溴化氫（HBr）的Cl 2/CF 4/O 2混合物可以用於蝕刻Mo。
在諸多實施例中，初始蝕刻步驟可以僅執行一段短的製程時間，例如5秒至2分鐘之間，以限制該階段之導電層110的蝕刻量。短的初始蝕刻步驟可能是所需的，因為用於導電層110的單一、連續電漿蝕刻條件對於蝕刻遮罩（例如圖1A中的圖案化硬遮罩層120）可能沒有足夠的選擇性，並導致若干蝕刻輪廓問題。一般來說，與一些其他介電材料（例如矽氧化物）相比，蝕刻導電材料（例如耐火金屬）可能需要更積極的電漿蝕刻條件。結果，延長的蝕刻製程時間可能導致例如臨界尺寸（CD）的縮減，甚至是硬遮罩材料的濺射。蝕刻後剩餘的硬遮罩高度也可能不足以用於下游操作。當增加遮罩高度以解決其中一些問題時，該製程可能會遭受錐形蝕刻輪廓及彎曲，因為蝕刻的方向性（各向異性）可能受到厚硬遮罩層的不利影響。
本申請案的發明人發現，結合形成保護層之沉積步驟的循環電漿蝕刻製程可以有利地改進製程的整體蝕刻遮罩選擇性，並因此克服導電材料之電漿蝕刻中的一些問題。沉積步驟可以透過修改流入電漿處理室的製程氣體成分來實現，如下所述（圖1C）。
圖1C顯示第一沉積步驟之後的基板100的橫剖面圖。
在諸多實施例中，對於第一或任何後續沉積步驟，除了用於初始蝕刻步驟的蝕刻製程氣體之外，可以透過引入包含沉積前驅物的沉積氣體而自初始蝕刻步驟修改電漿條件。蝕刻製程氣體的氣體流速可以保持恆定或自初始蝕刻步驟改變。在其他實施例中，製程蝕刻氣體可以完全切換為沉積氣體。
在某些實施例中，沉積前驅物可以包含含矽前驅物，例如四氯化矽（SiCl 4）或四氟化矽（SiF 4），從而保護層130可以包含矽基材料。在替代實施例中，可以使用其他含矽前驅物，例如四溴化矽（SiBr 4）。在一實施例中，保護層130可以包含矽氧化物。沉積前驅物可以聚合並選擇性地在圖案化硬遮罩層120的頂表面上形成保護層130。
保護層130的材料可以選擇與硬遮罩材料（即圖案化硬遮罩層120）相同或相似。因此，在某些實施例中，這兩個層之間的邊界可能無法區分，儘管圖1C出於說明目的顯示出兩個不同的層。在一實施例中，硬遮罩材料（即圖案化硬遮罩層120）及保護層130都可以包含矽氧化物。
在圖1C中，顯示保護層130的頂部選擇性沉積。這可以透過應用具有各向異性及化學選擇性的沉積條件來最小化在導電層110之側壁上及表面上方的沉積來實現。在某些實施例中，雖然在圖1C中沒有特別顯示出來，除了圖案化硬遮罩層120之頂表面以外的區域仍可能發生一些沉積。
在諸多實施例中，根據實施目標，第一或任何後續沉積步驟可以是各向異性或各向同性製程。此外，它可以是電漿製程或非電漿製程。在某些實施例中，雖然沒有具體顯示，但是仍可以發生保護層130在這兩個表面上的沉積。在一實施例中，保護層130在圖案化硬遮罩層120的頂表面上方可以具有第一厚度，且在導電層110的側壁或表面上方具有第二厚度，其中第一厚度大於第二厚度。在一或多個後續蝕刻步驟期間，保護層130可以充當額外蝕刻遮罩。
在某些實施例中，第一或任何後續沉積步驟為單一步驟連續電漿製程；然而，可以使用任何合適的製程來沉積保護層130，包含例如多步驟原子層沉積製程。
在一或多個實施例中，在後續蝕刻步驟之前，可以執行可選的氧處理以修改保護層130的化學成分。可選的處理可以增加保護層130的氧含量，例如將矽基層轉化成更富含矽氧化物層。可選的氧處理可以藉由使用例如分子氧（O 2）及臭氧（O 3）的氧化劑之電漿或非電漿製程來執行。在某些實施例中，在蝕刻製程氣體已經包含足夠氧物質（例如O 2流）的情況下，這樣的可選處理可能便不需要了。
在另一實施例中，還可以調整可選的處理以將除氧之外的元素或代替氧的元素引入至保護層130。例如，可以在可選處理期間使用含氮劑，以將氮引入至保護層130，使得其可以包含矽氮化物或矽氧氮化物。
圖1D顯示第二蝕刻步驟之後之基板100的橫剖面圖。
在第一沉積步驟之後，可以執行第二蝕刻步驟以使用圖案化硬遮罩層120及保護層130的剩餘部分作為組合蝕刻遮罩來延伸凹陷115。在諸多實施例中，可以藉由停止沉積氣體的氣流以恢復初始蝕刻步驟的初始蝕刻條件而將製程從第一沉積步驟切換到第二蝕刻步驟。在某些實施例中，初始蝕刻步驟及第二或任何後續蝕刻步驟可以使用相同的蝕刻製程氣體來執行。或者，一或多個蝕刻步驟可以使用不同的製程氣體以及條件。
沉積在圖案化硬遮罩層120之頂表面上方的保護層130可以以多種方式改善蝕刻性能。例如，其可減少或消除圖案化硬遮罩層120的邊角侵蝕，從而有助於在蝕刻繼續時最小化CD加寬。此外，蝕刻遮罩的較佳保存可以減少離子散射，減少或消除沿著凹陷115之垂直輪廓的彎曲。此外，保護層130可以部分補償或全部補償圖案化硬遮罩層120的可能損耗。在一例中，當保護層130覆蓋側壁的一部分時，此側壁部分還可以有利地提供側壁保護並減少或消除沿著凹陷115之垂直輪廓的彎曲。
在諸多實施例中，在第二或任何後續蝕刻步驟期間，保護層130仍可能被電漿蝕刻，導致保護層130變薄，如圖1D所示。在某些實施例中，在一或多個蝕刻步驟期間，可以以第一蝕刻速率蝕刻導電層110，並且可以以低於第一蝕刻速率的第二蝕刻速率來蝕刻保護層130。在一或多個實施例中，第一蝕刻速率可以是第二蝕刻速率的至少兩倍（即蝕刻選擇性為2或更大）。
因此，在諸多實施例中，可以選擇第二蝕刻步驟的處理時間以避免完全損耗保護層130。在一實施例中，第二蝕刻步驟可以比初始蝕刻步驟時間更長，但在其他實施例中，其可以與初始蝕刻步驟相同或更短。有利地，循環地重複沉積步驟，可以補充保護層130以維持整體蝕刻遮罩選擇性及蝕刻性能。
圖1E顯示第二沉積步驟之後之基板100的橫剖面圖。
在圖1E中，可以透過執行第二沉積步驟來補充保護層130。第二沉積步驟或任何後續沉積步驟可以藉由將包含沉積前驅物的沉積氣體引入電漿處理室以與第一沉積步驟相同的方式來執行。在諸多實施例中，在第二沉積步驟或任何後續沉積步驟之後，保護層130的厚度可以恢復到與第一沉積步驟之後的厚度相似或相同的水平。在諸多實施例中，這些蝕刻及沉積步驟的循環可以重複任何次數，以延伸凹陷115，同時重複地補充保護層130（圖1F）。在一或多個實施例中，可以頻繁地補充保護層130，使得在初始蝕刻步驟之後不會消耗硬遮罩材料。在某些實施例中，蝕刻及沉積步驟的循環可以重複至少兩次且上至10個循環，但在其他實施例中，可以執行更多循環。
圖1F顯示在完成循環電漿蝕刻製程之後基板100的橫剖面圖。
在完成循環電漿蝕刻製程之後，凹陷115可以達到ESL 105的水平，如此保護基板100不會被劣化。在諸多實施例中，基板100仍可包含保留在導電層110之頂表面上的圖案化硬遮罩層120及保護層130的一部分。即使在循環電漿製程之後有著這種組合的遮罩材料來蝕刻導電材料，對於下游操作的後續製造可能是有利的。例如，此剩餘的組合遮罩材料可用於並改善欲形成用以至下一金屬層之互連的通孔的自對準。在另一例中，剩餘的遮罩材料可以先被圖案化並重新用於隨後的線切割步驟。在某些實施例中，在循環電漿蝕刻製程之後，這種組合遮罩材料（即硬遮罩及保護層的剩餘部分）可具有介於5 nm至20 nm之間的厚度 d或是導電層110之5%至20%的厚度。
雖然圖1F具體顯示在循環電漿蝕刻製程之後遺留在導電層110之頂表面上的圖案化硬遮罩層120及保護層130，但在其他實施例中，在特徵上可能沒有留下遮罩材料。吾人可以考慮後續製造流程及剩餘的任何遮罩材料是否有用來調整硬遮罩層的初始厚度及循環電漿蝕刻製程的製程配方。
在其他實施例中，在循環電漿蝕刻製程之後，可能移除大部分的保護層130，且組合的遮罩材料可能大部分或全部是硬遮罩材料（例如圖案化硬遮罩層120）。剩餘遮罩材料的厚度可以小於硬遮罩材料的初始厚度。即使在這些實施例中，保護層也可以有利地最小化循環電漿蝕刻製程期間硬遮罩材料的消耗。
在諸多實施例中，循環電漿蝕刻製程的每個循環可以介於10秒至60秒之間。在一實施例中，蝕刻及沉積步驟中的每一者可以介於5秒至2分鐘之間。在某些實施例中，沉積氣體可以被脈衝輸送到電漿處理室中，從而以一定頻率（例如0.01 Hz-10 kHz）在蝕刻及沉積步驟之間快速切換。
此外，除了蝕刻以及沉積步驟之外，循環電漿製程的一或多個循環可以包含額外步驟（例如氧處理）。在某些實施例中，在循環電漿製程的一或多個循環中，可以根據製程配方或蝕刻進度來添加、跳過、縮短或延長某些步驟。因此，在一或多個實施例中，循環電漿蝕刻製程之一循環中的製程參數（例如製程氣體成分、氣體流速、腔室壓力、電漿源功率、電漿偏壓功率、電漿脈衝分佈及溫度）可以不同於循環電漿蝕刻製程的另一循環。
在諸多實施例中，如圖1F所示，可以藉由循環電漿蝕刻製程在導電層110中有利地實現具有筆直側壁輪廓的凹陷115及整個基板100的均勻CD。相較之下，由於蝕刻遮罩選擇性較差，導電材料之電漿蝕刻的典型製程條件通常需要厚的硬遮罩層，從而導致錐化、彎曲及CD變化。本方法的一個優點是沉積步驟可以簡單地藉由引入沉積前驅物以誘導原位化學氣相沉積來實現，並且可以適應當前的電漿蝕刻工具而無需對系統進行實質性修改。吾人可以考慮硬遮罩預算及製程要求而可以調整蝕刻及沉積之間的平衡。由於具有補充保護層的能力，本方法可以有利地擴展過蝕刻邊界而不消耗所有的蝕刻遮罩。
圖2顯示根據另一實施例中在循環電漿蝕刻製程的第一沉積步驟之後的另一基板100的橫剖面圖。
在參考圖1B-1F所描述的先前實施例中，循環電漿蝕刻製程可以在執行第一沉積步驟之前以初始蝕刻步驟開始。在替代實施例中，可以先執行形成保護層130的沉積步驟。在形成任何凹陷特徵之前，第一沉積步驟可以應用於圖1A所示之先前實施例中描述的相同傳入基板100。結果，保護層130可以選擇性地沉積在圖案化硬遮罩層120的頂表面上方，如圖2所示。此結構係類似於圖1C所述者但沒有凹陷115。在第一沉積步驟之後，循環電漿蝕刻製程可以進行第一蝕刻步驟以形成一或多個凹陷，然後進行隨後的沉積及蝕刻步驟的循環，如先前所描述的（例如圖1D-1F）。
循環電漿蝕刻製程的這種先沉積方法在改善第一蝕刻步驟期間的蝕刻遮罩選擇性方面可能特別有利。此外，在一或多個實施例中，初始硬遮罩層的特徵在於其在圖案化硬遮罩之後的厚度，並且根據圖案化硬遮罩層120的初始厚度，可以確定用於循環電漿蝕刻製程之步驟的順序。
圖3A-3C顯示根據諸多實施例中之循環電漿蝕刻製程的方法的處理流程圖。此處理流程可以遵循上面討論的附圖（圖1A-1F），因此將不再描述。
在圖3A中，處理流程30開始於在欲蝕刻的導電層上方形成圖案化硬遮罩層（方塊310，圖1A）。接後可以使用圖案化硬遮罩層作為蝕刻遮罩，透過執行循環電漿蝕刻製程來圖案化導電層，以在導電層中逐漸形成凹陷（方塊320，圖1B-1F）。循環電漿蝕刻製程的每一循環可包含將基板暴露於包含鹵素的第一電漿以蝕刻導電層（方塊330，圖1B及圖1D），以及將基板暴露於包含含矽前驅物的第二電漿以在圖案化硬遮罩層之頂表面上方沉積含矽保護層（方塊340，圖1C及圖1E）。
在圖3B中，處理流程32開始於在欲蝕刻的導電層上方形成圖案化硬遮罩層（方塊310，圖1A）。接下來，含鹵素蝕刻氣體可流入容納基板的電漿處理室（方塊321），該基板包含欲蝕刻之導電層。在含鹵素蝕刻氣體流動的同時，由含鹵素蝕刻氣體產生的電漿可維持在電漿處理室中（方塊322），接著使用圖案化硬遮罩層作為蝕刻遮罩並將基板暴露至電漿來蝕刻導電層（方塊332，圖1B）。接下來，在流動含鹵素氣體的同時，可以將含矽前驅物流入電漿處理室以改變電漿的成分（方塊341），接著將基板暴露於經修改的電漿而在圖案化硬遮罩層之頂表面上沉積含矽層 （方塊342，圖1C）。在諸多實施例中，可以重複這些蝕刻以及沉積步驟（方塊332及342，圖1D-1E）。
在圖3C中，處理流程34開始於在欲蝕刻的導電層上方形成包含矽（Si）的圖案化硬遮罩層，其中包含釕（Ru）的導電層設置在基板上方，且基板包含在導電層下面的蝕刻停止層（ESL）（方塊314，圖1A）。之後，可以使用圖案化硬遮罩層作為蝕刻遮罩，透過在電漿處理室中執行循環電漿蝕刻製程來圖案化導電層，以在導電層中逐漸形成凹陷（方塊324，圖1B-1F）。循環電漿蝕刻製程的每一循環可包含維持包含蝕刻劑的電漿（方塊325）、將基板暴露於電漿以蝕刻導電層（方塊334，圖1B）、在暴露的同時，使含矽前驅物流至電漿處理室以在圖案化硬遮罩層之頂表面上方形成保護層（方塊344，圖1C），並停止流動含矽前驅物以停止形成保護層 （方塊345）。
圖4顯示根據諸多實施例中之用於執行半導體製造製程的電漿系統400。
圖4顯示用於執行循環電漿蝕刻製程的電漿系統400，例如圖3A-3C中的流程圖所示。電漿系統400具有電漿處理室450，其係配置用以將電漿直接維持在裝載到基板支架410上的基板402上方。製程氣體係透過氣體入口422而導入電漿處理室450並且可以透過氣體出口424從電漿處理室450泵出。氣體入口422及氣體出口424可分別包含一組多個氣體入口及氣體出口。氣體流速及腔室壓力可以由連接至氣體入口422及氣體出口424的氣體流量控制系統420控制。氣體流量控制系統420可以包含多種部件，例如高壓氣體罐、閥（例如節流閥）、壓力感測器、氣體流量感測器、真空幫浦、管道及電子可程式化控制器。RF偏壓電源434及RF源功率源430可以耦合到電漿處理室450的相應電極。基板支架410亦可以是耦合到RF偏壓電源434的電極。RF源功率源430係顯示為耦合至盤繞介電側壁416的螺旋電極432。在圖4中，氣體入口422為頂板412中的一開口而氣體出口424為底板414中的一開口。頂板412及底板414可以具導電性且電連接至系統接地（參考電勢）。
電漿系統400僅作為範例。在諸多替代實施例中，電漿系統400可以配置用以利用耦合到頂部介電蓋上方之平面線圈的RF源功率將電感耦合電漿（ICP）維持在電漿處理室450中，或者使用盤形頂部電極將電容耦合電漿（CCP）維持在電漿處理室450中。交替地，可以使用其他合適的配置，例如電子迴旋共振（ECR）電漿源及/或螺旋諧振器。RF偏壓電源434可用於供應連續波（CW）或脈衝RF功率以維持電漿。氣體入口及出口可以耦合到電漿處理室的側壁，並且在一些實施例中也可以使用脈衝RF功率源以及脈衝DC功率源。在諸多實施例中，可以根據相應的製程配方來選擇RF功率、腔室壓力、基板溫度、氣體流速及其他電漿製程參數。
儘管本文未描述，但本發明之實施例也可應用於遠端電漿系統以及批量系統。例如基板支架能夠支撐複數晶圓，當它們穿過不同的電漿區域時，這些晶圓會圍繞中心軸線旋轉。
這裡總結了本發明的示例性實施例。也可以從整個說明書及本文提交之申請專利範圍來理解其他實施例。
範例1。一種基板的處理方法，其步驟包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上方；以及藉由執行循環電漿蝕刻製程，使用圖案化硬遮罩層作為蝕刻遮罩來圖案化導電層，以在導電層中逐漸形成凹陷，循環電漿蝕刻製程中的每一循環包含將基板暴露至包含鹵素的第一電漿以蝕刻導電層，以及將基板暴露至包含含矽前驅物的第二電漿，以在圖案化硬遮罩層之頂表面上方沉積含矽保護層。
範例2。根據範例1的方法，其中導電層包含耐火金屬。
範例3。根據範例1或2其中之一的方法，其中該導電層包含釕、鎢或鉬。
範例4。根據範例1至3其中之一的方法，其中圖案化硬遮罩層包含矽氧化物、矽氮化物或非晶矽。
範例5。根據範例1至4其中之一的方法，其中含矽前驅物包含四氯化矽或四氟化矽。
範例6。根據範例1至5其中之一的方法，其中第一電漿包含氧及氯。
範例7。根據範例1至6其中之一的方法，其中包含氮化物的下伏襯墊層係在導電層之下，且其中，在循環電漿蝕刻製程之後，下伏襯墊層的頂表面係暴露在凹陷之底部處。
範例8。根據範例1至7其中之一的方法，其中在循環電漿蝕刻製程之後，凹陷具有介於3:1至6:1之間的深寬比。
範例9。一種基板的處理方法，其步驟包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上方；流入含鹵素蝕刻氣體至電漿處理室，基板係裝載於電漿處理室中；在流入含鹵素蝕刻氣體的同時，將自含鹵素蝕刻氣體產生之電漿保持在電漿處理室中；使用圖案化硬遮罩層作為蝕刻遮罩並藉由將基板暴露至電漿來蝕刻導電層；在流入含鹵素蝕刻氣體的同時，流入含矽前驅物至電漿處理室以修正電漿之組成成分；藉由將基板暴露至經修正之電漿而在圖案化硬遮罩層之頂表面上方沉積含矽層；以及重複蝕刻及沉積。
範例10。根據範例9的方法，進一步包含在沉積含矽層之後，氧化含矽層。
範例11。根據範例9或10其中之一的方法，其中圖案化硬遮罩層界定了具有介於10 nm到 50 nm間之間距尺寸的線圖案，線圖案係藉由蝕刻而轉移至導電層。
範例12。根據範例9至11其中之一的方法，其中在蝕刻之前，圖案化硬遮罩層具有第一厚度且導電層具有第二厚度，第二厚度至少是第一厚度的兩倍。
範例13。根據範例9至12其中之一的方法，其中導電層包含釕，其中含鹵素蝕刻氣體包含二氯及分子氧。
範例14。根據範例9至13其中之一的方法，其中導電層包含鎢矽化物或鎢矽氮化物，且其中含鹵素蝕刻氣體包含二氯及二氮。
範例15。根據範例9至14其中之一的方法，其中導電層包含鉬，且其中含鹵素蝕刻氣體包含二氯、四氟甲烷及分子氧。
範例16。一種基板的處理方法，其步驟包含：在欲蝕刻的導電層上方形成圖案化硬遮罩層，導電層係置於基板上，導電層包含釕，圖案化硬遮罩層包含矽，基板包含位於導電層下方的蝕刻停止層（ESL）；以及藉由在電漿處理室中執行循環電漿蝕刻製程，使用圖案化硬遮罩層作為蝕刻遮罩來圖案化導電層，以在導電層中逐漸形成凹陷，循環電漿蝕刻製程中的每一循環包含：保持包含蝕刻劑的電漿，將基板暴露至電漿，蝕刻劑蝕刻導電層，在暴露的同時，流入含矽前驅物至電漿處理室中，以在圖案化硬遮罩層之頂表面上方形成保護層，以及停止流入含矽前驅物以停止形成保護層。
範例17。根據範例16的方法，其中蝕刻劑包含鹵素，且其中含矽前驅物包含四氯化矽或四氟化矽。
範例18。根據範例16或17其中之一的方法，其中在執行循環電漿蝕刻製程之後，ESL之頂表面係暴露在凹陷的底部處，且至少圖案化硬遮罩層之一部分及保護層之一部分保留在導電層上方。
範例19。根據範例16至18其中之一的方法，其中循環電漿蝕刻製程的每個循環在10秒至60秒之間。
範例20。根據範例16至19其中之一的方法，其中蝕刻劑係以第一蝕刻速率來蝕刻導電層並以第二蝕刻速率來蝕刻保護層，且其中第一蝕刻速率是第二蝕刻速率的至少兩倍。
雖然已經參考說明性實施例描述了本發明，但此描述並不旨在解釋為限制意義。在參考此描述，熟習本技藝者將清楚本說明性實施例及本發明的其他實施例的諸多修改及組合。因此，所附申請專利範圍旨在涵蓋任何這樣的修改或實施例。
100:基板 105:蝕刻停止層（ESL） 110:導電層 115:凹陷 120:圖案化硬遮罩層 130:保護層 30:處理流程 310:方塊 314:方塊 320:方塊 321:方塊 322:方塊 324:方塊 325:方塊 32:處理流程 330:方塊 332:方塊 334:方塊 340:方塊 341:方塊 342:方塊 344:方塊 345:方塊 34:處理流程 400:電漿系統 402:基板 410:基板支架 412:頂板 414:底板 416:介電側壁 420:氣體流量控制系統 422:氣體入口 424:氣體出口 430:RF源功率源 432:螺旋電極 434:RF偏壓電源 450:電漿處理室
為了更全面地理解本發明及其優點，現在結合附圖參考以下描述，其中：
圖1A-1F顯示根據諸多實施例中之半導體製造之示例性製程期間的基板的橫剖面圖，半導體製造製程包含循環電漿蝕刻製程以在基板上的導電層中形成凹陷，其中圖1A顯示引入之包含欲進行蝕刻之導電層的基板，圖1B顯示在初始蝕刻步驟之後的基板，圖1C顯示在第一沉積步驟之後的基板，圖1D顯示在第二蝕刻步驟之後的基板，圖1E顯示在第二沉積步驟之後的基板，圖1F顯示完成循環電漿蝕刻製程後的基板。
圖2顯示根據另一實施例中在循環電漿蝕刻製程的第一沉積步驟之後之另一基板的橫剖面圖。
圖3A-3C顯示根據諸多實施例中之用於在導電層中形成凹陷的循環電漿蝕刻製程的方法的處理流程圖，其中圖3A顯示一實施例，圖3B顯示替代實施例，且圖3C顯示又一實施例；以及
圖4顯示根據諸多實施例中之用於執行半導體製造製程的電漿處理系統。
30:處理流程
310:方塊
320:方塊
330:方塊
340:方塊

Claims (20)

  1. 一種基板的處理方法，其步驟包含： 在欲蝕刻的一導電層上方形成一圖案化硬遮罩層，該導電層係置於一基板上方；以及 藉由執行一循環電漿蝕刻製程，使用該圖案化硬遮罩層作為一蝕刻遮罩來圖案化該導電層，以在該導電層中逐漸形成一凹陷，該循環電漿蝕刻製程中的每一循環包含： 將該基板暴露至包含鹵素的第一電漿以蝕刻該導電層，以及 將該基板暴露至包含一含矽前驅物的第二電漿，以在該圖案化硬遮罩層之一頂表面上方沉積一含矽保護層。
  2. 如請求項1之基板的處理方法，其中該導電層包含一耐火金屬。
  3. 如請求項1之基板的處理方法，其中該導電層包含釕、鎢或鉬。
  4. 如請求項1之基板的處理方法，其中該圖案化硬遮罩層包含矽氧化物、矽氮化物或非晶矽。
  5. 如請求項1之基板的處理方法，其中該含矽前驅物包含四氯化矽或四氟化矽。
  6. 如請求項1之基板的處理方法，其中該第一電漿包含氧及氯。
  7. 如請求項1之基板的處理方法，其中包含氮化物的一下伏襯墊層係在該導電層之下，且其中，在該循環電漿蝕刻製程之後，該下伏襯墊層的一頂表面係暴露在該凹陷之該底部處。
  8. 如請求項1之基板的處理方法，其中在該循環電漿蝕刻製程之後，該凹陷具有介於3:1至6:1之間的一深寬比。
  9. 一種基板的處理方法，其步驟包含： 在欲蝕刻的一導電層上方形成一圖案化硬遮罩層，該導電層係置於一基板上方； 流入一含鹵素蝕刻氣體至一電漿處理室，該基板係裝載於該電漿處理室中； 在流入該含鹵素蝕刻氣體的同時，將自該含鹵素蝕刻氣體產生之一電漿保持在該電漿處理室中； 使用該圖案化硬遮罩層作為一蝕刻遮罩並藉由將該基板暴露至該電漿來蝕刻該導電層； 在流入該含鹵素蝕刻氣體的同時，流入一含矽前驅物至該電漿處理室以修正該電漿之一組成成分； 藉由將該基板暴露至該經修正之電漿而在該圖案化硬遮罩層之一頂表面上方沉積一含矽層；以及 重複該蝕刻及該沉積。
  10. 如請求項9之基板的處理方法，其進一步包含在沉積該含矽層之後，氧化該含矽層。
  11. 如請求項9之基板的處理方法，其中該圖案化硬遮罩層界定了具有介於10  nm到 50  nm間之一間距尺寸的一線圖案，該線圖案係藉由該蝕刻而轉移至該導電層。
  12. 如請求項9之基板的處理方法，其中，在該蝕刻之前，該圖案化硬遮罩層具有第一厚度且該導電層具有第二厚度，該第二厚度至少是該第一厚度的兩倍。
  13. 如請求項9之基板的處理方法，其中該導電層包含釕，且其中該含鹵素蝕刻氣體包含二氯及分子氧。
  14. 如請求項9之基板的處理方法，其中該導電層包含鎢矽化物或鎢矽氮化物，且其中該含鹵素蝕刻氣體包含二氯及二氮。
  15. 如請求項9之基板的處理方法，其中該導電層包含鉬，且其中該含鹵素蝕刻氣體包含二氯、四氟甲烷及分子氧。
  16. 一種基板的處理方法，其步驟包含： 在欲蝕刻的一導電層上方形成一圖案化硬遮罩層，該導電層係置於一基板上，該導電層包含釕，該圖案化硬遮罩層包含矽，該基板包含位於該導電層下方的一蝕刻停止層（ESL）；以及 藉由在一電漿處理室中執行一循環電漿蝕刻製程，使用該圖案化硬遮罩層作為一蝕刻遮罩來圖案化該導電層，以在該導電層中逐漸形成一凹陷，該循環電漿蝕刻製程中的每一循環包含： 保持包含一蝕刻劑的一電漿， 將該基板暴露至該電漿，該蝕刻劑乃蝕刻該導電層， 在該暴露的同時，流入一含矽前驅物至該電漿處理室中，以在該圖案化硬遮罩層之一頂表面上方形成一保護層，以及 停止流入該含矽前驅物以停止該保護層之該形成。
  17. 如請求項16之基板的處理方法，其中該蝕刻劑包含鹵素，且其中該含矽前驅物包含四氯化矽或四氟化矽。
  18. 如請求項16之基板的處理方法，其中在執行該循環電漿蝕刻製程之後， 該ESL之一頂表面係暴露在該凹陷的該底部處，且 至少該圖案化硬遮罩層之一部分以及該保護層之一部分保留在該導電層上方。
  19. 如請求項16之基板的處理方法，其中該循環電漿蝕刻製程之該每一循環係介於10秒至60秒之間。
  20. 如請求項16之基板的處理方法，其中該蝕刻劑係以第一蝕刻速率來蝕刻該導電層並以第二蝕刻速率來蝕刻該保護層，且其中該第一蝕刻速率是該第二蝕刻速率的至少兩倍。
TW113115931A 2023-05-04 2024-04-29 在電漿蝕刻導電材料期間的保護層形成 TW202449902A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/312,427 US20240371655A1 (en) 2023-05-04 2023-05-04 Protection Layer Formation during Plasma Etching Conductive Materials
US18/312,427 2023-05-04

Publications (1)

Publication Number Publication Date
TW202449902A true TW202449902A (zh) 2024-12-16

Family

ID=93293078

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113115931A TW202449902A (zh) 2023-05-04 2024-04-29 在電漿蝕刻導電材料期間的保護層形成

Country Status (4)

Country Link
US (1) US20240371655A1 (zh)
KR (1) KR20260002621A (zh)
TW (1) TW202449902A (zh)
WO (1) WO2024228764A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240387174A1 (en) * 2023-05-15 2024-11-21 Applied Materials, Inc. Formation of silicon-and-metal-containing materials for hardmask applications

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225501A (ja) * 2013-05-15 2014-12-04 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US9543158B2 (en) * 2014-12-04 2017-01-10 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9806252B2 (en) * 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9881794B1 (en) * 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor methods and devices
US11322364B2 (en) * 2020-04-01 2022-05-03 Tokyo Electron Limited Method of patterning a metal film with improved sidewall roughness
US12266534B2 (en) * 2020-06-15 2025-04-01 Tokyo Electron Limited Forming a semiconductor device using a protective layer
WO2022039849A1 (en) * 2020-08-18 2022-02-24 Applied Materials, Inc. Methods for etching structures and smoothing sidewalls
US11972954B2 (en) * 2020-12-29 2024-04-30 Sandisk Technologies Llc Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
US12400873B2 (en) * 2021-08-12 2025-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Etching methods for integrated circuits

Also Published As

Publication number Publication date
WO2024228764A1 (en) 2024-11-07
US20240371655A1 (en) 2024-11-07
KR20260002621A (ko) 2026-01-06

Similar Documents

Publication Publication Date Title
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
CN107533962B (zh) 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法
CN110444509B (zh) 整合式金属间隔垫与气隙互连
US11538692B2 (en) Cyclic plasma etching of carbon-containing materials
JP2023511330A (ja) サブトラクティブ自己整合のための方法と装置
TW202213459A (zh) 以氧脈衝蝕刻結構的方法
TW202449902A (zh) 在電漿蝕刻導電材料期間的保護層形成
TW202349493A (zh) 多晶半導體的蝕刻
US20250046603A1 (en) Atomic Layer Deposition of Passivation Layer
US20240162043A1 (en) Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification
TW202522604A (zh) 利用底部鈍化的側向蝕刻方法
US11658042B2 (en) Methods for etching structures and smoothing sidewalls
WO2024063871A1 (en) High aspect ratio contact (harc) etch
US20240420965A1 (en) Method of deposition in high aspect ratio (har) features
US12512329B2 (en) Multi level contact etch
US12308212B2 (en) In-situ adsorbate formation for plasma etch process
KR20220124637A (ko) 선택적 배리어 금속 에칭
CN120752746A (zh) 用添加剂气体进行的高深宽比接触刻蚀
JP2025520189A (ja) プラズマエッチングツール及びシステム