TW202603204A - 半導體基板的背側密封 - Google Patents

半導體基板的背側密封

Info

Publication number
TW202603204A
TW202603204A TW114108869A TW114108869A TW202603204A TW 202603204 A TW202603204 A TW 202603204A TW 114108869 A TW114108869 A TW 114108869A TW 114108869 A TW114108869 A TW 114108869A TW 202603204 A TW202603204 A TW 202603204A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
layer
back side
sealing
sio2
Prior art date
Application number
TW114108869A
Other languages
English (en)
Inventor
高珺賢
楊慧慧
王棟
蘇馬納 哈馬
雷通
遲玉山
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW202603204A publication Critical patent/TW202603204A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45597—Reactive back side gas
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/481—Encapsulations, e.g. protective coatings characterised by their materials comprising semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3454—Amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3456—Polycrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/416—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials of highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)

Abstract

提供用於半導體基板背側密封的方法及設備。在一些實施例中，此等技術可包括：使第一組一或更多製程氣體輸送至沉積設備之第一製程腔室，第一製程腔室中設置有半導體基板；在電漿存在下施加第一製程溫度，以在半導體基板背側上形成第一層材料；使第二組一或更多製程氣體輸送至第一製程腔室；以及在電漿存在下施加第一製程溫度，以在半導體基板背側上之第一層材料上形成第二層材料，從而共同形成密封半導體基板背側並降低摻雜物從半導體基板擴散之材料堆疊。

Description

半導體基板的背側密封
本發明係關於半導體基板的背側密封。
在半導體製程中，自摻雜(auto-doping)為磊晶沉積製程中的嚴重問題。在此製程中，摻雜之雜原子可能會從基板背面擴散出，並遷移於基板邊緣周圍，導致基板邊緣及前側上出現非預期之過摻雜(over-doping)。目前降低自摻雜之解決方式包括歷經諸多溫度、製程及基板位置之繁複程序，其涉及需重新定位(包括翻轉)的複雜程序，導致高成本及低效率。亟需使用可降低自摻雜之工具的新解決方式，其消除大部分複雜性，甚至改善使用該工具之其他方面。
本文所提供的背景描述係為了概述本發明脈絡之目的。本案發明人的成果(在此先前技術段落中所述之範圍內)、以及在申請時可能未以其他方式認定為先前技術之描述態樣，並未明示或默示地被承認為相對於本發明的先前技術。
在本發明之一態樣中，揭示半導體基板背側密封的設備。在一些實施例中，該設備可包括：一或更多製程腔室；噴淋頭，配置成將一或更多製程氣體輸送至該一或更多製程腔室之至少一者中的半導體基板之背側；以及控制器，耦接至噴淋頭及該一或更多製程腔室，並配置成：使第一組一或更多製程氣體輸送至具有半導體基板之第一製程腔室；在電漿存在下施加200-400°C之第一製程溫度以在半導體基板之背側上形成一層矽氧化物(SiO2)；使第二組一或更多製程氣體輸送至第一製程腔室；以及在電漿存在下施加200-400°C之第一製程溫度，以在半導體基板之背側上SiO2層上形成一層非晶矽，從而共同形成密封半導體基板之背側並降低摻雜物從半導體基板擴散之材料堆疊。在一些實施方式中，控制器可進一步配置成在形成該層非晶矽之後，施加至少700°C之第二製程溫度以使退火製程進行，該退火製程包括使該層非晶矽結晶形成一層多晶矽，從而共同形成密封半導體基板背側之材料堆疊。
在本發明之另一態樣中，揭示一設備。在一些實施例中，該設備可包括：第一製程腔室，配置成接收半導體基板；噴淋頭，配置成將一或更多製程氣體輸送至第一製程腔室中之半導體基板的背側；以及控制器，耦接至至少噴淋頭及第一製程腔室，並配置成：使第一組一或更多製程氣體輸送至具有半導體基板之第一製程腔室；在電漿存在下施加200-400°C之第一製程溫度以在半導體基板之背側上形成一層非晶矽；使第二組一或更多製程氣體輸送至第一製程腔室；以及在電漿存在下施加200-400°C之第一製程溫度，以在半導體基板之背側上該層非晶矽上形成一層矽氧化物(SiO2)，從而共同形成密封半導體基板之背側並降低摻雜物從半導體基板擴散之材料堆疊。在一些實施方式中，控制器可進一步配置為在形成該層SiO2之後，施加至少700°C之第二製程溫度以使退火製程進行，該退火製程包括使該層非晶矽結晶形成一層多晶矽，從而共同形成密封半導體基板背側之材料堆疊。
在本發明之另一態樣中，揭示半導體基板背側密封的方法。在一些實施例中，該方法可包括：使第一組一或更多製程氣體輸送至沉積設備之第一製程腔室，第一製程腔室中設置有半導體基板；在電漿存在下施加第一製程溫度以在半導體基板之背側上形成第一層材料；使第二組一或更多製程氣體輸送至第一製程腔室；以及在電漿存在下施加第一製程溫度，以在半導體基板之背側上第一層材料上形成第二層材料，從而共同形成密封半導體基板之背側並降低摻雜物從半導體基板擴散之材料堆疊。在一些實施方式中，該方法可進一步包括：在形成第二層材料之後，施加第二製程溫度以使退火製程進行，該退火製程包括使第一層材料或第二層材料結晶，從而共同形成密封半導體基板背側之材料堆疊。
下文將參考相關圖式詳細描述所揭示之實施例的此些及其他特徵。
本說明書整篇使用以下術語：
術語「半導體晶圓」、「晶圓」、「基板」、「晶圓基板」及「部分已製成之積體電路」可互換使用。本領域技術人員理解，術語「部分已製造之積體電路」可指積體電路製造之許多階段中任一者期間的半導體晶圓。半導體裝置產業中所使用之晶圓或基板通常具有200 mm或300 mm或450 mm的直徑。晶圓材料之示例包括矽(Si)、砷化鎵(GaAs)及矽鍺(SiGe)。除半導體晶圓外，可利用所揭示之實施例的其他工件包括諸多製品，例如印刷電路板、磁記錄媒體、磁記錄感測器、反射鏡、光學元件、顯示裝置或組成件(例如用於像素化顯示裝置之背板、平板顯示器、微機械裝置及類似者)。工件可有諸多形狀、尺寸及材料。
本文使用之「半導體裝置製造操作」為半導體裝置製造期間執行的操作。通常，整個製造製程包括多個半導體裝置製造操作，每一操作在其各自之半導體製造工具(例如電漿反應器、電鍍槽、化學機械平坦化工具、濕式蝕刻工具及類似者)中執行。半導體裝置製造操作之類別包括減材製程，例如蝕刻製程及平坦化製程，以及增材製程，例如沉積製程(如物理氣相沉積、化學氣相沉積、原子層沉積、電化學沉積、無電沉積)。在蝕刻製程之背景下，基板蝕刻製程包括蝕刻遮罩層的製程，或者更概括地，蝕刻先前沉積於基板表面上及/或以其他方式駐留於基板表面上之任何材料層的製程。此等蝕刻製程可蝕刻基板中的層堆。
在本發明之背景下，「磊晶(epitaxy或epitaxial)」可指形成其上構建半導體裝置之晶體層的製造方法。「磊晶製程」、「磊晶沉積製程」或「磊晶生長製程」可指包括在高溫下形成材料層(例如，膜)之製程，且可為上述半導體裝置製造操作之一示例。
「製造設備」係指進行製造製程的設備。製造設備通常具有處理期間工件所在處之製程腔室。通常，當使用時，製造設備執行一或更多半導體裝置製造操作。用於半導體裝置製造之製造設備示例包括沉積反應器，例如電鍍槽、物理氣相沉積反應器、化學氣相沉積反應器及原子層沉積反應器，以及減材製程反應器，例如乾式蝕刻反應器(例如，化學及/或物理蝕刻反應器)、濕式蝕刻反應器及灰化器。
本文所指之「矽氧化物」包括SixOy之任何及所有化學計量可能性，包括x與y的整數值及x與y的非整數值。例如，「矽氧化物」包括具有式SiOn之化合物，其中1 ≦n ≦2，其中n可為整數或非整數值。「矽氧化物」可包括次化學計量化合物，例如SiO1.8。「矽氧化物」亦包括二氧化矽(SiO2)及一氧化矽(SiO)。「矽氧化物」亦包括天然及合成變體，且亦包括任何及全部晶體及分子結構，包含氧原子圍繞中心矽原子之四面體配位。「矽氧化物」亦包括非晶矽氧化物及矽酸鹽。
在諸多方法中，層堆(例如薄膜)中之材料可透過化學氣相沉積(CVD)技術(例如電漿增強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、大氣壓化學氣相沉積(APCVD)、金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)、電漿增強原子層沉積(PEALD))或透過直接金屬沉積(DMD)等來沉積。此些示例並非旨在限制。不同沉積技術可用於不同目的。例如，當因晶圓前側上所存在之材料導致晶圓應力及/或弓曲時，沉積技術可能有用。值得注意的是，不同沉積技術可能與不同溫度、壓力、前驅物或其他沉積製程、條件或配方相關或受其影響。例如，某些沉積技術之可用溫度範圍可能重疊，其可有利地用於策略性地一次沉積多層或僅某些層。
半導體基板可摻雜有元素(例如磷原子)以改善基板之導電性。更具體地，基於矽之晶圓中矽的導電性可利用此等摻雜物來提高。晶圓之許多下游應用或使用可能涉及高溫，例如在晶圓表面上形成磊晶生長層。然而，高溫會導致摻雜物從晶圓擴散出。此為半導體產業眾所周知之問題，稱為「自摻雜」。
防止摻雜物釋出之一方法係在晶圓背側上沉積背側密封層。通常，可沉積基於矽之膜，例如矽氧化物(SiO2)、矽氮化物(SiN)或多晶矽膜來密封晶圓背側。然而，達成背側密封層沉積之習知製程成本高昂、複雜、耗時長且低效率。尤其，需不同溫度及晶圓方向(在整個製程中，晶圓背側朝下及朝上)之多項沉積技術增加複雜性且低效率。
為解決習知方法中之此問題，本文描述用於在晶圓背側上直接沉積增強型背側密封層之方法及設備。此些方法無需在不同沉積技術之間翻轉晶圓。實際上，晶圓可在處理環境中(例如，沉積設備之製程腔室或站)維持不動。在一些實施方式中，增強型背側密封層可包括SiO2與非晶矽(a-Si)之堆疊，其可使用配置用於背側沉積之沉積設備在單個製程中形成，例如，在相同製程溫度下利用PECVD，將如本文中更詳細所述。此簡化方法有利地降低所涉及之成本及時間，並提高對晶圓提供背側密封層的效率。  晶圓背側密封
圖1A示出示例性摻雜分佈100，其中對半導體基板102應用磊晶製程以使膜104磊晶生長。在一些示例中，半導體基板102可為摻雜型基於矽之晶圓，且膜104可因磊晶沉積製程形成於半導體基板102前側上或在正形成於其上的過程中。然而，在此磊晶沉積製程期間，摻雜物106(例如摻雜之雜原子)可能會從半導體基板102背側(從前側之相對表面)擴散出。此擴散可能沿著半導體基板102之邊緣及斜部遷移並對其產生影響，導致晶圓邊緣及前側出現非預期之過摻雜108，亦稱為自摻雜。示例摻雜分佈100因此為不利之摻雜分佈，需背側密封以減少自摻雜，其通常在磊晶製程之前進行。
為此，在一些方法中，可在半導體基板102背側上沉積基於矽之膜。基於矽之膜的示例可包括矽氧化物(例如SiO2)、低溫氧化物(LTO，SiO2亦可指稱LTO)、矽氮化物(例如SiN)或多晶矽(polycrystalline silicon，亦稱為多晶-Si、polysilicon或半結晶矽)。此外，沉積之材料可為不同膜之組合，從而形成層或材料之堆疊。示例堆疊可為SiO2與多晶Si的堆疊。沉積之膜或堆疊可將摻雜物106密封於半導體基板102中，並防止摻雜物106過度擴散及遷移。
圖1B示出另一示例摻雜分佈120，其中對半導體基板102應用磊晶製程以使膜104磊晶生長。在此示例中，背側密封層124沉積至半導體基板102背側上。沉積於半導體基板102背側上之SiO2與多晶Si膜堆疊可為背側密封層124之示例。此透過防止摻雜物106擴散及遷移來減緩自摻雜問題。
然而，目前用於沉積背側密封層124之技術複雜、高成本且低效率。在此等現有技術之一示例中，示於圖2中，需五步製程流程以將背側密封層124沉積至背側。
圖2示出未利用背側沉積下沉積背側密封層之習知方法的示例製程流程200。在步驟202，可提供半導體基板201，其前側朝上。在步驟204，可翻轉半導體基板201，使前側朝下。在步驟206，可對半導體基板201應用沉積製程，以從上方將矽氧化物層沉積於半導體基板201背側上(由於前側朝下)。
返回圖2，可在步驟206使用之沉積製程示例為APCVD，矽氧化物前驅物以均勻速率引入大氣壓處理環境(例如，製程腔室)中，並對該環境施加第一製程溫度(例如，250-400°C)可沉積第一層。可在步驟206使用之沉積製程另一示例為PECVD，其引入矽氧化物前驅物。第一層可為沉積於半導體基板201背側上之一層矽氧化物(SiO2)，如圖2中所示。
在步驟208，可進行另一沉積製程，以在半導體基板201兩側上沉積一層。例如，可利用LPCVD製程，在第二製程溫度(例如，600-700°C)下使用基於矽之前驅物，以在前側與背側沉積一層多晶矽(多晶Si)。
在步驟210，可再次翻轉半導體基板201，使前側回到再次朝上。在步驟212，可對半導體基板201前側拋光，以將該層多晶Si從前側去除。因此，示例製程流程200可提供具有背側密封層的晶圓，其中背側密封層包括一層矽氧化物及一層多晶Si。具有此兩層可改善背側密封層之密封能力(相比於僅具有其中一層)，但在一些情況下(例如，當磊晶層不厚且較少摻雜物從背側擴散出時)具有其中一層亦可接受。
然而，上述習知方法存在缺陷。涉及翻轉及幾個步驟之此等複雜程序需高成本及時間並導致低效率。習知方法之複雜性部分在於，沉積兩層矽氧化物與多晶Si需不同製程溫度(例如，250-400°C及600-700°C)。又，沉積該兩層需兩個不同沉積工具，其增加製程流程的複雜性、成本及製程時間。此外，透過LPCVD沉積之該層多晶Si在後續高製程溫度(例如高於1000°C)磊晶步驟中可能發生過度結晶，導致大晶粒尺寸及粗糙表面。
雖然所得背側密封層可降低自摻雜，但顯然可進行重大改進，以降低複雜性、降低成本、縮短製程時間，並因而提高效率。以下所述之技術及設備可改善每一此些問題。此外，可以不同配置沉積不同類型的層(除SiO2及多晶Si之外)，以防止上述一些問題。
圖3示出根據一些實施例利用背側沉積以沉積背側密封層之方法的示例製程流程300。在步驟302，可提供半導體基板301，其前側朝上。
在步驟304，可在不翻轉半導體基板301下對半導體基板301應用沉積製程。在一些實施例中，沉積製程可包括使用背側沉積設備(如下所述)之PECVD。此免去翻轉或以其他方式移動半導體基板301之需要，因為其允許一或更多層直接沉積至半導體基板301背側。
在一些方法中，沉積製程可包括兩個連續沉積步驟。在第一沉積步驟中，可在適合PECVD之環境中(例如，背側沉積設備之製程腔室)於半導體基板301背側沉積第一層312。在一些示例中，第一層312可包括矽氧化物(SiO2)膜。相較於LPCVD中所使用，此沉積步驟可能涉及對一組第一製程氣體(反應物氣體，例如矽烷氣體(SiH4)及一氧化二氮氣體(N2O))施加較低製程溫度(例如200-400°C)並將電漿引入環境中以形成SiO2膜。
在第二沉積步驟中，在沉積第一層312之後且當前側仍朝上時，可在半導體基板301之背側上直接於第一層312上方沉積第二層314。第二沉積步驟可在第一沉積步驟之後立即或實質上立即進行(例如，在5秒內)。此沉積步驟可涉及與第一沉積步驟相同之製程溫度(例如，200-400°C)並將載氣及電漿引入該環境中。在一些示例中，第二層314可包含高品質非晶矽(a-Si)膜。SiO2膜及a-Si膜可各自具有規定的厚度。例如，SiO2膜可具有3000-5000埃(Å)之厚度，而a-Si膜可具有高達12000Å之厚度。在一些實施方式中，SiO2膜與a-Si膜中之任一者或兩者可具有高達20000Å的厚度。對於a-Si形成，化學反應涉及SiH4分解，因此僅需引入載氣，無需引入其他製程氣體或反應物氣體。第二沉積步驟中所使用之載氣可為惰性氣體，例如氬(Ar)、氮(N2)或氦(He)。
在一些實施例中，第二層314之沉積可在半導體基板301背側上形成增強型背側密封層320，且在形成增強型背側密封層320期間半導體基板301無任何移動。增強型背側密封層320因此可包括SiO2 + a-Si堆疊。
雖然以上僅以第一及第二沉積步驟為例進行描述，但將理解，此些步驟為製備兩層或膜之單一製程的一部分。亦即，製程溫度可保持恆定(例如，200-400°C)，且基板可保持不動，製程條件之唯一變化是切換反應物氣體以在基板背側上形成兩層。將如以下關於圖5所述，可改變反應物氣體以修改基板背側上形成之層的順序。
此處正是本發明之一項顯著優勢所在。製備矽氧化物(SiO2)及a-Si雙層之兩沉積步驟可在同一環境或製程腔室中且相同製程溫度下進行，無需破壞真空或轉移出或以其他方式移動半導體基板301。沉積步驟之間僅需改變製程氣體。無需如習知方法(例如圖2中之示例製程流程200)進行翻轉，因為沉積係直接在晶圓背側上進行，未進行任何前側沉積且對前側亦無需或進行任何去除或拋光。此外，矽氧化物與a-Si層之間具有良好之黏附性，其可防止a-Si膜(在一些例子中其可能比矽氧化物膜相對較厚)剝離或剝落。
額外優勢及使用應用包括，例如，a-Si可用作導電層以改善晶圓夾持(例如靜電夾持)的情況。在一些例子中，雙層可作為不透明且導電之背側層，例如用於裝置及產品(包括使用者裝置及可穿戴裝置)之玻璃晶圓加工，例如實施延展現實境(XR)(例如擴增實境(AR)、虛擬實境(VR)、混合實境(MR))顯示器之彼等。因此，在半導體基板301上沉積a-Si可用於在晶圓加工設備(包括配置成執行CVD沉積、物理氣相沉積(PVD)或蝕刻之彼者)上實現透明玻璃晶圓加工，並進一步將其穩定或固定在環境中，例如在製程腔室之基座上。
在一些可選方法中，可在步驟306執行退火製程。退火製程可為可選，因為第二層314(例如，a-Si膜)本身即可提供所需結果，例如，背側密封及降低自摻雜。在涉及退火製程之一些實施例中，退火可在與沉積步驟不同的溫度下進行，例如，高於700°C(例如，700-1100°C)。亦即，具有第一層312與第二層314之半導體基板301可暴露於高溫(例如，700-1100°C)並允許隨時間冷卻。退火可在不同環境或製程腔室中進行。透過此退火製程，第二層314(例如，a-Si膜)可進行結晶並轉變成其他材料。在一些示例中，可在SiO2膜上方形成所得之結晶層316(例如，多晶Si膜)，從而在半導體基板301背側形成增強型背側密封層320’，且在形成增強型背側密封層320’期間半導體基板301無需任何移動。增強型背側密封層320’可因此包含SiO2+多晶Si堆疊。相比於習知方法(例如圖2之示例性製程流程200)，多晶Si膜可具有較小晶粒尺寸及較光滑表面，其為本發明之另一優勢。在晶圓處理中，通常希望表面具有光滑表面而非粗糙表面，否則可能會影響晶圓夾持於其他工具上以及下游製程(包括微影及蝕刻製程)。
因此，半導體基板301上增強型背側密封層320或320’之雙層結構可包括：(i) 無需進一步退火或磊晶製程之第一層312(例如SiO2膜)及第二層314(例如a-Si膜)；或(ii)第一層312(例如SiO2膜)及透過退火產生之結晶層316(例如多晶Si膜)。
簡要參考圖4，根據一些實施例繪出在半導體基板401表面上方形成增強型背側密封層400的示例。根據以上關於步驟304所述之單製程沉積方法，可在半導體基板401表面上沉積第一層材料(例如，SiO2膜404)，且可在第一層材料上沉積第二層材料(例如，a-Si膜406)。SiO2膜404可具有厚度T1(例如，此示例中為4500 Å，其在上述參數範圍內)，小於a-Si之厚度T2(例如，此示例中為10000 Å，其在上述參數範圍內)。然而，SiO2膜404功能中包括增強a-Si對半導體基板401之黏附性。因此，較厚之T2不會造成a-Si膜406剝離或剝落的問題。SiO2膜404可進一步阻止摻雜物從半導體基板401逸出或擴散，並透過吸收a-Si釋出之氫來提高a-Si膜406在高溫製程期間的穩定性。此外，相較於習知方法中利用LPCVD製備之多晶Si，根據所揭示實施例製備之a-Si膜406的外表面408在退火後更光滑(因較小晶粒尺寸)。
進一步可選地，在步驟306之退火製程之後，可執行其他製程，例如：(i) 移除具有增強型背側密封層320之半導體基板301、(ii) 與環境(例如，製程腔室)相關之下游製程，例如製程診斷、製程控制、腔室清潔、危害物沖除、氣體沖除(例如，從製程腔室中沖除N2)、或(iii) 透過一或更多感測器(例如，空間感測器(例如，相機)、光譜感測器(例如，光發射光譜(OES)感測器)及/或時間感測器(例如，光電二極體))收集與半導體基板301及/或環境相關的資料。
此外，上述製程可在多腔室沉積設備之單製程腔室或多製程腔室中對多個半導體基板同時執行，其於下進一步描述。
然而，在一些實施例中，第一層312可包括a-Si，而第二層314可包括SiO2。也就是說，第一層312與第二層314的材料可顛倒而非圖3中所示。
圖5示出根據一些實施例利用背側沉積以沉積背側密封層之另一示例製程流程500。在此，製程從步驟502開始，其中提供半導體基板501，其前側朝上，類似於步驟302。
在步驟504，可在不翻轉半導體基板501下對半導體基板501應用沉積製程。在一些實施例中，沉積製程可包括使用背側沉積設備(如下所述)之PECVD。此免去翻轉或以其他方式移動半導體基板501之需要，因為其允許一或更多層直接沉積至半導體基板501背側。
在一些方法中，沉積製程可包括兩個連續沉積步驟。在第一沉積步驟中，可在適合PECVD之環境中(例如，背側沉積設備之製程腔室)於半導體基板501背側沉積第一層512。在一些示例中，第一層512可包括a-Si膜。相較於LPCVD中所使用，此沉積步驟可涉及對一組第一製程氣體(例如反應物氣體SiH4))施加較低製程溫度(例如200-400°C)並將電漿引入環境中以形成a-Si膜。
在第二沉積步驟中，在沉積第一層512之後且當前側仍朝上時，可在半導體基板501之背側上直接於第一層512上方沉積第二層514。第二沉積步驟可在第一沉積步驟之後立即或實質上立即進行(例如，在5秒內)。此沉積步驟可涉及與第一沉積步驟相同之製程溫度(例如，200-400°C)並將第二組製程氣體(例如反應物氣體SiH4及N2O)及電漿引入該環境中。在一些示例中，第二層514可包含SiO2膜。SiO2膜及a-Si膜可各自具有規定的厚度，例如，a-Si高達12000Å而SiO2高達5000Å。
在一些實施例中，第二層514之沉積可在半導體基板501背側上形成增強型背側密封層520，且在形成增強型背側密封層520期間半導體基板501無任何移動。增強型背側密封層520因此可包括a-Si + SiO2堆疊。
同樣，有利地，用於製備a-Si與SiO2雙層之兩沉積步驟可在同一環境或製程腔室中且相同製程溫度下進行，無需破壞真空或轉移出或以其他方式移動半導體基板501。沉積步驟之間僅需改變製程氣體。無需如習知方法(例如圖2中之示例製程流程200)進行翻轉，因為沉積係直接在晶圓背側上進行，未進行任何前側沉積且對前側亦無需或進行任何去除或拋光。
在一些可選方法中，可在步驟506執行退火製程，類似於步驟306之彼者(其亦可為可選)。類似於根據步驟304製備之雙層，步驟506之退火製程可為可選，因為第一層512(例如，a-Si膜)本身即可提供所需結果，例如，背側密封及降低自摻雜。在一些實施例中，退火可在同一環境或製程腔室內以不同於沉積步驟所用之溫度進行，例如700-1100°C，並允許隨時間冷卻。透過此退火製程，第一層512(例如，a-Si膜)可進行結晶並轉變成不同材料。在一些示例中，可在SiO2膜下方形成所得之結晶層516(例如，多晶Si膜)，從而在半導體基板501背側形成增強型背側密封層520’，且在形成增強型背側密封層520’期間半導體基板501無需任何移動。增強型背側密封層520’可因此包含多晶Si+SiO2堆疊。在示例製程流程500中，增強型背側密封層520’之表面光滑度取決於外層(即第二層514，例如SiO2膜)之表面光滑度。
因此，半導體基板501上增強型背側密封層520或520’之雙層結構可包括：(i) 無需進一步退火或磊晶製程之第一層512(例如a-Si膜)及第二層514(例如SiO2膜)；或(ii) 透過退火產生之結晶層516(例如多晶Si膜)及第二層514(例如SiO2膜)。
可選地，在步驟506之退火製程之後，可執行其他下游製程，例如所述之彼等。
此外，上述製程可在多腔室沉積設備之單製程腔室或多製程腔室中對多個半導體基板同時執行，其於下進一步描述。  方法
圖6為根據一些實施例之半導體基板背側密封方法600的示例流程圖。方法600之一或更多作用可透過電腦化設備或系統執行或引發。用於執行圖6中一或更多方塊所示作用之結構可透過此等電腦化設備或系統(例如，控制器設備、電腦化系統或包含儲存電腦可讀及/或電腦可執行指令之儲存媒體的電腦可讀設備，指令配置成當透過處理器設備執行時，使該至少一處理器設備或電腦化設備執行操作)之硬體及/或軟體組成件執行。控制器可為電腦化設備或系統之一示例。製程腔室可為電腦化設備或系統之另一示例。上述設備之示例組成件示於圖7-11中並在本文其他地方更詳細描述。
亦應注意，圖6中之操作可按任何合適順序執行，不一定按圖6所示之順序。進一步地，圖6所示之製程可包括額外操作或比圖6所示更少的操作。
在方塊610，方法600可包括使第一組一或更多製程氣體輸送至沉積設備之第一製程腔室，該第一製程腔室中設置有半導體基板。在一些實施例中，第一製程腔室可為沉積設備之多個製程腔室或站之一者，如下進一步所述。
在方塊620，方法600可包括在電漿存在下施加第一製程溫度，以在半導體基板背側上形成第一層材料。
在一些實施例中，第一層材料可包括矽氧化物(SiO2)。
在一些實施例中，第一層材料可包括非晶矽。
在一些實施例中，第一製程溫度可包括200-400°C之溫度。
在方塊630，方法600可包括使第二組一或更多製程氣體輸送至第一製程腔室。
在一些實施例中，第一組一或更多製程氣體可包括矽烷(SiH4)及一氧化二氮(N2O)，而第二組一或更多製程氣體可包括載氣。例如，此些氣體組可用於示例製程流程300。
在一些實施例中，第一組一或更多製程氣體可包括矽烷(SiH4)，且第二組一或更多製程氣體可包括SiH4及一氧化二氮(N2O)。例如，此些氣體組可用於示例製程流程500。
在方塊640，方法600可包括在電漿存在下施加第一製程溫度，以在半導體基板背側上之第一層材料上形成第二層材料。第一製程溫度可與方塊620中之第一製程溫度相同(例如，200-400°C)。
在一些實施例中，第二層材料可包括非晶矽。在一些實施例中，第二層材料可包括矽氧化物(SiO2)。
可選地，在方塊650，方法600可包括在形成第二層材料之後，施加第二製程溫度以使退火製程進行，該退火製程包括使第一層材料或第二層材料結晶，以共同形成密封半導體基板背側之材料堆疊。
在一些實施例中，第一層材料可包括矽氧化物(SiO2)層或膜；第二層材料可包括形成於SiO2膜上之非晶矽層或膜；第一層材料或第二層材料之結晶可包括將非晶矽膜結晶成多晶矽層或膜；且多晶體矽膜與SiO2膜可共同形成密封半導體基板背側並因而降低摻雜物從半導體基板擴散之材料堆疊。
在一些實施例中，第一層材料可包括非晶矽層或膜；第二層材料可包括形成於非晶矽膜上之矽氧化物(SiO2)層或膜；第一層材料或第二層材料之結晶可包括非晶矽膜結晶成多晶矽層或膜；且多晶矽膜與SiO2膜可共同形成密封半導體基板背側並因而降低摻雜物從半導體基板擴散之材料堆疊。
在一些實施方式中，矽氧化物(SiO2)層可具有高達5000埃之厚度可，而非晶矽層可具有高達12000埃之厚度。
在一些實施例中，半導體基板可設置於一或更多製程腔室之至少一者(例如，第一製程腔室)中，使得在半導體基板背側上形成第一層材料且在半導體基板背側上形成第二層材料期間，半導體基板背側朝下，而半導體基板前側朝上。
在一些實施例中，在施加第一製程溫度與施加第二製程溫度之間，半導體基板未發生移動。在一些實施例中，在施加第一製程溫度期間，第一層材料及第二層材料可僅形成在半導體基板背側上，而不會形成在半導體基板前側上。
在一些實施例中，方法600可進一步包括在形成第二層材料之後使磊晶製程執行。在一些實施方式中，材料堆疊可降低磊晶製程期間摻雜物從半導體基板的擴散。  設備
在一些實施例中，圖7為方塊圖，其示出根據一些實施例用於對半導體基板702(本文亦稱為晶圓)進行處理之基板處理系統700。如所示，基板處理系統700可包括腔室734。中心柱可配置成用於當處理半導體基板702之頂面(例如在半導體基板702頂面上或半導體基板702背側上形成膜)時支撐基座。根據本文揭示之一些實施例，該基座可稱為噴淋頭基座(「ShoPed」)706。噴淋頭736可設置於ShoPed 706上方。
在一些實施例中，噴淋頭736可透過匹配網路740電耦接至功率供應源738。功率供應源738可透過控制模組742(例如，控制器)控制。在一些實施例中，功率可提供至ShoPed 706，而非噴淋頭736。控制模組742可配置成透過執行特定製程配方之製程輸入及控制來操作基板處理系統700。取決於半導體基板702頂面接收沉積層或層堆或是半導體基板702底面接收沉積層或層堆，控制模組742可設定製程配方之諸多操作輸入，例如功率位準、時序參數、製程氣體、半導體基板702之機械移動、及/或半導體基板702相對於ShoPed 706的高度。
在一些實施例中，中心柱亦可包括升降銷，其透過升降銷控制器控制。此等升降銷可用於將半導體基板702從ShoPed 706升起，以允許末端執行器(未示出)拾取晶圓，並在末端執行器放置半導體基板702後將其下降。末端執行器亦可將半導體基板702放置於間隔物744上方。將如下所述，間隔物744尺寸可調整，以在噴淋頭736頂面(面向晶圓)與ShoPed 706頂面(面向晶圓)之間提供半導體基板702之受控間隔。
在一些實施例中，基板處理系統700可進一步包括第一氣體歧管746，其連接至第一氣源748，例如來自設施之氣體化學供應源及/或惰性氣體。取決於半導體基板702頂面上進行之處理，控制模組742可控制透過第一氣體歧管746之第一氣源748輸送。選定之氣體可接著流入噴淋頭736，並分佈於噴淋頭736中面向半導體基板702(當晶圓置於基座上方時)之表面間定義的空間容積中。
在一些實施例中，基板處理系統700可進一步包括第二氣體歧管750，其連接至第二氣源752，例如來自設施之氣體化學供應源及/或惰性氣體。取決於半導體基板702底面上進行之處理，控制模組742可控制透過第二氣體歧管750之第二氣源752輸送。選定之氣體可接著流入ShoPed 706，並分佈於ShoPed 706中面向半導體基板702(當晶圓置於間隔物744上方時)下表面或下側(例如背側)之表面間定義的空間容積中。間隔物744可提供隔離，其將對半導體基板702下表面的沉積最佳化，並減少在半導體基板702頂面上的沉積。在一些實施例中，雖然沉積目標是半導體基板702下表面，但可透過噴淋頭736使惰性氣體在半導體基板702頂面上方流動，其可將反應物氣體推離頂面，並使供自ShoPed 706之反應物氣體能夠被引至半導體基板702下表面。
在一些實施例中，噴淋頭736或ShoPed 706可具有分區沉積設計。例如，第二氣體歧管750可流體連接成控制氣體輸送至晶圓之不同區域。透過控制氣體流至不同區域，可根據需要在晶圓上沉積不同膜。
進一步地，氣體可預混合或不預混合。可採用適當的閥及質量流量控制機構，以確保在製程之沉積及電漿處理階段期間輸送正確的氣體。製程氣體可透過出口離開腔室734。真空泵(例如，一階或二階機械乾式泵及/或渦輪分子泵)可抽出製程氣體，並透過閉環控制之流量限制裝置(例如節流閥或鐘擺閥)維持反應器內之適當低壓。
在一些實施例中，載環754可環繞ShoPed706外部區域。當處理半導體基板702頂面(例如，在其上沉積材料)時，載環754可配置成位於載環支撐區域上方，載環支撐區域為從ShoPed 706中心之晶圓支撐區域下降之階部。載環754頂面與半導體基板702頂面大致共平面。載環754可包括其盤結構之外邊緣側(例如，外半徑)以及其盤結構之晶圓邊緣側(例如，內半徑)，該側最靠近半導體基板702所在處。載環754可與內徑(ID)相關聯。內半徑可延伸至載環之內周，並總體上環繞處理腔室中之基板(例如，半導體基板702)。載環754之晶圓邊緣側亦可包括複數接觸支撐結構或「凸片(tab)」，其可配置成在載環754被間隔物744固持時抬起半導體基板702。載環754可包括複數凸片，其數量選自得以在處理期間支撐半導體基板702的範圍。關於凸片實施例之額外細節如下。
圖8為根據一些實施例示出用於對半導體基板802(本文亦稱為晶圓)進行處理之另一基板處理系統800的方塊圖。在一些實施例中，可使用星形叉856來升高並保持載環854在其製程高度，例如，以允許在半導體基板802下表面(背側)進行沉積。載環854可因此與半導體基板802一起升高。在一些實施方式中，載環854可旋轉至另一站，例如在多站系統中。
廣泛來說，本文所揭示之實施例係關於透過動態控制在晶圓之選擇性側(前側及/或背側)沉積PECVD膜的系統。一些實施例可包括雙氣流電極，用於定義電容耦合PECVD系統。該系統可包括氣流噴淋頭(例如，噴淋頭836)及ShoPed 806。在一些實施例中，氣流基座(即ShoPed)為噴淋頭與基座之組合，能夠在晶圓背側上進行沉積。電極幾何形狀結合噴淋頭的特徵(例如氣體混合室、孔、孔圖案、防氣體噴射擋板)及基座的特徵。基座之特徵示例包括嵌入式受控加熱器、晶圓升降機構、支撐電漿抑制環之能力以及可移動性。此使得晶圓轉移及氣體處理能夠在具有或不具有來自基座之RF功率下進行。
在一些實施例中，該系統可具有晶圓升降機構，其可嚴格控制基板相對於電極的平行度。在一示例中，此可透過將升降機構設置成平行於兩電極並控制製造公差來達成，例如主軸或升降銷機構。在另一示例中，升降可透過升高晶圓升降部件來達成。此選項可能無法動態控制被沉積的側面。
在一些配置中，升降機構可允許動態控制處理期間(電漿之前、電漿期間、電漿之後)之基板位置，以控制沉積之側面、沉積分布及沉積膜特性。該系統可進一步允許選擇性地啟用/停用反應物流動之該側。一側可流動反應物，而另一側可流動惰性氣體以抑制沉積及電漿。
在一些實施例中，可嚴格控制晶圓無需電漿/沉積之該側之間的間隙。可控制此距離以抑制電漿。若不控制該距離，晶圓可能易受到電漿損壞。例如，該系統可允許約2 mm至約0.5 mm之最小間隙，而在另一實施例中，約1 mm至約0.05(受晶圓弓曲限制)，此等間隙可被控制。可根據製程條件控制間隙。
在一些實施例中，氣流基座(即ShoPed)可實現(但不限於) ：(a) 在處理之前將晶圓熱穩定至處理溫度；(b) 在ShoPed上選擇性設計孔圖案，以在晶圓背側之不同區域中選擇性沉積膜；(c) 可附接可更換環以達成適當之電漿限制及孔圖案；(d) 腔室內穩定之晶圓轉移機構且可用於將晶圓向外轉移至另一腔室或晶舟(cassette)—例如升降銷、RF耦合特徵、最小接觸陣列；(e) 實施氣體混合特徵部，例如內氣室、擋板及歧管管線開口；及(f)在氣流基座(即ShoPed)中添加隔間，以使選擇性氣體能夠流至晶圓背側之不同區域，並透過流量控制器及/或多個氣室控制流速。
在另一實施例中，使用晶圓升降機構之動態間隙控制實現：(a) 控制從沉積或反應物流電極至晶圓需沉積之該側或中間的距離，使得兩側均可沉積；及(b) 升降機構在製程期間(電漿之前、電漿期間、電漿之後)動態控制距離，以控制沉積之側面、沉積分布及沉積膜特性。在另一實施例中，對於用於在晶圓背側上沉積之沉積模式，膜邊緣排除控制對於避免微影相關疊對問題至關重要。此系統中使用之升降機構透過具有遮蔽邊緣沉積設計特徵之載環854完成。此透過載環之設計及形狀來指定邊緣排除控制。
圖9A示出ShoPed 906(例如706、806)之邊緣區域的剖面圖。此視圖提供載環954(例如，754、854)之剖面圖，其具有載環內半徑954a及載環外半徑954b。在一些實施例中，載環954包括支撐延伸部954c，其延伸於載環954之實質平坦表面下方。
支撐延伸部954c配置成與定義於間隔物944頂面內之支撐表面配合並位於其內。支撐表面對支撐延伸部954c提供互補之配合面，從而防止載環954在透過間隔物944支撐時滑動或移動。雖然圖9中示出三個間隔物944，但可設想可提供任何數量的間隔物，只要載環能夠被支撐成實質上平行於ShoPed 906表面，並定義用於支撐半導體基板902之間距，使其與ShoPed 906頂面呈間隔關係即可。
進一步示出，ShoPed 906頂面將包括孔圖案906a，其分佈在整個表面，以在操作期間提供均勻氣體分佈及輸出。在一實施例中，孔圖案906a分佈於複數同心環中，同心環從ShoPed 906頂面中心開始且延伸至ShoPed 906外周。至少一孔圖案906a提供於孔圖案之邊緣孔區域907處，且定義於邊緣孔區域907中之孔口較佳呈角度，以使氣體不垂直於ShoPed 906表面。
在一示例中，邊緣孔區域907中孔口之角度或傾斜度係定義為遠離ShoPed 906中心傾斜或呈角度。在一實施例中，該角度與水平面成約45°。在其他實施例中，該角度可在與水平面成20°至約80°之間變化。在一實施例中，透過在邊緣孔區域907中提供傾斜孔口，可在半導體基板902背側沉積期間提供額外的製程氣體分佈。在一實施例中，孔圖案906a之其餘孔口906d定向成實質上垂直於ShoPed 906表面，並指向半導體基板902下側。
圖9B示出當半導體基板902透過載環954固持時，半導體基板902邊緣將位於更靠近載環954之載環內半徑954a的邊緣區域上。當使用間隔物944定位時，噴淋頭936中面向半導體基板902頂面的表面可實質上靠近至在對半導體基板902背側進行沉積之模式期間防止沉積。
舉例來說，半導體基板902頂部與噴淋頭936表面之間的距離較佳於約2 mm至約0.5 mm之間，在一些實施例中，約1 mm至約0.5 mm，取決於晶圓弓曲程度。亦即，若晶圓弓曲顯著，間距將約0.5 mm或更大。若晶圓弓曲尚不顯著，間距可小於約0.5 mm。在一實施例中，較佳將間距降至最小，以防止在基板背側沉積材料層時在基板頂側沉積。在一些實施例中，噴淋頭936配置成在基板背側沉積期間且ShoPed 906供應沉積氣體時，在半導體基板902頂側上方供應惰性氣體流。
任何合適之腔室均可用於實施所揭示之實施例。示例性沉積設備包括諸多系統，例如，獲自加州弗里蒙特市之科林研發公司(Lam Research Corp.)公司之ALTUS®及ALTUS® Max，或任何各種其他市售處理系統。
圖10為根據本文一些實施例用於在半導體基板背側上沉積膜之處理系統1000的剖面圖。在一些實施例中，處理系統1000可包括噴淋頭1002、噴淋頭基座(ShoPed)1004、一或更多支撐結構1006(例如，載環754、854、954及/或載環的凸片、或星形叉856)。該一或更多支撐結構1006可配置成支撐半導體基板1020。在一些實施方式中，該一或更多支撐結構1006可耦接至ShoPed 1004及/或與處理系統1000相關之其他結構，例如處理腔室壁。在一些實施方式中，可使用靜電卡盤(例如，雙極卡盤或單極卡盤)以進一步固定半導體基板1020(靜電卡盤未示出)。在一些實施方式中，如上所述，在半導體基板1020上沉積SiO2可改善半導體基板1020之吸附。
在一些實施例中，噴淋頭1002可包括電極1010，其可透過提供RF功率至複數區域來操作。例如，可具有兩個不同區域，其配置成在不同或實質上同一時間接收不同RF功率量。在另一示例中，可具有三個不同區域。在其他示例中，可具有四個或更多。提供至兩個或更多(或在一些例子中為全部)區域之RF功率可為相同量。
在一些實施方式中，電極1010可整合或嵌至噴淋頭1002中。電極1010可根據晶圓弓曲及/或其他要求具有特定區域配置。區域之示例於上討論。然而，在某些實施方式中，電極1010可為獨立組成件，其可在不損壞噴淋頭1002更換並安裝至噴淋頭1002中。此等可互換電極可用於執行本發明中所討論類型之不同定制背側膜沉積。例如，可將具有三個區域之電極替換為具有兩個區域之電極，以校正不同類型的晶圓弓曲。
在一些實施例中，ShoPed 1004可具有一或更多氣體入口1005，配置成輸送及排放製程氣體1007。製程氣體1007之示例可包括矽烷(SiH4)、一氧化二氮(N2O)及/或氨(NH3)。惰性載氣(例如，氬、氮、氖或氦)亦可輸送通過及排出ShoPed 1004。在一些例子中，製程氣體與載氣之混合物可途經噴淋頭1002並從噴淋頭1002排放。不同類型膜材料可基於製程氣體之類型沉積在半導體基板1020上。噴淋頭1002可具有一或更多氣體入口1003，配置成接收及分散沖洗氣體1008，例如氮。沿半導體基板1020頂部或前側流動之沖洗氣體1008可用於防止來自ShoPed 1004之製程氣體1007或雜質到達半導體基板1020頂部或前側。
在一些實施例中，半導體基板1020可放置並支撐於距離噴淋頭1002比距離ShoPed 1004更近的位置。在示例性實施方式中，噴淋頭1002與半導體基板1020之間的間隙1012距離可約1 mm，而ShoPed 1004與半導體基板1020之間的間隙1014距離可約12 mm。可使用諸多距離。然而，值得注意且有用的是，間隙1012小(例如，小到足以不允許電漿形成)且可比間隙1014小得多。此得以防止電漿1015在噴淋頭1002與半導體基板1020之間(半導體基板1020前側所在處)形成。亦即，促進電漿1015於半導體基板1020之背側1025處形成，該背側背離噴淋頭1002及電極1010，並面向ShoPed 1004及/或支撐結構1006。前側可能具有敏感且昂貴的特徵部(電晶體、記憶體單元、佈線等)。在一些實施方式中，從噴淋頭1002中之孔中流出的沖洗氣體可推走可能已殘留或輸送至前側的任何製程氣體或前驅物。
正如本文所討論，透過指定提供至電極1010不同區域之RF功率量，以及在一些實施方式中在不同時間提供，可形成在半導體基板1020上具有空間變化之特性的膜材料。膜特性之一些示例包括內部應力(例如，拉伸應力或壓縮應力)及膜厚度。
圖11為根據實施例適用於進行沉積製程(例如前側沉積製程)之製程系統示意圖。系統1100包括轉移模組1103。轉移模組1103提供潔淨加壓環境，以將處理中之基板在諸多反應器模組之間移動時被污染的風險降至最小。轉移模組1103上安裝多站反應器1109，其能夠根據諸多實施例執行ALD、處理及CVD。多站反應器1109可包括多個站1111、1113、1115及1117，其可根據所揭示之實施例依序執行操作。站可包括加熱基座或基板支撐件、一或更多氣體入口、噴淋頭或擴散板。
轉移模組1103上可安裝一或更多單站或多站模組1107，其能夠執行電漿或化學(非電漿)預清潔、其他沉積操作或蝕刻操作。該模組亦可用於諸多處理以例如準備基板進行沉積製程。系統1100亦包括一或更多晶圓源模組1101，晶圓在處理前後儲存於此處。大氣轉移腔室1119中之大氣機器人(未示出)可先將晶圓從晶圓源模組1101移至裝載室1121。轉移模組1103中之晶圓轉移裝置(一般為機械臂單元)將晶圓從裝載室1121移至安裝於轉移模組1103上之模組及在模組之間轉移。
在諸多實施例中，系統控制器1142用於控制沉積期間之製程條件。系統控制器1142通常包括一或更多記憶體裝置及一或更多處理器。處理器可包括中央處理器(CPU)或電腦、類比及/或數位輸入/輸出連接、步進馬達控制器板等。
系統控制器1142可控制沉積設備之全部活動。系統控制器1142執行系統控制軟體，包括用以控制時序、氣體之混合、腔室壓力、腔室溫度、晶圓溫度、射頻(RF)功率位準、晶圓卡盤或基座位置及特定製程之其他參數的指令組。在一些實施例中，可採用儲存於與系統控制器1142關聯之記憶體裝置上的其他電腦程式。
所示實施例包括與系統控制器1142關聯之使用者介面。使用者介面可包含顯示螢幕、設備及/或製程條件之圖形化軟體顯示器、及使用者輸入裝置(例如指向裝置、鍵盤、觸控螢幕、麥克風等)。
系統控制邏輯可以任何合適方式配置。通常，該邏輯可設計或配置為硬體及/或軟體。用於控制驅動電路之指令可為硬編碼或提供為軟體。指令可透過「程式設計」提供。此等程式設計應理解為包括任何形式的邏輯，包括以硬體方式實施於數位訊號處理器、特殊應用積體電路及具有特定演算法之其他裝置中的硬編碼邏輯。程式設計亦應理解為包括可在通用處理器上執行的軟體或韌體指令。系統控制軟體可以任何合適之電腦可讀程式設計語言編寫。
用於控制製程序列中製程之電腦程式碼可用任何習知電腦可讀程式語言編寫：例如，組合語言(assembly language)、C、C ++、Pascal、Fortran或其他。已編譯之目標代碼或腳本係透過處理器來執行，以執行程式中標識的任務。又如所述，程式碼可為硬編碼。
控制器參數與製程條件有關，例如製程氣體組成及流速、溫度、壓力、冷卻氣體壓力、基板溫度及腔室壁溫度。此些參數係以配方形式提供至使用者且可透過使用者介面輸入。
用以監測製程的訊號可透過系統控制器1142之類比及/或數位輸入連接提供。用以控制製程之訊號係在系統1100之類比及數位輸出連接上輸出。
系統控制軟體可以不同方式來設計或配置。例如，可寫入諸多腔室組成件子例程或控制物件，以控制根據所揭示實施例執行沉積製程所需之腔室組成件的操作。用於此目的之程式或程式片段的示例包括基板定位程式、製程氣體控制程式、壓力控制程式及加熱器控制程式。
在一些實施方式中，系統控制器1142為系統之一部份，其可為上述示例之一部分。此等系統可包括半導體處理裝備，其包含一處理工具或複數工具、一腔室或複數腔室、一處理平台或複數平台、及/或特定處理組成件(晶圓基座、氣流系統等)。此些系統可與電子設備整合，以控制半導體晶圓或基板處理前、處理期間及處理後之其操作。此等電子設備可指「控制器」，其可控制該系統或複數系統之諸多組成件或次部件。取決於處理條件及/或系統類型，系統控制器1142可程式設計成控制本文所揭示之任何製程，包括處理氣體之輸送、溫度設定(如加熱及/或冷卻)、壓力設定、真空設定、功率設定、一些系統中之射頻(RF)產生器設定、RF匹配電路設定、頻率設定、流速設定、流體輸送設定、位置及操作設定、晶圓轉移(進出與特定系統相連接或相接合之工具及其他轉移工具、及/或裝載室)。   系統控制器
廣泛地講，控制器可定義為具有用以接收指令、發佈指令、控制操作、啟動清洗操作、啟動終點量測及類似者之諸多積體電路、邏輯、記憶體、及/或軟體的電子設備。積體電路可包含：儲存程式指令之韌體形式的晶片、數位訊號處理器(DSP，digital signal processor)、定義為特殊應用積體電路(ASIC，application specific integrated circuit)的晶片、及/或一或更多微處理器、或執行程式指令(例如，軟體)的微控制器。程式指令可為以諸多各別設定(或程式檔案)之形式而傳送至控制器的指令，該各別設定(或程式檔案)為實行(半導體晶圓上，或針對半導體晶圓，或對系統之)特定的製程而定義操作參數。在一些實施例中，操作參數可為由製程工程師為了在一或更多以下者的製造期間實現一或更多處理步驟而定義之配方的一部分：層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及/或晶圓的晶粒。
系統控制器可為電腦之一部分，或耦接至電腦，該電腦係與系統整合、耦接至系統、以其他網路的方式接至系統、或其組合。舉例而言，系統控制器可在能容許遠端存取晶圓處理之「雲端」或廠房主機電腦系統的全部、或部分中。電腦可使系統能夠遠端存取，以監控製造操作的目前進度、檢查過去製造操作的歷史、自複數的製造操作而檢查其趨勢或效能度量，以改變目前處理的參數、設定目前處理之後的處理步驟、或開始新的製程。在一些示例中，遠端電腦(例如，伺服器)可通過網路而提供製程配方至系統，該網路可包含局域網路或網際網路。遠端電腦可包含能夠進行參數及/或設定輸入或程式設計之使用者介面，接著該參數及/或設定可自遠端電腦傳送至系統。在一些示例中，控制器接收數據形式指令，該指令為即將於一或更多操作期間進行之每一處理步驟指定參數。應當理解，參數可特定針對待執行之製程類型、及控制器與之接合或加以控制之工具類型。因此，如上所述，控制器可為分散式，例如藉由包含以網路方式接在一起、且朝向共同目的(例如，本文所述之製程及控制)運作之一或更多離散的控制器。用於此等目的之分散式控制器示例為，腔室上與位於遠端的一或更多積體電路(例如，於平臺水平處、或作為遠端電腦的一部分)進行通訊的一或更多積體電路，兩者相結合以控制腔室上的製程。
示例性系統可包含，但不限於，電漿蝕刻腔室或模組、沉積腔室或模組、旋轉清洗腔室或模組、金屬鍍覆腔室或模組、清洗腔室或模組、斜角緣部蝕刻腔室或模組、物理氣相沉積(PVD)腔室或模組、化學氣相沉積(CVD)腔室或模組、原子層沉積(ALD)腔室或模組、原子層蝕刻(ALE)腔室或模組、離子植入腔室或模組、顯影機腔室或模組、及可在半導體晶圓的製造及/或加工中相關聯的、或使用的任何其他半導體處理系統。
如上所述，取決於待藉由工具而執行之製程步驟或複數步驟，控制器可與半導體製造工廠中的一或更多以下者進行通訊：其他工具電路或模組、其他工具元件、叢集工具、其他工具介面、鄰近的工具、相鄰的工具、遍及工廠而分布的工具、主電腦、另一控制器、或材料輸送中使用之工具，該材料輸送中使用之工具攜帶晶圓容器往返工具位置及/或裝載埠。
系統控制器可包含諸多程式。基板定位程式可包含控制用於將基板裝載至基座或卡盤上之腔室組成件並控制基板與腔室其他部件(例如氣體入口及/或靶材)間之間距的程式碼。製程氣體控制程式可包含控制氣體組成、流速、脈衝時間及可選地在沉積之前使氣體流入腔室以穩定腔室內壓力的編碼。壓力控制程式可包含透過調整例如腔室排出系統中之節流閥來控制腔室內壓力的編碼。加熱器控制程式可包含控制流至用於加熱基板之加熱單元之電流的編碼。可替代地，加熱器控制程式可控制熱傳導氣體(例如，氦)輸送至晶圓卡盤。
可在沉積期間被監測之腔室感測器的示例包括質量流量控制器、壓力感測計(例如壓力計)、及位於基座或卡盤中之熱電偶。經適當程式化之反饋及控制演算法可與來自此些感測器的數據一起使用，以維持所需製程條件。
以上描述在單一或多腔室半導體處理工具中實施所揭示之實施例。本文所述之設備及製程可結合例如用於半導體裝置、顯示器、LEDs、太陽能板及其類似者之製造或生產的微影圖案化工具或製程來使用。通常，雖然非必要，此等工具/製程將一起使用或實施在普遍的製造設施中。膜之微影圖案化通常包括部份或全部之以下步驟(使用若干可能的工具來提供每一步驟)：(1) 使用旋塗或噴塗工具，將光阻塗佈在工件(即基板)上；(2) 使用加熱板或爐或UV硬化工具，硬化光阻；(3) 使用如晶圓步進機之工具，將光阻暴露於可見光或UV光或X射線光；(4) 使用如濕式工作台(wet bench)的工具對阻劑顯影，以選擇性移除阻劑並因而對其圖案化；(5) 藉由使用乾式或電漿輔助蝕刻工具，將阻劑圖案轉移至下層膜或工件中；及(6) 使用如RF或微波電漿阻劑去除機之工具，移除阻劑。   結論
儘管為達清楚理解目的已相當詳細地描述前述實施例，但顯然可在所附請求項之範圍內實行某些改變及修改。本文所揭示之實施例可在沒有此些具體細節之一些或全部者下實行。在其他實例中，不再詳細描述眾所周知之製程操作，以免不必要地模糊所揭示之實施例。進一步地，儘管結合具體實施例來描述所揭示之實施例，但將理解，具體實施例並非意欲限制所揭示之實施例。應注意，有許多實施本實施例之製程、系統及設備的替代方式。據此，本實施例應被視為說明性而非限制性，且實施例不限於本文所給出的細節。
100:摻雜分佈 102:半導體基板 104:膜 106:摻雜物 108:過摻雜 120:摻雜分佈 124:背側密封層 200:製程流程 201:半導體基板 202:步驟 204:步驟 206:步驟 208:步驟 210:步驟 212:步驟 300:製程流程 301:半導體基板 302:步驟 304:步驟 306:步驟 312:第一層 314:第二層 316:結晶層 320:增強型背側密封層 320’:增強型背側密封層 400:增強型背側密封層 401:半導體基板 404:SiO2膜 406:a-Si膜 408:外表面 500:製程流程 501:半導體基板 502:步驟 504:步驟 506:步驟 512:第一層 514:第二層 516:結晶層 520:增強型背側密封層 600:方法 610:方塊 620:方塊 630:方塊 640:方塊 650:方塊 700:基板處理系統 702:半導體基板 706:噴淋頭基座(ShoPed) 734:腔室 736:噴淋頭 738:功率供應源 740:匹配網路 742:控制模組 744:間隔物 746:第一氣體歧管 748:第一氣源 750:第二氣體歧管 752:第二氣源 754:載環 800:基板處理系統 802:半導體基板 806:噴淋頭基座(ShoPed) 834:腔室 836:噴淋頭 838:功率供應源 840:匹配網路 842:控制模組 846:第一氣體歧管 848:第一氣源 850:第二氣體歧管 852:第二氣源 854:載環 856:星形叉 902:半導體基板 906:噴淋頭基座(ShoPed) 906a:孔圖案 906d:孔口 907:邊緣孔區域 936:噴淋頭 944:間隔物 954:載環 954a:載環內半徑 954b:載環外半徑 954c:支撐延伸部 1000:處理系統 1002:噴淋頭 1003:氣體入口 1004:噴淋頭基座(ShoPed) 1005:氣體入口 1006:支撐結構 1007:製程氣體 1008:沖洗氣體 1010:電極 1012:間隙 1014:間隙 1015:電漿 1020:半導體基板 1025:背側 1100:系統 1101:晶圓源模組 1103:轉移模組 1107:單站或多站模組 1109:多站反應器 1111:站 1113:站 1115:站 1117:站 1119:大氣轉移腔室 1121:裝載室 1142:系統控制器 T1:厚度 T2:厚度
圖1A及1B示出示例摻雜分佈，其中對半導體基板應用磊晶製程以使膜磊晶生長。
圖2示出未利用背側沉積下沉積背側密封層之習知方法的示例製程流程。
圖3示出根據一些實施例利用背側沉積以沉積背側密封層之方法的示例製程流程。
圖4繪出根據一些實施例形成在半導體基板表面上方之增強型背側密封層的示例。
圖5示出根據一些實施例利用背側沉積以沉積背側密封層之方法的另一示例製程流程。
圖6示出根據一些實施例之半導體基板背側密封方法的示例流程圖。
圖7及8示出根據本文一些實施例之示例基板處理系統的方塊圖。
圖9A示出噴淋頭基座邊緣之示例剖面。
圖9B示出示例載環之頂視圖。
圖10為根據本文一些實施例用以在半導體基板背側上沉積膜之處理系統的剖面圖。
圖11示出可用於執行本文所述方法之示例製程系統的示意圖。
600:方法
610:方塊
620:方塊
630:方塊
640:方塊
650:方塊

Claims (25)

  1. 一種配置用於半導體基板背側密封的設備，該設備包括： 一或更多製程腔室； 一噴淋頭，配置成將一或更多製程氣體輸送至該一或更多製程腔室之至少一者中的半導體基板之背側；以及 控制器，耦接至該噴淋頭及該一或更多製程腔室，並配置成： 使第一組之一或更多製程氣體輸送至具有該半導體基板之一第一製程腔室； 在電漿存在下施加200-400°C之第一製程溫度，以在該半導體基板之該背側上形成一層矽氧化物(SiO2)； 使第二組之一或更多製程氣體輸送至該第一製程腔室；以及 在電漿存在下施加200-400°C之該第一製程溫度，以在該半導體基板之該背側上的該層SiO2上形成一層非晶矽，從而共同形成密封該半導體基板之該背側並降低摻雜物從該半導體基板擴散之材料堆疊。
  2. 如請求項1所述之配置用於半導體基板背側密封的設備，其中該半導體基板設置於該一或更多製程腔室之該至少一者中，使得在該半導體基板之該背側上形成該層SiO2且在該半導體基板之該背側上形成該層非晶矽之期間，該半導體基板之該背側朝下且該半導體基板之前側朝上。
  3. 如請求項1所述之配置用於半導體基板背側密封的設備，其中該第一組之一或更多製程氣體包含矽烷(SiH4)及一氧化二氮(N2O)，而該第二組之一或更多製程氣體包含載氣。
  4. 如請求項1所述之配置用於半導體基板背側密封的設備，其中該層矽氧化物(SiO2)包含高達5000埃之厚度，且該層非晶矽包含高達12000埃之厚度。
  5. 如請求項1所述之配置用於半導體基板背側密封的設備，其中該控制器進一步配置成在形成該層非晶矽之後，施加至少700°C之第二製程溫度，以使退火製程進行，該退火製程包括使該層非晶矽結晶以形成一層多晶矽，從而共同形成密封該半導體基板之該背側的該材料堆疊。
  6. 如請求項5所述之配置用於半導體基板背側密封的設備，其中： 該控制器進一步配置成在形成該層非晶矽之後進行磊晶製程；以及 該材料堆疊降低該磊晶製程期間摻雜物從該半導體基板擴散。
  7. 如請求項5所述之配置用於半導體基板背側密封的設備，其中在施加該第一製程溫度與施加該第二製程溫度之間該半導體基板未進行移動。
  8. 如請求項5所述之配置用於半導體基板背側密封的設備，其中在施加該第一製程溫度期間，該非晶矽與該多晶矽僅形成於該半導體基板之該背側上，而未形成於該半導體基板之前側上。
  9. 一種設備，包括： 一第一製程腔室，配置成接收一半導體基板； 一噴淋頭，配置成將一或更多製程氣體輸送至該第一製程腔室中之該半導體基板的背側；以及 一控制器，耦接至至少該噴淋頭及該第一製程腔室，並配置成： 使第一組之一或更多製程氣體輸送至具有該半導體基板之該第一製程腔室； 在電漿存在下施加200-400°C之第一製程溫度，以在該半導體基板之該背側上形成一層非晶矽； 使第二組之一或更多製程氣體輸送至該第一製程腔室；以及 在電漿存在下施加200-400°C之該第一製程溫度，以在該半導體基板之該背側上的該層非晶矽上形成一層矽氧化物(SiO2)，從而共同形成密封該半導體基板之該背側並降低摻雜物從該半導體基板擴散之材料堆疊。
  10. 如請求項9所述之設備，其中該第一組之一或更多製程氣體包含矽烷(SiH4)，而該第二組之一或更多製程氣體包含SiH4及一氧化二氮(N2O)。
  11. 如請求項9所述之設備，其中該控制器進一步配置成在形成該層SiO2之後，施加至少700°C之第二製程溫度，以使退火製程進行，該退火製程包括使該層非晶矽結晶以形成一層多晶矽，從而共同形成密封該半導體基板之該背側的該材料堆疊。
  12. 一種半導體基板背側密封的方法，該方法包括： 使第一組之一或更多製程氣體輸送至一沉積設備之一第一製程腔室，該第一製程腔室中設置有一半導體基板； 在電漿存在下施加第一製程溫度，以在該半導體基板之背側上形成第一層材料； 使第二組之一或更多製程氣體輸送至該第一製程腔室；以及 在電漿存在下施加該第一製程溫度，以在該半導體基板之該背側上的該第一層材料上形成第二層材料，從而共同形成密封該半導體基板之該背側並降低摻雜物從該半導體基板擴散之材料堆疊。
  13. 如請求項12所述之半導體基板背側密封的方法，其中該第一層材料包含矽氧化物(SiO2)。
  14. 如請求項12所述之半導體基板背側密封的方法，其中該第一層材料包含非晶矽。
  15. 如請求項12所述之半導體基板背側密封的方法，其中該第二層材料包含非晶矽。
  16. 如請求項12所述之半導體基板背側密封的方法，其中該第二層材料包含矽氧化物(SiO2)。
  17. 如請求項12所述之半導體基板背側密封的方法，其中該第一製程溫度包括200-400°C之溫度。
  18. 如請求項12所述之半導體基板背側密封的方法，其中該第一組之一或更多製程氣體包含矽烷(SiH4)及一氧化二氮(N2O)，而該第二組之一或更多製程氣體包含載氣。
  19. 如請求項12所述之半導體基板背側密封的方法，其中該第一組之一或更多製程氣體包含矽烷(SiH4)，而該第二組之一或更多製程氣體包含SiH4及一氧化二氮(N2O)。
  20. 如請求項12所述之半導體基板背側密封的方法，進一步包括，在形成該第二層材料之後，施加第二製程溫度，以使退火製程進行，該退火製程包括使該第一層材料或該第二層材料結晶，從而共同形成密封該半導體基板之該背側的該材料堆疊。
  21. 如請求項20所述之半導體基板背側密封的方法，其中： 該第一層材料包含矽氧化物(SiO2)膜； 該第二層材料包含形成於該SiO2膜上之非晶矽膜； 該第一層材料或該第二層材料之結晶包括該非晶矽膜結晶成多晶矽膜；以及 該多晶矽膜與該SiO2膜共同形成密封該半導體基板之該背側並因而降低摻雜物從該半導體基板擴散之該材料堆疊。
  22. 如請求項20所述之半導體基板背側密封的方法，其中： 該第一層材料包含非晶矽膜； 該第二層材料包含形成於該非晶矽膜上之矽氧化物(SiO2)膜； 該第一層材料或該第二層材料之結晶包括該非晶矽膜結晶成多晶矽膜；以及 該多晶矽膜與該SiO2膜共同形成密封該半導體基板之該背側並因而降低摻雜物從該半導體基板擴散之該材料堆疊。
  23. 如請求項12所述之半導體基板背側密封的方法，進一步包括在形成該第二層材料之後使磊晶製程進行； 其中該材料堆疊降低該磊晶製程期間摻雜物從該半導體基板擴散。
  24. 如請求項20所述之半導體基板背側密封的方法，其中在施加該第一製程溫度與施加該第二製程溫度之間該半導體基板未進行移動。
  25. 如請求項12所述之半導體基板背側密封的方法，其中在施加該第一製程溫度期間，該第一層材料與該第二層材料僅形成於該半導體基板之該背側上，而未形成於該半導體基板之前側上。
TW114108869A 2024-03-13 2025-03-11 半導體基板的背側密封 TW202603204A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202410288220.2 2024-03-13
CN202410288220.2A CN120656944A (zh) 2024-03-13 2024-03-13 半导体衬底的背面密封

Publications (1)

Publication Number Publication Date
TW202603204A true TW202603204A (zh) 2026-01-16

Family

ID=97000050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW114108869A TW202603204A (zh) 2024-03-13 2025-03-11 半導體基板的背側密封

Country Status (3)

Country Link
CN (1) CN120656944A (zh)
TW (1) TW202603204A (zh)
WO (1) WO2025193555A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG114574A1 (en) * 2002-09-25 2005-09-28 Siltronic Singapore Pte Ltd Two layer lto backside seal for a wafer
US7250358B2 (en) * 2004-08-06 2007-07-31 Globitech Incorporated Wafer for preventing the formation of silicon nodules and method for preventing the formation of silicon nodules
US20070068571A1 (en) * 2005-09-29 2007-03-29 Terra Solar Global Shunt Passivation Method for Amorphous Silicon Thin Film Photovoltaic Modules
US9230810B2 (en) * 2009-09-03 2016-01-05 Vishay-Siliconix System and method for substrate wafer back side and edge cross section seals
US10851457B2 (en) * 2017-08-31 2020-12-01 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate

Also Published As

Publication number Publication date
CN120656944A (zh) 2025-09-16
WO2025193555A1 (en) 2025-09-18

Similar Documents

Publication Publication Date Title
KR102598660B1 (ko) 기판 에지들에서 이면 증착을 감소시키고 두께 변화들을 완화하기 위한 시스템들 및 방법들
US10832909B2 (en) Atomic layer etch, reactive precursors and energetic sources for patterning applications
US12157945B2 (en) Thermal atomic layer deposition of silicon-containing films
KR20180025247A (ko) 반도체 패터닝 애플리케이션을 위한 고 건식 에칭 레이트 재료들
US10903070B2 (en) Asymmetric wafer bow compensation by chemical vapor deposition
JP2007533848A (ja) 蒸着させた誘電体膜のウエハ間均一性および欠陥率を改善する方法
US20240404822A1 (en) Modulation of oxidation profile for substrate processing
JP2025528408A (ja) 混合均一性を改善するためのガス分配装置
US20250385088A1 (en) Backside layer for a semiconductor substrate
WO2024249699A1 (en) Apparatuses and methods to control wafer warpage compensation along x/y directions
JP2025063224A (ja) 裏面処理のためのステーション可変支持フィーチャを備えたマルチステーション処理ツール
TW202603204A (zh) 半導體基板的背側密封
TW202527083A (zh) 改善低溫高張力矽氮化物薄膜之熱穩定性及膜破裂餘裕的方法
WO2024163511A1 (en) Reducing tensile film cracking
WO2024030386A1 (en) Conductive backside layer for bow mitigation
US20260052956A1 (en) Reducing thermal bow shift
WO2025053884A1 (en) Selective substrate processing based on electrode regions
WO2025058994A1 (en) A finite element simulation method to predict the film thickness profile from zonal shoped
TW202546910A (zh) 用於動態弓曲補償應用的負係數熱膨脹材料
WO2025244797A1 (en) Durable backside layer of a semiconductor substrate