TW296474B - - Google Patents

Download PDF

Info

Publication number
TW296474B
TW296474B TW085103887A TW85103887A TW296474B TW 296474 B TW296474 B TW 296474B TW 085103887 A TW085103887 A TW 085103887A TW 85103887 A TW85103887 A TW 85103887A TW 296474 B TW296474 B TW 296474B
Authority
TW
Taiwan
Prior art keywords
bonding
input
semiconductor
distance
integrated circuit
Prior art date
Application number
TW085103887A
Other languages
English (en)
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Application granted granted Critical
Publication of TW296474B publication Critical patent/TW296474B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Description

經濟部中央榡隼局員工消費合作社印裝 A7 B7 五、發明説明(1 ) 發明背景: (a )發明領域 本發明有關於半導體積體電路裝置,特別有關於一種 能夠避免引線間短路的半導體積體電路裝置》 (b )相關技藝說明 在積體電路(I C )之半導體晶片中,於晶片週邊區 域處設有結合墊。結合墊經由結合線(引線)而與封裝構 件的內部引線連接。 結合墊通常等距安置成一線。如果使用到數個結合墊 ’則通常以狹窄之固定間距安置,以便利接線結合器之機 器作業。如果一列結合墊數目不夠,則可設置兩列或更多 列的結合墊,並使每一列結合墊在側向上平移例如半個間 距’以使一列結合墊與其內外列的結合墊成交錯安置。在 某些情形下,結合墊的配置係根據電路限制來決定。 圖3 A示出在晶片週邊區域中成列安置之結合墊的配 置一例。在矽晶片5 1的週邊區域中設置了一列結合墊 5 2。相鄰結合墊5 2之間的距離d爲固定》 圖3 B示出兩列結合墊成鋸齒狀交錯安置的一例。兩 列結合墊5 4沿矽晶片5 1的週邊區域交錯安置而構成鋸 齒狀或棋盤狀圖型。此種鋸齒狀圖型可供設置多個結合墊 。各列中相鄰結合墊之間的距離d爲固定。 對設有多個結合墊的半導體晶片進行接線結合時,半 導體晶片角落區域處的結合線之間有短路的危險。如果使 «μ· 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公慶) 扯衣! (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消费合作社印製 A7 _____B7 五、發明説明(2) 用塑膠模,樹脂流很可能造成結合線間的短路。 發明節要: 本發明目的之一便是要提供一種結合線之間較少短路 的半導體積體電路裝置。 本發明的另一目的是要提供一種能夠確保結合線之間 有均勻距離的半導體積體電路裝置。 依據本發明之第一部份內容,乃是提供有一種半導體 稹體電路裝置,包含:具有多個內引線的一個封裝構件; 一個半導體積體電路晶片,此晶片具有一個週邊區域,區 域中含有多個輸入/輸出墊,該半導體積體電路晶片爲於 各角落處結合在一起的側邊所界定:以及將內引線與輸入 /输出墊電氣互連的引線,其中在接近角落之一的一個區 域中,引線與半導體積體電路晶片的側邊之一以6 0度或 更小的角度相交,且輸入/輸出墊之間的距離較其他區域 中者爲寬,以使引線之間的距離大體均勻。 如果結合墊以相等間距安置,與半導體積體電路晶片 側邊以6 0度或小於6 0度的角度相交的引線間的距離便 變得很短。即使在此種情形下,如果將晶片上輸入/输出 結合墊之間的距離在角落區域處設定得較長以使引線間的 距離大體均勻,便可避免避免引線間短路的危險。 依據本發明之另一部份內容,乃是提供有一種半導體 裝置,包含:具有多個內引線的一個封裝構件;一個矩形 半導體晶片,此晶片爲於各角落處結合在一起的四邊所界 本紙張尺度適用中國國家橾準(CNS ) A4规格(210x297公釐〉_ ς _ I n —Ml 訂 (請先閱讀背面之注意事項再填寫本頁) A7 B7 296474 五、發明説明(3) (請先閲讀背面之注意事項再填寫本頁) 定;以鋸齒形狀成內外直線沿半導體晶片四邊安置的結合 墊;以及將內引線端部與輸入/輸出墊電氣互連的引線, 其中位於側邊中央區域的各內結合墊係安置在一對外結合 墊的中分處,且位於側邊角落區域的各內結合墊係安置在 由一對外結合墊中分處朝向中央區域處,以使結合線之間 的距離在沿外結合墊延伸的一條虛擬線上大體均勻。 由於將結合線之間的距離維持爲大體固定,故結合線 之間便難以發生短路。 圖式之簡要說明: 圖1 A至1 D爲示意圖,示出依據本發明實施例之半 導體裝置的結構。 圖2爲放大部份平面圖,示出依據本發明實施例之引 線框中結合墊與內引線之特別配置。 圖3 A至3 D爲示意圖,示出習知結合墊及習知結合 墊與內引線的配置。 經濟部中央榡準局員工消費合作社印褽 較佳實施例之詳細說明: 吾人曾對結合墊之間短路的原因進行研究。 圖3 C爲示意平面圖,示出一個如圖3 A所示之矽晶 片片結(die bond )至一引線框平台上,且其結合墊以 伊線結合至引線框之內引線的情形。接線5 6具有一個供 安置半導體晶片於其上的平台5 7、一個支持平台5 7的 支持桿5 8、和多個要與結合墊以接線結合的內引線5 9 本紙悵尺度通用中國國家橾準(CNS ) A4規格(210X 297公釐) β 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(Ο 。雖然圖中未示’不過在內引線外側設有防止模製樹脂流 動的護邊及外引線。 矽晶片5 1爲具有四邊的矩形’結合至引線框平台 5 7的中心部份’其各邊與平台5 7的對應各邊平行。圍 繞平台5 7設有必要數目的引線框內引線5 9 »矽晶片 5 1上的結合墊5 2經由結合線5 3而與內引線5 9電連 接。結合墊5 2以等距沿矽晶片5 1的四邊成一列安置。 在接線5 6之平台5 7的角落區域處,內引線5 9間的距 離較平台5 7中心或中間部份處內引線5 9間的距離要長 〇 結合墊全部以等距沿結合墊的安排方向而設置。內引 線5 9安置在較矽晶片5 1爲寬的區域中。因此,在矽晶 片5 1各邊中心區域處與結合墊5 2連接的結合線5 3大 體上與矽晶片的各邊垂直。不過,在矽晶片5 1角落區域 處與結合墊5 2連接的結合線5 3相對於矽晶片各邊則呈 歪斜,如圖3 C所示。因此’角落區域處結合線間的距離 d 1便較中心區域處結合線間的距離d 2爲短。 隨著結合線間距離變短,以密封樹脂(例如環氧樹脂 )來模製圖3 C所示結構時便有短路的危險,因爲結合線 5 3會爲樹脂流動所帶動。 圖3 D爲圖3 B所示矽晶片的示意平面圖,其呈鋸齒 形狀安置的結合墊經由結合線而與引線電連接。結合墊 5 4呈鋸齒形狀沿矽晶片5 1週邊的帶狀區域安置。引線 框5 6與圖3 C所示者相似,但引線框平台5 7在接近支 本紙张尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) — I I I . 裝 ^ —訂 —^ (請先閱讀背面之注意事項再填寫本頁) A7 _____B7_ 五、發明説明(5) 持桿5 8處設有一個凹處。 與圖3 C所示情形相似,在矽晶片5 χ角落區域處與 結合墊5 4連接的結合線5 3相對於矽晶片各邊呈歪斜。 在鋸齒圖型安排下,內外結合墊的連接狀況相當不同。接 近結合墊5 4處的結合線5 3之間的距離並不均匀;某些 結合線之間的距離非常短》在圖3 D所示結合狀態中,於 矽晶片5 1的角落區域處,從內引線延伸出之結合線幾乎 要與從更接近角落區域處的外引線所延伸出之結合線相接 觸。在此狀態下進行塑膠模製,會有樹脂流動帶動結合線 而造成短路的危險。 如上所述’連接半導體晶片上之結合墊與封裝單元( 例如引線框)之內引線的結合線間的距離在接近角落區域 處會變得很短。因此,可預期到發生短路危險的可能性很 大。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖1 A爲根據本發明實施例之半導體積體電路裝置的 放大部份圖。矽晶片1上製有半導體積體電路,並有多個 結合墊2a ’ 2b...成列安置在矽晶片的週邊區域處 。這些結合墊2與結合線3連接。 隨著結合墊的位置接近矽晶片1的角落區域,結合墊 之間的距離便安排得得較長。圖1 A中,結合墊2 a與 2 b間的距離設定成比結合墊2 e與2 f間的距離要長。 即使在中間區域處,結合墊間的距離也逐漸改變》 由於結合墊2之間的距離隨著結合墊位置接近角落區 域而變長,因此歪斜連接的結合線之間的距離(最短距離 本紙張尺度適用中國國家標準(CNS〉A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明(6) )便大體成爲均勻。封裝內引線間的距離亦可以相似方式 逐漸改變。 內引線側的結合線間距離大體上均很寬,故即使距離 均勻化’短路的危險仍很低。使接近矽晶片處的結合線間 距離均句化是一項基本重點。該距離可定義爲由各結合墊 至相鄰結合線中心側的垂直線長度^ 以上述方式改變矽晶片週邊區域處的結合墊配置,便 可使結合線間的距離至少在接近矽晶片處大體均勻。 ffll B爲示意圖,示出矽晶片1上安置在結合墊的區 域。政晶片1的平面大體成正方形β矽晶片1的週邊區域 界定·一個帶狀迴路區域5。此帶狀區域具有固定的寬度w ’例如5 0 0 。在本說明書中,安置在此帶狀區域中 的結合墊稱爲「大體成直線安置的結合墊」。在帶狀迴路 區域5所圍繞的中心區域中形成積體電路I c。 圖1 C示出矽晶片、引線框、與結合線之間的關係。 結合墊2安置在矽晶片丨的週邊區域中。矽晶片1與引線 框6的平台7片結。支持桿8由平台7的角落區域朝對角 線方向延伸。引線框的多條內引線9安置在相鄰支持桿8 間的空間中。連接內引線9與結合墊2的結合線3之方向 是傾斜的。如果晶片1各邊與結合線3之間的角度0爲 6 0度或更小,則結合線間的距離與結合墊間的距離相較 便顯著縮短。例如,角度0爲6 0度時,結合線3之間的 距離便爲結合墊間距離的約8 7%或約〇 9。角度0爲 4 5度時,結合線3之間的距離便爲結合墊間距離的約 本紙浪尺度適用中國國家標準(CNS )八4規格(210X297公釐) ^ ^-- (請先閱讀背面之注意事項再填寫本頁) -s 經濟部中央橾準局員工消費合作社印製 A7 _B7 五、發明説明(7) 71%或約〇. 7。視晶片形狀與位置以及結合墊位置而 定,角度0可能更小。.因此,經由改變結合墊位置或結合 墊與內引線的相對位置,便可有效地將結合線間的距離設 定成大體均勻,特別以角度0爲60度或更小時爲然》 「 大體均匀」意指最小距離爲最大距離的0. 9以上。結合 墊之間的延長距離範圍可設定爲晶片半邊之約4 0 %的外 側部份。在各半邊之約2 0%的外側部份中,結合線間的 距離顯著減少。僅有此區域中的結合墊可採延長間距來安 置。 圖1 D示出以鋸齒圖型安置之結合墊的實施例。兩列 結合墊4大體成直線安置於矽晶片1之結合墊區域中。結 合墊之間的距離隨著結合墊位置接近矽晶片1之角落區域 而變長》不過請注意內結合墊4b ,4d,...相對於 外結合墊4a ,4c ,...在側向上有所偏移,亦即內 結合墊4 b距離相鄰之外結合墊4 a與4 c的距離並非相 等,而是距離接近角落區域處的外結合墊4 a較遠、距離 接近中間區域處的外結合墊4 c較近。在此種結合墊配置 安排下,如果以垂直於晶片1各邊的方式來連接結合線, 結合線間的距離便十分不規則。不過由於結合線實際上相 對於晶片1之側邊呈傾斜狀態,故結合線之間的距離,例 如在一條延伸經過外結合墊的線上,便成爲均勻》連接一 結合墊的結合線和連接相鄰結合墊的相鄰結合線間的距離 可由相鄰結合墊對連接中間結合墊之結合線的垂直線長度 來決定》 本紙张尺度適用中國國家標準(CNS ) A4規格(210X 297公釐),n ---------ά,.------ir------ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準扃員工消費合作社印製 Α7 Β7 五、發明説明(8) 砂晶片1與引線框6的平台7片結。支持桿8由平台 7½角落區域朝對角線方向延伸。最接近支持桿8的內引 線9 a經由結合線3 a而與矽晶片1上的外結合墊4 a電 連接。相似地,次一內引線9 b經由結合線3 b而與矽晶 片1上的外結合墊4 b電連接。 支持桿8之延伸線相對於矽晶片1的側邊的角度約爲 4 5度》將最接近支持桿8的內引線9 a與最接近矽晶片 1角落區域的結合墊4 a互連的結合線3 a與矽晶片1的 側邊相交於略大於4 5度角。 詳言之’與最接近矽晶片1角落區域的結合墊4 3連 接的結合線與矽晶片1的側邊相交之角度雖然略大於4 5 度角’但遠小於6 0度角。 如果內外結合墊安置在矽晶片1上時如圖1A所示使 位於角落位置的結合墊之間距離較長,且如圖1 D所示使 內外結合墊的位置彼此偏移,則結合墊之間的距離便可有 效地保持均勻。 爲使結合線之間的距離保持均勻,結合墊之間的距離 應由晶片側邊中央區域朝向角落區域逐漸增加。不過,結 合墊間距離若採連績改變方式,可能會使罩模圖型設計和 接線結合程序變得較爲複雜。 在晶片各邊中央區域處,結合線與晶片各邊大體成垂 直相交。此時即使將結合墊等距安置,結合線之間的距離 也僅改變少許。因此,可不必改變所有結合墊的位置,只 要改變接近晶片角落區域處的結合墊位置,便可確保達成 本紙浪尺度逋用中國國家標準(CNS ) A4規格(210Χ 297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝 訂 經濟部中央標準局員工消費合作社印製 296474 at _ B7 — '.............. "' _ _ 五、發明説明(9) 所要的效應。 例如’假設晶片每一邊上安置了 η個結合墊,則僅需 調整η個結合墊中接近角落區域的約1 5 %者之位置,便 可有效地保持結合線間有均勻的距離。若調整η個結合墊 中接近角落區域的約2 0%者間的距離,則更佳》 就另一觀點言之’可將結合墊與內引線之位置予以調 整,而使結合線間最大距離對最小距離的比例爲1 · 4或 更小’最好爲1 _ 3 5或更小。所述距離可定義爲在延伸 經過結合墊之線上的距離,或由一結合墊至與次一結合墊 連接之結合線的垂直線長度。 圖2示出結合墊安置成鋸齒圖型的半導體I c裝置之 特定結構實例。半導體晶片1具有兩列結合墊,安置在晶 片週邊區域上寬度約爲5 0 〇 的一個區域中。結合墊 成內外兩列交錯安置,呈所謂的鋸齒狀圖型。 半導體晶片1片結至引線框平台7的中心部份》在引 線框平台的外側設有多條圍繞平台的內引線9。內引線9 與結合墊4的配置係安排成,使與內引線和結合墊相交的 結合線3之間距大體相等。 與結合墊和內引線相交的結合線之最短長度爲4. 1 mm’最長長度爲4. 7mm,平均長度爲4. 4mm» 在圖2所示佈局中,IC裝置的左右半部之結合墊與引線 框呈對稱配置,且引線框具有一百四十個接腳。 在本實例中,內引線之內端在平台7的每一側邊上構 成三條直線。內引線9可採不同的佈局。例如,可將內引 本紙張尺度適用中國國家橾準(CNS > A4規格(210X297公釐) ----- I m n I I li I n n - ------ T I--II ________.- , A (請先閱讀背面之注意事項再填寫本頁) -12 - A7 ___B7_ 五、發明説明(10) 線予以終結,而安排成在平台7的每一側邊上構成兩條直 線。 接線結合之後,以例如環氧樹脂之模製樹脂來密封晶 片’覆蓋住半導體晶片及護邊內部的引線框區域而暴露外 引線。 在上述實施例中,如上所述係以塑膠來模製半導體 I C裝置。本發明亦可應用至其他封裝,例如陶瓷封裝。 採用陶瓷封裝或其他類似封裝時則不會發生樹脂流動的情 形。如果使用塑膠封裝,則維持結合線間距離均勻是很重 要的’因爲樹脂流動會帶動結合線。前述配置對於3 mm 或更長的結合線而言尤爲有效。 本發明已就較佳實施例予以說明如上,但本發明並不 僅侷限於所述實施例。對於熟習本技術之士而言,很顯然 在不脫離由後述申請專利範圍所界定之發明範圍下,可對 本發明作各種的修改變化、改良與組合。 I-------------IT------J 乂 (請先閲讀背面之注意事項再填寫本页) 經濟部中央標準局員工消費合作杜印製 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐)

Claims (1)

  1. 經濟部中央標羋局員工消費合作社印製 Λ8 B8 C8 __ D8 ___ 六、申請專利範圍 1 . 一種半導體積體電路裝置,包含: 具有多個內引線的一個封裝構件; —個半導體積體電路晶片,此晶片具有一個週邊區域 ,區域中含有多個輸入/輸出墊,該半導體稹體電路晶片 爲於各角落處結合在一起的側邊所界定;以及 將內引線與輸入/輸出墊電氣互連的引線’ 其中在一個區域中,引線與半導體積體電路晶片的側 邊以6 〇度或更小的角度相交,且輸入κ输出墊之間的距 離較寬,以使引線之間的距離大體均勻。 2. 如申請專利範圔第1項之半導體積體電路裝置’ 其中所述輸入/輸出墊沿半導體稹髖電路晶片的側邊成列 安置,且所述引線間最大距離對引線間最小距離的比例爲 1· 4或更小,而各引線長度爲約3mm或更長。 3. 如申請專利範圍第1項之半導體稹體電路裝置’ 其中所述封裝構件爲一引線框,且該半導體稹體電路裝置 尙包含一個塑膠構件,模製封住所述封裝構件與引線框。 4. 如申請專利範圍第2項之半導體稹體電路裝置’ 其中所述封裝構件爲一引線框,且該半導體積體電路裝置 尙包含一個塑膠構件,模製封住所述封裝構件與引線框。 5. 如申請專利範圍第1項之半導體稹體電路裝置, 其中所述輸入/輸出墊沿半導體積體電路晶片的側邊成內 外兩列安置,且在半導體積體電路晶片側邊的中央區域處 ’內列之輸入/输出墊的安置位置對應於一對外列输入/ 輸出墊的中間位置,而在側邊的角落區域處,內列之輸入 本紙浪尺度適用中國國家榡华(CNS ) Λ4現格(21«X:^7公趁) ---------A------IT------1 (請先閱讀背面之注意事項再填寫本頁) 14 ABCD 經濟部中央標隼局負工消費合作社印裝 六、申請專利範圍 /輸出墊的安置在由中間位置朝向側邊中央區域偏移的位 置。 6.如申請專利範圍第1項之半導體積體電路裝置, 其中假設中央區域處的垂直線長度爲1,則在中央區域側 邊處由各輸入/輸出墊至相鄰結合線的垂直線長度爲約 0 . 9至約1。 7 .如申請專利範園第5項之半導體積體電路裝置, 其中假設中央區域處的垂直線長度爲1 ,則在中央區域側 邊處由各輸入/輸出墊至相鄰結合線的垂直線長度爲約 0 . 9至約1 » 8. 如申請專利範圔第1項之半導體積體電路裝置, 其中所述與沿半導體稹體電路晶片週邊區域安置的輸入/ 輸出墊連接的內引線之內端係沿三條直線安置》 9. 如申請專利範圍第5項之半導體稹體電路裝置, 其中所述與沿半導體積體電路晶片週邊區域安置的輸入/ 輸出墊連接的內引線之內端係沿三條直線安置。 10. —種半導體裝置,包含: 具有多個內引線的一個封裝構件; 一個矩形半導體晶片,此晶片爲於各角落處結合在一 起的四邊所界定; 以鋸齒形狀成內外直線沿半導髖晶片四邊安置的結合 墊;以及 將內引線端部與輸入/輸出墊電氣互連的引線, 其中位於側邊中央區域的各內結合墊係安置在一對外 本紙張尺度適用中國國家標窣(CNS〉Λ4現格(210Χ 297公釐) ~~~' -15 - ---------Ί —-----ΪΤ------'*1 (請先閱讀背面之注意事項再填寫本頁) 8 8 8 8 ABCD 六、申請專利範圍 結合墊的中分處,且位於側邊角落區域的各內結合墊係安 置在由~對外結合墊中分處朝向中央區域處,以使結合線 之間的距離在沿外結合墊延伸的一條虛擬線上大體均勻。 1 1 .如申請專利範圍第1 0項之半導體裝置’其中 假設中央區域處的垂直線長度爲1 ,則在中央區域側邊處 由各輸入/輸出墊至相鄰結合線的垂直線長度爲約〇· 9 至約1。 ---------_*农|-----ΪΤ------1 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印奴 本紙張尺度適用中阀阀家標準(CNS ) Λ4说格(210X297公簸) 16 -
TW085103887A 1995-04-05 1996-04-02 TW296474B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08043195A JP3557708B2 (ja) 1995-04-05 1995-04-05 半導体集積回路装置

Publications (1)

Publication Number Publication Date
TW296474B true TW296474B (zh) 1997-01-21

Family

ID=13718088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085103887A TW296474B (zh) 1995-04-05 1996-04-02

Country Status (2)

Country Link
JP (1) JP3557708B2 (zh)
TW (1) TW296474B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3274633B2 (ja) 1997-09-29 2002-04-15 ローム株式会社 半導体集積回路装置
JP6100648B2 (ja) 2013-08-28 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP3557708B2 (ja) 2004-08-25
JPH08279527A (ja) 1996-10-22

Similar Documents

Publication Publication Date Title
US6150710A (en) Transverse hybrid LOC package
TW510034B (en) Ball grid array semiconductor package
TW409328B (en) Semiconductor integrated circuit device having dummy bonding wires
TW575951B (en) Semiconductor device
TW463346B (en) Dual-leadframe package structure and its manufacturing method
TW293167B (zh)
US5164817A (en) Distributed clock tree scheme in semiconductor packages
US5757082A (en) Semiconductor chips, devices incorporating same and method of making same
US6509632B1 (en) Method of fabricating a redundant pinout configuration for signal enhancement in an IC package
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
JP2809945B2 (ja) 半導体装置
TW567602B (en) Multi-chip module
TW296474B (zh)
TW441053B (en) Semiconductor chip package with multilevel leads
KR20010037246A (ko) 리드프레임 및 이를 이용한 반도체패키지
TW469610B (en) Package structure having testing pads on chip
JPS59139660A (ja) 半導体装置
CN221960969U (zh) 引线框架和封装体
WO1993017455A2 (en) Integrated-circuit package configuration for packaging an integrated-circuit die and method of packaging an integrated-circuit die
KR0137068B1 (ko) 리드 프레임
TW516192B (en) Semiconductor device having lead terminal on only one side of a package
US6621150B1 (en) Lead frame adaptable to the trend of IC packaging
TW506104B (en) Pad structure of input/output unit and the layout method thereof
JPH02219257A (ja) マルチチップ型半導体装置とその製造方法
TW594970B (en) Semiconductor device, method for manufacturing same and portable device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees