TW299527B - Reduced switching current buffer amplifier - Google Patents
Reduced switching current buffer amplifier Download PDFInfo
- Publication number
- TW299527B TW299527B TW85104630A TW85104630A TW299527B TW 299527 B TW299527 B TW 299527B TW 85104630 A TW85104630 A TW 85104630A TW 85104630 A TW85104630 A TW 85104630A TW 299527 B TW299527 B TW 299527B
- Authority
- TW
- Taiwan
- Prior art keywords
- amplifier
- channel transistor
- buffer amplifier
- buffer
- inverting amplifier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
i i 經濟部中央標準局貞工消費合作社印装 A7 _B7_ 五、發明説明(1 ) 本發明大致關於一種電子緩衝放大器電路,並特別關 於具有低切換電流需求以減少電磁干擾的一種緩衝放大器 電路。 電子放大器的一常見應用爲提供功率放大以驅動多數 個負載。當必須驅動大量的負載時,許多緩衝放大器以樹 狀結構連接在一起,其中一個緩衝放大器的輸出分成數條 路徑,每一路徑再連接至另一緩衝放大器。其他這些緩衝 放大器的輸出分成數條路徑,諸如此類直到樹狀結構內最 後的緩衝放大器連接至最終負載。此樹狀結構對於需要一 同步信號去調和積體電路諸程序之某些類型的積體電路特 別有益》時脈同步信號必須連接至積體電路結構內的許多 子電路,而且這典型地以具有許多時脈緩衝放大器的樹狀 結構完成。 通常時脈信號是一重覆的或循環的信號,其以一已知 頻率從一低電壓位準快速地切換至一相當高的電壓位準, 使積體電路同步於時脈信號。已知從一電壓位準至另一電 壓位準的快速切換會產生電磁干擾(EMI),其不只在採用 . 切換式緩衝放大器的積體電路內導致不想要的影響,亦在 採用此積體電路的較大電子裝置以及完全無關於該電子裝 置的其他諸裝置內產生影響。一旦EMI已經產生,爲了補 償受EMI干擾的裝置以及遮蔽該裝置以免所輻射的EMI干 擾其他諸裝置,便需要顯著數量的努力與花費。 吾人想要在其來f壓制EMI的產生,而非在EMI己經 產生之後再嘗試與其戰鬥。爲了這目的,已有人發明可降 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁)
經濟部中央樣準局爲工消费合作社印製 A7 __B7__ 五、發明説明(2 ) 低在切換式放大器內EMI之產生的電路。例如在1995年3 月29日由Rajan ffalia等人代表申請並指定給本發明之 讓受人的第08/412 ,421號美國專利“Predriver Circuit for High Current Load” 。已知所產生 E Μ I的數量和切換式緩衝放大器所消耗電流的電子電流波 形名斜率有關,。也就是說,切換電子電流對時間的微分與 所產生EMI的數量有關。圖中諸波形似乎暗示原因是斜率 的變化率。因此控制切換電流可能降低EMI的產生。然而 在某些應用中,電路之其餘部份可接受的輸出信號之形式 以及可撥出給緩衝放大器的幾何面積皆受到限制。因此前 述方案無法提供EMI問題可接受的答案。 低切換電流在緩衝放大器中藉由串聯連接第一放大節 區的第一反向放大器至該第一放大節區的第二反向放大器 而實現。第一放大節區連接至緩衝放大器的一輸入埠與一 輸出埠。包含一非反向放大器在內的第二放大節區在輸入 埠與輸出埠之間並聯地連接於第一放大節區。 第1圖是可利用本發明的緩衝放大器樹狀結構之結構 圖。 第2圖是可利用於第1圖結構中的傳統半導體緩衝放大 器之結構圖。 第3圖是利用本發明並可利用於第1圖結構中的緩衝放 大器之結構圖。 第4A、4B、4C與4D圖是顯示本發明性能之相關的電 流或電壓對時間的波形圖。 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) m· n^i am ^^^^1 nn ί ϋ^— 釋 1 . 一^Ί 蘑 {請先閱讀背面之注意事項再填寫本頁) -5 - ^99527 五、發明説明(3 ) 經濟部中央標準局員工消費合作社印製 1^1. I- - - i —^ϋ - 1. -- 一水 I 11 —I— 1— 1 ml - (請先閱讀背面之注意事項再填寫本頁) 許多積體電路必須使其操作同步化以正常工作。本發 明一較佳實施例係利用於一種稱爲標準胞元數位ASIC(特 定應用積體電路)的積體電路中。這類型的積體電路通常 需要一個散佈至積體電路上數以仟計的正反器電路之同步 化時脈信號。爲了在積體電路的時間延遲與非對稱(介於 樹的最快分支與最慢分支之間的延遲差異)限制之內適當 地散佈時脈信號,故安排數以百計的時脈緩衝器於如第1 圖中所示的分支樹狀結構中。一時脈信號輸入至供散佈至 諸正反器或如第1圖所示的諸負載(表示爲負載1Q1與負載 103)用的時脈緩衝放大器。由於單一的大型緩衝放大器 出現比如超出功率消耗、非對稱以及大面積等棘手的問 題,故連接一較小的輸入緩衝放大器105至多數個第二線 緩衝放大器107、109、111與113。這些第二線放大器 每一個皆連接至多數個第三線緩衝放大器,例如連接至第 二線緩衝放大器109的緩衝放大器115與117。這分支動 作持續不斷直到包括負載101與103在內的所有負載之時 脈驅動需求皆被滿足。通常在分支鏈的最終緩衝放大器, 例如緩衝放大器119,連接5到10個負載(或正反器胞 元)。由於有數以百計的此類緩衝放大器散佈遍及積體電 .路區域,每一緩衝放大器的切換變化所產生的EMI因爲積 體電路中有這麼多放大器而擴大。利用本發明的AS 1C裝 置理想上適用於比如印表機的電腦週邊裝置。由於可能有 許多電腦週邊裝置將會共同配置,在諸週邊裝置之間發生 干擾以及其他比如收音機與電視機的EMI敏感裝置被諸週 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 經濟部中央標準局貝工消费合作社印製 A7 B7 五、發明説明(4 ) 邊裝置干擾的可能性很大。爲了降低EMI,可在每一裝置 內完成額外的濾波器與選擇性佈線,並且在某些裝置內放 置實質的金屬遮罩以抑制超出裝置之外的EMI輻射。 當然如果在其來源之抑制是可能的話,便想要在其來 源抑制顯著的Ε1Π之產生。第2圖內顯示可利用於時脈緩 衝器串之中的一個傳統緩衝放大器。此一緩衝放大器有兩 個反向放大器(配置成爲一標準CMOS反向器的N通道場效 電晶體2 0 1以及P通道場效電晶體2 0 3以串聯方式連接至 配置成爲一標準CMOS反向器的N通道場效電晶體205以及 P通道場效電晶體207)。一輸入時脈信號作用於第一反向 放大器201、203 ;該反向輸出再作用於第二反向放大器 205、207,其連接至一輸出,以提供具有一“雙閘延 遲”延遲效果的非反向輸出時脈。此傳統緩衝放大器有很 陡的上升與下降時間,係相關於從時脈信號的高態至低態 之變化。此很陡的上升與下降時間導致了大的di/dt電 流,並因此產生了顯著的EMI。 第3圖內顯示具有低di/dt電流(電流突波)的緩衝放 大器電路。此緩衝放大器利用兩個在輸入與輸出埠之間以 並聯方式連接的放大節區。第一放大節區使用兩個串聯連 接的反向放大器,以便從輸入信號生成具有雙閘延遲的非 反向輸出信號。第二放大節區使用具有單閘延遲的非反向 放大器,以便在輸出埠生成一非反向輸出。在較佳實施例 中,第一放大節區兩反向放大器的每一個使用一個其源極 連接至電源供應Vdd的N通道場效電晶體301、303 » P通 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) (請先聞讀背面之注意事項再填寫本頁) 、1 -7 - A7 ______B7 五、發明説明(5 ) 道場效電晶體305、3 07使其源極連接至電源供應接地 端’在此例中爲電路接地端。輸入時脈信號作用於第一反 向放大器之電晶體301與305兩者的閘極,而輸出從介於 場效電晶體3 0 5的汲極以及場效電晶體3 0 1的汲極之間的 連線獲得。此輸出然後連接至第二反向放大器之場效電晶 體3 0 3以及場效電晶體3 0 7的閘極,以便其輸出爲具有雙 閘延·遲的非反向時脈信號。輸入信號亦連接至緩衝放大器 之第二放大節區,其在此實施例中爲兩個場效電晶體309 與311,其中N通道場效電晶體309的汲極連接至Vdd而P 通道場效電晶體3 1 1的汲極連接至電源供應接地端。場效 電晶體309與311兩者的閘極連接至輸入時脈信號,而輸 出信號取自場效電晶體3 1 1的源極以及場效電晶體3 0 9的 源極之連線。此輸出信號連接至緩衝放大器的輸出埠,並 提供具有單閘延遲的非反向輸出信號。 當低切換電流緩衝放大器之場效電晶體以0.6微米 CMOS技術實現時,採用下列的裝置面積》 第1表 .n· n^i In I n^i In 1^1 m· 一eJ - · (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局貝工消費合作杜印製 場效電晶體 裝置寬度 裝置長度 面積 30 1 4 β 0 . 6 μ 2 . i β 303 2 β 0 . 6仁 \ . 2 β 305 10// 0.6// 6 . 0 /ζ 307 5 β 0 · 6仁 3 . 0 /z 309 2 0^ 0.6// 12.0// 3 11 40 β 0 , 6 // 24.0// 本紙張尺度逋用中國國家揉準(CNS ) A4規格(210X297公釐) A7 -----B7_五、發明説明(6 ) 低切換電流緩衝放大器電路的總工作面積因此爲 。此面積可比較於第2圖的前述緩衝放大器之等 效總工作面積50 . 7 # 2。 場效電晶體 裝置寬度 第2表 裝置長度 面積 20 1 1 6 . 3 β 0 . 6 ^ 9 . 8 /ζ 2 203 8 . 2 、' β 0 · 6仁 4 . 9 ^ 2 205 40 . 8 β 0.6^ 24 . 5 β 2 207 1 9 . 2 β 0.6// 11. 5 β 2 (請先閲讀背面之注意事項再填寫本頁) 袈· 經濟部中央橾準局貝工消費合作社印裝 因此即使有一額外的放大器在低切換電流緩衝放大器 中,整體工作面積的比較證明總工作面積維持大致相同。 低切換電流緩衝放大器的非反向放大器大約爲第2圖放大 器之第二反向放大器的相同大小,但低切換電流緩衝放大 器的兩個反向放大器總共略爲小於第2圖的緩衝放大器之 第一反向放大器。這結果乃因爲低切換電流緩衝放大器的 兩個反向放大器不切換實質數量的電流,並且不需要任何 異常的切換速度。然而,低切換電流緩衝放大器的非反向 放大器一定具有高切換速度的較高電流切換能力》 低切換電流緩衝放大器的單一非反向放大器不是一定 在導通時單獨將輸出信號驅動至Vdd,或者在關閉時驅動 至零位準。此非反向放大器在大於Q伏特(接地)的一臨界 電壓(大約0. 85伏特)之導通條件下提供一輸出電壓。並 聯的兩個反向閘極在導通時將輸出驅動至Vdd,並且在關 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X297公釐) -a A7 __B7 五、發明説明(7 ) 閉時驅動至0伏特。從Vdd跳動至〇伏特的峰値電壓提供了 高雜訊邊際以及低靜態功率消耗》 經濟部中央樣準局貝工消费合作社印装 (請先閲讀背面之注意事項再填寫本頁) 參看第4A、4B、4C與4D圖,可理解供本發明之緩衝 放大器電路用的切換電流性能之增進。在第4A圖中,輸 入信號V in以曲線4 Q 1標示》輸出電壓信號V _顯示於第 4 B圖中。低切換電流緩衝放大器的輸出波形以曲線4 0 3表 示,而爲了比較,亦以虛線405表示第2圖的緩衝放大器 之電壓輸出曲線。應該注意切換時間(定義'爲靜止輸出電 壓的一半或1.5伏特)對曲線403與曲線405大約爲相同 的。由於在低切換電流緩衝放大器的非反向放大器中僅出 現單閘延遲的緣故,曲線403的輸出電壓比曲線405更早 開始其切換。稍後在曲線403的切換週期中,串聯連接的 反向放大器之作用生效並將曲線403驅動至0伏特。同樣 地,在來自兩個反向放大器的雙閘延遲輸出信號生效之 後,曲線4 0 3比曲線4 0 5更早開始切換,並完全地到達 3. 0伏特Vdd。第4C圖中顯示切換電流Idd。低切換電流緩 衝放大器電流以曲線407標示,而以虛線409標示第2圖 緩衝放大器的切換電流I dd。特別令人感興趣的是顯示於 第4 D圖中這兩條I dd曲線之斜率。低切換電流緩衝放大器 的d I dd / d t以曲線4 1 1標示,而以虛線4 1 3標示第2圖緩 衝放大器的dldd /dt。低切換電流緩衝放大器之電流對 時間的微分在第2圖緩衝放大器其値大小之1 / 3到1 / 4之 間。此低電流斜率導致在EMI產生源實質地降低EMI。 低切換電流緩衝放大器不只提供EMI產生之降低,而 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) -10 - _ _ A7 B7 299527 五、發明説明(8 ) 且並聯的反向與非反向放大器電路能透過單一非反向緩衝 放大器級而實現實質上更低的靜態電流消耗。此特色在裝 置測試期間特別地有益處。在積體電路層級完成的一種測 試稱爲,或靜電流消耗。値超過5微安培至10微 安培表示在積體電路上數千個閘中之一過度地漏電。緩衝 放大器能夠被放置在使一 I ddq測量能完成的任一電壓軌 (而不是在高於或低於該軌的一臨界電壓)。 一 装------訂------{ ;- (請先閲讀背面之注意事項再填寫本頁) 經濟部中夬揉準局貝工消費合作社印製 本紙張尺度適用中國國家標準(CNS M4洗格(210X297公釐) -11 - i五、發明説明(9 ) A7 B7 經濟部中央標準局貝工消費合作社印製 元件標號對照 10 1.....負載 10 3.....負載 105.....緩衝放大器 10 7.....緩衝放大器 109.....緩衝放大器 111.....緩衝放大器 113.....緩衝放大器 115.....緩衝放大器 117.....緩衝放大器 119.....緩衝放大器 201.....N通道場效電晶體 2 0 3 .....P通道場效電晶體 2 0 5 .....N通道場效電晶體 2 0 7 .....P通道場效電晶體 30 1.....N通道場效電晶體 3 0 3 .....N通道場效電晶體 3 0 5 .....P通道場效電晶體 3 0 7 .....P通道場效電晶體 3 0 9 .....N通道場效電晶體 311.....P通道場效電晶體 401.....輸入信號波形 4 0 3 .....輸出信號波形 本紙張尺度逋用中國國家橾隼(CNS ) A4規格(210X297公釐) m- ^^^^1 ^—^1« rtmwt 1^19 vm nflu II ^彳 j - - (請先閲讀背面之注意事項再填寫本頁) -12 - A7 B7 五、發明説明(1 〇 ) 4 0 5 .....輸出信號波形 4 0 7 .....緩衝放大器切換電流 4 0 9 .....緩衝放大器切換電流 4 11.....電流斜率 4 1 3.....電流斜率 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 本紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐) -13 -
Claims (1)
- ABCD 六、申請專利範圍 1. 一種具有低切換電流的緩衝放大器,包含: 一個連接至一輸入埠與一輸出埠的第一放大節區,具 有串聯連接至第二反向放大器的第一反向放大器;以及 一個含有一非反向放大器之第二放大節區,於該輸入 埠與輸出埠之間並聯連接於該第一放大節區。 2. 如申請專利範圍第1項之緩衝放大器,其中該第一放大節 區的該第一反向放大器更包含反向連接的一個N通道電晶 體與一個P通道電晶體,該P通道電晶體之源極連接至正 電壓供應端而該N通道電晶體之源極連接至供應的接地 端。 3. 如申請專利範圍第2項之緩衝放大器,其中該第一放大節 區的該第二反向放大器更包含反向連接的一個N通道電晶 體與一個P通道電晶體,該P通道電晶體之源極連接至該 正電壓供應端而該N通道電晶體之源極連接至該供應的接 地端。 4. 如申請專利範圍第1項之緩衝放大器,其中該第二放大節 區的該非反向放大器更包含一個N通道電晶體與一個P通 道電晶體之共同閘極與共同源極連線,該N通道電晶體之 汲極連接至正電壓供應端而該P通道電晶體之汲極連接至 供應的接地端。 5. —種包括安排爲分支結構的諸緩衝放大器在內的積體電 路,用於以低切換電流將切換信號散佈至積體電路諸信號 負載,包含: 多數個緩衝放大器,該多數個緩衝放大器中至少一個 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 14 - (請先閱讀背面之注意事項再填寫本頁) 袈 •^τ ABCD 六、申請專利範圍 包括: 一個連接至一輸入埠與一輸出卑的第一放大節 區,具有串聯連接至第二反向放大器的第一反向放大器; 以及 一個含有一非反向放大器在內的第二放大節區, 於該輸入埠與輸出埠之間並聯連接於該第一放大節區. 6 .如申請專利範圍第5項之積體電路,其中該至少一個緩衝 放大器配置爲與諸信號負載中至少一個相連之分支結構內 的最終緩衝放大器。 7.—種降低緩衝放大器內切換電流的方法,包含諸步驟·· 將第一放大節區連接至一輸入埠與一輸出埠; 將該第一放大節區的第一反向放大器串聯連接至該第 —放大節區的第二反向放大器:以及 將含有一非反向放大器之第二放大節區在該輸入填與 該輸出埠之間並聯連接於該第一放大節區。 (請先閲讀背面之注意事項再填寫本頁) 袈 •ST 經濟部中央標準局員工消費合作杜印製 -15 - 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60834496A | 1996-02-28 | 1996-02-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW299527B true TW299527B (en) | 1997-03-01 |
Family
ID=24436058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW85104630A TW299527B (en) | 1996-02-28 | 1996-04-18 | Reduced switching current buffer amplifier |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0793346A1 (zh) |
| JP (1) | JPH104343A (zh) |
| SG (1) | SG66318A1 (zh) |
| TW (1) | TW299527B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018149000A1 (zh) * | 2017-02-20 | 2018-08-23 | 武汉华星光电技术有限公司 | 薄膜晶体管的制备方法、显示面板的制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4825101A (en) * | 1988-02-11 | 1989-04-25 | Advanced Micro Devices, Inc. | Full-level, fast CMOS output buffer |
| JPH03151716A (ja) * | 1989-11-08 | 1991-06-27 | Mitsubishi Electric Corp | 出力バツフア回路 |
| JPH0435119A (ja) * | 1990-05-25 | 1992-02-05 | Matsushita Electric Ind Co Ltd | 相補型mos出力回路 |
-
1996
- 1996-04-18 TW TW85104630A patent/TW299527B/zh active
- 1996-07-23 SG SG1996010311A patent/SG66318A1/en unknown
-
1997
- 1997-01-17 EP EP97300273A patent/EP0793346A1/en not_active Withdrawn
- 1997-02-25 JP JP9040229A patent/JPH104343A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018149000A1 (zh) * | 2017-02-20 | 2018-08-23 | 武汉华星光电技术有限公司 | 薄膜晶体管的制备方法、显示面板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG66318A1 (en) | 1999-07-20 |
| JPH104343A (ja) | 1998-01-06 |
| EP0793346A1 (en) | 1997-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100553142C (zh) | 具有不同操作和复位电压范围的转发器电路及其方法 | |
| Sawigun et al. | A compact rail-to-rail class-AB CMOS buffer with slew-rate enhancement | |
| US8330515B2 (en) | Inverting zipper repeater circuit | |
| US9755655B1 (en) | Dynamic quantizers having multiple reset levels | |
| Kim et al. | Design of Schmitt trigger logic gates using DTMOS for enhanced electromagnetic immunity of subthreshold circuits | |
| Tang et al. | Low power dynamic logic circuit design using a pseudo dynamic buffer | |
| Ker et al. | Design of $2\times {\rm V} _ {\rm DD} $-Tolerant I/O Buffer With PVT Compensation Realized by Only $1\times {\rm V} _ {\rm DD} $ Thin-Oxide Devices | |
| CN101404481B (zh) | 半导体电路 | |
| KR920013909A (ko) | 펄스신호 발생회로 | |
| CN1170363C (zh) | 输入缓冲器电路 | |
| TW299527B (en) | Reduced switching current buffer amplifier | |
| KR100829793B1 (ko) | 랜덤 신호 발생기 및 이를 포함하는 난수 발생기 | |
| JP2010119104A (ja) | 位相歪みのない電圧レベル変換器 | |
| CN101764584A (zh) | 能消除体效应和沟道长度调制效应的线性源跟随器 | |
| JPS60174522A (ja) | 論理回路 | |
| US7429881B2 (en) | Wide input common mode sense amplifier | |
| US20060013337A1 (en) | Constant delay zero standby differential logic receiver and method | |
| Coccoli et al. | EMI susceptibility of a digitally based analog amplifier in a 180-nm CMOS process | |
| CN101232284A (zh) | 抗电磁干扰低功耗高压驱动电路 | |
| Yadav et al. | Performance comparison of ONOFIC and LECTOR based approaches for Leakage Power Reduction | |
| KR20110094288A (ko) | 선형성이 증가된 캐스코드 증폭기 | |
| CN105978549A (zh) | 用于在电子设备中进行电平转换控制的装置 | |
| US6556074B2 (en) | Differential amplifying circuit and multi-stage differential amplifying circuit using the same | |
| Lee et al. | 32% Slew rate and 27% data rate improved 2ŨVDD output buffer using PVTL compensation | |
| US7400172B2 (en) | Miller capacitance tolerant buffer element |