TW314656B - - Google Patents

Download PDF

Info

Publication number
TW314656B
TW314656B TW085113942A TW85113942A TW314656B TW 314656 B TW314656 B TW 314656B TW 085113942 A TW085113942 A TW 085113942A TW 85113942 A TW85113942 A TW 85113942A TW 314656 B TW314656 B TW 314656B
Authority
TW
Taiwan
Prior art keywords
terminal
protection member
item
semi
common wiring
Prior art date
Application number
TW085113942A
Other languages
English (en)
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW314656B publication Critical patent/TW314656B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

314656 A7 B7 五、發明説明(1 ) 發明背蕾 發明領域 本發明一般而言像醐於一種半導賭積醱電路元件,尤 其是鼷於一種具有改良遇之靜《崩潰電壓的半導醱積醱 電路元件。 相鼷坊術锐明 在半導體積體電路元件中(此後簡稱LSI),舆封裝密 度之增加有關的靜霣崩潰UK變成一項問題,而且已經 餺要在各種不同之量拥(時作保護,一般而言,採用將遇 電壓接地到基板之二極醱並聯到放置在输入/输出端點 和内部電路之間的输入/輸出電路之結構,在另一方面 ,曾經有一種結構提出,就是將限流電阻器串接到输入 /輪出電路。 但是,在此輸入/输出電路中插入由二極醱或電阻器 所组成之靜電崩潰保護電路並不想彩響输入/输出訊號 ,就此而論,須考慮一種在外部將靜«崩潰保護霄路連 接到输入/輸出霄路之結構。 經濟部中央梂準局員工消費合作社印策 (請先閲讀背面之注^^項再填寫本頁) 第4團到第6圈為靜霣崩潰保護電路在外部連接到此 種輪入/輪出電路的範例,其中第4圏為平面圈,第5 圈為第4團之電路圖,而第6圔為沿第4鼷之線A-A的 描截面圃。 在這些圖中,一内部《I路4 2 0形成在形成L S I晶片之P 型半導體基板100中,且連接一输人端102和一 GHD(接地) 端103, —靜電崩潰保護霣路連接到共接線101以分離輸 本紙張尺度適用中國圃家標準(CNS ) A4规格(210X 297公釐) 經濟部中央揉準局貝工消费合作社印装 314656 A7 __B7__ 五、發明説明(2 ) 入端102和GND端103。 換言之,输人端102連接在P型半導龌基板中具有 N型擴散層集極112和射極113之HPH雙極性«晶鼷結《 的第一保護構件105,此輪入端102經由第一保護構件105 連接到共接線101,同樣地,GND端103連接具有集極115 和射榷114之第二保護構件106,此GND端103經由第二保 護構件106連接到共接線101。 為了該G H D接線1 0 4要連接到G H D嫌1 0 3 ,在形成内部電 路420之Η型M0SFET(金屬氣化物半導醱場效霣晶體)當 中的其中之一 Ν型M0SFETH1的位置要安排在第一保護 構件105附近。 在此種靜電崩潰保護霣路中,取GHD端103當作參考霣 位,若一負靜電脈衝加到該輸入端10 2,則建立放霣路 徑,如第5圈之路徑Q。 換言之,利用在端點之間加一遇霣壓,’則第一保護構 件105和第二保護構件106皆操作在低《阻狀態,而且霣 荷從第5圔之GHD端103經第二保護構件106,共接線101 ,第一保護構件105和输入端102放電,以保護内部霣路 420 〇 但是,在此傅統的保護電輅中,少數載子,即電子, 利用保護構件之前述操作注入到半導膿基板,而可能會 傷害到在保護構件附件之霣晶體。 例如,參考第6圔説明,酋負靜電脈衡加到具有參考 GHD端103之輪入端102時,由NPN雙極性霣晶龌建構之第 -4 - * 尺度適用中國國家揉準(CNS ) A4規格(2丨Ο X 297公釐) — (請先閲讀背面之注^^項再填寫本頁) 裝. 訂 '"• 經濟部中央揉準局貞工消费合作社印裝 A7 ______B7__ 五、發明説明(3 ) 一保護《路105作業,因此,根據雙極性«晶髖之操作 理論,霣子從連接到输入纗102之N型擴散層Π2注入到 基板100, —部份注入之«子到連當作保護構件之N型 M0SFET 111,而且在距離D之位置,由在當作連接到GHD 端103之源極的N型擴散靥431之接面的空乏層産生之高 霣場所播得的能Μ而成為熱霣子,此熱«子注入到M0SFET 111之閘極氣化層而迪成特性之改變,且在最差之情形 下,會造成閘極氣化層之崩潰。 從Ν型擴散層112注入刦半導饑基板100之電子,藉由 舆在半導體基板100中之«洞愎合而以相對之距離作指 數函數式之衮減,換言之,在Dui距離位置之電子密度 η基本上正比於exP(-D/L),此處,L為在P型半導醴 基板中霣子之擴散長度,而且可以依製造條件而顬著改 變,但是其範園約為100到500 //·。 因此,在以前技術中,崩潰之容許度可由設定延性_之 if離D大於或等於100 w 而改善.但是.在保護構件附 件,此産生一不能安排積髅霄路之電晶體的呆空間(dead space),此情況類似於各纗點之保護構件,在各端點所 出現之呆空間為阻止降低晶片大小的原因之一。 發明櫪沭 本發明之目的傺提供一種可減少呆空間,可放置保護 構件與要保護之溝件在被此附近而會降低靜電崩潰霣壓 之LSI,因此可實現降低LSI晶片之大小。 根撼本發明之第一形態,一種半導腰稹體«路元件包 本紙張尺度遑用中國國家標準(CNS ) Α4規格(210 X 297公釐) ---------^ 裝-- i·I · (請先閲讀背面之注意事項再填寫本頁)
、1T 〇14656 · A7 _B7 五、發明説明(4 ) 含: « 一形成在半導體基板上之内部霣路; 一供應該内部電路输入/輸出訊號之訊號端; 一供應該内部霣路®源之電源供應端; 一共接線; 一提供在訊號端和共接線之間,用以防止靜霣崩潰之 第一保護構件; 一提供在電源供應绱和共接線之間,用以防止靜®崩 潰之第二保護構件;以及 一插在訊號端和第一保護構件之間與在電源供鼴端和 第二保護構件之間其中之一的電阻器構件。 該霄源供應端傜一參考端點,可為接地端,此電源供 應端可為用以供應操作電源之正或負電壓電源端點。 經濟部中央揉準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 第一保護構件可為一具有導電型與半導醱基板相反的 一對第一和第二擴散雇之雙極構件,該第一和第二擴散 層傜分開相對放置,該第一擴散層可連接到訊號端,而 該第二擴散層則連接到共接線層,較佳地,第二保護溝 件可具有一對相反導轚型之第三和第四擴散層的雙極性 構件,該第三擴散層可連接到電源供應端,而該第四擴 敗層可另外連接到共接線。 實際上,霣阻器檐件可為一矽化_層,一電流流遇在 訊號端和電源供應端之間所形成之m阻可低於或等於15Ω ,在内部電路的電路構件和訊號端之間的距離d’可滿足。 α ♦ exp(-D/L)= (Rl/R)a · exp(-D'/L) 本紙張尺度適用中國囷家標準(CNS ) A4規格(210 X 297公釐) A7 B7 五、發明説明(5 ) 其中α為設定偽數,L為半導體基板之.電子的擴散長 度,R1為電阻器溝件之霣阻,R為II流路徑之霣胆值, 而d為在可能會使電路構件不崩潰下不會造成電路構件 崩潰之距離。 根據本發明之S —形態,一種半導醱稹髏電路元件包 含: 一形成在半導醱基板上之内部霄路; 一供應該内部電路輸入/输出訊號之訊號端; 供醮内部電路電源之第一和第二霣源供應端; 一共接線; —提供在訊號端和共接線之間,用以防止靜電崩潰之 第一保護構件; 一提供在第一電源供應端和共接線之間,用以防止靜 電崩潰之第二保護溝'件; 一提供在第二電源供匾端和共接線之間,用以防止靜 電崩潰之第三保護構件;以及 一插.在訊號端和第一保護構件之間之電阻器溝件。 該第一和第二電源供應端皆可為接地皭。. 經濟部中央樣準局員工消費合作社印製 (請先閲讀背面之注^^項再填寫本頁) 圓式簡沭 由下面詳細之說明和本發明參考實施例之附画,将更 充分瞭解本發明,但是本發明不應該侷限於參考實施例 ,其只是為了説明與瞭麻。 圜中: ^1園為根據本發明之半導醱積醱霣路元件的第一實 -7 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 314656 A7 A7 B7 五 6 /IV 明説 明發 賁 二 第 的 件 元 路 霣 醱 稍 醱 導 半 之 明 ; 發 圃本 局據 佈根 面為 平圈 之 2 例第 施 實 三 I 的 件 元 路 II 醱 積 體 導 半 之 明 ; 發 圈本 局據 佈根 面為 平圔 之 3 例第 施 局 佈 面 平 的 例 範 之 件 元 路 S 釅 積 醱 ;導 圓半 局统 佈傅 面為 平 之 4 例第 施 圔 圔 A 路線 霣之 之圔 圔 4 4 第明 第沿锐 為為例 _ 圏旃 5 6奮 第第葙 0 及 以 園 面 截 横 的 ,擻 明透 發能 本要 論 了 討為 細偽 詳字 例數 施之 賁明 之説 圖細 附詳 考別 參待 據 , 根中 將明 ,說 中之 文面 下下 在 的 中 術 技 明 發 本 在 的 顯 明 範人 的為 他廣 其示 在願 .細 行詳 實不 能並 而 , 細淆 詳混 很的受 會別不 將特明 ,些發 是瘡本 但用使 ,不 了 明可為 發巧 , 本技面 解些^ 瞭那例 (請先閲讀背面之注^^項再填寫本頁) 經濟部中央標準局貝工消費合作社印敢 知之结構。 第1圖為根據本發明之半導匾積饈電路元件的第一實 施例之佈局圖,在第4圈中的那些相似構件將由相同的 參考數字定義,在P型半導體基板100上,形成一未顯 示之内部電路,如内部電路其中之一構件,圖示具有Η 型擴散靥和閛棰Hffi之IT型M0SFET。 在另一方面,輪入端102和GND端103分別連接到該内 部霣路,K型M0SFET 111之N型擴散層431和432其中之 一(431)連接到連至GND端103之GND接線104,然後,該 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公鼇) 經濟部中央橾準局員工消費合作社印装 A7 B7 五、發明説明(7 ) 輪入端102經霣阻器1,10連接到第一保護構件105,而GND 端103則直接逋接到第二保嫌構件115,該輸入皤和 該GND端103經第一和第二保護構件1〇5和106連接到共接 線 101。 各自建構第一和第二保護構件和106當作由集極擴 散層112和115與射極擴敗靥113和114建構之NPH雙棰性 霣晶體,在第一保護構件1〇5中,集棰擴散層112經電阻 器110連接到輸入端1〇2,而射極擴散層113則連接到共 接線101。 在另一方面,在第二保護媾件106中,集.極擴散層115 直接連接到GND端103,而射極擴散層114則連接到共接 線101,應該注意到由矽化鎢接線層所形成之電阻器11〇 為5 Ω之電阻。 對於前述之結構,當第一和第二保護構件105和106工 作在取GND端103當作參考《位之相對負靜電脈街加到输 入端102時,一放電《流流經GHD端103,第二保護構件106 ,共接線101,第一保護構件105,霣阻器11〇和输入端 之路徑以保護該内部®路。 此處,各傾保護構件105和106之霉阻值在導通狀態為 2Ω,在第一和第二保護構件105和106之間的共接線101 之寄生電阻值R為1Ω,當可以忽輅其他的接線霣阻時 ,從輪入端102到GND端103之放電路徑的霣阻值變成10Ω ,因此,當没有該電阻器1丨0時,電阻會變成5Ω 〇 因為放電霣流之峰值與放電路徑之電阻值成反比,所 本紙張尽度適用中國國家標準(CNS ) 格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁-) 裝i A7 B7 五、發明説明(8 ) 以當有電阻器110時,此鬣流限制為没有霄阻器110情形 的一半,因此,在此同時,從第e保護構件105之N型 擴散餍112注入之電子鼉基本上變成一半。 在沒有電阻器110時距第一保犟構件105距«Td之位置 的霣子密度等於有電胆器110時距離D’之位置的電子密 度之情形,可以表示為: α · exp(-D/L)= (1/2)α ♦ exp(-D'/L) 因此,當D = 1 0 0 μ ,L = 1 0 0/i 時,可以得到D ’之值 約為30 u η。 換言之,當沒有電阻器110時,若在D=100«b處不會 發生崩潰,則當有電阻器110時,在D|=30W»處可能不 會發生崩潰。 再者,當電阻值增加到10Ω時,該放電電流舆沒有提 供霉阻器110之情形比較變成三分之一,在此同時,同樣 地,谋足 α · exp (-D/L) = ( \ / 3) α · exp ( -D/L) D = 1 0 0 μ n , L = 1 0 0 xx b 之D ’值變成負值。 經濟部中央標準局員工消費合作社印笨 (請先閲讀背面之注^^項再填寫本頁) 換言之,若當没有電阻器110時,在D=100W*處不會 發生崩潰,當電阻器110增加為10Ω時,即使在距離D’ 為零處,也绝不會發生崩潰。 事《上,當電阻器110之值非常大時,端點之間的電 壓會提高靜電放電,而造成内部電路之保護可靠度的退 化,因此.霣阻器110之較佳霣阻設.定值為使放霣路徑 -10- 本紙張尺度適用中國國家標準(CNS ) A4g ( 210X297公釐) A7 B7 五、發明説明(9 ) 於流· 小電 阻« 霣放 總當 之 · 下 形 情 此 在 示 所 例 施 實 如 Ω 5 於 等 或 V 5 為 壓 電 大 最 的 間 之 點 端 時 A 1X 為 值 峰 之 0 η ο 於 低 壓 電 此 所 S 霣 抗 反 的 層 矽 化 C 氣護 二保 之的 厚好 良 持 保 以 可 路 m 為部 因内 ,以 ,件 此構 因的 路 在 示 所 列 施 實 如 件 構 護 保 就 間 空 的 大 持 保 要 箱 不 間 之 電要 部鬍 内不 和的 5 ί ο 螢 ί 會
•除 此消 因於 ,對 間相 空在 呆以 之可 加小 增大 度 Η 密晶 裝低 封降 I β S ^ IhL度 1IJ密 阻裝 成Μ 會高 就較 然If 不LS 成 完 下 伸 延 間 空 之 (請先閲讀背面之注^^項再填寫本頁) 装· 第2髓根嫌本發明之半導體稱體霣路元件的第二實施 例,在第2園中,類似於第〗團中的那些構件以相同的 參考數字定義,在顯示之實施例中,轚阻器110僳安置 在GND端103和第二保護構件106的集棰擴散層115之間, 在另一方面,在输入端1〇2和第一保護構件105之間並沒 有插入霣阻器。 如前所述,卽使當霣阻器110迪接在GND端103的邊綠 時•放霣霄流也會受到限制,如第一實施例所述,而且 可能允許在第一保護構件105和内部霉路的N型M0SFET 111之間的距離。
第3圔為根據本發明之半導醴積體電路元件的第三實 施例.在第3圖中,類似於第1 _和第2圖中的那些構 件以相同的參考數字定義,在顯示之賁施例中,内部電 路之N型MOSFET 111A和111B安置在半導體基板1〇〇上所 提供之輸人端102的相同供,此外,逭些N型MOSFET 111A -11- 本紙張尺度逋用中國國家標準(CNS ) A4规格(210X297公釐)
.1T 經濟部中央揉準局®C工消费合作社印裝 314656 A7 B7 五、發明説明() 經濟部中央標準局貝工消费合作社印裝 和111B的各源極各自經由GHD接線104&和1046彼此軍獮 地連接到第一和第二GND端103&和1038。 输入端102經由電阻器110連接到第一保護携件1〇5之集 極擴散層112,而射棰擴散層113則連接到共接線101。 在另一方面,第二保護構件106A和第三保護構件106B 之各集極擴散層115丨和1158银直接連接到各6»0嫌1〇3八 和103B,各保護構件106A和106B之射極攘散曆114A和114B 則連接到共接線1 〇 1。 在前述之结携方面,假設霣阻器no之《阻為οω ,而 且當各保護構件105A, 106A和106B之導通電阻為2Ω時, 共接線101從第一保護構件105到第二保護構件106A之寄 生霣阻值R1為1Ω,而共接線從第一保護構件105到第三 保護構件106B之寄生霣阻1{2為6Ω,在施加取第一 GHD端 103A笛作參考電位之負靜霣脈衡到输入端102時,放霉路 徑之«阻值為5Ω ,而且在施加取第二GHD端103B當作參 考霣位之負靜電脈衝到输入皭102時,放霣路徑之霉粗 值變成10Ω。 在取第一 GHD端103A當作參考霣位之情形,而且不會發 生崩潰之最小距離D1假設為50 WB,谋足 α ♦ exp(-D1/L)= i\/ 2) α ♦ exp(-D2/L) D 1 = 5 0« b , L = 1 0 0 w n 之D2變成負值,因此,即使D2等於零,也绝不會發生崩 潰。 換言之,當没有霣阻器110時,在從第一保護構件105 12- 本紙張尺度適用中國國家揉準(CNS ) A4規格(21QX297公釐) 請 先 閲 讀 背 Λ 之 注 項 再 f 窝 本 頁 裝 訂 經濟部中央揉準局貝工消费合作社印製 A7 _B7_ 五、發明説明(") 到内部«路構件不會發生崩潰之距離的E分取決於取第 一 GND端103A和第二GO端103B當作參考端,反之,此意 級酋從保護構件到内部電路之距離以常數參考值設計時 ,反抗《壓可以依灌擇當作參考«之6〇纗埴分。 但是,在根據本發明之半導體積醴霣路元件之中,《 阻器110設定之霣阻值要大於0Ω,例如5Ω或更大,在 此情形下,若S擇第一 GHD纗103A當作參考纗,則放霣 路徑之《阻變成1 0 Ω ,若g擇第二G H D端笛作參考端, 則變成1 5 Ω ,因此,谋足 a · exp(-Dl/L)= (1/2)α · exp(-Dl'/L) a · exp(-D2/L)= (1 / 2) a · exp(-D2'/L) Dl=50^·, L= 100^1, 之Dl’和D2’變成負值,在任何一種情形下,都绝不會 發生崩潰,結果,利用提供之霣阻器11D,可以限制反 抗«壓的差異且/或由於參考端不同所造成的變動。 雖然本發明已經用實施例之範例説明和描述,但是應 該可以»由前述的和作其他各種不同的變化,省略和增 加的技術中的那些技巧瞭解,並不會超出本發明之精神 和範圍,因此,應該瞭解本發明並不偈限於前述待定的 實施例,而是包含所有在所附申誚專利範圍之待數說明 中,其精神包含和等效之可實施的實施例。 例如,當前述之實施例根據在輪入*和GND端之間舉 例時,卽使在输出端和GND端之間也適用相同的想法, 此外,即使在输入端或输出端和霣源靖之間也適用於本 -1 3- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 314656 A7 B7 . 五、發明説明(12 ) 發明。 如前所述,本發明可以藉由在接地或電稞嶠和保護構 件之間或在输入/輸出端和保護構件之間連接電阻,降 低由於可經由共接線産生之放霣霣流而阻止内部電路構 件之靜霣崩潰霣壓,因此,在内部II路構件和保護構件 之間的距離可以降低没有呆空間提供之基本要求,使允 許實現LSI晶Η有較离的封裝密度或降低大小,此外, 當有許多接地端或罨源端時,可以抑制外加靜電脈衝之 參考端有鼸的反抗電Κ之變動。 ---------C 裝------訂------《' a 彙 - (請先閲讀背面之注項再填寫本頁) 經濟部中央橾準局員工消費合作社印策 -14- 本紙張尺度適用中國國家標準(CNS ) A4^#· ( 210Χ297公嫠)

Claims (1)

  1. A8 B8 C8 D8 鲤濟部中央標準局貝工消费合作社印製 申請專利範圍 種半導讎積髖霣路元件,包含: —形成在半導釀基板上之内部霣路; —供應該内部霣路输入/輪出訊被之訊轚蠕 一供應該内部霣路之霣源的電源供應端; —共接線; 一提供在該訊*端和該共接線之間,用以防 廉溃之第一保護構件; —提供在該霣源供鼴纗和該共接線之間•用 靜菜崩潰之第二保護構件;以及 —插在訊*端和第一保護構件之間輿在該霣 端和該第二保護構件之間其中之一的霣阻器構 2·如申請專利範圍第丨項之半導髓稹臞霣路元件 胃作參考端之該霣源供應端為接地端。 專利範園第丨項之半導臞稹龌霣路元件 葱供醮端像一供應操作霣源之正或負霣壓 請專利範園第1項之半導龌稹腰電路元件 —保護構件為一具有與半導醒基板相反之 @~W第一和第二撅散層之雙極性構件,該第 散層愾相對分開安置,該第一擴散層連接 ^ ^ *而該第二擴散層則連接到共接線層。 [專利範鼸第1項之半導謹積鳢霄路元件 護構件為一具有與半導鼸基板相反之 第三和第四擴敗層之雙極性構件,該第 散層傈相對分開安置,該第三鑛敗層連接 -15- 止靜霣 以防止 源供醮 件。 .其中 ,其中 霣葱端 ,其中 導轚型 一和第 到該訊 ,其中 導電型 三和第 到該霣 n ι— *Ηί>^ ^^1 I * 03 (請先Htt背面之注$項再填寫本頁) •1· -訂 S4 本紙張纽ift用中11¾家縣(CNS)八4胁(21()><297公羡) ^14656 A8 B8 C8 D8 經濟部中央梂牟局男工消費合作杜印製 々、申請專利範圍 源供蠹端,而該第四擴散層則另外連接到該共接線。 β.如申請專利範圍第1項之半導醱積龌電路元件,其中 該霣阻器携件偽一矽化箱層。 7. 如申請專利範圍第1項之半導匾積醱電路元件,其中 形成在該訊號端和該電源供醮皤之間的霜流路徑之電 阻小於或等於1 5 Ω。 8. 如申請專利範圍第7項之半導醱積體電路元件,其中在該 内部電路的電路構件和該訊號端之間的距離滿足 α ♦ exp(~D/L)= (Rl/R)a · exp(-D'/L) 其中ct為設定傜數,L為半導體基板之電子的擴散 長度,R1為該電阻器構件之電狙,R為該電流路徑之 電阻值,而D為在電輅構件可能不會發生崩潰時,該 電路構件不會發生崩潰之距離。 9. 一種半導醱積髏電路元件,包含: 一形成在半導體基板上之内部電路; 一供應該内部電路輸入/输出訊號之訊號端; 供應該内部電路電源之第一和第二電源供應端; 一共接線; 一提供在該訊號端和該共接線之間,用以防止靜電 崩潰之第一保護構件; 一提供在該第一電源供應端和該共接線之間,用以防止 靜電崩潰之第二保護構件; 一提供在該第二電源供應端和該共接線之間,用以防止 -16- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先聞讀背面之注$項再填寫本頁) h 裝. 訂 々、申請專利範圍 靜霣崩潰之第三保護構件;以及 一插在訊號端和第一保護構件之間的霣阻器構件。 10.如申謫專利範圍第9項之半導醱積髏霣路元件,其中該 第一和第二電源供應端皆為接地端。 (請先閲讀背面之注$項再填寫本頁) 經濟部中央梂隼局員工消费合作社印製 -17- 本紙張尺度逍用中國國家梂準(CNS ) A4規格(210X297公嫠)
TW085113942A 1995-11-15 1996-11-14 TW314656B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7296550A JP3019760B2 (ja) 1995-11-15 1995-11-15 半導体集積回路装置

Publications (1)

Publication Number Publication Date
TW314656B true TW314656B (zh) 1997-09-01

Family

ID=17834993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085113942A TW314656B (zh) 1995-11-15 1996-11-14

Country Status (5)

Country Link
US (1) US5828107A (zh)
EP (1) EP0774784A3 (zh)
JP (1) JP3019760B2 (zh)
KR (1) KR100206675B1 (zh)
TW (1) TW314656B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223923B1 (ko) * 1996-11-19 1999-10-15 구본준 정전기 방지장치
JP2954153B1 (ja) 1998-04-07 1999-09-27 日本電気アイシーマイコンシステム株式会社 半導体集積回路
KR100506970B1 (ko) * 1998-09-01 2005-10-26 삼성전자주식회사 정전기방전 방지용 반도체장치
US6268286B1 (en) 2000-02-01 2001-07-31 International Business Machines Corporation Method of fabricating MOSFET with lateral resistor with ballasting
US6700164B1 (en) 2000-07-07 2004-03-02 International Business Machines Corporation Tungsten hot wire current limiter for ESD protection
CN1244152C (zh) 2001-11-16 2006-03-01 松下电器产业株式会社 半导体装置
US8363365B2 (en) * 2008-06-17 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5595751B2 (ja) * 2009-03-11 2014-09-24 ルネサスエレクトロニクス株式会社 Esd保護素子
JP2014225483A (ja) 2011-09-16 2014-12-04 パナソニック株式会社 半導体集積回路装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL176322C (nl) * 1976-02-24 1985-03-18 Philips Nv Halfgeleiderinrichting met beveiligingsschakeling.
JPH061833B2 (ja) * 1982-11-11 1994-01-05 株式会社東芝 Mos形半導体装置
JPS6010765A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 半導体装置
JP3318774B2 (ja) * 1992-06-29 2002-08-26 ソニー株式会社 半導体装置および固体撮像装置
JP2958202B2 (ja) * 1992-12-01 1999-10-06 シャープ株式会社 半導体装置
JP2972494B2 (ja) * 1993-06-30 1999-11-08 日本電気株式会社 半導体装置
US5616943A (en) * 1993-09-29 1997-04-01 At&T Global Information Solutions Company Electrostatic discharge protection system for mixed voltage application specific integrated circuit design
JP2638462B2 (ja) * 1993-12-29 1997-08-06 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JPH09139468A (ja) 1997-05-27
KR970030780A (ko) 1997-06-26
EP0774784A3 (en) 2000-07-19
JP3019760B2 (ja) 2000-03-13
EP0774784A2 (en) 1997-05-21
KR100206675B1 (ko) 1999-07-01
US5828107A (en) 1998-10-27

Similar Documents

Publication Publication Date Title
CN101290933B (zh) 静电放电保护装置
US5652689A (en) ESD protection circuit located under protected bonding pad
JP5019689B2 (ja) 電流バラスティングesd高感度装置のための装置
EP3430722B1 (en) Area-efficient and robust electrostatic discharge circuit
JP2638462B2 (ja) 半導体装置
US7277263B2 (en) Local ESD protection for low-capacitance applications
KR100517770B1 (ko) 정전기 방전 보호 소자
GB2339074A (en) Buffer device with electrostatic discharge protection circuit
US20060232898A1 (en) ESD protection circuit with SCR structure for semiconductor device
JP2003519926A5 (zh)
US6898060B2 (en) Gated diode overvoltage protection
TW314656B (zh)
CN107204326B (zh) 一种应用于集成电路的静电放电esd保护电路
JP3217336B2 (ja) 半導体装置
CN100566167C (zh) 薄膜半导体集成电路
JPH1065020A (ja) 半導体装置
CN1716597B (zh) 半导体器件
US6456474B2 (en) Semiconductor integrated circuit
EP3288068A1 (en) Semiconductor chip having on-chip noise protection circuit
TWI272711B (en) Low capacitance ESD-protection structure under a bond pad
JPH08330521A (ja) 半導体装置
US5923068A (en) Electrostatic discharge protection device
JP2611639B2 (ja) 半導体装置
JP3082714B2 (ja) 半導体装置
JP2650276B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees