TW449792B - Intermediate layer lithography - Google Patents

Intermediate layer lithography Download PDF

Info

Publication number
TW449792B
TW449792B TW085112258A TW85112258A TW449792B TW 449792 B TW449792 B TW 449792B TW 085112258 A TW085112258 A TW 085112258A TW 85112258 A TW85112258 A TW 85112258A TW 449792 B TW449792 B TW 449792B
Authority
TW
Taiwan
Prior art keywords
layer
patterned
barc
etching
photosensitive
Prior art date
Application number
TW085112258A
Other languages
English (en)
Inventor
Jeffrey Alan Mckee
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW449792B publication Critical patent/TW449792B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Weting (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

4 ^9 79 2- 85 1 12 258 A7 專利申請案第85丨1225 ROC Patent Appln. No*85 中文说明書修王.頁'附件三 五、發明說明(/)
Amended specmcsuon m cnmese-fcncl. Ill (民8你年日达ju (Submitted on June 21» 2000)
輝請委寶^示,本衆修正後是否釔更原實質内容 經濟部智慧財產局員工消費合作社印製 相關申請案之交互參考 下列之共同讓與、申請之美國專利申請案揭露相關之命 題:申請索號-_ ,申請日__,及__ ,申請曰—-一 _ 0 發明之背景 , 本發明係關於一電子半導體装置,尤有關於此等裝置之 製造方法。 具有高密度裝置之半導體積體電路需要最小尺寸之結構 ,例如用於場效電晶體(FETs)之短閘,用於雙載子電晶體 之小面積射極,及在裝置間之窄的互速線。此等多晶矽或 金屬结構之構成通常牵涉藉由將感光耐蝕膜在通過一包含 想要的結構圖案之線網之光線中曝光以定出此等在一多晶 矽或金屬層上之感光耐蝕膜層中之結構。在感光耐蝕膜曝 光及顯像後,在下方之多晶矽或金屬層將有圖案之感光耐 餘膜做爲錄刻罩而非等向地蚀刻◊因此多晶梦或金屬之最 小線寬等於在感光耐蝕膜上可被顯像之最小線寬。目前光 學步進機使用波長365nm之光線(根據用以產生前述光線 之高壓水銀弧光燈中之相對應之放射線而命名爲卜線)來 使感光耐蝕膜曝光,在少於约0.3am且標準差少於約0.01 /zm之感光耐蝕膜中之圖樣線寬無法使用I-線製板術而產 生令人滿意之結果。 圓la-c例示一習知產生次製版之多晶矽閘結構之方法且 包含在一多晶矽層上之最小幾何辱樣化感光耐蝕膜(圖1a) 、等命蝕刻前述之感光耐蝕膜以ά減線寬(圖lb)、及以已 « -3 - — — — — — ..-I I I I - . “ V.....· (請先閱讀背面之注意事項再填寫本頁) 丨訂· ο. g張疋度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 4 9 7 9 2--;--- g购-I__
.....mi J 五、發明說明(2 ) . 縮減線寬之感光耐蝕膜做爲蝕刻罩以非等向蝕刻前述之多 晶矽(圖lc) ◊此法有許多問題,包含多晶矽之污染。 使用感光耐蝕膜做爲罩以非等向蝕刻多晶矽閘可使殘餘 的硬化感光耐蚀膜隆起物在蝕刻之後留在多晶矽蘭之邊緣 。電漿蝕刻類在多晶矽蝕刻期間硬化感光耐蝕膜之邊牆, 且後續之氧電漿感光耐蝕膜剝除可能無法完全移除前述之 -隆起物;見圖Id。此外,可能使用個别之濕蝕刻以剝除前 述之隆起物但缺少對於修改之強健性。任何隆起之殘餘物 會在後續之熱處理中碳化且阻礙二矽化鈦(TiSi 2 )在一自 我對齊閘矽化過程中形成。因Λ簡易地且完全地移除感光 耐蝕膜殘餘物會是一個問題。 發明之综合説明 本發明提供次製版之圖樣,係藉由在感光时餘膜及欲餘刻 之材料中間使用一中間層,且配合以製版術定出之感光耐蝕 臈圖樣或中間層任一者之側邊姓刻用以減縮線寬。中間層做 為:(1)一供感光财敍膜曝光之抗反射層,⑵做為後續的側邊 蝕刻之蝕刻停止層或犧牲層,及/或⑶做為移除硬化之感光 耐银膜殘餘物之移除層。 經濟部智慧財產局員工消費合作社印製 本發明之優點包含提供一次製版圖樣及完整之感光对蚀 膜移除之簡易方法。 圖式之筋軍説明 下列圓式有助於了解本發明。 圖la-d顯示一習知之次製版之尋樣方法; 圖2a-h例示感光耐蝕膜圖樣化之第一較佳實施例之方法 -4 - %張尺度適用中國國家&準ϋέ)Α4 <格(21Q X 297公爱) ~ 组濟部中央標準局貝工消費合作社印製 449792 . A7
五、發明説明(3 ) 之剖面立視圖及俯視圖; 圖3係在使用第-較佳實施例之非等向㈣後 視圖; 圖㈣例示—感光_膜圖樣化之第二較佳實施例之方 法; 国5提議蝕刻之選擇性; '圖晶矽蝕刻; 圖面立視圖類示-第三較佳實施例之方法; 圖8a-e係一第四較佳實施例之方法的剖面圖;及 第9a-d以一剖面立視圖顯示一第四較佳實施例之方法。 較佳實施例之詳細插述 概述 次製版圖樣之創造之較佳實施例之方法在感光耐蝕膜及 欲蝕刻之材料間插入一中間層且使用下列步驟:首先在感 光耐蝕膜中以最小之線寬曝光及顯像一圖樣,接著侧邊地 (即等向地)移除感光耐蝕膜或中間層或兩者以均勻地縮 小中間層羊一次極小之線寬,其接著做爲欲蝕刻圖樣之材 料之蚀刻罩。前述之中間層可提供:⑴在感光财餘膜曝光 期間之抗反射功能,⑵在後績的側邊移除期間做爲一蝕刻 停止廣或一犧隹廣以保護下方之被赴層*及/或⑶在材料 被蝕刻成形之後氧爲一餘餘物移除層。 前述之次製版圖樣成形及殘餘物移除可在例如多晶矽、 •金屬、絶緣物、鐵電體等材料上產生。次製版圖樣可能定 出最小之尺寸項目,例如用於積體電路之閘極長度及互連 ~ 5 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀t-面之汰意事項再t本頁)
449 792 A7 _______ __ B7 五 '發明説明(4 ) 線寬。 第一較佳實施例 圖2a-h例示第一較佳實施例感光耐蝕膜圖樣成形方法, 可用於形成一用於閛極層多晶矽蝕刻之罩β特别是,從 ”通常具有Ρ及η型完全摻雜之區域以建構裝置之(1〇〇)方 命單晶矽基底202,加上絶緣氧化物203、厚度通常爲6-10 .nm之閘極氧化物204、厚度通常爲3〇〇-5〇〇nm且摻雜或未掺 雜或只在某些部分摻雜之閛級多晶矽層206"開始。接著進 行下列步驟: ⑴在多晶矽206上飛濺沉積一 55nm厚之氮化鈦(TiN)層208 。Tilif 208做爲一用於I-線製版術之埋藏的抗反射塗層 r'BARC");即TiN積極地吸收波長365nm之光線。如果沒有 TiN或其他的BARC,在下方之多晶矽206將會反射曝光之光 線使其滲入重疊之感光耐蝕膜並干擾感光耐蝕膜取決於位 置之曝光程度,原因在於感光耐蚀膜之厚度在例如絶緣氧 化物203之凸起物上變化。 ⑵在JiN BARC 208上旋壓约1/£1〇厚之1-線感光耐蝕膜層 210 ; 2的、廣之厚度取決於下方之地形。I-線感光耐蝕膜可 能由具有疊氛化物感光劑(azide sensitizers)之環化衆- 經濟部中央標隼局員工消费合作社印製 2-甲基丁二烯衆合體(cyclized polyisoprene polymers) 製成。如果有需要可軟烘焙感光耐蝕膜210。剖面立視圖 及俯視圖請見圖2a_b。 ⑶以一 I-線製版系統曝光感光耐蚀膜210以定出一具有 最小0.33a m線寬之圖樣。接著顯像已曝光之感光耐蚀膜 本紙張尺度適用中國國家標隼(CNS >A4规格(210x297公羞) 4 4 9-79 2 & - A7 ________B7_ 五、發明説明(5 ) 210且將其烘焙以使圖樣化之感光耐蝕膜一部分2Π及212 變形,如圖2c-d之剖面立視圖及俯視圖所示。以表示 之寬度可能係一最小線宽,例如0.33um。見圖2c-d,其 中圖2c係沿著圖2d之俯視圖中之C-C線之剖面圖。 ⑷施加一等向蝕刻以移除在感光耐蝕膜圖樣211-212中 之ΔΪ而產生感光耐蝕膜圖樣213-214,但是前述之蝕刻 -只移除極少量之TiN 208。此等向餘刻可爲一在1.5 mTorr 塵力下包含80%氦及20%氧之電漿蚀刻,其以160nm/min之 速率移除感光耐蝕膜。因此一 15秒之蝕刻將會移除0.04am 之感光耐蝕膜且將0.33 之線寬縮減至一 0.25 之線寬 。圖2e-f顯示被蝕刻之感光耐蝕膜圖樣213-214,以實線 定出一W-2AW之線寬,及原來感光耐蝕膜圖樣211-212, 以虚線定出一W之線寬〇 鯉濟部中央標準局員工消費合作社印製 ⑸施加一非等向蝕刻以移除前述之TiN層208曝光之一部 分且完成用於蝕刻多晶矽206之罩。一具有氯之螺旋電漿 蚀刻機(helicon plasma etcher)在6 mTorr之壓力下會以 約200 nn^min之速率蝕刻TiN,因此约15秒之蚀刻將會移 除曝光之TiN而留下217-218之TiN—部分。此蝕刻亦會以 大致相同之速率蝕刻多晶矽,但蝕刻在多晶矽206處停止 並不會有危險,原因在於多晶矽206接著就會被非等向蝕 刻。圓2g-h例示在下方之TiN部分217-218之上最後的感光 时独膜圖樣213-214,其形成用於多晶石夕206非等向蚀刻之 最小線寬W-2AW單。 多晶矽206之非等向蝕刻接著在约6 mTorr之壓力下以感 -7 - 本紙張尺度適用肀國國家襟準(CNS ) Λ4規格(2丨0X297公釐)
五、發明說明(6) 光耐蝕膜圖樣213-214做爲罩藉由一來自ci 2,HBr,及He /〇2 (80%/20%)混合氣體之螺旋激發電漿而進行。Br提供 邊牆鈍化作用以保證非等向性。C1 2 /HBr/He_〇 2電漿可 以比蝕刻氧彳匕物快300倍之速度蝕刻多晶♦,且重疊蝕刻 至氧化物204上時只會移去極小量之氧化物;見圓3。一 最後的氧電漿剝除前述之感光耐蝕膜,加上一氣電漿或一 .SCI洗淨劑⑽4 OH+H2 〇2 +H2 0溶液)在不影響多晶矽或 曝光之閘氧化層之下從被蝕刻之多晶矽上剝除TiN。 第二較佳實施例 圖4a-d例示第二較佳實施例之具有感光耐蝕膜圖樣成形 方法,也可用以形成一閘級多晶矽蝕刻之罩。特别是,再 一次從"具有絶緣氧化層403之(100)方向單晶矽基底402、 具有6 im厚度之閘氧化層404,加上具有400nra厚度之閛級 多晶石夕層406"開始。接著進行下列步骤: ⑴將一 200nm厚之有機BARC層408旋壓在多晶矽406上。 即,有機BARC層408積極地吸收365im波長之光線。有機 BARC層408可爲一附有染料群之聚合物,前述之染料群提 供吸收作用但不會改變聚合物之鍵結;例如聚酿胺酸聚合物 及共聚物。如前所述t如果缺少某種BARC,下方之多晶石夕 406將會反射曝光光線使其滲入重疊之感光耐蝕膜410並干 擾感光耐蝕膜取決於位置之曝光程度,原因在於感光耐蝕 膜之厚度改變了。 ⑵旋壓大约lam厚之感光財蝕蹲層410在BARC層408上; 層401之厚度取決於其下方之地形。圖4a顯示一剖面立視 -8 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) {請先閱讀背面之注意事項再填寫本頁) 裝
-&J 經濟部智慧財產局員工消費合作社印製 79 2 經濟部中央標準局貝工消費合作社印裝 A7 B7 五、發明説明(7 ) 圖。 ⑶以一 I-線製版系統曝光感光耐蝕膜410以定出真有最 小線寬0.30am之圖樣。接著將感光耐蝕Μ顯像及烘焙以 使圖樣化之感光耐蝕膜部分411及412變形,如圖4b所示, .以"ff"表示之寬度可能爲一例如〇.3um之最小線寬。 ⑷在25-27 mTorr之壓力下在一平行板電漿蝕刻機中使 .用混合物CHF 3 /CF 4 /〇 2或CHF 3 /0 2 β葬等命地移除BARC 層408之曝光部分。此蝕刻亦以一取決於CHF 3對CF 4比之 速率等向地移除感光耐蝕膜:一CHF3及〇2之混合物以大 約等於其移除BARC之速率來移除感光耐蝕膜(其可能以一 衆合物或異戊二烯(isoprene)爲基礎),然而CF4及〇2 無法快速地移除感光耐蝕膜〇圖5提出感光耐蝕膜對BARC 蝕刻比例爲氣體混合物之函數。因此藉由選擇氣體混合物 ,在BARC蝕刻期間感光耐蝕膜圓樣411-412之AW可被移除 任何想要的0至200 nm之厚度以達到線寬之感光耐 蝕膜圖樣413-414。例如,假如感光耐蝕膜之侧邊蝕刻速 率约爲BARC之垂直蚀刻速率之1/10,在伴隨著重番蚀刻之 BARC移除期間以製版定出之線寬〇. 30 u m可以縮小至〇. 25 ttm。圖4c-d顯示侧邊及垂直蝕刻及定出一線寬爲f-2AW 之用於蝕刻多晶矽406之蝕刻感光耐蝕膜圖樣413-414。 多晶矽406之蝕刻接著以一來自SF6加上HBr之氣體混合 物電漿並使用感光耐蝕膜圖樣413-414做爲罩來進行。Br 提供邊牆鈍化作用以保證非等向性。此外,步驟⑷之barc 蚀刻沉積材料405在BARC之邊牆上,如圖4d所示;且在多 -9 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) H- «τί ^^^1 ^^^^1 ^^^1 ^^^1 HBti 1 (請先聞讀f'面之ii-意事項再t^'·頁) -訂 449 *79 2 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(8 ) 晶矽蝕刻期間此邊牆材料移至形成之多晶矽邊牆,如圖6 所示,且限制在邊牆基底之微挖掘。使用Cl 2 /HBr/He-〇2 電漿蚀刻以結束並重疊蝕刻,原因在於此混合物以比蚀刻 氧化物快約300倍之速率蝕刻多晶矽,且一在氧化物404上 之重叠蚀刻只會移除極小量之氧化物β 一最後之氧電漿剝 除圖樣化的感光耐蝕膜加上BARC。 - 各種非等向之多晶矽蝕刻具有不同量之本質的線寬縮減 。因此’使用第二較佳實施例容許藉由調整BARC蝕刻氣體 混合物使得總線寬縮減(藉由BARC蝕刻之感光耐蝕膜線寬 縮減加上藉由多晶矽蝕刻之線寬縮減)維持常數以補償多 晶珍蚀刻。 第三較佳實施例 第三較佳實施例同樣使用一等向蚀刻以在金屬蚀刻之情 沉下縮減具有ΤίΝ抗反射塗廣之感光耐蝕膜罩之最小線寬 。特别是,鋁互連層常常具有TiH之鍍層以作爲擴散障礙 及電遷移抑制閘極。因此圖7a顯示具有絶緣閛極704之基 底702及具有以閘極704速接至FET之源極/汲極之填滿鎢 的通道708之平板化之氧化物絶緣層706,加上由710及714 之TiN包覆之鋁層712。 接著,在感光耐蝕膜720上旋壓且以一遮罩之I-線光線 曝光以得到線寬爲W之圖樣;上TiN鍍層714做爲抗反射塗 層。將感光耐蝕膜720顯像,接著施行一氧電漿蝕刻以將 圖樣化之感光耐蚀膜720之線寬縮減至並使用上 TiN鍍層714做爲蚀刻停止層;圖7b顯示圖樣化之感光耐蚀 -10 - 本纸張尺度適用中國國家標準(CNS > A4規格(21〇Χ297公釐) ' (請先閲瘦背面之法意事項再本頁) -β Γ 經濟部中央操準局員工消費合作社印製 449792 A7 ______B7_' .__ 五·、發明説明(9 ) 膜之縮減〇 接著施行一以氣爲基底之非等向蝕刻以移除TiN 714、 A1 712且TiN 710未被圖樣化之感光耐蝕膜720遮罩。以一 氧電漿剝除圖樣化之感光耐蝕膜。在此情沉下TiN 714之 ,結構層亦做爲埋藏之抗反射塗層及感光耐蝕膜線寬縮減之 蝕刻停止層。 .第四較佳實施例 圖8a-d例示第四較佳實施例,亦可用以形成一用於蘭級 多晶矽蝕刻之罩。特别是,同樣以從"具有絶緣氧化層803 之(100)方向單晶矽基底802、具有6 nm厚度之閘極氧化物 804,加上具有400nm厚度之閛級多晶矽層406"開始。接著 進行下列步騍: ⑴在多晶矽806沉積一做爲I-線BARC之200im厚之TiN層 208。TiN沉積可藉由在N 2電漿中飛濺Ti或飛濺TiN而達成 。如前所述,BARC 808限制在一重疊之感光耐蝕膜層中之 反射性的干擾,否則會造成取決於位置之感光耐蝕膜之曝 光程度,孕因在於感光耐蝕膜之厚度改變。 ⑵旋磨大約lw m厚之感光耐蝕膜層81〇在BARC層808上; 層808之厚度取決^於其下方之地形。圓8顯示一剖面立視 圖0 ⑶以一 1_線製版系統曝光感光耐蚀膜81〇以定出一具有 最小線寬0.30it m之圖樣◊接著將感光耐勉膜顯像及烘焙 以使圖樣化之感光財独膜811及812變成如圖仙所示者。以 "F表示之寬度可能係一最小線寬,例如〇 3〇/im。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱度背面之法意事項再^sai^·頁) 裝' > HI )^1 —^1 49 792 Α7 Β7 五、發明説明( 10 經濟部中央標準局員工消費合作社印製 ⑷施行一非等向蝕刻以移除BARC層808之曝光之部分; 如圖8c所示。一具有6 mTorr壓力氣氣之氣電漿蝕刻機用 於TiN BARC將會以約200 nm/nin之速率#刻TiN,因此一 約60秒之蝕刻將會移除曝光之TiN並留下BARC部分821-822 .。此蚀刻也會以大约相同之速率蝕刻多晶矽,但蝕刻在多 晶矽806處停止並不會有危險,原因在於多晶矽806會在步 .驟(6)中被非等向蚀刻。 ⑸施行一預定之等向蝕刻以侧向地移除約0.025 £iin之 BARC 821-822以形成窄的最小線寬爲0 · 25 u m之BARC部分 823-824 ;圖8d顯示最小線寬W-2AUf。此TiN BARC之等向 餘刻可爲一稀释之Η 2 〇 2之濕蚀刻,其以约5 im/min之速 率蝕刻Till,因此將會蝕刻5分鐘〇注意重疊之感光耐蝕 膜811-812限制BARC曝露在任何蚀刻劑下之量且大大地減 少鄰近效應以確保在整個晶圓中BARC之均句之0,025 tt m侧 邊移除。相似地,可採用一等向電漿蝕刻。窄化的BARC 823-824形成最後的蝕刻罩,W-2AW之最小線寬被用於多 晶矽806之非等向蝕刻上。 (6)首先以一氧電漿剝除重簦之感光耐蝕膜811-812,接 著以一BARC 823-824做爲罩以非等向蚀刻多晶矽806。注 意BARC 823-824之厚度容許使用略爲非選擇性之非等向多 晶矽蝕刻;即一電漿蝕刻可能移除BARC使用其至少以兩倍 之速度移除前述之多晶矽。見圖8e。最後,剝除BARC並留 下次製版圖樣之多晶矽。 注意,使用有機物BARC亦有可能使得感光耐蝕膜可被移 本紙張尺度適用中國國家榇準(CNS ) A4規格(210X297公釐) 請 先 聞 A 之 項 頁 訂 449792 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明(U ) 除而不會同時移除BARC。 第五鮫佳實施例 圖9a-d例示第五較佳實施例之方法,亦可與任何其他前 述之較佳實施例線宽縮減方法一起使用或單獨使用。第五 較佳實施例使用中間層(可爲BAKC)做爲一移除點以移除 重巷之感光財姓膜或感光时姓膜殘留物,步骤如下: , ⑴以一在50im厚之TiN中間層部分917-918上之圖樣化之 感光耐蝕膜9Π-912開始,前述之中間層依序位於300nin厚 之多晶矽906上。TiN做爲BARC以使感光耐蝕膜圖樣化且, 選擇性地,感光耐蝕膜911-912可能已被等向蝕刻以縮減 線寬,相似於圖2g之結構。見圖9a。 ⑵以一 C1及Br基底之電漿及感光耐蝕膜911-912加上以 TiN 93L7-918做爲蝕刻單以非等向蝕刻多晶矽906。蝕刻電 漿亦從感光耐蝕膜911-912之邊牆處形成硬化之感光耐蝕 膜部分913-914。見圖9b。 ⑶在例如SCI (—分29%之NH4 0H,一分30%之H 2 0 2及 六分Η 2 〇之比例)之溶液中溶解TiN 917-918;此亦沿著 硬化之邊牆913-914移除感光耐蝕膜91卜912。見圈9c。選 擇性地,在溶解TiN 917-918之前,具有一氧電漿之感光 耐蝕膜911-912灰接著溶解TiN 917-918。此優先之灰化使 TiN 917-918之其他的面快速溶解且仍然容許移除氧電漿 無法移除之硬化邊牆部分913-914。圖9d顯示在感光耐蚀 膜灰化之後TiN溶解之前之結構。 中間層917-918可能已爲一有機BARC層,且此方法將依 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ297公釐) —•^^^1 ^^^1 ^^^1 In Tn .、,1 \ 丨 .: : (請先閲发背面之>£·意事項再1^本頁) 訂 449?92 a? B7 經濟部t央標準局貝工消費合作社印裝 五、發明説明(12 ) 循BARC溶解之同樣步騍,藉由有機溶劑提供硬化邊牆部分 913-914之移除。然而,有機BARC邊牆也有可能硬化,因 此可能需要一特别之溶劑以適應所採用之BAKC類型。且在 感光耐蝕膜下使用一中間層以移除硬化邊牆也應用在蝕刻 金屬層上,相似於第三較佳實施例,且用於蝕刻穿過絶緣 物之通道。 .改良輿麥化 前述之較佳實施例可以各種方法變化但仍維持一個以上 之使用中間層之特色,前述之中間層可做爲一用於線寬縮 減之埋藏抗反射塗層、蝕刻停止層或犧牲層,且亦可用以 移除重疊之感光耐蝕膜或殘留物或其他材料。 例如,第一、第二及第三較佳實施例之感先对蚀膜可被 剝除且圖樣化之BARC單獨做爲餘刻罩,使得蚀刻對於barc 具有足夠之選择性。用於縮減感光耐餘膜線寬之等兩蚀刻 可略爲非等向性使得足夠之感光蝕膜留下。層之厚度及線 寬及蝕刻化學性質及狀況皆可以改變。此外,較佳實施例 之描述皆埤用I-線製版術,然而使用同樣的或不同感光崎 蝕膜及抗反射塗層之其他曝光波長,同樣之方法亦可用。 再者,還可使用一單晶圓螺旋波電漿蝕刻或其他型式之電 漿姓刻包含RIE、ECR RIE群,及感應地耗合電漿。 -----------裝 — I r_y i I (請先聞t背面之ίΐ'意事項再#'寫本頁) -& 本紙張欠度適用中國國家榇準(〇阳)八4规格(210/25>7公釐)

Claims (1)

  1. α 85112258
    imiiuiiu ninfflf jjim 飞民困》9年6月2i曰送里厂 (Submitted on June 2lt 2000) ?92 六、申請專利範圍 申.請♦利益圍4正i -附件— ^AntanAnA Πη|»*η jn ^hjng1t Γη il τ · ~K9年6片:ii曰送呈)’― 續請委C 本發修正後是否-更"實質内容 經濟部智慧財產局員Η消費合作社印製 l 一種製版之方法,包含下列步驟: (a) 備妥一欲蝕刻圖樣之底層; (b) 在該底層上製作一中間層; (c) 在-談·中間層上製作一對輻射敏感之頂層; (d) 以輻射在頂層上製作圖樣以形成一圖樣化之頂 層; 0)同時側邊移除該圖樣化之頂層之一部分且垂直移 除曝光之該中間層之一部分以形成一縮減之在一圖樣化 之中間層上之圖樣化頂層;及 ⑴使用該第二圖樣化之中間層做為至少一部分之罩 以移除該底層之一部分。 2. 如申請專利範圍第1項之方法,其中: (a) 中間層係由有機聚合物製成,該有機聚合物係選 自聚醯胺酸聚合物及共聚物之群;及 (b) 該頂層係由感光耐蝕膜製成。 3. 如申請專利範圍第2項之方法,其中: (a)該同時地移除係藉由電漿蝕刻達成。 4. 如申請專利範圍第3項之方法,其中: (a) 該底層係多晶矽; (b) 該底層部分之該移除係使用非等向電漿蝕刻。 5. —次製版術之圖樣化方法,包含步驟: 0)備妥一欲蝕刻圖樣之底層; (b)在該底層上製作一埋藏之抗反射塗層(BARC),該 BARC層可吸收第一波長之輻射; -15 - 、、- \}, ----»--—ί ί,、 ----— 1 訂 ---------f、v (請先間讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 85349B 44^ 792 &8 C8 D8 六、申請專利範圍 (c) 在該BARC層上製作一感光耐蝕膜層,該感光耐 蝕膜層可由具有該第一波長之輻射曝光; (d) 以輻射在該感光耐蝕膜層上製作圖樣,該輻射包 含該第#玻長以形成一圖樣化之感光耐蝕膜層,其最小 線寬為W ; (e) 同時蝕刻該第一圖樣化層以從所有該第一圖樣化 之層之曝光之表面沿著一該BARC層表面之方向移除 △ W之量且蝕刻該BARC層移除曝光之部分以在該一 圖樣化之BARC上形成一第二圖樣化之感光耐蝕膜 層,其最小線寬為W-2AW ;及 (f) 使用該第二圖樣化之層及圖樣化之BARC層做為 蝕刻罩以非等向蝕刻該底層。 ' -*1 J - (請先閱讀背面之注意事項再填寫本頁) 裝 訂 經濟部智慧財產局員工消費合作社印製 -16 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW085112258A 1995-07-14 1996-10-08 Intermediate layer lithography TW449792B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US119795P 1995-07-14 1995-07-14

Publications (1)

Publication Number Publication Date
TW449792B true TW449792B (en) 2001-08-11

Family

ID=21694857

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085112258A TW449792B (en) 1995-07-14 1996-10-08 Intermediate layer lithography

Country Status (5)

Country Link
EP (1) EP0753885B1 (zh)
JP (1) JPH09237777A (zh)
KR (1) KR100434133B1 (zh)
DE (1) DE69624415T2 (zh)
TW (1) TW449792B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0740330A3 (en) * 1995-04-28 1998-05-13 Texas Instruments Incorporated Method for reducing the standing wave effect in a photolithography process
US5965461A (en) * 1997-08-01 1999-10-12 Advanced Micro Devices, Inc. Controlled linewidth reduction during gate pattern formation using a spin-on barc
US6121155A (en) * 1998-12-04 2000-09-19 Advanced Micro Devices Integrated circuit fabrication critical dimension control using self-limiting resist etch
US6362111B1 (en) * 1998-12-09 2002-03-26 Texas Instruments Incorporated Tunable gate linewidth reduction process
WO2000045429A1 (en) * 1999-01-26 2000-08-03 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
KR100334577B1 (ko) * 1999-08-06 2002-05-03 윤종용 사진공정의 해상도를 능가하는 트렌치를 절연막내에 형성하는방법
JP2002009056A (ja) * 2000-06-22 2002-01-11 Mitsubishi Electric Corp 微細パターン形成方法およびその方法により製造した装置
JP4654544B2 (ja) 2000-07-12 2011-03-23 日産化学工業株式会社 リソグラフィー用ギャップフィル材形成組成物
JP4530552B2 (ja) 2001-01-29 2010-08-25 富士通セミコンダクター株式会社 半導体装置及びその製造方法
TW567575B (en) 2001-03-29 2003-12-21 Toshiba Corp Fabrication method of semiconductor device and semiconductor device
US8158527B2 (en) 2001-04-20 2012-04-17 Kabushiki Kaisha Toshiba Semiconductor device fabrication method using multiple resist patterns
JP4806516B2 (ja) 2003-08-29 2011-11-02 Okiセミコンダクタ株式会社 半導体装置のプラズマエッチング方法
JP4865361B2 (ja) 2006-03-01 2012-02-01 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP2009065000A (ja) 2007-09-07 2009-03-26 Tokyo Electron Ltd 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US7846645B2 (en) * 2007-12-14 2010-12-07 Tokyo Electron Limited Method and system for reducing line edge roughness during pattern etching
JP6208017B2 (ja) 2014-01-07 2017-10-04 株式会社日立ハイテクノロジーズ プラズマエッチング方法
KR101794738B1 (ko) 2014-11-19 2017-11-07 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마 처리 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2152223B (en) * 1983-11-28 1987-01-14 Fusion Semiconductor Systems Process for imaging resist materials
US4557797A (en) * 1984-06-01 1985-12-10 Texas Instruments Incorporated Resist process using anti-reflective coating
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
US5525542A (en) * 1995-02-24 1996-06-11 Motorola, Inc. Method for making a semiconductor device having anti-reflective coating

Also Published As

Publication number Publication date
EP0753885A1 (en) 1997-01-15
KR100434133B1 (ko) 2004-08-09
JPH09237777A (ja) 1997-09-09
DE69624415T2 (de) 2003-07-03
EP0753885B1 (en) 2002-10-23
KR970008323A (ko) 1997-02-24
DE69624415D1 (de) 2002-11-28

Similar Documents

Publication Publication Date Title
TW449792B (en) Intermediate layer lithography
US5976769A (en) Intermediate layer lithography
US5804088A (en) Intermediate layer lithography
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
CN101814421B (zh) 形成半导体器件的精细图案的方法
JP3112745B2 (ja) パターン形成用導電性組成物及び該組成物を用いたパターン形成方法
JP3003657B2 (ja) 半導体装置の製造方法
US20080044759A1 (en) Fine Pattern Forming Material, Method Of Forming Fine Resist Pattern And Electronic Device
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
JP2769038B2 (ja) パターン形成方法
KR100551071B1 (ko) 반도체소자 제조방법
TW419617B (en) Intermediate layer lithography
KR100939109B1 (ko) 반도체소자 제조방법
CN1316564C (zh) 复合光致抗蚀剂层结构
JPH08153704A (ja) 半導体装置の製造方法
KR100858874B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR20030050172A (ko) 반도체 소자의 감광막 패턴 형성 방법
KR100955184B1 (ko) 반도체소자의 제조방법
Blakeney et al. Silicon-rich-methacrylate bilayer resist for 193-nm lithography.
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
TW505979B (en) Rework method of photoresist layer
KR20040057396A (ko) 반도체소자 제조방법
Marriott et al. A Method For Generating Sloped Contact Holes Using A Cantilever Resist Structure
KR20030094627A (ko) 반도체소자 제조방법
JP2005223290A (ja) パターン形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent