TW449889B - Method for making a semiconductor - Google Patents

Method for making a semiconductor Download PDF

Info

Publication number
TW449889B
TW449889B TW89113677A TW89113677A TW449889B TW 449889 B TW449889 B TW 449889B TW 89113677 A TW89113677 A TW 89113677A TW 89113677 A TW89113677 A TW 89113677A TW 449889 B TW449889 B TW 449889B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor
semiconductor device
island
aforementioned
Prior art date
Application number
TW89113677A
Other languages
English (en)
Inventor
Haruo Hyoudo
Shigeo Kimura
Takanori Shibasaki
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Application granted granted Critical
Publication of TW449889B publication Critical patent/TW449889B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10Containers or parts thereof
    • H10W76/12Containers or parts thereof characterised by their shape
    • H10W76/15Containers comprising an insulating or insulated base
    • H10W76/153Containers comprising an insulating or insulated base having interconnections in passages through the insulating or insulated base
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/50Encapsulations or containers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60Seals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00Electrical arrangements for controlling or matching impedance
    • H10W44/20Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Light Receiving Elements (AREA)
  • Pressure Sensors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

經濟邳智慧財產扇員工消費合作社印製 A7 __B7_____ 五、發明說明(i ) [發明所屬技術領域] 本發明係有關一種半導體裝置之製造方法,尤指將高 頻用途之半導體元件收納於中空氣密之包封體(pcakage) 内。 [習知之技術] 以往使用高頻之半導體晶片中,為了減少端子間容量 而收納於中空的包封體内。與使用樹脂封裝的情況相比, 由於空氣的介電率較小,故能提升高頻特性。 第7圖係以往之高頻半導體裝置的圖例(例如曰本特 開平10-173117號)。該裝置之結構係由:陶瓷等所構成之 底座基板1、外部連接用之導腳2、和同樣由陶瓷等構成之 帽罩3等所構成。將半導體晶片5固定於導腳2之元件裝 載部表面,並以焊線6連接半導體晶片5和導腳2,使半 導趙晶片5密封於由帽罩3所構成之氣密空間7内部。 製造該裝置時’其製程步驟係:以引線架的狀態供應 導腳2 ’將半導體晶片5黏接於該引線架益行打線,且在 引線架下面貼上底座基板1,然後切斷導腳2,並加以整 形。 [發明所欲解決之問題]
然而,由於前述之中空包封體有導^ 2從底座基板I 突出之構造,故在印刷基板上進行安裝時,會有安裝面積 過大之缺點。 此外’由於按各個元件對引線架將底座基板I和帽罩 3分別黏接,使得製程複雜,而有不適大董生產之缺點, 丨_·丨 " - ——_ 本紙#爻崚過用屯國國家標革(CNS)A4規格(21ϋ χ 297 >11547 -------------裝--------訂---------線 (碕先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 44988 9 A7 --------- --------- - B7 ______ 五、發明說明(2 ) [解決問題之方案] 本發明係鑑於前述各缺失而開發者,其特徵在具備: 準備具有相對應之第1主平面和第2主平面並在前述第工 主平面形成多數個裝載部之共用基板的工程;於各個前述 裳載部固設前述半導體元件之工程;將含蓋複數個前述裝 載部之蓋體固設並將前述半導體元件—中空密封之工 程:以及’按每個前述裝載部上分離前述蓋體和前述基板, 而製得各個前述半導體元件呈中空密閉狀態之半導體裝置 的工程。 [發明之實施型態] 以下詳細說明本發明之第1實施例。 第1工程:參照第1圖(A)。 首先,準備大張之基板21。大張基板21係由陶瓷或 玻璃環氧樹脂等絕緣材料所構成,其板厚有1〇〇mm至 500mm ’而且大張基板2丨在表面側設有第1主平面22a, 在旁面側則設有第2主平面22b。符號23係格子狀之柱狀 邛,其以高0.4ram ,寬〇‘5mm之大小覆蓋在基板2〗近外 邊處利用柱狀部23在基板21上形成中央部分凹下之凹 $ 24 °凹部24之形成係利用事先在相當於凹部24之部位 形成有多數開口部之第2基板21a黏貼於第i基板21而完 成’兩者板厚之和即為前述之板厚。此外,,也可將基板21 和第2基板21a成形為一體來使用。 凹部24係等間隔地縱橫配置於基板21,其一格大小 約〇‘8mmx 〇.6mm。在凹部24的第1主平面22a上,利用 (請先閱讀背面之注意事項再填寫本頁) —裝·!-----訂·--------線' · 本紙張中國圏家樣準(CNS)A4洗格(210 X 297公爱) 2 311547 A7
經濟部智慧財產局員工消費合作.ϊ±印契
五、發明說明(3 ~ ^ 鑛金等導電圖案描繪有多數 a 夕數,.旦之曰日島部26和電極部27、 a曰島部2 6以帶狀f宠· > $ 夏穿之形態延伸於凹部2 4之大致中 央處,並在與晶島部26伴拷 Ίη 保持間距之兩側位置配置電極部 27、28,且由各凹部24及瑷鏟免田 及裒繞其周圍之第2基板2ib的部 为柱狀部23構成元件裝載部41。 第2工程:參照第1圖(b)。 備妥上述基板21後,在各個凹部24内,於晶島部以 上將半導體晶片29點接,並將焊線3〇連接,此時焊線3〇 之高度係低於柱狀部23之高度β此外,亦可將第丨基板 21和第2基板21 a個別形成,且僅對帛】基板21作晶片 黏接、引線連接後,進行黏貼第2基板2U之步驟。 第3工程:參照第2圖(a)。 準備一塊板狀蓋體36,其係由板厚約〇15mm至 0,hmm左右之陶瓷板或有機絕緣材料所構成,將蓋體36 黏接於含蓋複數個裝載部4〗之柱狀部23,以蓋體36密封 各個凹部24。黏接時,可使用環氧樹脂系等黏著劑。藉此 方式使半導體晶片2 9和焊線3 0完全收納於氣密空間内。 第4工程*參照第2圖(B)。 其次,以形成於基板21表面之對正標記化“"為基 準’按各個裝載部4 1進行分割,以獲得彳固別之半導體裝 置3分割時係使用切割刀(dicing blade)42,並在基板2 1 的背面側貼上切割導片,沿著切割線43縱橫地一次切出基 板2 1和蓋體36。而切割線43係位於柱狀部23之中心。 另外,也可將切割導片黏貼於蓋體3 6側。 &蜮張义度適用令國國家樣準(CNS)Ai規格(·:?〗〇<烈7公釐 .'11547 裝--------訂---------線 {請先閱讀背面之>i意?項再填寫本頁) 44988 9 A7 B7 經濟部智慧財產局員工消費合作杜印製 五、發明說明(4 ) 第3圖係本發明之第2實施型態說明圖,其為使蓋體 36與柱狀部23 _體成形之例。 第1工程:參照第3圖(A)。 首先,準備大張的基板21 »大張基板21係由陶瓷或 環氧樹脂等絕緣材料所構成,其板厚有O.lmin至〇,5πιτη, 而且大張基板21在表面側設有第1主平面22a,在背面側 則設有第2主平面22b。在第1主平面22a的表面上,利 用鍍金等導電圖案描繪有多數組之晶島部26和電極部 27、28。環繞晶島部26和電極部27、28周圍的區域則構 成元件裝載部4 1 ’而該元件裝載部4 1係等間隔地縱橫配 置多數個。晶島部2 6以帶狀貫穿之形態延伸於凹部2 4之 大致中央處’並在與晶島部26保持間距之兩旁位置配置電 極部27、28 » 備妥該基板21後’按各個元件裝載部41將半導體晶 片29黏接於晶島部26上並將焊線30連接。 第2工程:參照第3圖(B) » 準備'蓋體36’其係由板厚約至0.3mm左右之 陶瓷板或有機絕緣材料板所構成。在蓋體36上備有凹部 24,其係將元件裝載部41圍覆在第1主平面22a之相對 面。凹部24周圍由柱狀部23以高〇_imm至0.2 mm、寬 0.2mm至〇.5mm之大小圍成格子狀。凹郝24係等間隔地 縱橫配置’其一格大小約0.8mmx 0.6mm。 然後’在完成晶片黏接和引線連接之基板21上,將各 個元件裝載部41收納於凹部24,並黏接固定蓋體36。點 :--^---*裝--------訂*--------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 311547 經濟部智慧財產局員工消費合作社印製 A7 _______ ___B7_ 五、發明說明(5 ) 接時,可使用環氧樹脂系等黏著劑來接合。藉此方式使 半導體晶片29和焊線30完全收納於氣密空間 田於本 實施型態亦可對平板狀之基板2】作晶月黏接和?丨線連 接,故不需用吸附筒或熔接工具接觸枉狀部2 3 ’故可縮小 凹部24尺寸。 第3工程: 和第1實施型態相同地,以形成於基板2〗表面之對正 標記為基準,按各個裝載部4丨進行分割而獲得個別之半導 體裝置(未圖示)。分割時,可使用切割刀42,並在基板21 的背面側貼上切割導片,沿著切割線4 3縱橫地一次切出基 板2 1和蓋體36 ’而切割線43係位於柱狀部23之中心。 另外’也可將切割導片黏貼於蓋體36側。 苐4圖至第6圖係依照第丨實施型態所製造之本發明 半導體裝置製造的俯視圖、剖視圖和從背面側觀察之斜視 圖。 從大張基板21分離出之基板2丨a的形狀,在俯視下係 呈長邊X短邊約1 5mmx 2.5mm左右之矩形。 在基板21a的晶島部26上,將肖特基位障二極體或 MMIC、GaAsFET元件等高頻用途之半導體晶片29黏接。 將在半導體晶片29表面所形成之電極堅#和電極部27、 28以複數之焊線3〇連接。晶島部26在電極27和電極28 之間係形成帶狀;若是FET元件,則以晶島部26為源極, 以減低閘極用電極2 7和沒極用電極2 8的漂浮容量。 在基板21之第2主平面22b的表面上.利用鍍金等導 私紙張尺度適用φ國國家標準(CMS)A4規格(:Π〇χ 297公釐) 111547 裝---------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 449889 經濟部智慧財產局員Μ消費合作社印製 A7 B7 五、發明說明(6 ) 電圖案形成外部連接端子32、33、33。外部連接端子32、 33、33之形狀近似晶島部26和電極部27 ' 28。在電極部 32、33、34上設有從基板21之第1主平面22a貫穿第2 主平面22b之穿孔35。穿孔35之内部預先埋設鎢 '銀、 銅等導電材料,晶島部26連接於外部連接端子33,電極 部27連接於外部連接端子32,電極部28連接於外部連接 端子33作電連接。外部連接端子32、33、33之端部從基 板2〗之端部後退〇.!111„1至〇 2mm&右焊線3〇和金屬細線 31最好連接於各個電極部27、28之穿孔35的正上方。外 部連接端子32、33、33係預先形成於大張基板21。 半導趙晶片29周邊係由切割作業所切斷之柱狀部23 圍繞’並由已切斷之蓋體36將上部密封。柱狀部23和基 板21之第1主平面22a以及柱狀部23和蓋體36係用黏著 劑37接合’藉以使半導體晶片29和金屬細線η可收納於 凹部24所構成之氣密空間内,而基板21、柱狀部23和蓋 體3ό的外周端面則作為切割作業所切斷之平坦切割端 面。 剛述電子部件之安裝係將外部連接端子32、33、33 對向接合於安裝基板上的電極圖案。此時,形成帶狀之電 極32可發揮將電極部33、34間屏蔽的功.能。 藉此製造方法所製得之本案電子部件,由於使用大張 基板21,與個別製造之方式相比,可簡化製造工程’並廉 價地製得中空包封體。其次,由於接腳不會從裝置外形突 出,故在印刷基板上進行安裝時,可縮減安裝面 : : *裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度刺令國國家標羊(cn£^格(21G χ 297公$ 6 311547 A7 B7 五、發明說明(7 ) [發明之功效] 如以上構成之本發明半導體裝置之製造方法,由於適 用高頻元件的中空包封體係利用共用基板21切割之方式 來製造’故具有簡化製程之優點,使得裝置外型可縮小, 並具有降低成本之優點。 由於利用帶狀之形式形成晶島部26,並將其配置於電 極部27、28間,即便在裝設諸如FET元件時’也可輕易 地達成閘極、汲極間之屏蔽功能。 [圖面之簡單說明] 第1圖(A)、(B)為說明本發明半導體裝置製造方法的 斜視圖。 第2圖(A) ' (B)為說明本發明之半導體裝置製造方法 的斜視圖。 第3圖(A)、(B)為說明本發明之半導體裝置製造方法 的斜視圖。 圖 經濟部智慧財產局員工消費合作社印製 圖 圖。 第4圖為說明本發明之半導體裝置製造方法的俯視 第5圖為說明本發明之半導體裝置製造方法的剖視 第6圖為說明本發明之半導體裝置製造方法的斜視 第7圖為用以說明習知例之(A)剖視圖 [元件符號說明] ] 底座基板 2 (B)俯視圖 ----------------------^---------線 (請先閱讀背面之注音?事項再填寫本頁} 導腳 表紙張炙.复適用*國國家櫟a (CNS)‘A·!規格 <.2]0 Ί7 公笼;. 川347 44988 9 五、發明說明(8 ) A7 _B7 3 帽罩 5,29 半導體晶片 6,30 焊線 7 氣密空間 21 第1基板 21a 第2基板 22a 第1主平面 22b 第2主平面 23 柱狀部 24 凹部 26 晶島部 27,28,34 電極部 31 金屬細線 32,33 外部連接端子 35 穿孔 36 蓋體 37 黏著劑 41 元件裝載部 42 切割刀 43 切割線 ^--;---”裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 8 311547

Claims (1)

  1. -—--〜 申請專利範圍 L 一種半導體裝置之t 相對應之第1主半 方法,其特徵在具備:準備具季 面形成多數個裳栽:和第2主平面,並在前述第… 裒栽部之共用基板的工程: 則述各個奘# Αιτ 部、及配置於前述:具广用以裝載半導體元件之晶島 #^^^ aB島部的兩側並連接於前述半導體A 仟之電極的電極部, 于等體7L 元件之工程; 在各個前述裝載部上固裝半導體 將含蓋複數個< U 導體元則述裝載部之蓋體固定,俾前述各半 導體疋件中空密封之工程:以及 按各前述裝載部分 各前述半導體元件呈中:前述蓋體和剛述基板,而製得 中二密閉狀態之半導體裝置的工 桂0 丨,如申請專利範圍第〗 ,項之半導體裝置的製造方法,其 中’則述晶島部係延伸 1 你&‘ 〒於則述元件裝載部之大致中央, 俾使m述電極部之間分離。 1.如申請專利範圍第彳 圍第項之半導體裝置的製造方法,其 中’在前述第9主平而 ^ 上具備與晶島部和前述電極部分 別對應之外部連接電極。 ..如申請專利範圍第1 @ 項之半導體裝置的製造方法,其 中,前述之分割工程為切割
TW89113677A 1999-08-06 2000-07-10 Method for making a semiconductor TW449889B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22341099A JP3462806B2 (ja) 1999-08-06 1999-08-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW449889B true TW449889B (en) 2001-08-11

Family

ID=16797719

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89113677A TW449889B (en) 1999-08-06 2000-07-10 Method for making a semiconductor

Country Status (5)

Country Link
US (1) US6521482B1 (zh)
EP (1) EP1075020A3 (zh)
JP (1) JP3462806B2 (zh)
KR (1) KR100347506B1 (zh)
TW (1) TW449889B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623709B1 (en) 2000-11-28 2014-01-07 Knowles Electronics, Llc Methods of manufacture of top port surface mount silicon condenser microphone packages
US7434305B2 (en) 2000-11-28 2008-10-14 Knowles Electronics, Llc. Method of manufacturing a microphone
US7566587B2 (en) * 2001-12-03 2009-07-28 Azimuth Industrial Co., Inc. Method and apparatus for packaging electronic components
JP3881888B2 (ja) * 2001-12-27 2007-02-14 セイコーエプソン株式会社 光デバイスの製造方法
US6747341B2 (en) * 2002-06-27 2004-06-08 Semiconductor Components Industries, L.L.C. Integrated circuit and laminated leadframe package
US8303756B2 (en) * 2004-12-07 2012-11-06 Lg Display Co., Ltd. Method for bonding a glass cap and mask for curing sealant
US9034729B2 (en) * 2006-08-25 2015-05-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same
EP2774390A4 (en) 2011-11-04 2015-07-22 Knowles Electronics Llc EMBEDDED DIELEKTRIKUM AS A BARRIER IN AN ACOUSTIC DEVICE AND METHOD OF MANUFACTURING
US9078063B2 (en) 2012-08-10 2015-07-07 Knowles Electronics, Llc Microphone assembly with barrier to prevent contaminant infiltration
US9794661B2 (en) 2015-08-07 2017-10-17 Knowles Electronics, Llc Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JP2679681B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
JP2760339B2 (ja) * 1996-03-05 1998-05-28 日本電気株式会社 リードフレームのばり取り方法およびリードフレーム用ばり取り装置
JP3652488B2 (ja) * 1997-12-18 2005-05-25 Tdk株式会社 樹脂パッケージの製造方法
US5923958A (en) * 1998-05-28 1999-07-13 Pan Pacific Semiconductor Co., Ltd. Method for semiconductor chip packaging

Also Published As

Publication number Publication date
JP3462806B2 (ja) 2003-11-05
US6521482B1 (en) 2003-02-18
KR20010070016A (ko) 2001-07-25
JP2001053180A (ja) 2001-02-23
KR100347506B1 (ko) 2002-08-03
EP1075020A3 (en) 2005-12-14
EP1075020A2 (en) 2001-02-07

Similar Documents

Publication Publication Date Title
CN100466235C (zh) 包括两个设置在公用夹具中的半导体管芯的半导体封装
TW441051B (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US6452278B1 (en) Low profile package for plural semiconductor dies
US6703261B2 (en) Semiconductor device and manufacturing the same
TWI229362B (en) Method for making an electronic device
TW449889B (en) Method for making a semiconductor
US20030057532A1 (en) Semiconductor assembly with package using cup-shaped lead frame
US20060151868A1 (en) Package for gallium nitride semiconductor devices
TW492171B (en) Method for manufacturing semiconductor device
US11107755B2 (en) Packaging for lateral high voltage GaN power devices
TW493255B (en) Method for marking semiconductors
TW518729B (en) Quad flat non-leaded semiconductor package structure and manufacturing process
JP3801989B2 (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージ
JP2002134663A (ja) 半導体装置およびその製造方法
EP0978871A2 (en) A low power packaging design
US20240203808A1 (en) Semiconductor device
JP2000156434A (ja) 半導体装置
US20230230904A1 (en) Semiconductor device
EP3736854A1 (en) Power semiconductor module arrangement
CN208298838U (zh) 氮化镓高迁移率晶体管
JP2002118191A (ja) 半導体装置およびその製造方法
JP4165952B2 (ja) 半導体装置
CN107706239A (zh) 氮化镓高迁移率晶体管
EP4421868B1 (en) Semiconductor module arrangement
JP2001044313A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees