TW494636B - Spread spectrum phase-locked loop circuit with adjustable spread bandwidth - Google Patents

Spread spectrum phase-locked loop circuit with adjustable spread bandwidth Download PDF

Info

Publication number
TW494636B
TW494636B TW090104437A TW90104437A TW494636B TW 494636 B TW494636 B TW 494636B TW 090104437 A TW090104437 A TW 090104437A TW 90104437 A TW90104437 A TW 90104437A TW 494636 B TW494636 B TW 494636B
Authority
TW
Taiwan
Prior art keywords
signal
frequency
voltage
spread
range
Prior art date
Application number
TW090104437A
Other languages
English (en)
Inventor
Horng-Der Chang
Original Assignee
Realtek Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Co Ltd filed Critical Realtek Semiconductor Co Ltd
Priority to TW090104437A priority Critical patent/TW494636B/zh
Priority to US10/044,120 priority patent/US6606005B2/en
Application granted granted Critical
Publication of TW494636B publication Critical patent/TW494636B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

五、發明說明（1) 【發明領域】 ' … 、 本發明係關於展頻_ 々 展頻範圍的展頻鎖相=相坦路’特別是關於具有可調整 【習知技術】 1幾年來，電磁干擾（Electro-Magnetic Iο:。:。： ： EM1)的問題逐漸受到重視。電腦主機板上 因4卜\你裔在往就是電腦主機中電磁干擾的主要來源。
L〇Ck L〇〇P 制電磁干擾之功能，通常會對該鎖相迴路作一些變化，使 其具有展頻功能，據以抑制電磁干擾。 ⑽圖：二示一種習知的鎖相迴路之主要方塊圖。該鎖相 ΓΛ3 一除N計數器102、一除M計數器1〇4、一相位 厭二為106、一電荷幫浦108、一迴路濾波器11 〇及- 壓控振盪器11 2。 率F 器M102:、接收輸入之參考時序信號，並將其頻 降=1/Ν倍輸出（後文以Fref/N表示此信號）。除⑽計 數盗104係接收壓控振盪器112所輸出之回授時序，並將其 頻率Fve。降低為1/M倍輸出（後文以u表示此信號）。 ，，貞測器1〇6係比較時序Fref/N及Fvc〇/M之頻率差與相 位，1輸出控制信號up、dn。當Fvc〇/M之相位落後U/n 之相位時，相位頻率摘測器106將控制信號up致能；反 之’當FVCC)/M之相位超前Fref/N之相位時，相位頻率偵測 ^106將控制信號dn致能。電荷幫浦1〇8與迴路濾波器ιι〇 用以將相位頻率债測器106所輸出的控制信號up、化轉變
五、發明說明（2) ί控測器m之嶋細致能 能時，則會使迴路A% %率=^器106之控制信號^致 器112依攄迴败、波 所輸出的Vc變小。壓控振盪 序信號的頻率p:uo的輸出電壓、來決定其輸出之時 之大小 序信號的頻率F 夕士 ί 水Γ- 增大時，Fvc。隨:°增大:·、反：=盪器的增益大於〇且I 且vc增大時，則I?曰辫f s塱控振盪器的增益小於0 〇的情形來說明。因此，當 =上益的增盈大於 係式為 貞相I路穩疋時，其頻率關
Fvc〇 - Fref X m/N …···（ 1) 由此關係式可知，若欲控制 之大小即可、然巾，在上述之岸二之大小尸、需控制M、N 為固定頻率，若此固定瓶用中，當PU穩定時，FVC。 送時，會輻射出此頻以及其^ 路徑傳 EMI規格，如圖u所示，其、率、擾源’往往不合乎 故若能將該PLL架構作修正，彳幅超過EMI的規格。 圍内，可減少干擾程度。 、此里均勻展開於一定範 圖2A所示是理想之時間軸上 以fc為中心、，且％射2的範圍内週果’=出頻率 率之振幅與頻率之關係圖，且捧/循衣，圖2Β為該頻 常’壓控振盪器所振盪出的頻率3ΕΜΙ的規格之内。通 I MKVC0(Vc-V〇) 利用數學式子表示，即 其中，Fvc。是壓控振盪器所振盪出的頻率，F。是Vc=v。 五、發明說明（3) 時的自由頻率（free runni 曰 盪器的斜率，單位為Hz/V，v q=enc二）’κ-疋壓控振 雷應，品v s c疋輸入至壓控振盛器的控制 電[’而V。是壓控振盪器的臨界電壓 。控制 控振盘器的頻率才能被控制 口； C;;。、’堅 :週變化义。即可相對地產^ 化，而達到展頻的效果。 冰氏跫 為了達到展頻效果，在習知確田L ^ L ^ 增加另-控制、的迴路二，有些是在PLL中 展頻的效果。p是此種方^週期性的線性變化來達到 雜、整體架構易不穩定(: = === 路展更複 小。另夕卜，美國專利第5,61〇 9 乂及不易工制展頻大 改，值的方法來達到展頻:目5:揭；⑶= 上下限^ 突起的現象’ * _與圖3:所；脈：J :☆的，率走有 EM I規袼。 邊犬起現象可能會超過 【發明概要】 整展目的是提出-種具有可調 更廣範圍的展頻鎖相迴：。@犬起現象、以及把能量展於 -除Ν計V器之具一有除J頻範圍的展頻鎖相迴路，包含 幫浦、-迴路濟波写:；一相位頻率偵測器、-電荷 15第—屢控震盤器以及-第二麼控震盤器 五、發明說明（4) 生控制器輸出具週期變化之控 接收迴路濾波器之電壓 口說而電星調變模組是 號：並輸出不受控夺！器之控制信 制k唬控制之第二電壓 痊“唬，以及由控 變模組之第一電屋信號，5 2輸【：=η器接收電壓調 號，並輸出所需之展頻信號收電昼调·史模組第二電壓信 本發明具有可纲敕θ FM/AM時序產生控制 ^範圍的展頻鎖相迴路，因利用 以下優點： Jl§控制Vc調變模組’使得本發明具有 (1) 僅使用一個迴路， … (2) 展頻的範圍：早2易穩定； (programmable)控制展頻大小；利用程式化 (3) 頻率變化日卑 ’ 展於更大範圍； "以里化’且可以程式化，使能量 (4) 農頻的範圍是週 以不會產生突波， 二丨及化’不會有固定頻率，所 【實施例】使展頻均勻。 以下參考圖式說明本 鎖相迴路之較佳實施例。月，、有可凋整展頻範圍的展頻 圖4顯不本發明目右’ 之電路方塊圖。如該圖周整展頻範圍的展頻鎖相迴路 一除Ν計數器丨2、_^Μ ^本發明展頻鎖相迴路1 0包含 一電荷幫浦18、一迪1^、+器14、一相位頻率偵測器16、 滅波器20、一vc調變器3〇、一 494636 五、發明說明（5) FM/AM時序產生控制器錄及—壓控振盪器。 數写1?、11/^二丄土 24。由於除N計 数盗12、除Μ叶數器14、相位頻率偵測器16 1 8、迴路濾波器20及壓控振盪器22與24的·何' /相k路（如圖1所示）相同，不重複說明。以下僅針 、子c调變器30與FM/AM時序產生控制器4〇詳細說明。 卜本發明展頻鎖相迴路10是利用Vc調變器Μ輸出固定之 第一控制電壓Vcl與週期變化之第二控制電壓L，並藉由第 一控制電壓vcl控制第一壓控振盪器22產生穩定之Fvcqi，而 由第二控制電壓V。2控制第二壓控振盪器24產生所需之展頻 信號FV〇C2。其中第一壓控振盪器22與第二壓控振盪器24的 特性相同。而FM/AM時序產生控制器4〇是產生時序信號控 制Vc ν»周變3 0 ’错以輸出具週期變化之第二控制電壓v 2。 圖5A顯示圖4所示之vc調變器30的電路。如圖5A所 示’该调變器30包含一OP放大器31、參考電流路徑32、第 一電流路徑33、第二電流路徑34、以及2N組第三電流路徑 35。參考電流路徑32由電晶體_〇、開關sw〇、電晶體〇 以及電阻R〇串聯而成。第一電流路徑33由電晶體mpi、開 關s w 1、電晶體in n 1以及電阻R1串聯而成。而第二電流路徑 34是由串聯之電晶體mp2、開關Sw2、電晶體mn2、以及電 阻R2串聯所形成。另外，第三電流路徑35是由電晶體 mp( i)、開關sw( i)、電晶體mn( i)串聯而成，其中 i = 1〜2 N。而且’參考電流路徑3 2、第一電流路徑3 3、第二 電流路徑3 4、以及第三電流路徑3 5之電晶體、開關的尺寸 比（W/L)為：
第10頁
mp〇 : mpl : mp2 : mp(i) = 1 : 1 : (η 6 ) : f .d) mnO : mnl : mn2 :㈣⑴=1 : 1 : u—N 3) : 5 …⑺ swO : swl : sw2 : sw(i) = 1 ·· 1 ··(卜N 3) : …（3) 其中（5為非常小的數值，相當於可調變之最小單位， 為可調整之階數。再者，電阻R〇、R1與”的值需相 等。其中，電阻R1之電壓形成第一控制電壓L，而電阻以 之電壓形成第二控制電壓。
如圖5A所示，迴路濾波器2〇輸出的電壓Vc輸入至調變 器30之0P放大器31的正端，而該〇p放大器31的輸出連接至 電晶體mnO的閘極，並將0P放大器31的負端連接至mn〇的源 極，因〇p放大器負回授成立，則Vc=Vx。接著，經由電流鏡 (current mirror)的技巧將參考電流路徑32之電流鏡映射 至第一電流路徑33、第二電流路徑34、以及2N個第三電流 路徑35，並藉由電阻心與匕產生Vci與^。因此Vci=Vx = Vc， 而流經K的電流I^Vd/R^Vx/R。而流經心的電流l2=：Ii(1—N 占+ X 6 )’其中X為2 N組之第三電流路徑導通之個數，且介 於1〜2N之間。所以
Vc2=R2I2
Ii (1-N (5 +χ (5 ) = Vcl(l-N (5+X (5) =VX (1~N 5 +X (5 )……（4) 所以，Fvc〇1-Fvco2 = KvcoVx(N-X) (5 ，並將 Δί = Κν(：〇νχ 5 定義 為最小可調頻率間距（minimum programmable frequency step)。因此，只要週期性控制每個sw( i )之導通狀態，即
3將1ίπί頻率週期性地检制在u+x △f與1^。1 _x △f之 關於Fvc。2之調變方式分為龍調變與FM調變兩種，分別 說明如下。
以下說明利用AM/FM調變方式控制F_2之動作。圖58與 圖5C顯不圖5A中之開isw(i)之電路。而sw〇、swi與sw2皆 保持為導通狀態，其目的係用來與sw(i)匹配。sw(i)是由 FM/AM時序產生控制器4〇所輸出之兩個控制信號fm_Ck與 ΕΝ(ι)來控制。其中，若僅利用AM調變方式控制時，FM_CK 信號為固定頻率之時序信號；若利用AM/FM調變方式控制 時’ FM —CK信號為具頻率變化之時序信號。另外，sw(i)分 成兩個區域，即圖5B所示之sw(l)〜sw(n)，以及圖5C所示 之sw(N + l)〜sw(2N)。根據圖5B所示之控制電路，當fm_CK 的信號為1時’ sw( 1 )〜sw(N)的開關導通，而當!^—CK的信 號為0時’開關sw(l)〜sw(N)之中，只有EN(i)的信號為〇的 開關導通。而根據圖5C之控制電路，的信號為0 時，sw(N + l)〜sw(2N)的開關均不導通，而當!^—Ck的信號 為1時’開關sw(N + l)〜sw(2N)之中，只有EN(i)的信號為！ 的開關導通。因此，藉由FM一CK信號以及EN(i)信號可週期 性控制開關s w (1)〜s w (2 N)的導通個數。 以下說明利用AM調變方式控制Fvcq2之動作。在此情形 下，F M — C K的信號為固定頻率之時序信號。所以，在£ n (i) 信號中有X個信號為1的情形下，當FM一CK的信號為1時，則 Fvco2 = Fvcol+XAf ·，而當FM — CK 的信號為0 時，則χΔ f。所以，只要週期性調變ΕΝ(i)信號中信號為1的個數，
494636 五、發明說明（8) :::7二Λ 一定的頻率範，内作週期性變化，進而'消除 ，，曰的犬起現象。圖6Α顯示週期性變化之在時域 (time一domain)之波开多，^ m PD ^ ^ , 而圖6B顯不週期性變化之j?vcq2在頻 域(^frequenc^-domairO之波形。圖^與“只是一種實施例 ϋΓ °事實上只要能週期性地改變EN⑴信號中信號為1 的個數，即能達到展頻的效果。 以下說明利用FM調變方式控制Fvc〇2之動作原理。在此 月幵v下FICK的^號為具頻率變化之時序信號。假設有 :個弦波信號^1)4'的（27^3+1)，其中<是振幅，1 疋中心頻率，而Qc是相角（假設為固定值）。則圖Μ所示為 二t )在頻譜上的表現。當L ( t )的中心頻率f。受一個調變 信號改變時，且調變fe的調變頻率為fm，則當k遠小於L時 稱為窄頻的FM調變，圖7B顯示xc(t)的窄頻調變，且在1與 fc + fm、fc-fm有信號產生，且強度（振幅）皆小於、，其他^高 ，拍波項可忽略不計；當fm非遠小於‘時稱為寬頻的FM調 變，圖7C顯示Xc(t)的寬頻調變。在每個匕忱匕、‘-η。皆 有信號產生，且強度（振幅）皆小於Ac，其efr/為整數。1n而 FM调變之控制原理即是在FM-Ck的週期上作一些改變，使 vc〇2在Fvcol + X △ f與Fvcol - X △ f停留的時間受到調變。如圖7D 所示，FM — CK的週期由最小變成最大，再變成最小，形成 週期性變化。如此，如圖7E所示，在每個&㈤+1^與 Fvc〇i〜n fm的頻譜位置皆有信號分佈，但強度皆小於電磁干 擾的上限。由於Fvco2在？_1+又Δί與Fvc。广X 仍停留一段時 間，因此在每個FVCQl+nfm與？_广nfm的位置仍有突起現
第13頁 494636 五、發明說明（9) 象。 \ . 因此’右欲有效地消除頻譜上的突起現象，可利用am 調變控制；而若欲把能量展在更廣的範圍時，可利用FM調 變控制。圖7F顯示結合AM/FM調變控制所得到的結果，不 但將突起現象消除，同時能量展在更廣的範圍。 圖8A與圖8B顯示FM/AM時序產生控制器4〇之電路圖。 如圖8 A與圖8 B所示，時序產生控制器4 〇包含兩個部分，即 圖8八所不產生FM日τγ序"[吕號FM—CK之FM產生器41、以及圖8B 產生AM時序信號之AM產生器42。 圖8A之FM產生器41是利用一除頻器411對參考頻率 CK一F產生一除頻信號CK —0。該除頻信號CK—0用來觸發一正 反器412，以產生工作週期（duty cycle)為50%之FM時序信 號FM一CK。該FM時序信號FM—CK是調變後的時脈信號，可用 來控制開關sw(l)〜sw(2N)的開關（ΟΝ/OFF)頻率。由於計數 器413由FM時序信號FM—CK正緣觸發來改變計數值，且除頻 器4 11之除數D疋由§亥計數器4 1 3提供，因此隨著計數器4 1 3 之輸出值的改變，FM產生器41可產生不同週期大小iFM時 序信號FM一CK。另外，比較器414與415是用來比較計數器 413之計數值（即除數D)是否超過計數範圍肋―。 e亥等比較器4 1 4與4 1 5之輸出信號經由或閘（〇R t ) 4丨7盥 正反器416產生龍器413之上/下數控制㈣f㈣，只、 要指定（program)所需之上下計數範圍Hb以與汕FM即可 由FM產生器41產生所需之FM時序信號“一^。其中，Hb—FM 與Lb_FM疋義了 FM_CK的最大週期ΤΜχ與最小週期τ ，且由
第14頁 ^4636
五、發明說明（10)
TmaX變化至Tmin，再由Tmin變化-至丁_的頻率即為fm。
圖8B之AM產生器4 2是利用解碼器4 21將一計數器4 2 2之 輪出值解碼成N個EN(i)信號，且當計數器422之輸出值為j 時’有j個EN(i)信號為1。如前所述，該EN(i)信號是用來 控制開關sw(l )〜sw(2N)的動作個數。計數器422是由正反 器42 8之Q輸出來觸發，且該正反器428係由時脈信號CK—A 來觸發。而且，該時脈信號CK_A可為固定頻率之時脈信 號’亦可為圖8A之FM產生器41所輸出之FM時序信號 FM一CK。其次，比較器424與425用來比較計數器422之計數 值是否超過上下計數範圍HbjM與Lb—AM。該等比較器424 與425之輸出信號經由或閘42?與正反器426產生計數器422 之上下數控制信號。因此，只要指定（program)所需之上 下计數範圍Hb—AM與Lb一AM即可由AM產生器42產生所需之AM 時序信號EN(1)〜EN(N)。其中，Hb_AM與Lb —AM定義了 FVCC)2的 最高頻率Fmax與最低頻率Fmin，且由Fmax變化至Fmin，再由F„in 變化至Fmax的頻率即為fa。所以，AM產生器42所產生之N個 ΕΝ(ι)信號可分別輸出至調變器3〇的兩組開關sw(i)。
在貝^上可分成幾種不同方式，即A Μ控制、F Μ控制以 及AM/FM控制。所謂ΑΜ控制是將時序信號FM —CK設定為固定 頻率之信號，例如CK—A，並以AM產生器42輸出具週期變化 之腳（1)信號。而所謂FM控制是利用FM產生器41輸出具週 期變化之時序信號FM — CK，並固定一組EN(i)信號。而 AM/FM控，制是結合AM控制與FM控制，並以FM產生器41輸出 具週期變化之時序信號FM-CK，而以AM產生器42輸出^週
第15頁 494636 五、發明說明（11) 期變化之EN(i)信號，同時-時序信號FM_CK可作為AM產生器 42之時脈信號CK_A。如此，不但可將展頻信號之突起現象 消除，同時展頻信號之能量可展在更廣的範圍。 在運用上還可利用記憶體儲存Hb_FM、Lb_FM、Hb jM 與Lb—AM的資料，並利用程式將所需之資料輸出至FM/AM時 序產生控制器40，使本發明具可程式（progra職abl〇控制 展頻範圍的功能。以上雖以實施例說明本發明，但並不因 此限定本發明之範圍，只要不脫離本發明之要旨，該行 者可進行各種變形或變更。 μ ^
第16頁 圖 式簡單說明 示習知鎖相迴路之主要方塊圖 二/、、不頻率大小與振幅之關係。 圖2為理想之展頻示意圖，其中（ 係、而（R、么冰 為頻率斑日年BB ,, )為頻率與振幅之關係。 ”守間的關 圖3為改變Pu之除頻計數器之除 ;中⑴為頻率與時間的關係、而意圖， 係。 κ手與振幅之關 圖4為本發明具有可調整展頻範 方塊圖。 』敬頰鎖相迴路之 圖5為圖4所示之調變器的電路圖’其中圖5“ ^圖’而圖5B與圖5C為控制電流路徑之開關。 路 圖6A為FVC()2之時域的波形。 圖6 B為FVCQ2之頻域的波形。 圖7A為Xc(t)=Accos(2 7Γ fct + Qc)在頻譜上的波形。 圖78為乂。（1；)=^〇〇3(27^(^ +卩(：）在窄頻調變後之頻續 的波形。‘ μ 圖7C為Xc(t) = Accos(2 7rfct + Qc)在寬調變後之頻譜上的 波形。 圖7D為FMLCK之波形。 圖7E為FM調變後之頻譜上的波形。 圖7F為FM/AM調變後之頻譜上的波形。 圖8為圖4所示之FM/AM時序產生控制器的電路圖，其 中圖8A為FM控制器的電路圖，而圖8B為AM控制器的電路 圖0
第17 1 494636 圖式簡單說明 【圖式編號】 10 具有可調整展頻範圍的展頻鎖相迴路 12 除N計數器 14 除Μ計數器 16 相位頻率偵測器 18 電荷幫浦 20 迴路濾波器 22、24壓控振盪器 3 0 電壓調變器 31 ΟΡ放大器 3 2、3 3、3 4、3 5 電流路徑 40 FM/AM時序產生控制器 41 FM時序產生控制器 411 除頻器 41 2、41 6 正反器 413 計數器 41 4、41 5 比較器 42 AM時序產生控制器 421 解碼器 422 計數器 424、425 比較器 426、428正反器
第18頁

Claims (1)

  1. 六、申請專利範圍 六、申請專利範圍 含： 種具有可調-整展 參考時脈產 生器 第一壓控震盪器 測器 授時序 位與頻 第一控 幫浦共 號； 一電壓 號，藉 相位頻率偵 信號，並依 率的差異來 電荷幫浦， 制信號； 迴路濾波器 同作用以產 時序產生控 電壓調變模 ^號與前述 用 用 用 據邊參考 產生一第 用以接收 ’連接於 生一第一 制器，用 組，係接 時序產生 以產生一第二電壓信 第二電壓信號輸出 生之第 2· 範圍的 述參考 述參考 第二壓控震 Z電壓信號 如申請專 展頻鎖相迴 時脈產生器 時脈產生器 如申請專 至前述第 盪器，用 ’並輸出 利範圍第 路，還包 與前述相 所輪出的 利範圍第
    第19頁 頻範圍的展頻鎖相，迴路，，包 來產生一參考時序信號； 以產生一回授時序信號； 以接收前述參考時序信號與回 時序信號與回授時序信號 一控制信號·， 相 前述相位頻率偵測器所輸出之 上述電荷幫浦，並與前述 電壓信號； # 以產生週期變化之第二控制传 收前述迴路濾波器所產生之第 控制器所產生之第二控制信 號與一第三電壓信號，其中該 一壓控震盪器；以及 Λ 以接收前述電壓調變模組所產 展頻信號。 1項所記載之具有可調整展頻 含一第一除頻器，係連接於前 位頻率偵測器之間，用以將前 參考時序信號降低至1 /Ν倍。 1項所記載之具有可調整展頻 六、申請專利範圍 =的展頻鎖相迴路 述第一壓控震盪哭ί ’還、包含一第_ ^ 述第一壓控°。前述相位# = Ί頻器，係連接於前 4. 所輪出的回=:剛器之間，用以將前 範圍的 信號:〇ρ放大器，其正端：:以：，包含： 、路滤波器輸出之電遂 一參考電流路徑， 電晶體之源極之二雷5含第：電晶體與連接於該第一 於前述op放大器之輪沪，且該第一電晶體之閘極連接 端； 輪出、，源極連接於前述op放大器之負 晶體形成電流鏡：J丄：ί:前述參考電流路徑之第一電 出至一第二電阻； 9 且"亥第二電晶體將電流輸 一第二電流路徑，且古命‘、丄、Α 晶體形成電流鏡之第^日/ 電流路徑之第一電 出至-第三電阻上 且該第三電晶體將電流輸 2N組第三電流路徑，由2N個 前述參考電流路徑之電晶體形成電流；；第：以有； :等第四電晶體將電流輸出至前述第二電三i ^ 5.如申請專利範圍第4項所記載之具有可調整展頻 範圍的展頻鎖相迴路，其中前述第一電晶體、第二 體、第三電晶體與第四電晶體之寬度/長度的比值為i曰:1 第20頁 六 、申請專利範圍 :(1〜N占 範圍的展頻==專利範圍第5項所 三電阻的電=目迴路，其中前过/载之具有可調整展頻 γ 士阻值相等。 ^第一電阻、第二電阻與第 範圍的展頻/專利範圍第β項 二電8'號申一，其〜V?電 範：的展U::::範所記載之具有可調整展頻 二電9昼信號。 則述第三電阻之電屋為前述第 範圍的展頻鎖相迴Π二項所記載之具有可調整展頻 及第二電流路徑電流路徑、第—電流 第一開關控制。 由弟一開關、第二開關以及 •如申睛專利節Jf!笛Q 範圍的展頻鎖相迴路，直 員所記載之具有可調整展頻 第二開關控制均維持導通狀=述第—開關、第二開關以及 範圍的展記載之具有可調整展頻 三開關、以及前述；41:ί弟-開關、第二開關、第 長度的比值為!Ν:)，之_ 12· >申請專利範圍第4項所記載之具有可調 1 二圍的展頻鎖相迴路’其中前述2Ν個第三電流路徑之開員 平刀成兩組，並同時由一調頻控制信號與^^位元調幅控制 /、、申請專利範圍 信號控制。 … 13·如申請專利範圍第1 2 js ^ 範圍的展頻鎖相迴路，其ΐ在以；載之具有可調整展頻 述第二控制信號有X位元為第一控制信號為1且前 通，而前述第二組開關心x寺個；述第一組開關全部導 14.如申請專利範圍箆〗？馆& 範圍的展頻鎖相迴…Ϊ在己載之具有可調整展頻 述第二控制信號有X位元為控且前 (W個，而前述第二組開關全不^通弟一組開關導通 二5’展ί:範載之具有：調整展頻 FM控制信號產生器，,：二、產生控制器包含： 及 g產生週期變化之FM控制信號；以 號。AM控制信號產生器，藉以產生週期變化之職制信 範圍的展頻！:目ί:乾】d::載之具有可調整展頻 制信號。 /、中刖述fm控制信號為前述調頻控 展頻範圍的展頻鎖：：第2 έ :所記載之具有可調整 幅控制信號。 〃别述AM控制信號為前述調 第22頁
TW090104437A 2001-02-26 2001-02-26 Spread spectrum phase-locked loop circuit with adjustable spread bandwidth TW494636B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW090104437A TW494636B (en) 2001-02-26 2001-02-26 Spread spectrum phase-locked loop circuit with adjustable spread bandwidth
US10/044,120 US6606005B2 (en) 2001-02-26 2002-01-11 Phase-locked loop circuit capable of adjusting the frequency range of spread spectrum clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW090104437A TW494636B (en) 2001-02-26 2001-02-26 Spread spectrum phase-locked loop circuit with adjustable spread bandwidth

Publications (1)

Publication Number Publication Date
TW494636B true TW494636B (en) 2002-07-11

Family

ID=21677471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090104437A TW494636B (en) 2001-02-26 2001-02-26 Spread spectrum phase-locked loop circuit with adjustable spread bandwidth

Country Status (2)

Country Link
US (1) US6606005B2 (zh)
TW (1) TW494636B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095260B2 (en) 2002-12-24 2006-08-22 Fujitsu Limited Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device
TWI403091B (zh) * 2009-12-30 2013-07-21 Ind Tech Res Inst 洋蔥波形產生器與使用洋蔥波形產生器的展頻時脈產生器
CN107566690A (zh) * 2017-09-21 2018-01-09 龙迅半导体（合肥）股份有限公司 一种去除展频的系统及方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819011B2 (en) * 2002-11-14 2004-11-16 Fyre Storm, Inc. Switching power converter controller with watchdog timer
US7365661B2 (en) * 2002-11-14 2008-04-29 Fyre Storm, Inc. Power converter circuitry and method
JP4629310B2 (ja) * 2003-01-29 2011-02-09 ルネサスエレクトロニクス株式会社 位相同期回路
JP4045978B2 (ja) * 2003-02-25 2008-02-13 松下電器産業株式会社 デジタル信号送受信機
US7274764B2 (en) * 2003-11-20 2007-09-25 Avago Technologies General Ip (Singapore) Pte. Ltd Phase detector system with asynchronous output override
US7061331B2 (en) * 2004-02-02 2006-06-13 Agere Systems Inc. Clock generation circuits providing slewing of clock frequency
US7443905B1 (en) * 2004-03-19 2008-10-28 National Semiconductor Corporation Apparatus and method for spread spectrum clock generator with accumulator
US7167059B2 (en) * 2004-04-08 2007-01-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit for generating spread spectrum clock
US7676012B1 (en) * 2004-04-22 2010-03-09 Pulsecore Semiconductor Corp. Spread spectrum controllable delay clock buffer with zero cycle slip
US8226900B2 (en) * 2005-08-16 2012-07-24 Mks Instruments, Inc. Power supply including transformer-less high voltage power oscillators for ozone generation
KR100925364B1 (ko) * 2007-02-13 2009-11-09 주식회사 하이닉스반도체 듀티 비를 보정하기 위한 클럭 변조 회로, 및 이를포함하는 스펙트럼 확산 클럭 발생 장치
KR100935594B1 (ko) * 2008-02-14 2010-01-07 주식회사 하이닉스반도체 위상 동기 장치
JP5326911B2 (ja) * 2009-07-30 2013-10-30 株式会社リコー スペクトラム拡散クロックジェネレータ、回路装置、画像読取装置、画像形成装置、及びスペクトラム拡散クロック生成方法
DE102010005276B4 (de) * 2010-01-21 2019-02-28 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung zur Steuerung eines Frequenzmodulationsindexes und Verfahren zur Frequenzmodulation
US8400199B2 (en) * 2010-11-26 2013-03-19 Mediatek Inc. Charge pump, phase frequency detector and charge pump methods
US9661348B2 (en) 2012-03-29 2017-05-23 Intel Corporation Method and system for generating side information at a video encoder to differentiate packet data
WO2013147861A1 (en) * 2012-03-30 2013-10-03 Intel Corporation Spread spectrum clocking method for wireless mobile platforms
CN106771686A (zh) * 2016-11-15 2017-05-31 中国电子科技集团公司第四十研究所 一种噪声系数分析仪扩频模块的本振发生装置及方法
US10879844B2 (en) 2016-11-29 2020-12-29 Mediatek Inc. Oscillation device
US10594305B2 (en) * 2017-03-07 2020-03-17 Rohm Co., Ltd. Oscillator
US10715156B1 (en) 2019-03-29 2020-07-14 Silicon Laboratories Inc. PLL for continuous-time delta-sigma modulator based ADCs
US10756739B1 (en) * 2019-03-29 2020-08-25 Silicon Laboratories Inc. Charge pump and active loop filter with shared unity gain buffer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005459A (ko) * 1992-06-22 1994-03-21 모리시타 요이찌 Pll회로
JPH08186490A (ja) * 1994-11-04 1996-07-16 Fujitsu Ltd 位相同期回路及びデータ再生装置
US6181213B1 (en) * 1999-06-14 2001-01-30 Realtek Semiconductor Corp. Phase-locked loop having a multi-phase voltage controlled oscillator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095260B2 (en) 2002-12-24 2006-08-22 Fujitsu Limited Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device
TWI403091B (zh) * 2009-12-30 2013-07-21 Ind Tech Res Inst 洋蔥波形產生器與使用洋蔥波形產生器的展頻時脈產生器
CN107566690A (zh) * 2017-09-21 2018-01-09 龙迅半导体（合肥）股份有限公司 一种去除展频的系统及方法
CN107566690B (zh) * 2017-09-21 2020-04-14 龙迅半导体（合肥）股份有限公司 一种去除展频的系统及方法

Also Published As

Publication number Publication date
US6606005B2 (en) 2003-08-12
US20020145478A1 (en) 2002-10-10

Similar Documents

Publication Publication Date Title
TW494636B (en) Spread spectrum phase-locked loop circuit with adjustable spread bandwidth
TWI352519B (en) Methods and circuits for frequency modulation that
TWI279988B (en) Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device
US8368441B2 (en) Semiconductor integrated circuit having an on-chip PLL and operating method thereof
CN103001608B (zh) 精确三角波形发生器
TWI284453B (en) Propagation delay compensation for improving the linearity and maximum frequency of tunable oscillators
TWI344762B (en) Damping coefficient variation devices, adjustable oscillators, phase locked loop circuits, and damping coefficient variation methods
JP2008079274A (ja) 周波数比較器、周波数合成器及び関連方法
TWI304684B (en) Pll clock generator circuit and clock generation method
CN110995207B (zh) 一种高斯脉冲信号发生器及信号发生方法
JP2011041121A (ja) 送受信装置およびその動作方法
US9106236B2 (en) Spread-spectrum phase locked loop circuit and method
JPH07297642A (ja) 周波数倍数回路
US7126397B1 (en) Pulse width modulation carrier frequency technique
TW201435357A (zh) 電壓與溫度補償的頻率轉換器
TW201119239A (en) A fast lock-in all-digital phase-locked loop with extended tracking range
JP2004129208A (ja) 電圧制御発振器
TW202029640A (zh) 二倍頻裝置及方法
CN109921791A (zh) 产生低抖动的快速锁定锁相环和训练锁相环的方法
CN111030683A (zh) 低通滤波器、锁相环以及雷达系统
TW201249110A (en) Phase lock loop circuit
US7759993B2 (en) Accumulated phase-to-digital conversion in digital phase locked loops
US7639070B2 (en) Switching circuit in a phase locked loop (PLL) to minimize current leakage in integrated circuits
US20060017476A1 (en) Phase locked loop integrated circuits having fast locking characteristics and methods of operating same
EP1262016B1 (en) Fractional-n phase locked loop

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent