TW511191B - Trench Schottky barrier rectifier and method of making the same - Google Patents

Trench Schottky barrier rectifier and method of making the same Download PDF

Info

Publication number
TW511191B
TW511191B TW090130811A TW90130811A TW511191B TW 511191 B TW511191 B TW 511191B TW 090130811 A TW090130811 A TW 090130811A TW 90130811 A TW90130811 A TW 90130811A TW 511191 B TW511191 B TW 511191B
Authority
TW
Taiwan
Prior art keywords
region
trench
layer
forming
patent application
Prior art date
Application number
TW090130811A
Other languages
English (en)
Inventor
Fwu-Luan Hshieh
Koon Chong So
John E Amto
Original Assignee
Gen Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Semiconductor Inc filed Critical Gen Semiconductor Inc
Application granted granted Critical
Publication of TW511191B publication Critical patent/TW511191B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/86Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of Schottky-barrier gate FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/051Manufacture or treatment of Schottky diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

511191 A7 B7 ____ 五、發明説明(1) 本申請案係有關於2 0 0 0年八月卅一日所申請且標 題爲^冓槽蕭特基流器〃之美國案號 09/653,084,據此藉以參考加以納入其全篇之 發表。 發明領域 本發明係有關於整流裝置且更尤其是有關於溝槽蕭特 基(Scho Hky )障壁整流器以及這些裝置之形成方法。 發明背景與槪述 整流器對於順向電流展現出相當低之阻抗而對逆向電 流則爲高阻抗。溝槽蕭特基障壁整流器爲已發現在交換模 .式之電源供應器中及在諸如馬達驅動器之其它高速電源交 換應用中作爲輸出整流器用之一種整流器類型。這些驅動 器能攜載大量順向電流並支援大量逆向阻擋電壓。 核給美洛特拉(Mehrotra )等人且標題爲〜具MO S溝 槽之蕭特基障壁整流器〃之美國專利案號 5,365,102,據此藉以參考納入之全篇發表,公 開了比理論上以一理想陡峭平行面之P - N面可達到者較 高之崩潰電壓的溝槽蕭特基障壁整流器。第1圖中說明所 敘述整流器之一實施例之橫截面表示。在這圖中,整流器 10包含一向爲N型導電性之第一導電性類型之半導體基 底1 2,其具一第一面12 a及一第二相對面1 2 b。 基底1 2包含一接鄰第一面1 2 a之相當高度摻雜陰極區 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^ l·------裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -4 - 511191 A7 B7 五、發明説明(2) 12c (以n+表示)。第一導電性類型(以η表示)之一 漂移區1 2 d從陰極區1 2 c延伸至第二面1 2b。因此 ,陰極區1 2 c之摻雜濃度大於漂移區1 2 d之濃度。由 相對面1 4 a與1 4 b所定義,橫截面寬度爲 'v W m 〃之台面1 4係形成在漂移區1 2 d中。這台面可 爲條狀,矩形,圓柱形或其它類似之幾何形狀。絕緣區 1 6 a與1 6 b (以S i 0 2加以說明)亦設置在台地端上 。整流器亦包含一在絕緣區1 6 a,1 6 b上之陽極電極 1 8。陽極電極1 8 —在第二面1 2 b與台面1 4形成一 蕭特基整流接觸。形成在陽極電極/台面介面之蕭特基障 壁高度依電極金屬類型與所使用半導體(例如,S i、
Ge、GaAs與S i C)而定且亦依台面1 4中之摻雜 濃度而定。最後,在接鄰第一面1 2 a之陰極區1 2 c處 設置一陰極電極2 0。陰極電極2 0與陰極區1 2 c作歐 姆接觸。 在美國專利案號5,36 5,102所說明之程序中 ’漂移區1 2 d係以基底1 2 c上之晶膜成長所設置的。 然後經由光阻圖案之氮化層加以鈾刻溝槽,形成具抗熱氧 化之氮化物電容之離散台面1 4。由於氮化區之存在,最 好爲二氧化矽之絕緣區1 6係形成在溝槽側壁與底部2 2 b上’而非台面1 4 (面1 2 b )之頂部。氮化區(以及 任何應力舒緩氧化區,如存在的話)被移除,並設置陽極 1 8與陰極2 0之金屬化作用。欲知更多資訊,請見美國 專利案號5,3 6 5,1 0 2。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) l·--^-----r^jpj^^! (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 5麵 511191 A7 B7 五、發明説明(3) l·---r----裝—— (請先閲讀背面之注意事項再填寫本頁) 如以下之更完全討論,本發明係有關於與美國專利案 號5,3 6 5,10 2有關以及與這種溝槽蕭特基障壁整 流器製程有關之溝槽蕭特基障壁整流器之增進。 發明槪述 根據本發明一實施例,設置一種溝槽蕭特基障壁整流 器之形成方法。這方法包含: (a )形成一具有第一與第二相對面之半導體區。半 導體區包含接鄰第一面之第一導電性類型之漂移區及接鄰 第二面之第一導電性類型:一陰極區。漂移區之淨滲雜濃 度低於與陰極區相關之淨滲雜濃度。 (b )形成從第一面延伸至半導體區內之眾多溝槽。 .這些溝槽在半導體區內界定眾多台面並在眾多位置形成溝 槽交叉點。 (c )設置一覆蓋相當於在溝槽底部與溝槽側壁下方 部位位置之半導體區之氧化層。 (d )設置一被佈置在氧化層上方之溝槽內的多晶矽 經濟部智慧財產局員工消費合作社印製 區。 (e )在溝槽交叉點之氧化層上方設置絕緣區。 (f )設置一接鄰並與漂移區形成一蕭特基整流接觸 之陽極電極。 在預期之處,整流器可在半導體區之第二面上設置一 陽極電極。 半導體最好爲一種矽半導體並具η型導電性。最好’ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) -6- 經濟部智慧財產局員工消費合作社印製 511191 A7 B7 五、發明説明(4 ) 絕緣區爲磷硼矽酸鹽玻璃區。 半導體區形成步驟最好包含設置一種相當於陰極區之 半導體基底,且隨後在基底上成爲相當於漂移區之晶膜成 長半導體層。 溝槽形成步驟最好包含:在半導體區第一面之上方形 成一圖案遮罩層並經由這遮罩層將溝槽加以蝕刻。在某些 實施例中,將溝槽蝕刻成漂移區,但非陰極區。換言之, 將溝槽充份深入加以鈾刻,使其經由漂移區加以延伸並進 入陰極區。 氧化層、多晶矽區、與絕緣區之形成步驟最好更包含 以下:(a )例如,以熱成長或氧化物沈積程序在半導體 區之第一面上及溝槽內形成一氧化層;(b )在氧化層上 .方形成一多晶矽層;(c )將多晶矽層加以蝕刻,使氧化 層部位暴露在第一面上方,且氧化層部位暴露在溝槽側壁 之上部位上方;(d)在氧化層及所蝕刻之多晶砂層上方 形成一絕緣層;(e )在溝槽交叉點之絕緣層上方形成一 圖案抗蝕層;以及(f )將未被圖案抗蝕層所覆蓋處之絕 緣層及氧化層加以蝕刻。 根據本發明另一實施例。設置一溝槽蕭特基障壁整流 器。整流器包含: ( a )具第一與第二相對面之一半導體區。半導體區 包含接鄰第一面之第一導電性類型之一漂移區及接鄰第二 面之第一導電性類型之一陰極區。漂移區之淨滲雜濃度低 於陰極區之淨滲雜濃度。 本紙張尺度適用中周國家標準(CNS ) A4規格(210X 297公釐) :-r----裝—---ΓΙ— 訂 I-.丨|l#^li (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 511191 A7 B7 __ 五、發明説明(5) (b )從第一面延伸至半導體區內之眾多溝槽。這溝 槽在半導體區內界定眾多之台面,且溝槽形成眾多溝槽交 叉點。 (c ) 一覆蓋溝槽底部上及溝槽側壁下方部位上之半 導體區的氧化層。 (d ) —被佈置在溝槽內之氧化層上方之多晶矽區。 (e )在覆蓋多晶矽區一部位與氧化層一部位之溝槽 交叉點的絕緣區。 (f)一接鄰並與漂移區形成一蕭特基整流接觸之陽 極電極。 若干溝槽交叉角是可能的。在一較佳情況中,溝槽彼 此以直角交叉。對於在溝槽交叉點之絕緣區。若干配置是 可能的。在一較佳實例中,當從溝槽上方看來,絕緣區爲 矩形。 本發明一長處爲由於在溝槽交叉區之增進程序控制, 可以高良率形成當.中係以交叉溝槽定義晶格之溝槽蕭特基 障壁整流器。 本發明另一長處爲沒有在溝槽交叉區 >夾止"之實質 降級風險,能形成這種溝槽蕭特基障壁整流器。這種類型 之降級爲降低逆向偏壓之崩潰電壓並增加漏電電流。 對於那些熟於這技術者在回顧隨著之發表後,本發明 之這些與其它實施例及長處將很快變得明顯了。 圖示簡單說明 -本紙張尺度適用中國_國家標準(CNS) A4規格(210x297公釐) — -I l·. -----Γ 裝----Ί I--訂----.-線--*--—1 (請先閲讀背面之注意事項再填寫本頁) 511191 A7 B7 五、發明説明(6) 第1圖爲根據習知技術一溝槽蕭特基障壁整流器之一 部份橫截面圖。 第2圖爲一與本發明有關之溝槽蕭特基障壁整流器之 —部份橫截面圖。 第3 A - 3 G圖爲沿第5圖線A - A /所取之部份橫 截面圖,其說明一種方法,藉此方法能製造第2圖之溝槽 蕭特基障壁整流器。 第4 A — 4 G圖爲沿第5圖線B - B /所取之部份橫 截面圖,其說明一種方法,藉此方法能製造第2圖之溝槽 蕭特基障壁整流器。 弟5圖爲一*說明弟3 A — 3 G與4 A — 4 G圖之橫截 面相對位置之溝槽蕭特基障壁整流器之部份平面圖。 第6 A與6 B圖爲說明相對於整流器之溝槽與台面之 本發明一實施例保護特性之位置的溝槽蕭特基障壁整流器 之部份平面圖。 第7 A - 7 C圖爲根據本發明一實施例,沿第6 B圖 線B - B /所取之部份橫截面圖,其說明一種方法,藉此 方法能製造一溝槽蕭特基障壁整流器。 第8圖爲一溝槽交叉區之部份圖,其設置一種兩度空 間之表現區,在該區處,於多晶矽蝕刻後,多晶砂接觸溝 槽壁。 主要元件對照表 10 整流器 本紙張尺度適用中國國家標準(CNS ) A4規格(210x297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝---J. 經濟部智慧財產局員工消費合作社印製
-.......... S -........... ........................ -----------—a— »................ -1- -I- =====4-i I ..................... I ----- ---1 IS1 - -........... 1-------1; ............ - I -9 - 511191 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明(7 ) 11 矩形 12 半導體基底. 12 半導體區 1 2 a,1 2 b 面 12b 表面 12c 陰極區 1 2 d 漂移區 1 2 d 汲極區 1 2d 晶膜成長層 14 台面 14a 上方部位 14b 下方部位 1 4 a,1 4 b 相對面 15 磷硼矽酸鹽玻璃層 16 氧化層 1 6 a,1 6 b,1 6 絕緣區 17 光阻層 18 陽極電極 18,20 金屬接觸層 -^ϋ- —VI— m· n In —HI— In ml in * 0¾ (請先閱讀背面之注意事項再填寫本頁) 1 9 導 電 區 1 9 多 晶 矽 層 1 9 多 晶 矽 區 2 0 陰 極 電 極 2 1 溝 槽 >mi —κι— —KBi、一·ΙΜΗ·ΜΜη ·Μ·Ι·ΜΗ··· ·Η····η·Ι MM······ mmiM· ΙΜ··ΙΗ···Ι Μ^ΜΜΗ··* ΜΜΜΜΙΜν ·Μ·<|ρ·Ι··Ι Ι···Μ··ΙΜΙ > ** 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 10 511191 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(8) 2 2b 底部 如一般爲這種圖示之情形,以上圖示非依照比例。 本發明某些較佳實施例之詳細說明 此後參考當中表示本發明較佳實施例之隨圖,現在將 對本發明作更完全之說明。然而,本發明可以不同形式加 以具體化且不應被解釋爲限於此處所說明之實施例。 一般讓渡,共同審查中之美國案號 0 9 / 6 5 3,0 8 4說明設置低順向偏壓降,低逆向偏 壓漏電流及高崩潰電壓之一種整流器設計。第2圖說明這 一種整流器1 0實施例之部份橫截面。整流器1 〇包含一 一向爲η型導電性之第一導電性類型之半導體區1 2,其 具一第一面1 2 a與第二相對面1 2 b。基底半導體區 1 2最好包含一接鄰第一面1 2 a之相當高度摻雜之陰極 區1 2 c (以η +表示)。在所說明之3 0伏矽裝置中,將 陰極區1 2 c摻雜至5χ 1 019/cm3之摻雜劑濃度。第 一導電性類型(以η表示)之一漂移區1 2 d最好是從陰 極區1 2 c延伸至第二面1 2 b。對於所說明之裝置,將 漂移區1 2 d摻雜至約3 . 3 X 1 0 1 6 / c m 3之摻雜劑濃 度。漂移區1.2 d與陰極區1 2 c形成一非整流之N + / N面。 以如技術中所著稱者之相對溝槽在漂移區1 2 d中加 以界定台面1 4 (只被說明部份)。對於所示之裝置,台 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) j_.--:-----Γ 裝-----Γ I--訂-----.—線-----11 (請先閱讀背面之注意事項再填寫本頁) -11- 511191 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明(9) 面寬度大小一向爲1微米而溝槽深度大小一向爲3微米。 溝槽表示延伸至漂移區1 2 d內,但亦能更延伸至陰極區 1 2 c內。台面1 4以一第三度空間(未示出)加以延伸 且爲條狀,矩形,圓柱形或其它類似之幾何圖形。絕緣區 1 6係形成在溝槽內並沿著半導體/溝槽介面之下方部位 1 4 b與半導體區1 2接鄰。在這種情況下,絕緣區1 6 以氧化層表示,更尤其可以爲熱成長或加以沈積之氧化矽 層。絕緣區1 6厚度大小一向爲約7 0 0至2 0 0 0埃。 多晶矽導電區1 9位在台面1 4間溝槽中之絕緣區1 6上 方。 陽極電極1 8被發現沿著面1 2 b並沿著半導體/溝 槽介面上方部位1 4 a,直接地與汲極區1 2 d接鄰。陽 .極電極1 8亦直接地位在絕緣區1 6與多晶矽區1 9之接 鄰上方部位。陽極電極1 8在它接觸半導體汲極區1 2 d 之處,即沿著上方部位1 4 a與第二面1 2 b形成一蕭特 基障壁整流面。 在第一面1 2 a之接鄰陰極區1 2 c設置一陰極電極 2 0。陰極電極最好與陰極區1 2 c形成一歐姆接觸。 第2圖中所示之裝置設置增進之電壓降特性,逆向偏 壓崩潰電壓與漏電電流。由於將接觸區加以延伸超出第二 面1 2 b並進.入上方部位1 4 a而增加陽極電極1 8與漂 移區1 2 d間蕭特基整流接觸之表面區,不希望被理論所 限制,相信這設計相對於第1圖之設計設置有所增進之順 向電壓降特性。同時,接鄰下方部位1 4 b之絕緣區1 6 $紙張尺度適用中國國家標準(€奶)八4規格(210父297公釐) — Λ Ο Γ---=-----裝----Ί,--訂!--丨_線丨1 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 511191 A7 B7
五、發明説明(A 在陽極電極1 8與台面1 4之間造成電荷耦合之發生,使 所形成之空乏產生預期之 > 夾止〃效應。這有利地影響台 面結構內之電壓外觀,並設置高逆向偏壓崩潰電壓與低漏 電電流。 關於第3A — G與4A — G圖,現在說明用以製造像 第2圖之溝槽蕭特基障壁整流器之一種設計。第5圖中表 示說明位在台面1 4間之兩溝槽2 1交叉點之一平面圖。 與第3 A - 3 G圖關連之橫截面位置以這圖中之虛線A -A >加以說明,該虛線位在所示水平溝槽與次一水平溝槽 (未示出)間之中途。與第4A-4G圖關連之橫截面位 置以虛線B - B >加以說明,並直接與溝槽交叉點接鄰。 現在參考第3A-G與4A-G圖,在一習知摻雜N+ .之基底(相當於陰極區1 2 c )上成長一摻雜N之晶膜成 長層(相當於漂移區1 2 d )。晶膜成長層1 2 d厚度一 向約爲7微米。接著,使用一光阻遮罩程序,形成定義溝 槽2 1位置之遮罩部(未示出)。以深度一向約3微米之 反應離子鈾刻,經由遮罩部間之開口最好將溝槽2 1實施 乾式蝕刻。移除遮罩部,形成第3 A圖(遠離溝槽交叉點 )與第4 A圖(接鄰溝槽交叉點)之結構。這些結構之程 序觀點基本上是相同的。 如第3 B與4 B圖中所示,然後將最好爲一氧化層 1 6之絕緣層形成在結構(例如,以熱氧化)表面上方。 厚度在約7 0 0至2 0 0 0附近埃對熱氧化層1 6是典型 的。第3 B與4 B圖之結構在程序觀點基本上保持一樣。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 11 ^r----^錚裝-II,-I 訂—--IIf---- (請先聞讀背面之注意事項再填寫本頁) -13 - 511191 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(11) 利用如C V D技術中所著稱之技術,以一多晶矽(即 ,聚晶矽)層1 9隨後將裝置加以覆蓋(並充塡溝槽), 提供第3 C與4 C圖中所示之結構。從這些圖看來,多晶 矽1 9接近溝槽交叉區(第4圖)處比它更遠離溝槽交叉 點(第3 C圖)處淺。爲降低其電阻係數,多晶矽層1 9 一向摻雜N型。例如,以氯化磷實施c V D或以砷或磷植 入期間可實行N型摻雜。 然後以等方性對多晶矽層1 9加以蝕刻(例如,以反 應離子蝕刻),如第3D與4D圖中所示,沿表面12b 並沿上方部位1 4 a加以暴露出氧化層1 6之部位。沿下 方部位1 4 b之氧化層1 6部位保持覆蓋著多晶矽1 9。 因蝕刻前(比較以上之第4 C與3 C圖)多晶矽在接近溝 槽交叉區處較淺,蝕刻後(比較第4 D與3 D圖)多晶矽 在這些區域亦較淺。第8圖爲一說明溝槽2 1與台面1 4 之一溝槽交叉區之部份圖。第8圖中也表示出在蝕刻步驟 後,多晶矽1 9接觸溝槽壁處之兩度空間圖解說明。 例如以P E C V D,然後將B P S G (磷硼矽酸鹽玻 璃)層1 5形成在整個結構上,並在終結區設置一圖案光 阻層1 7。(爲方便起見,以這些圖序表兩終結區中 B P S G層之.佈置 > 。第3 E與4 E圖中說明所形成之結 構。 一向以反應離子蝕刻法將結構加以蝕刻’形成移除未 由光粗劑保護處之B P S G。鈾刻後所留下之B P S G區 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----^丨 — —Ί-φρ裝----Γ-——訂-----丨·線 (請先閱讀背面之注意事項再填寫本頁) 511191 A7 B7 五、發明説明(12) 1 5部份壓在外漂移區1 2 d (見第3 F圖)。這些區域 作爲電場板,操作時,該電場板終止由整流器產生之電場 。然後移除光阻劑,形成第3 F與4 F圖之結構。 除B P S G外,在腐蝕多晶砂結構1 9之這蝕刻步驟 期間,亦從結構中移除某些量之多晶矽。結果,在溝槽交 叉區(見第4 E圖)已經爲淺之多晶矽區1 9在這些步驟 後變成甚至更淺(見第4 F圖)。 在這鈾刻步驟期間亦移除未由B P S G或多晶矽1 9 所覆蓋處之氧化物。結果,從漂移區1 2 d之上方面1 2 b部位以及與這些區域相關連之溝槽壁上方部位1 4 a移 除氧化物1 6。接近溝槽交叉區,由於在那些區域中深度 較淺之多晶矽1 9,如第4 F圖中所示,可實質上將氧化 物1 6蝕刻成溝槽底部。 這結構然後設置金屬接觸層18產生一裝置之陽極電 極,並設置金屬接觸層2 0,產生一裝置之陰極電極。 因能將氧化物蝕刻得那麼嚴重接近溝槽交叉區,陽極 實質上沿著整個溝槽側壁(且在許多情況下,爲溝槽底部 部位)接觸汲極區。這事情狀態一結果爲實質上退降以上 討論之預期、、夾止〃效應。結果,降低裝置之逆向偏壓崩 潰電壓並增加其漏電電流,而有害效能與良率。 根據本發明一實施例,提供一種保護性程序與結構’ 藉此避免了這不預期之結果。這保護性程序藉著在溝槽交 叉區之上形成保護區而在接近溝槽交叉區處修飾以上程序 。這種保護區最好爲諸如B P S G區之抗氧化鈾刻區’但 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) J----^-----裝! (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 511191 A7 B7 五、發明説明(13) 亦能使用其它材料。 以保護性程序,從以下討論,如將變得更加明顯的, 未大舉改變相當於第5圖(第3A — 3 G圖)線A — A > 位置之橫截面。 然而,由於保護區之形成,相當於線B - B >位之橫 截面真有改變。更尤其是,保護性程序直到蝕刻多晶矽層 處(見第4D圖),與以上程序相同。 在以上程序中,此時形成BPSG層15,且這結構 在終結區中設置光阻特性(見第4 F圖,想起來這些光阻 特性不會出現在這圖中,而是出現在第3 E圖中)。 對照之下,在本發明之保護性程序中,形成B P S G 層1 5後,設置一圖案光阻層1 7,不但保護終結區中之 B P S G層,亦保護溝槽交叉處之BP SG層。結果,不 形成當中如第4 E圖中所出現溝槽交叉區之結構,而是設 置當中如第7 A圖中所示,以光阻特性1 7保護B P S G 層1 5之一種結構。 第6 A與6 B圖中表示說明這些光阻特性之一部份平 面僵,第6 A圖比第6 B圖說明B P S G特性之較大規模 觀點。(第6 A與6 B圖說明接近中心之裝置的一部位且 因此未說明在終結區中所發現之B P S G特性。)表示了 相對於定義半導體台面區1 4之溝槽2 1的光阻特性1 7 之佈置。注意雖然表現的是矩形台面,本發明適用於當中 台面係由交叉溝槽所形成之任何設計。如所示亦注意到, 這些區域稍微延伸超過溝槽交叉區。如此處所使用者, 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ~ (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 • ................- US Hr -16- 經濟部智慧財產局員工消費合作社印製 511191 A7 B7 五、發明説明(14) 溝槽交叉區〃(此處亦稱爲'v溝槽交叉點〃)之那些溝槽 區爲兩或更多溝槽所共有的。作爲一特定實例,第5圖之 溝槽交叉區爲由虛線所界定,圍在矩形1 1內之區域。 繼續進行以上第4圖之這程序,實施一 B P S G蝕刻 步驟,接著移除光阻劑。這形成像第7 B圖之結構。從這 圖中可看出,接近溝槽交叉區之B p S G特性1 5之存在 ,防止氧化物1 6被實質蝕刻爲溝槽底部,避免以上所表 示a夾止〃之不預典退降。雖然在這特殊實施例中形成矩 形B P S G保護特性只要在溝槽交叉位置附近之溝槽內防 止氧化物之過度蝕刻,對一熟於這技術者而言,可能爲其 它幾何圖形就變得直接明顯了。 然後這結構設置金屬接觸層1 8與2 0 (如以上第4 圖中),其作用爲裝置之陽極與陰極電極。所形成之結構 表7K在第7C圖中。 再次,溝槽交叉區中發現在保護性程序中所說明之主 要修飾。因此,第7A- 7C圖中之橫截面實質上異於第 4 E - 4 G圖中之橫截面。然而,在非溝槽交叉區中,橫 截面(未示出)基本上與第3 E - 3 G圖中之橫截面相同 〇 雖然已對於數典範實施例對本發明加以說明,上述實 施例仍有許多其它變化,該變化對那些熟於這技術者而言 將是明顯的。了解的是這些變化係在本發明之教義內,至 這只受限於附加之申請專利範圍。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I Ί ^ : 訂 · 線 (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 511191 A8 B8 C8 D8 六、申請專利範圍 t 1 · 一種溝槽蕭特基障壁整流器之形成方法,包含·· 形成一具有第一與第二相對面之半導體區,該半導體 (請先聞讀背面之注意事項再填寫本頁) 區包含一接鄰第一面之第一導電性類型之漂移區及一接鄰 第二面之該第一導電性類型之陰極區,該漂移區之淨滲雜 濃度低於該陰極區之低滲雜濃度; 形成從該第一面延伸至該半導體區內之眾多溝槽,該 溝槽在該半導體區內界定眾多之台面且該溝槽在眾多位置 形成溝槽交叉; 形成一氧化層,該氧化層覆蓋對應於在溝槽底部與溝 槽側壁下方部份的位置之該半導體區; 形成一多晶矽區,該多晶矽區被佈置在該氧化層上方 之該溝槽內; 在該溝槽交叉點之該氧化層上方形成絕緣區;及 形成一陽極電極,該陽極電極鄰接該漂移區並與其形 成一蕭特基整流接觸。 2 ·如申請專利範圍第1項之方法,更包含在該半導 體區之該第二面上設置一陰極電極。 經濟部智慧財產局員工消費合作社印製 3 .如申請專利範圍第1項之方法,其中,該半導體 區之該形成步驟包含設置一半導體基底,該半導體基底對 應於該陰極區;並在該基底上生長一磊晶半導體層,該磊 晶層對應於該漂移區。 4 .如申請專利範圍第1項之方法,其中,形成該溝 槽之歩驟包含在半導體區之第一面上形成一圖案遮罩層並 經由該遮罩層蝕刻該溝槽之步驟。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -18 - 511191 A8 B8 C8 D8 六、申請專利範圍 2 5 .如申請專利範圍第4項之方法,其中,將該溝槽 蝕刻得足夠深,使得他們經由該漂移區延伸並進入該陰極 區。 6 .如申請專利範圍第4項之方法,其中,將該溝槽 蝕刻至該漂移區內,但非至該陰極區內。 7 .如申請專利範圍第1項之方法,其中,該氧化層 ,該多晶矽區,及該絕緣區之形成步驟更包含: 在該半導體區之該第一面上及該溝槽內形成一氧化層 9 在該氧化層上方形成一多晶矽層; 將該多晶矽層加以蝕刻’使該氧化層部位暴露在該第 一面上方,且該氧化層部位暴露在該溝槽側壁之上部位上 方; 在該氧化層及該所鈾刻之多晶矽層上方形成一絕緣層 9 在該溝槽交叉點之該絕緣層上方形成一圖案抗鈾層; 以及 ‘ 將未被該圖案抗鈾層所覆蓋處之該絕緣層及該氧化層 加以蝕刻。 8 ·如申請專利範圍第7項之方法,其中,該氧化層 係熱生長的。 9 .如申請專利範圍第7項之方法,其中,該氧化層 係沈積的。 * 1 0 ·如申請專利範圍第7項之方法,其中,該絕緣 ^氏張尺度適用中國國家標準(CNS ) A4規格(21〇Χ2ϋ釐) "" : (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -19- 經濟部智慧財產局員工消費合作社印製 511191 A8 B8 C8 D8 六、申請專利範圍 3 層係一磷硼矽酸鹽玻璃層。 1 1 .如申請專利範圍第1項之方法,其中,該半導 體係一矽半導體。 1 2 ·如申請專利範圍第1項之方法,其中,該第一 導電性類型係η型導電性。 1 3 .如申請專利範圍第1項之方法,其中,該絕緣 區係磷硼矽酸鹽玻璃區。 1 4 · 一種溝槽蕭特基障壁整流器之形成方法,包含 在一 η型矽基底上成長一 η型導電性之矽磊晶層,該 基底與該磊晶層形成一具有第一與第二相對面之半導體區 ,該磊晶層相當於一接鄰該第一面之漂移區,該半導體基 底相當於一接鄰該第二面之陰極區,且該漂移區之淨滲雜 濃度低於該陰極區之淨滲雜濃度; 形成從該第一面延伸至該半導體區內之眾多溝槽’該 溝槽在該半導體區內界定眾多之台面,且該溝槽在眾多位 置形成溝槽交叉點; 在該第一面之該半導體區上及該溝槽內形成一氧彳匕層 , 在該氧化層上方形成一多晶矽層; · 將該多晶矽層加以蝕刻,使該氧化層部位暴露在該胃 一面上方及該溝槽側壁之上部位上方; 在該氧化層及該所蝕刻之多晶矽層上方形成一*,絕'緣M 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) l·-----t------tT------ (請先閲讀背面之注意事項再填寫本頁) -20- 511191 A8 B8 C8 D8 六、申請專利範圍 4 在該溝槽交叉點之該絕緣層上方形成一圖案抗鈾層; 以及 將未被該圖案抗蝕層所覆蓋區域中之該絕緣層與該氧 化層加以蝕刻;以及 形成一接鄰並與該半導體區之該漂移區形成一溝槽蕭 特基整流接觸之陽極電極。 1 5 .如申請專利範圍第1 4項之方法,其中,該氧 化層係熱生長的。 1 6 .如申請專利範圍第1 4項之方法,其中,該氧 化層係沈積的。 1 7 .如申請專利範圍第1 4項之方法,其中,該絕 緣區係磷硼矽酸鹽玻璃區。 18 . —種溝槽蕭特基障壁整流器,包含: 一具有第一與第二相對面之半導體區,該半導體區包 含一接鄰第一面之第一導電性類型之漂移區及一接鄰第二 面之該第一導電性類型之陰極區,該漂移區之浄滲雜濃度 低於該陰極區之淨滲雜濃度; 從該第一面延伸至該半導體區內之眾多溝槽,該溝槽 在該半導體區內界定眾多之台面且該溝槽形成眾多溝槽交 叉點; ’ · 一氧化層,該氧化層覆蓋該溝槽底部上及該溝槽側壁 下方部位上之該半導體區; 一佈置在該溝槽內之該氧化層上方之多晶政區; 在該溝槽交叉點之絕緣區,該絕緣區覆蓋該多晶矽區 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先聞讀背面之注意事項再填寫本頁) 、tr 經濟部智慧財產局員工消費合作社印製 -21 - 511191 A8 B8 C8 D8 七、申請專利範圍 5 之一部位及該氧化層之一部位;以及 接鄰並與該漂移區形成一蕭特基整流接觸之一陽極電 (請先聞讀背面之注意事項再填寫本頁) 極。 1 9 .如申請專利範圍第1 8項之溝槽蕭特基障壁整 流器,其中,該第一導電性類型係一 η型導電性。 2 〇 ·如申請專利範圍第i 8項之溝槽蕭特基障壁整 流器,其中,將該溝槽蝕刻至該漂移區內,但非至該陰極 區內。 2 1 .如申請專利範圍第1 8項之溝槽蕭特基障壁整 流器,其中,該溝槽經由該漂移區延伸並進入該陰極區。 2 2 .如申請專利範圍第1 8項之溝槽蕭特基障壁整 流器,其中,該半導體係一矽半導體。 2 3 .如申請專利範圍第1 8項之溝槽蕭特基障壁整 流器,其中,該氧化物係二氧化矽。 2 4 ..如申請專利範圍第1 8項之溝槽蕭特基障壁 整流器,其中,該絕緣區係磷硼矽酸鹽玻璃區。 經濟部智慧財產局員工消費合作社印製 2 5 .如申請專利範圍第1 8項之溝槽蕭特基樟壁整. 流器,其中,該溝槽彼此以直角交叉。 2 6 .如申請專利範圍第2 5項之溝槽蕭特基障壁整 流器,其中,當從該溝槽上方觀看時,在該溝槽交叉點之 該絕緣區係矩形。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -22-
TW090130811A 2000-12-15 2001-12-12 Trench Schottky barrier rectifier and method of making the same TW511191B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/737,357 US6420768B1 (en) 2000-12-15 2000-12-15 Trench schottky barrier rectifier and method of making the same

Publications (1)

Publication Number Publication Date
TW511191B true TW511191B (en) 2002-11-21

Family

ID=24963592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090130811A TW511191B (en) 2000-12-15 2001-12-12 Trench Schottky barrier rectifier and method of making the same

Country Status (9)

Country Link
US (2) US6420768B1 (zh)
EP (1) EP1346417B1 (zh)
JP (1) JP4440542B2 (zh)
KR (1) KR100794716B1 (zh)
CN (1) CN1315197C (zh)
AU (1) AU2002230986A1 (zh)
DE (1) DE60118432T2 (zh)
TW (1) TW511191B (zh)
WO (1) WO2002049118A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707127B1 (en) * 2000-08-31 2004-03-16 General Semiconductor, Inc. Trench schottky rectifier
FR2850791B1 (fr) * 2003-01-30 2006-01-20 St Microelectronics Sa Composant unipolaire vertical
FR2864345B1 (fr) * 2003-12-18 2006-03-31 St Microelectronics Sa Realisation de la peripherie d'une diode schottky a tranchees mos
CN100424836C (zh) * 2006-12-20 2008-10-08 鞍山市华辰电力器件有限公司 一次涂源全扩散生产整流管芯片的工艺方法
KR100824205B1 (ko) * 2006-12-26 2008-04-21 매그나칩 반도체 유한회사 Dmos 트랜지스터 및 그 제조방법
KR101067953B1 (ko) * 2009-05-12 2011-09-26 주식회사 케이이씨 쇼트키 배리어 다이오드 내장 트렌치 mosfet 및 그 제조 방법
TWI469221B (zh) * 2009-06-26 2015-01-11 Pfc Device Co 溝渠式蕭基二極體及其製作方法
US9577079B2 (en) * 2009-12-17 2017-02-21 Infineon Technologies Ag Tunnel field effect transistors
CN101800252B (zh) * 2010-03-04 2012-05-30 无锡新洁能功率半导体有限公司 沟槽型肖特基势垒整流器及其制造方法
JP2011243948A (ja) * 2010-04-22 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
US20130168765A1 (en) * 2012-01-04 2013-07-04 Vishay General Semiconductor Llc Trench dmos device with improved termination structure for high voltage applications
CN103383969B (zh) * 2012-05-06 2017-04-26 朱江 一种肖特基器件及其制备方法
MY185098A (en) * 2014-08-29 2021-04-30 Mimos Berhad A method for manufacturing a large schottky diode
KR102147640B1 (ko) 2018-04-25 2020-08-25 심요섭 이동형 동물 사체 화장장치
CN109378312B (zh) * 2018-09-14 2020-08-18 西安交通大学 一种体掺杂金刚石基常关型场效应晶体管及其制备方法
CN115172175B (zh) * 2022-07-29 2025-10-21 中国电子科技集团公司第五十五研究所 硅基梁式引线肖特基势垒二极管玻璃框架成型方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082795A (en) 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5262668A (en) 1992-08-13 1993-11-16 North Carolina State University At Raleigh Schottky barrier rectifier including schottky barrier regions of differing barrier heights
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US6078090A (en) * 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US5612567A (en) 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics

Also Published As

Publication number Publication date
WO2002049118A2 (en) 2002-06-20
JP4440542B2 (ja) 2010-03-24
US20020074578A1 (en) 2002-06-20
CN1315197C (zh) 2007-05-09
DE60118432T2 (de) 2006-09-21
US6420768B1 (en) 2002-07-16
WO2002049118A3 (en) 2003-04-03
EP1346417B1 (en) 2006-03-29
AU2002230986A1 (en) 2002-06-24
US20020074613A1 (en) 2002-06-20
EP1346417A2 (en) 2003-09-24
CN1529912A (zh) 2004-09-15
US6558984B2 (en) 2003-05-06
KR20040033283A (ko) 2004-04-21
JP2004521487A (ja) 2004-07-15
DE60118432D1 (de) 2006-05-18
KR100794716B1 (ko) 2008-01-15

Similar Documents

Publication Publication Date Title
TW511191B (en) Trench Schottky barrier rectifier and method of making the same
JP4855636B2 (ja) トレンチショットキー整流器
TW516236B (en) Semiconductor device
CN102768994B (zh) 在功率mosfet内集成肖特基二极管
TWI480982B (zh) 垂直記憶體單元
JP7247061B2 (ja) 半導体装置およびその製造方法
TW571445B (en) Schottky rectifier and method for forming same
JP2023153392A (ja) 半導体装置
TW200929383A (en) High voltage structure and methods for vertical power devices with improved manufacturability
TW201041133A (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
CN105895709A (zh) 半导体器件和相关联的制造方法
TWI633674B (zh) 半導體裝置以及半導體裝置的製造方法
JP2009200300A (ja) 半導体装置およびその製造方法
TW201737357A (zh) 半導體裝置的製造方法以及半導體裝置
TW202236395A (zh) 場效應電晶體
TWI863442B (zh) 用於減少熱載子損傷的場效電晶體及其形成方法
US9991347B2 (en) Semiconductor device having a cavity
JP5715461B2 (ja) 半導体装置の製造方法
CN104412365A (zh) 具有减小宽度的下沉区
JP2003142698A (ja) 電力用半導体装置
JP2012043955A (ja) 半導体装置及びその製造方法
JP4764999B2 (ja) 半導体素子の製造方法
JP2020167333A (ja) 半導体装置
TW202301658A (zh) 半導體裝置
JP2019212663A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees