TW529112B - Flip-chip packaging having heat sink member and the manufacturing process thereof - Google Patents

Flip-chip packaging having heat sink member and the manufacturing process thereof Download PDF

Info

Publication number
TW529112B
TW529112B TW091100097A TW91100097A TW529112B TW 529112 B TW529112 B TW 529112B TW 091100097 A TW091100097 A TW 091100097A TW 91100097 A TW91100097 A TW 91100097A TW 529112 B TW529112 B TW 529112B
Authority
TW
Taiwan
Prior art keywords
wafer
heat dissipation
substrate
scope
patent application
Prior art date
Application number
TW091100097A
Other languages
English (en)
Inventor
Ren-Guang Fang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW091100097A priority Critical patent/TW529112B/zh
Priority to US10/248,295 priority patent/US20030146520A1/en
Application granted granted Critical
Publication of TW529112B publication Critical patent/TW529112B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07254—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

經濟部中央標準局員工消費合作社印製 529112 7774twf doc/0 1 2 B7 五、發明説明（/ ) 本發明是有關於一種具有散熱構件之覆晶構裝5且 特別是有關於一種可以提高散熱效率之具有散熱構件的覆 晶構裝及其所對應之製程。 在現今資訊爆炸的時代5電子產品充斥於人類的日 常生活中，因而就物質生活而言，有了前所未有的大變革。 隨著電子科技的不斷演進，更人性化、功能性佳的電子產 品隨之應運而生，從電子產品的外觀來看，輕、薄、短、 小的趨勢是未來電子產品演進的大方向。然而在朝此趨勢 演進的同時，許多散熱方面的問題也產生出來，亟待解決。 一般的方法，係利用散熱構件透過散熱膠貼覆於晶片的背 面，使得晶片所產生的熱能快速地傳送到散熱構件上，進 而傳到外界。 請參照第1圖，其繪示習知一種具有散熱構件之覆 晶構裝的剖面示意圖。就其製程而言，首先要提供一晶片 110 5晶片110具有一主動表面112(active surface)及對應 之一晶片背面114，並且晶片110還具有多個焊墊 116(bcmding pad)，配置在主動表面112上。還要提供一基 板120，基板12〇具有一基板表面122，並且基板120還 具有多個接點124，配置在基板表面122上。接下來，晶 片11〇可以以一般的覆晶接合方式，進行與基板120接合 的動作，其係先在晶片110之焊墊116上製作出多個凸塊 130(bimp)，然後再將晶片110置放在基板Π〇上，其中在 置放的同時，每一凸塊130係對準於基板表面122上接點 124的位置，接下來再進行迴焊（refl〇w)之製程，使得凸塊 3 本紙張尺度適用中國國家榡準（CNS ) A4規格（21〇χ297公釐） (請先聞讀背面之注意事項再填寫本頁) -訂 -暴· 529112 A7 B7 77 7 4twf doc/0 1 2 五、發明説明（>) 130能與接點124接合，接著再塡入一塡充材料132於晶 片110與基板12()間，使得塡充材料1；32可以包覆多個凸 塊ISO,如此便形成覆晶結構體19〇。還要提供一散熱構 件140(heat sink)，散熱構件140具有一凹穴142。接著在 晶片背面II4寒上散熱膠150，然後再將散熱構件14〇以 凹穴142向下的方式’套在覆晶結構體19〇上，凹穴I42 可以覆蓋住整個覆晶結構體190,其中凹穴I42的底部可 以與散熱膠15〇接觸，因此晶片110所產生的熱可以透過 散熱膠150而傳送到散熱構件140。 在上述的製程中，由於凸塊Π0的高度不易控制， 相對地晶片背面距離凹穴142底部之高度便難以掌控，當 凸塊Π0的高度過高時5會使得晶片背面Π4距離凹穴I42 底部之距離過小’因此當散熱構件140壓下在晶片背面114 上時，會使得散熱膠15 〇溢出於晶片背面114之外’產生 溢膠（flash)的情形；而當凸塊130的高度過小時5會使得 晶片背面114距離凹穴142底部之距離過大’因而散熱膠 15〇無法均勻地與散熱構件140碰觸5導致散熱不佳的情 況。 因此本發明的目的之一就是在提供一種具有散熱構 件之覆晶構裝，可以加速晶片之散熱效率。 本發明的目的之二就是在提供一種具有散熱構件之 覆晶構裝，可以容忍凸塊的高度有較大的裕度，且封裝的 品質甚佳。 爲達成本發明之上述和其他目的’提出一種具有散 4 本紙張尺度適用中國( CNS )八4胁（210X297公釐) -------：__#------ίτ------線» (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印袋 經濟部中央標準局員工消費合作社印製 529112 Δ 7 7 7 74twf doc/O I 2 B7 五、發明説明（3 ) 熱構件之覆晶構裝，其至少包括：一基板，具有一基板表 面，並且基板還具有多個接點，配置在基板表面上。一晶 片，具有一主動表面及對應之一晶片背面，並且晶片還具 有多個焊墊，配置在主動表面上，其中晶片係配置在基板 表面上的空間中，且主動表面係面向基板表面。一散熱構 件，配置在基板上，且散熱構件具有一凹穴，凹穴之開口 方向係朝向基板，其中晶片位在凹穴內。多個第一凸塊， 分別配置在焊墊與接點之間。多個第二凸塊，分別配置在 晶片背面與散熱構件之間。一第一塡充材料，塡充於晶片 與基板間，並包覆第一凸塊。以及一第二塡充材料5塡充 於凹穴內，絕緣材料包覆晶片、第一塡充材料及第二凸 塊。。 依照本發明的一較佳實施例，其中上述之構裝還包 括一球底金屬層，位在晶片背面上，其中球底金屬層包括 一阻障層及一種子層，阻障層位在晶片背面上5而種子層 位在阻障層上，且阻障層的材質可以是鈦、鈦化鎢或鉻， 而種子層的材質包括銅。另外，第二凸塊的材質可以是錫 鉛合金。 爲讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作 詳細說明如下： 圖式之簡單說明： 第1圖繪示習知一種具有散熱構件之覆晶構裝的剖 面示意圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂- 線導 經濟部中央標準局貝工消費合作社印裝 529112 7774twf doc/012 A7 ___ B7 五、發明説明（A ) 第2圖至第9圖繪示依照本發明第一較佳實施例之 一種具有散熱構件之覆晶構裝的剖面示意圖。 第1〇圖繪示依照本發明第二較佳實施例之一種具 有散熱構件之覆晶構裝之剖面示意圖。 第11圖繪示依照本發明第三較佳實施例之一種具 有散熱構件之覆晶構裝之剖面示意圖。 第12圖繪示依照本發明第四較佳實施例之一種具 有散熱構件之覆晶構裝之剖面示意圖。 第13圖繪示依照本發明第五較佳實施例之一種具 有散熱構件之覆晶構裝之剖面示意圖。 第14圖繪示依照本發明第六較佳實施例之一種具 有散熱構件之覆晶構裝之剖面示意圖。 圖式之標示說明： 190 :覆晶結構體 110、210、310、610、710:晶片 112、212 :主動表面 114、214、414、514 :晶片背面 116、216 :焊墊 220 :第一球底金屬層 222 :第一阻障層 224 :第一種子層 226 :第一凸塊 230、430 :第二球底金屬層 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -------：_|#1 — (請先閱讀背面之注意事項再填寫本頁) 訂 -線金 529112 7 7 74t wf doc/〇 1 2 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（彡） 232 :第二阻障層 234 :第二種子層 236、336、536 :第二凸塊 120、240、640 :基板 122、242 :基板表面 124、244 :接點 130 :凸塊 132、228、260、660、738 :塡充材料 140、250、350、750 :散熱構件 142、252 :凹穴 254 :頂端 256 :底部 752 :鰭板 150 :散熱膠 實施例 請參照第2圖至第9圖，其繪示依照本發明第一較 佳實施例之一種具有散熱構件之覆晶構裝的剖面示意圖。 請先參照第2圖5首先提供一晶片210，晶片210具有一 主動表面212及對應之一晶片背面214，並且晶片210還 具有多個焊墊216，配置在晶片210之主動表面212上。 接下來進行一製作球底金屬層(Under Bump Metal，UBM) 之製程，其係先以濺鍍（sputter)的方式在晶片210之主動 表面212上及晶片背面214上分別形成一第一阻障層 7 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） ---------------訂------線» (請先閲讀背面之注意事項再填寫本頁) 529112 A7 B7 7774twf doc/012 五、發明説明（G) 222(barrier layer)及第二阻障層232，其中第一阻障層222 及第二阻障層232的材質可以是鈦、鎢化鈦或鉻；然後再 以電鍍（electroplating)的方式分別形成第一種子層224(seed layer*)及第二種子層234於第一阻障層222及第二阻障層 232上，其中第一種子層224及第二種子層234的材質可 以是銅，如此便完成第一球底金屬層220及第二球底金屬 層230之製作，其中第一球底金屬層220係由第一阻障層 222及第一種子層224所組成，而第二球底金屬層230係 由第二阻障層232及第二種子層234所組成。 請參照第3圖，接下來進行一製作凸塊(bump)之製 程，可以利用網板印刷（screen printing)或微影電鍍的方 式，分別形成多個第一凸塊226於第一球底金屬層220上 及多個第二凸塊236於第二球底金屬層230上，其中第一 凸塊226之配置必須要與焊墊216之配置相對應，而第一 凸塊226及第二凸塊236之材質均爲錫鉛合金。 請參照第3圖及第4圖，接下來進行一蝕刻（etching) 之製程，透過一蝕刻液（未繪示）可以將暴露於外之第一球 底金屬層220及第二球底金屬層230去除。 請參照第5圖，接下來進行一迴焊(reflow)之製程， 使得第一凸塊226及第二凸塊236形成類似球狀的樣式。 請參照第6圖，還要提供一基板240，基板240具 有一基板表面242，並且基板240還具有多個接點244配 置在基板表面242上。接下來進行一覆晶接合之製程，其 係先將第一凸塊226對準於接點244的位置，然後再透過 8 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------------0------1T------ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 經濟部中央標準局員工消費合作社印策 529112 7774twf doc/〇 1 2 A7 B7 五、發明説明（夕） 迴焊的步驟，使第一凸塊226焊合於接點244之上，如此 晶片210便可以固定於基板240之上。 曰靑參照第7圖，接下來進行一塡入塡充材料之製程， 將一塡充材料228(underfill)塡入於晶片210與基板240之 間，並且塡充材料228還包覆第一凸塊226。 請參照第8圖，還要提供一散熱構件2S0，散熱構 件250具有一凹穴252。接下來，進行一覆上散熱構件(heat sink)之製程，其係先將散熱構件250之凹穴252的開口方 向朝向基板240，並且對準於晶片210的放置位置，同時 將散熱構件250加熱，使得散熱構件250之底部256在與 第二凸塊236接觸時，第二凸塊236會呈現出半熔融的狀 態，而冷卻之後，散熱構件250便會與第二凸塊236焊合。 其中散熱構件25〇之頂端254會與基板表面242貼合，且 晶片210係位在凹穴252內。 請參照第9圖，然後再進行一封膠之製程5灌人„ 塡充材料26〇於散熱構件25〇之凹穴252內，使得塡充材 料26〇包覆晶片210、弟一^凸塊5其中填充材料260 在較佳的情況下可以使用類似導熱膠的材質。如 完成具有散熱構件250之覆晶構裝200。 在上述的製程中，由於第一凸塊226的高度不易控 制，相對地晶片背面214距離凹穴252底部256之高度便 難以掌控5然而本發明將第二凸塊236配置在晶片背面214 與凹穴252底部256之間，可以有較大的緩衝空間，亦即 當第一凸塊226的高度過高時’此時晶片背面2U距離凹 9 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^ -- ---------Aw------訂------線» (請先閲讀背面之注意事項再填寫本頁) 529112 7774iwf doc/01: A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（s ) 穴252底部256之距離會過小，則第二凸塊236會壓得較 扁，然晶片210與散熱構件250間的熱傳導還是甚佳；而 當第一凸塊226的高度過小時，此時晶片背面214距離凹 穴252底部256之距離過大’則第二凸塊236會變得較瘦， 然晶片210與散熱構件250間的熱傳導還是甚佳。如上所 述，本發明之具有散熱構件250之覆晶構裝200可以容忍 第一凸塊226的高度有較大的裕度，且封裝的品質甚佳。 另外，由於在覆晶構裝200中，其係主要利用第二凸塊236 進行晶片210與散熱構件250之間的熱傳導，並且第二凸 塊236係爲錫鉛合金之金屬物質，相較於導熱膠，利用第 二凸塊236進行晶片210的導熱會比較佳。另外，就電性 而言，第二凸塊236的電性亦比導熱膠來得好，可以提高 晶片210與散熱構件250間的電性品質。 在上述的覆晶構裝中，其係利用多個第二凸塊將晶 片與散熱構件焊合，然而本發明並非侷限於上述的的方 式，亦可以如第1 〇圖所不，其繪示依照本發明第二較佳 實施例之一種具有散熱構件之覆晶構裝之剖面示意圖。其 中第二凸塊336亦可以是僅有一個，而分別與晶片背面314 上之球底金屬層330及散熱構件350焊合。 此外，在上述的覆晶製程中，會透過蝕刻的製程， 將第二球底金屬層暴露於外的部份蝕刻掉，然而本發明並 非侷限於上述的的方式，亦可以如第11圖所示，其繪示 依照本發明第三較佳實施例之一種具有散熱構件之覆晶構 裝之剖面示意圖。其中第二球底金屬層430亦可以是不進 10 本紙張尺度適用中國國家榡隼（CNs ) a4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
、1T -線隼 經濟部中央樣準局員工消費合作社印製 529112 7774twf doc/012 A7 ~~_____E_____—— 五、發明説明（了） 行飽刻的製程5而覆蓋整面之晶片背面414。 另外5在上述的覆晶製程中，會具有球底金屬層形 成在晶片背面上，然而本發明並非侷限於上述的的方式， 亦可以如第12圖所示，其繪示依照本發明第四較佳實施 例之一種具有散熱構件之覆晶構裝之剖面示意圖。其中在 晶片背面5 Μ上並不具有球底金屬層，而多個第二凸塊536 係直接形成在晶片背面514。 再者’在上述的覆晶製程中，當晶片與基板接合之 後’會將一塡充材料塡入於晶片與基板之間，然而本發明 之製程並非侷限於上述的的方式，亦可以如第13圖所示， 其繪示依照本發明第五較佳實施例之一種具有散熱構件之 覆晶構裝之剖面示意圖。其中當晶片610與基板640接合 之後5接下來並不會立即塡充一塡充材料塡入於晶片61 〇 與基板64〇之間，而是在最後進行封膠製程時，利用塡充 材料660同時包覆晶片610、第一凸塊626及第二凸塊636， 如此在製程上較爲簡便，其中塡充材料660係爲電的絕緣 體。 另外，在上述的覆晶構裝中，散熱片會與基板接觸， 然而本發明之散熱片樣式並非侷限於上述的的方式，亦可 以如第14圖所示，其繪示依照本發明第六較佳實施例之 一種具有散熱構件之覆晶構裝之剖面示意圖。其中散熱構 件750亦可以是不與基板740接觸，且具有多個鰭板752 , 如此當散熱構件750與晶片710相互固定之後，只需利用 一塡充材料738塡入於散熱構件75〇與晶片710之間，便 11 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇><297公釐） -------：-I#1 (請先閱讀背面之注意事項再填寫本頁) 訂 529112 A7
7/74twf doc/012 五、發明説明（) 完成此覆晶的構裝，其中遁奋好Μ 一 以使用類似導熱膠的材質Γ 、738 土較佳的情況下可 熟習該麵藝者均知，本發明的覆晶結構並非限定 於如圖所示的結構，每—較η稱並非限疋 互應用到其他的較佳實施例中，在此不再賛述。1以乂 配置有tnt特徵是在晶片背面與散熱構件之間， 配置有至少-凸塊’便得晶片與散關件相互間能焊A。 在特殊情況下’當散熱構件與晶片的熱膨脹係數相近ς， 亦可以不塡入塡充材料於晶片與散熱構件之間。 綜上所述’本發明至少具有下列優點： 1。 本發明之具有散熱構件之覆晶構裝及其製程，由 於第一凸塊的高度不易控制，相對地晶片背面距離凹穴底 邰之咼度便難以掌控，然而本發明將第二凸塊配置在晶片 背面與凹穴底部之間，可以有較大的緩衝空間，亦即當第 一凸塊的咼度過咼時，此時晶片背面距離凹穴底部之距離 會過小，則第二凸塊會壓得較扁，然晶片與散熱構件間的 熱傳導還是甚佳；而當第一凸塊的高度過小時5此時晶片 背面距離凹穴底部之距離過大，則第二凸塊會變得較瘦， 然晶片與散熱構件間的熱傳導還是甚佳。故本發明可以容 忍第一凸塊的高度有較大的裕度，且封裝的品質甚佳。 2. 本發明之具有散熱構件之覆晶構裝及其製程，由 於由於在覆晶構裝中，其係主要利用第二凸塊進行晶片與 散熱構件之間的熱傳導，並且第一凸塊係爲錫鉛合金之金 屬物質，相較於導熱膠，利用第二凸塊進行晶片的導熱會 12 本紙張尺度適用中國國家標率（CNS ) Α4規格（210Χ297公釐） Φ------?τ------線# (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印裝 529112 7 7 74twf doc/O 1 2 A7 B7 五、發明説明（7 ) 比較佳。 3.本發明之具有散熱構件之覆晶構裝及其製程，就 電性而言，第二凸塊的電性亦比導熱膠來得好，可以提高 晶片與散熱構件間的電性品質。 雖然本發明已以一較佳實施例揭露如上，然其並非 用以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍內，當可作些許之更動與潤飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。 -------;——0------、訂------暴 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作社印裝 13 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. 529112 7774twf doc/012 A8 B8 C8 D8 六、申請專利範圍 1·一種具有散熱構件之覆晶構裝，其至少包括： 一基板’具有一基板表面，並且該基板還具有複數 個接點，配置在該基板表面上； 一晶片，具有一主動表面及對應之一晶片背面，並 且口4日日片遇具有後數個焊墊，配置在該主動表面上，其中 g亥晶片係配置在該基板表面上的空間中9且該主動表面係 面向該基板表面； 一政熱構件，配置在該基板上，且該散熱構件具有 一凹八，该凹穴之開口方向係朝向該基板，其中該晶片位 在該凹穴內； 複數個第〜凸塊，分別配置在該些焊墊與該些接點 之間； 複數個第二凸塊，分別配置在該晶片背面與該散熱 構件之間； 一第一塡充材料，塡充於該晶片與該基板間，並包 覆該些第一凸塊；以及 一第二塡充材料，塡充於該凹穴內，該絕緣材料包 覆該晶片、該第一塡充材料及該些第二凸塊。 2.如申請專利範圍第1項所述之具有散熱構件之覆 晶構裝’還包括一球底金屬層，位在該晶片背面上。 3·如申請專利範圍第2項所述之具有散熱構件之覆 晶構裝，其中該球底金屬層包括一阻障層，位在該晶片背 面上’而該阻障層的材質係選自於鈦 '鎢化鈦及銘所組成 的族群中之一種金屬。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
    經濟部中央標準局員工消費合作社印製 529112 A8 7774twf doc/012 B8 C8 D8 申請專利範圍 4。如申請專利範圍第3項所述之具有散熱構件之覆 晶構裝，其中該球底金屬層還包括一種子層，位在該阻障 層上，而該種子層的材質包括銅。 (請先閲讀背面之注意事項再填寫本頁) 5·如申請專利範圍第1項所述之具有散熱構件之覆 晶構裝，其中該些第二凸塊的材質係爲錫鉛合金。 6.—種具有散熱構件之覆晶構裝，其至少包括： 一基板； 一晶片，具有一主動表面及對應之一晶片背面，其 中該晶片係配置在該基板上的空間中，且該主動表面係面 向該基板； 一散熱構件，配置在該晶片背面上的空間中； 複數個第一凸塊，分別配置在該主動表面與該基板 之間 凸塊5配置在該晶片背面與該散熱構件 之間 一第一塡充材料，包覆該些第一凸塊；以及 一第二塡充材料，包覆該些第二凸塊。 7. 如申請專利範圍第6項所述之具有散熱構件之覆 晶構裝，還包括一球底金屬層，位在該晶片背面上。 經濟部中央標準局員工消費合作社印製 8. 如申請專利範圍第7項所述之具有散熱構件之覆 晶構裝，其中該球底金屬層包括一阻障層，位在該晶片背 面上，而該阻障層的材質係選自於鈦、鎢化鈦及鉻所組成 的族群中之一種金屬。 9. 如申^請專利範圍第8項所述之具有散熱構件之覆 15 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） 529112 A8 7774tWfd〇C/〇12 ?8 D8 ^、申請專利乾圍 晶構裝，其中該球底金屬層還包括一種子層，位在該阻障 層上，而該種子層的材質包括銅。 10。如申請專利範圍第6項所述之具有散熱構件之覆 晶構裝，其中該第二凸塊的材質係爲錫鉛合金。 Π.—種晶片散熱結構，其至少包括： 一晶片，具有一晶片背面； 一散熱構件，配置在該晶片背面上的空間中；以及 至少一凸塊，配置在該晶片背面與該散熱構件之 間。 12. 如申請專利範圍第11項所述之晶片散熱結構， 還包括一球底金屬層，位在該晶片背面上。 13. 如申請專利範圍第12項所述之晶片散熱結構， 其中該球底金屬層包括一阻障層，位在該晶片背面上，而 該阻障層的材質係選自於鈦、鎢化鈦及鉻所組成的族群中 之一種金屬。 14. 如申請專利範圍第13項所述之晶片散熱結構， 其中該球底金屬層還包括一種子層，位在該阻障層上5而 該種子層的材質包括銅。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 15. 如申請專利範圍第11項所述之晶片散熱結構， 還包括一塡充材料，包覆該凸塊。 16. 如申請專利範圍第11項所述之晶片散熱結構， 其中該凸塊的材質係爲錫鉛合金。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW091100097A 2002-01-07 2002-01-07 Flip-chip packaging having heat sink member and the manufacturing process thereof TW529112B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091100097A TW529112B (en) 2002-01-07 2002-01-07 Flip-chip packaging having heat sink member and the manufacturing process thereof
US10/248,295 US20030146520A1 (en) 2002-01-07 2003-01-07 Flip-chip package with a heat spreader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091100097A TW529112B (en) 2002-01-07 2002-01-07 Flip-chip packaging having heat sink member and the manufacturing process thereof

Publications (1)

Publication Number Publication Date
TW529112B true TW529112B (en) 2003-04-21

Family

ID=27657706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091100097A TW529112B (en) 2002-01-07 2002-01-07 Flip-chip packaging having heat sink member and the manufacturing process thereof

Country Status (2)

Country Link
US (1) US20030146520A1 (zh)
TW (1) TW529112B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138300B2 (en) 2004-09-22 2006-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structural design for flip-chip assembly
CN114256187A (zh) * 2020-09-23 2022-03-29 日月光半导体制造股份有限公司 散热结构

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112882B2 (en) 2004-08-25 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for heat dissipation of semiconductor integrated circuits
US7586191B2 (en) * 2005-08-11 2009-09-08 Hall David R Integrated circuit apparatus with heat spreader
US9299634B2 (en) 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
KR100780960B1 (ko) * 2006-09-22 2007-12-03 삼성전자주식회사 반도체 소자의 배선 및 범프의 형성 방법
US20080290502A1 (en) * 2007-05-25 2008-11-27 Zafer Kutlu Integrated circuit package with soldered lid for improved thermal performance
US8232636B2 (en) * 2010-01-26 2012-07-31 International Business Machines Corporation Reliability enhancement of metal thermal interface
TW201308544A (zh) * 2011-08-02 2013-02-16 南茂科技股份有限公司 晶片封裝結構及其製作方法
DE102014116082A1 (de) * 2014-11-04 2016-05-04 Infineon Technologies Ag Halbleitervorrichtung mit einer spannungskompensierten Chipelelektrode
CN106971993B (zh) 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
KR102595276B1 (ko) 2016-01-14 2023-10-31 삼성전자주식회사 반도체 패키지
CN118366953B (zh) * 2024-06-14 2024-10-18 苏州华太电子技术股份有限公司 芯片模块、电路板及芯片制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726502A (en) * 1996-04-26 1998-03-10 Motorola, Inc. Bumped semiconductor device with alignment features and method for making the same
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US6162659A (en) * 1999-03-05 2000-12-19 International Business Machines Corporation Method for manufacturing a package structure having a heat spreader for integrated circuit chips
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138300B2 (en) 2004-09-22 2006-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structural design for flip-chip assembly
CN114256187A (zh) * 2020-09-23 2022-03-29 日月光半导体制造股份有限公司 散热结构

Also Published As

Publication number Publication date
US20030146520A1 (en) 2003-08-07

Similar Documents

Publication Publication Date Title
TWI255532B (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
TW529112B (en) Flip-chip packaging having heat sink member and the manufacturing process thereof
TWI529878B (zh) 集成電路封裝件及其裝配方法
US6426875B1 (en) Heat sink chip package
US8053284B2 (en) Method and package for circuit chip packaging
TWI246757B (en) Semiconductor package with heat sink and fabrication method thereof
TWI379364B (en) Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
TW529141B (en) Stacking type multi-chip package and its manufacturing process
TW464992B (en) Semiconductor device and method of producing the same
TWI320227B (en) Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
JP2010528472A (ja) 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
TW558814B (en) Multi-chip package structure having heat sink member
US20080157345A1 (en) Curved heat spreader design for electronic assemblies
TW456008B (en) Flip chip packaging process with no-flow underfill method
TW587325B (en) Semiconductor chip package and method for manufacturing the same
TW201009963A (en) Flip-chip package and method thereof
TWI242861B (en) Multi-chip semiconductor package with heat sink and fabrication method thereof
CN221861584U (zh) 一种提高fcbga封装平整度的散热盖及其组成的封装结构
CN114464581A (zh) 封装结构及其制造方法
TWI304253B (en) Flip chip bga process and package with stiffener ring
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
CN100580915C (zh) 封装导电结构及其制造方法
TWI282159B (en) Thermally enhanced thin flip-chip package
TW531861B (en) Semiconductor packaging device and its manufacturing method
TW457664B (en) Direct-downset flip-chip semiconductor packaging structure and manufacturing processes

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent