TW548826B - Semiconductor device and method of production of same - Google Patents

Description

548826 五、發明説明（i ) 發明背景 1。發明範兔 本發明有關於—種半導體元件及其製造方法；更特定 言之係有關於一種有效減小半導體元件尺寸之技術。 1.相關技藝 過去寺重安裝在一主板上的半導體元件已由安裝在 -稱為“中介板（interposer)”的接線板上之一半導體晶片構 成’咸認需要此中介板以對準半導體晶片與主板之電極端 子。 疋若使用中"板，半導體元件的厚度會增加該厚 度的量值’所以較佳盡量不使用此中介板，以符合近來減 小電子設備尺寸的需求。 因此，近年來已致力發展一種不需中介板的半導體元 件，第12A圖顯示相關技藝之此半導體元件的剖視圖。 相關技藝的半導體元件101主要由一矽基材1〇2構成並 且不具有中介板。石夕基材102的一表面1〇2&上已形成有一電 子元件形成層103，電子元件形成層103包括一電晶體或其 他電子元件而與一通道孔電極墊110電性連接，一絕緣膜 104可防止通道孔電極塾11〇或主電極墊1〇5與石夕基材1〇2 產生電性連接。 半導體構件形成層103及通道孔電極墊11〇上已堆疊有 一 Si〇2膜106及一導線圖案107, Si〇2膜106中開設有一通道 孔106a。導線圖案107及通道孔電極墊11〇經由此開口電性 連接。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公爱）

•訂— (請先閲讀背面之注意事項再填寫本頁) 548826 A7 —__B7 五、發明説明（2 ) 通道孔電極墊110—體式設置有主電極墊1〇5 ,並且， 主電極墊105及其下的矽基材1〇2中開設有一通孔1〇2c。 通孔102c為此型半導體元件的特徵特性並導出導線圖 案107外前往矽基材1〇2的其他表面1〇2b，導出其他表面 102b的導線圖案107係設有作為外部連接端子之焊料凸塊 108以對準主板（未圖示）端子的位置。 第12B圖為從第12A圖的箭頭A方向看到之半導體元 件101的平面圖’為方便說明而省略導線圖案1 。 通這孔106a為一寬直徑的圓形並在其底部暴露出通道 孔電極墊11 〇。 在第12C圖剖示的既有半導體元件（LSI等）1〇9内建造 新結構，藉以製造半導體元件丨〇丨。如同利用第丨2c圖的 說明，主電極墊105亦設置於既有的半導體元件1〇9上，此 處係為原始可供焊線與打線成球（stud bump)等結合、可將 訊號輸出及輸入且可供應電力之位置。 另一方面，通道孔電極墊11〇(第12B圖）係為一種新結 構且不设置在既有的半導體元件109中。另外新提供通道孔 電極墊110並在其上設置一寬直徑通道孔1〇仏藉以增加與 導線圖案107的接觸面積（第12A圖），並防止因為應力與導 線圖案107剝離而造成不良電性接觸。 利用此方式，相關技藝的半導體元件中，除了原來的 本主電極墊105外，新提供一通道孔墊11〇作為與導線圖案 107電性連接之一部份並確保可靠的電性連接，一寬直徑的 圓形通道孔106a係開設在通道孔電極墊11〇上方。 本紙張尺度適财_家標準（CNS) Α4規格（21GX297公釐)

Ί ; (請先閱讀背面之注意事項再填寫本頁) ·、^τ— 五、發明説明（3 ) 但如果新提供此通道孔電極墊110,半導體元件10的平 面尺寸將過度變大而牴觸半導體元件縮小尺寸之趨勢。 並且’若除了既有的主電極墊105之外另提供通道孔電 極塾110’將需要改變既有的半導體元件設計，對於半導體 70件製造廠（半導體製造廠）造成重大負擔。 發明彳n 本务明之一目的係提供一種半導體元件及其製造方 法此半導體兀件能夠在一電極塾與導線圖案之間可靠地 電性連接而不需在既有的主電極墊之外分開提供-通道孔 使用電極墊。 為達成此目的，根據本發明第一型態提供一種半導體 元件，此半導體元件係包含一半導體基材；一電子元件， 以成於半導體基材的一表面上；一電極墊，其形成於該 表面上且與該it件呈電性連接；_通孔，其通過電極塾 及半導體基材；一絕緣膜，其形成於半導體基材的至少另 一表面、通孔的-内壁及電極墊上；一通道孔，其沿著通 孔的一開口外緣設置於電極墊的絕緣膜中’·及一導線圖 案，其經由通孔及通道孔電性導出電極墊外前往半導體基 材的另一表面。 通道孔較佳為環形。 或者，通道孔較佳為弓形且設置複數個通道孔。 或者，通道孔較佳為點形且設置複數個通道孔。 …較佳，通孔的直徑在通過電極墊的一部份上係比通過 半導體基材的一部份上更大。 五、發明説明（4 ) 車乂佳電極墊具有由第一金屬構成之一底電極塾、以 K由/、有比第一金屬更高融點的第二金屬構成且形成於底 電極塾上之—頂電極塾。更佳，第-金屬為ί呂且第二金屬 為銅。 較佳，導線圖案亦電性導出電極墊外前往半導體基材 的一表面。可能將這些複數個半導體元件堆疊在-起，並 、&由外口[3連接端子將各底半導體元件與頂半導體元件之面 對表面的導線圖案加以電性連接。 項貫把例中，藉由與導線圖案呈電性連接之一導體 來充填通孔。可能堆疊複數個這些半導體元件，並經由夕^ 部連接端子將充填在各底半導體元件及頂半導體元件之對 應通孔中的導體加以電性連接。 根據本發明之第二型態，提供一種半導體元件之製造 方法，此方法包含以下步驟：在一半導體基材的一表面上 形成一電子元件；形成在半導體基材的一表面上與元件呈 電性連接之一電極墊；通過電極墊及半導體基材之一通 孔；在半導體基材的至少另-表面、通孔的一内壁及電極 墊上形成一絕緣膜；藉由絕緣膜的圖案化來形成一通道孔 以沿著通孔的一開口外緣暴露出電極墊的一部份；在絕緣 膜上及通道孔中形成一導電膜；藉由導電膜的圖案化形成 經過通孔及通道孔從電極墊導往半導體基材另一表面之一 導線圖案。 形成一通孔之步驟較佳包括以下步驟：藉由圖案化在 電極塾中形成-第-開口，及藉由將具有比第一開口更小

五、發明説明 β αI赞射通過第 括元件中形成—第二開口 開口以在半導體基材且包 之門係勺；te在幵^成第一開口之步驟及形成第二開口之步驟 :=::::半導一-一，一 較佳藉由—雷射束開啟絕緣膜以進行形成通孔之步 驟0 、酋孔、衣形在纟巴緣膜上發射雷射束藉以形成一環形通 更佳，形成電極墊之步驟包括以下步驟：形成由第一 成t I電極墊、以及形成在底電極墊上由具有比 第-金屬更高融點的第二金屬構成之一頂電極墊。較佳使 用銘作為第_金屬，並使用銅作為第二金屬。 一項貫施例巾，藉由形成導線圖案的步驟來形成導線 圖案而使f極墊亦電性導㈣半導體基材的—面，可提供 製備複數個半導體元件以及經過外部連接端子電性連接半 導體元件的導線圖案以多層堆疊半導體元件之步驟。 一項實施例中，此方法包括在形成導電膜的步驟之後 藉由電性連接至導電膜的一導體來充填通孔之一步驟。可 提供製備複數個此等半導體元件以及經過外部連接端子電 性連接自複數個半導體元件的對應通孔暴露出之導體以複 數層堆疊半導體元件之步驟。 圖式簡 可由較佳實施例的下列描述並參照圖式更清楚地得知 548826

五、發明説明（6 ) 本叙月之上述及其他目的與特性，其中： 第ΙΑ、IB、1C圖為根據本發明一較佳實施例之一半導 體兀件的剖視圖，其中第1B圖為第丨八圖中圓形⑺部份之放 大圖’且第1C圖為第1B圖中圓形1C部份之放大圖； 第2A、2B、2C、2D圖為根據本發明之實施例的通道 孔之各種形狀的平面圖； 第3圖為由第1A圖的A側觀察之第1A圖所示根據本發 明的一實施例之一半導體元件的平面圖； 第4圖為複數個半導體元件堆疊成之一半導體模組的 剖視圖，藉以獲得一立體性安裝結構； 第5A至5Q圖為製造根據本發 明之一實施例的一半導 體元件的步驟之剖視圖，其中第5P圖放大顯示第50圖中圓 形5P部份； 第6圖為根據本發明之一實施例的一半導體元件製造 方法中穿鑿一雷射束的說明圖； 第7A及7B圖為顯示根據本發明之一實施例當一雷射 束形成一通道孔時藉由一頂電極墊保護一底電極墊之剖視 圖，其中第7B圖放大顯示第7A圖中圓形76部份； 第8圖為製備根據本發明之一實施例進行堆疊之複數 個半導體元件的狀態之剖視圖； 第9圖為根據本發明之一實施例在第5K圖的步驟與第 5L圖的步驟之間形成一保護膜之一步驟的剖視圖； 第10圖為根據本發明之一實施例以一導體充填一通孔 情形的放大剖視圖； 張尺度義t關家鮮（cns) ~' Γ9 --- (請先閲讀背面之注意事項再填寫本頁)

548826 五、發明説明（7 ) 第11圖為如第10圖所示以—導體來充填通孔之複數個 +導體70件堆疊成的一半導體模組之剖視圖，藉以形成一 立體性安裝結構；及 第12A及12關為相關技藝之一半導體元件的剖視圖 及平：圖，第12C圖為一習知既有的半導體元件之剖視圖。 較佳實施例指[诚 下文參照圖式詳細描述本發明的較佳實施例。 根據本發明之-半導體元件係設有一半導體基材及形 成於半導體基材的-表面上之—電子元件。一個與此元件 呈電性連接之電極塾係形成於半導體基材的該表面上，電 極塾及半導體基材貫穿設有_通孔，一絕緣膜形成於該通 孔的内壁上，此絕緣膜進-步形成於半導體基材的另一表 面上及電極墊上。 絕緣膜中，形成於電極墊上的部份係設有一通道孔， 用於經由通道孔及通孔將電極墊電性導往半導體基材另一 表面之一導線圖案係設置於半導體元件中。 特定言之，本發明中，#由沿著通孔外緣將通道孔設 置於絕緣膜中來確保通道孔的開啟區域並在導線圖案與電 極墊之間達成可靠的電性連接。藉此，本發明中不再需要 過去用於確保通道孔的開啟區域之通道孔電極墊，所以可 使半導體元件具有比以前更小的平面尺寸。 並且，較佳使通孔直徑在穿過電極墊的部份（下文稱為 ‘‘第一開口 ”）中比穿過半導體基材的部份（下文稱 開口 ”）更大。 一 本紙張尺度適用中國國家標準（CNS) A4規格（21〇><297公釐）

、^τ— (請先閲讀背面之注意事項再填寫本頁) 10 - 548826 五、發明説明（8 ) 相較於無論任何位置均有固定通孔直徑之結構，根據 此結構可以加長第一開口的近開端與第二開口之間的距 離藉以在通孔側壁處充份確保電極墊與半爹體基材之間 的絕緣。 · 並且，導線圖案可電性導出電極墊外前往半導體基材 的一表面。 、此/中，在一垂直方向中製備複數個此等半導體元 件並經由外部連接端子電性連接各底半導體元件與頂半導 體元件的面對表面之導線圖案，藉以獲得一立體性安裝結 f。因為各半導體S件的平面尺寸比過去更小，此立體性 安裝結構比起過去可在橫向保持小的展幅。 依此方式堆疊元件時，可藉由與導線圖案呈電性連接 之一導體來充填通孔。此情形中，位於從通孔露出位置之 導體可執行導線圖案的功能，所以不再需要形成導線圖 案，且可容易地堆疊頂與底半導體元件。 另一方面，根據本發明之一種半導體元件之製造方法 係包含以下步驟： (a) 在一半導體基材的一表面上形成一電子元件； (b) 形成在半導體基材的一表面上與元件呈電性連接 之一電極墊； (c) 形成通過電極墊及半導體基材之一通孔； (d) 在半導體基材的至少另一表面、通孔的一内壁及電 極墊上形成一絕緣膜； (e) 藉由絕緣膜的圖案化形成一通道孔以沿著通孔的 本紙張尺度適用中國國豕標準（CNS) A4規格（210X297公楚） 五、發明説明（9 -開口外緣暴露出電極塾的延伸部 (〇在絕緣膜上及通道孔中形成—導電膜：及 (g)藉由導電膜的圖案 、 # ^ φ 〇 來形成經過通孔及通道孔將 電極墊電性導往半導體基 、丄t卜本碰丄 勺另一表面之一導線圖案。 這些步驟中藉由步.驟 诵 、、（）在電極墊上的絕緣膜中沿箸 通孔的開口外緣形成一 丨 、孔。如上述，由於形成此通道 孔，本發明不需使用通道孔電極墊。 並且’步驟⑷(形成一通孔之步驟 步驟： / ⑽藉由圖案化在電極塾中形成一第一開口及 (c2)將具有比第—開口更小的直徑之—雷射束發射通 過第一開口藉以在在包括電子元件的半導體基材中形成-第二開口。 請注意可利用這些步驟藉由第_開口及第二開口來肩 定通孔。 根據步驟（Cl)及（c2)，因為形成後將具有比第一開口逢 位更j的直徑之一雷射束發射通過第一開口，可防止雷期 束接觸第一開口及蒸發電極墊的材料，藉以減輕半導體遵 材及電極墊最後因為蒸發的材料而變成電性連接之危險。 此外，根據上述步驟，獲得一種使第一開口直徑大灰 第二開口直徑之結構。如上文所描述，此結構的優點為： 可充分確保通孔側壁處電極墊與半導體基材之間的絕緣。 並且’步驟（cl)&(c2)之間可包括拋光半導體基材的另 一表面之一步驟，藉以降低半導體基材的厚度。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

12 雷 以 點 定

訂丨 (請先閱讀背面之注意事項再填寫本頁) 548826 五、發明説明（10 為此，因為在形成第二開口之前降低了半導體 厚度’可错由以-段短時間發射-雷射束來形成二' 口，並降低因為雷射束 y 一幵’ 〜射束㈣對料導録材造成之熱損 二二：雷射束的工作深度變淺，使雷射束的材料 ㈣置降低，並使材料蒸發與沉積在通孔中的量降低。因 此可乾淨地形成通孔。 - 並且，可由一雷射束開啟絕緣膜藉以 絕緣膜巾形成通道孔之步喝。 在 特疋吕之’當形成-環形通道孔時，較佳以—環形 射雷射束’理由在於:以一環形發射時在通孔 對準Μ射束的旋轉軸線即足以完成雷射源及絕緣膜的 位’所二相較於將每點定位且雷射束一次發射_點的 形，可獲得縮短處理時間之優點。 並且，本發明不限於以一環形發射雷射束，藉由一 射束發射通道孔時，步驟⑻(形成電極塾的步驟）可包括 下步驟： (bl)形成由-第一金屬構成之一底電極塾，及 一一㈣在底電極墊上形成由具有比第一金屬更高融點的 一第二金屬構成之一頂電極墊。 根據這些步驟，電極墊變成一種包含—底電極墊盘一 頂電極墊之二層結構。並且，底電極墊受 的頂電極墊所保護。 ,藉由一雷射束在絕緣膜中形成一通道孔時，雷射束必 須穿過絕緣膜’但因此如上述藉由高融點頂電極整提供保 本紙張尺度翻tss家群⑽）A4規格⑵GX297公复） 548826 A7 _ —_B7 五、發明説明（U ) 護，穿過絕緣膜的雷射束亦受到保護而不穿過電極塾。 第ΙΑ、IB、1C圖為根據本發明之一較佳實施例的一半 V體元件的剖視圖，第1 b圖為第1A圖的圓形1 b區域之放大 圖’第1C圖為第ιΒ圖的圓形1(：區域之放大圖。 如圖所示，半導體元件215設有一矽基材2〇1(半導體基 材），此石夕基材201的一表面201 a設有一半導體構件形成層 202並在其中建造有一電晶體或其他電子元件。並且，半導 體構件形成層202上設有一電極墊211。雖然未圖示，電極 塾211與半導體構件形成層202中的一構件呈電性連接，電 極墊211及矽基材201之間具有構件形成層2〇2，編號2〇4代 表保護半導體構件形成層202之一鈍化層，此層譬如由8丨〇2 組成。 編號212代表穿過電極墊211及矽基材2〇1之一通孔，一 Si〇2膜209(絕緣膜）形成於其内壁上，8丨〇2膜2〇9亦形成於 矽基材201的另一表面201b上及電極墊211上。 電極墊211上之Si〇2膜209係設有一個身為本發明的特 徵特性之通道孔209a，電極塾211及Si02膜上的一導線圖案 214係經由此通道孔2〇9a電性連接。 第2A至2D圖為從第1A圖的箭頭A方向（從石夕基材201 的一表面20 la)觀察之第1A至1C圖所示的半導體元件215 的平面圖並顯示通道孔209a的各種範例，請注意在這些圖 中為便於觀看通道孔209而省略導線圖案214。 通道孔209a藉由導線圖案214電性導出底電極塾211 外，所以自然形成於電極墊211上。電極墊211設有一既有 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） 14 (請先閲讀背面之注意事項再填寫本頁) •、^τ— 548826 A7 ____—_B7 _ 五、發明説明（12 ) 的半導體元件。亦即，本發明中，導線圖案214電性連接至 一既有的電極墊211，並不像習知技藝般地提供及連接一個 分離的通道孔電極塾。 如第2A圖所示，通道孔2〇9a沿著通孔212的開口外緣 以一環形設置，藉以確保有足夠的開啟區域將導線圖案214 可罪地電性連接，因此不需像過去般地分開提供一通道孔 電極塾。 利用此方式，本發明中，因為不需要通道孔電極墊， 可令半導體元件215的平面尺寸比起過去減少該量值。 請注意，如第2A圖所示，電極墊211的平面形狀大致 為正方形，且各側邊長度譬如約為1〇〇微米。但電極墊2“ 的平面形狀及尺寸不限於此，可自由設定電極墊211的平面 形狀及尺寸。環形通道孔209a的寬度譬如約為5至1〇微米， 但本發明不限於此。 若不用第2A圖的環形通道孔2〇9a，可能藉由第2B至2D 圖所示的通道孔209a獲得相同的優點。 弟2B圖為將通道孔209a設置為沿著通孔212的開口外 緣的一弓形之範例，弓形通道孔2〇9a不需為單孔，亦可能 如第2C圖所示提供複數個孔。 苐2D圖為沿著通孔212的開口外緣設置複數個點形通 道孔209a之範例。 通道孔209不限於具有上述形狀，重要的是通道孔2〇9a 應沿著通孔212的開口外緣設置。若以此方式設置一通道孔 209a，可獲得本發明的上述優點。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公爱） (請先閲讀背面之注意事項再填寫本頁) -、可| 0, 15 五、發明説明（13 ) 再度參照第1B圖，通孔212由第一開口 208及第二開口 20lc所界定，其中第一開口 208係為通過電極墊211之部 份’而第二開口 2〇lc為通過基材2〇1之部份。 本發明中，令第一開口 208的直徑R1大於第二開口 201c的直徑R2。具體言之，R1約為5〇至7〇微米，並令R2 小於R2或約為25至50微米。重要的是使ri>R2，本發明不 限於上述數值。 根據此結構’相較於具有相同直徑R1及R2的情形，可 延長第一開口 208及第二開口 2〇lc的近開端2〇8a與2〇ld之 間的距離D1(第1C圖），因此可確保通孔212側壁處電極墊 211與矽基材201之間的充份絕緣。請注意若不特別重視絕 緣時，亦可使直徑R1及R2相同。 圖示範例中，第一開口 2〇 1 c形成推拔狀，但如同後文 說明，這是因為由一雷射束形成第二開口2〇卜所致，形狀 不限於推拔狀，譬如，即使形成直線狀的第二開口汕卜仍 可獲得本發明的優點。 並且，圖示範例中，通孔212為中空狀，但如第1〇圖所 不’亦可由與導線圖案214電性連接之—導體217來充填通 孔212，此情形的導體217譬如可為銅。 另一方面，若注意第1A圖所示的導線圖案，其形成於 SiOJ2G9上並經由通孔212延伸至石夕基材加的另一表面 2〇lb，導線圖案214的功能係使電極塾211經由通道孔2〇9a 及通孔212電性連接至另一表面201b。 以此方式導出的導線圖案214的預定位置係設有作為 548826 A7 _____B7 五、發明説明（14 ) 外邛連接端子的焊料凸塊21 〇，但外部連接端子不限於焊料 凸塊210,亦可採用打線成球或其他已知的外部連接端子。 藉由焊料凸塊210抵靠住主板端子墊（未圖示）的狀態 造成焊料凸塊210回流，使得半導體元件215電性與機械性 連接在主板上。 半導體元件215可以此方式單獨使用或可如上述方式 堆疊使用。 第3圖為半導體元件215從第1A圖的a侧觀看之平面 圖。 形成於表面201a上的導線圖案214係設有一端子部份 214a，將此端子部份214a設置為電性導出電極墊2ιι前往矽 基材201的表面201a。當垂直堆疊複數個半導體元件215 犄係成為可使頂半導體元件215提供的一焊料凸塊21 〇接 。之邛伤。但在不需要堆疊時，則不需提供端子部份21如。 以此方式堆疊的半導體元件2丨5之剖視圖顯示於第4 圖，如第4圖所示，各頂與底半導體元件215的面對表面之 導線圖案係經由焊料凸塊1 2丨〇電性連接，此結構為一種由複 數個半導體元件堆疊成之立體性安裝結構。各半導體元件 215的平面尺寸係比習知技藝更小，所以在此立體性結構 中，可能相較於習知技藝保持小的橫向展幅。這有助於近 I 來半導體封裝的增高密度及縮小尺寸之趨勢。 請注意當如第10圖所示以一導體217充填通孔212時， :使用從通孔2丨2的開口 212a暴露出部份之導體217a而非 鈿子部份214a’所以並不需要位於設有焊料凸塊21〇的部份

•訂· (請先閲讀背面之注意事項再填寫本頁) 0: 1 丨丨丨丨丨 - 2 本紙張尺度適用中國國家標準（CNS) A4規格⑵〇χ297公釐)---- 五、發明説明（15) 上之導線圖案214以及端子部份214a，且可容易地堆疊半導 體7C件215。第Π圖顯示依此方式堆疊半導體元件215情形 之剖視圖。 接下來參照第5A至5Q圖說明上述半導體元件215的製 造方法，第5A至5Q圖為不同製造步驟之半導體元件的剖視 圖。 首先，如弟5A圖所示，製備一石夕基材2〇ι(半導體基 材），此矽基材201為用於產生大量半導體元件之一基材（晶 圓）。 曰 然後，如第5Β圖所示，一電晶體或其他電子元件形成 於矽基材201的一表面2〇la上。圖中，編號2〇2顯示設有半 導體構件的一半導體構件形成層。 然後，如第5C圖所示，一含鋁（第一金屬）的膜（未圖示） 係形成於半導體構件形成層202上，且此膜係圖案化形成底 電極墊203,底電極墊203的厚度約為丨微米，請注意若不用 銘亦可以銅形成底電極墊2〇3。 因為底電極墊203及矽基材201之間設有半導體構件形 成層202，底電極墊203位於矽基材201上而不接觸矽基材 201。並且，雖未特別顯示，底電極墊2〇3形成為與半導體 構件形成層202中的一導線層呈電性連接。 然後，如第5D圖所示，底電極墊2〇3及半導體構件形 成層202上已形成有由Si〇2等構成之一鈍化層2〇4。然後， 此鈍化層204係經圖案化形成可暴露出底電極墊2〇3之一開 口 204a。 # 548826 A7 -------—_ B7 五、發明説明（16 ) " "" " ~ 凊注意可從半導體製造商獲得處於第5D圖所示狀態 之產品，如第5D圖所示，設有底半導體電極墊203或半導 2構件形成層202及鈍化層204等之半導體基材2()1係為通 常由半導體製造商生產之一般基材，底電極墊2〇3原來僅作 為一種用於打線接合或接合外部連接端子（凸塊等）之電極 塾（相關技藝的範例中為主電極墊丨1〇)。 然後，如第5E圖所示，一含Cr(鉻）的電源供給層2〇5& 係形成於鈍化層204及底電極墊203的暴露表面上，譬如藉 由喷濺形成電源供給層2〇5a。 然後，如第5F圖所示，一第一光阻2〇6塗覆在電源供 、七層205a上適後，第一光阻2〇6暴光及顯影以形成與鈍化 層204的開口 204a重疊之第一光阻開口 2〇6a。 然後，如第5G圖所示，以第一光阻開口 2〇仏中暴露出 的電源供給層205a浸入-電鍍溶液（未圖示）的狀態將電流 供應至電源供給層205a，以形成鍍銅層2〇5b。 然後，如第5H圖所示，移除第一光阻2〇6，然後進行 選擇性蝕刻以移除已於第一光阻2〇6下形成之電源供給層 205a。以至今描述的步驟完成由電源供給層2〇化及鍍銅層 2〇5b構成之頂電極墊205，頂電極墊2〇5的厚度約為丨至以 微米。 請注意頂電極墊205主要係由比用於構成底電極墊2〇3 的鋁（第一金屬）具有更高融點之銅（第二金屬）構成。 並且，本實施例中，底電極墊203及頂電極墊205形成 電極墊21。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）

(請先閲讀背面之注意事項再填寫本頁) 訂 548826 17 五、發明説明 然後’如第51圖所示，一第二光阻2〇7形成於鈍化層2〇4 及電極墊211的暴露表面上，並且，光阻2〇7暴光及顯影以 形成使電極墊211暴露出之一第二開口2〇以。 然後’如第5J圖所示，使用光阻207作為一蝕刻遮罩以 將電極墊2 11圖案化並在電極墊211中形成一第一開口 208’此情形的蝕刻譬如為化學蝕刻或電漿蝕刻，請注意第 一開口的直徑R1約為5〇至7〇微米，但應根據電極墊211直 徑適當地設定。 然後’如第5K圖所示，矽基材2〇1的另一表面2〇lb進 仃拋光以將矽基材201降低到約5〇至15〇微米。藉由此步驟 獲知了使較晚完成的半導體元件變薄之優點，但當半導體 元件不必為薄型時則可省略此步驟。 然後’如第5L圖所示，具有比第一開口 208直徑ri更 小直I的一雷射束係發射通過第一開口 2〇8。雷射的範例係 包括UV雷射、YAG雷射或受激準分子雷射。雷射束打擊的 部份將蒸發，因此一第二開口 201c形成於矽基材中，此第 二開口 201c的直徑R2約為25至50微米。並且，通孔212係 由第一開口 208及第二開口 201c所界定。 藉由在形成第一開口 208之後發射一具有比直徑R1更 小直徑的雷射束，可防止雷射束接觸第一開口 2〇8及蒸發電 極墊211的材料（鋁或銅），藉以降低蒸發材料沉積在通孔 212的側壁上及使矽基材201與電極墊211電性連接之危險。 此外，獲得一種使第一開口 208直徑Ri大於第二開口 201c直徑R2之結構。如上述，此結構具有在通孔212侧壁 本紙張尺度適用中國國家標準（CNS) A4規格（21〇X297公釐） 548826 五、發明説明（l8 ) 處電極墊2U與石夕基材2〇1之間充份確保絕緣之優點。 並且因為形成第二開口 201c前在第5K圖步驟將矽基 材2〇1降低厚度，可在一段短時間發射雷射束藉以形成第二 開口 201c’故可降低石夕基材2()1因雷射束所造成的熱損害。 f且’因為雷射束的工作深度變淺，使得雷射束蒸發 的矽里減少且瘵發與沉積在通孔212中的矽量亦減少，因此 可乾淨地形成通孔212。 請注意當通孔212中的矽沉積或熱損害並不重要時，可 省略第5K圖的步驟（降低矽基材2〇1厚度之步驟）。 並且，雖然圖示的第二開口 2〇ic為推拔狀，這是因為 使用藉由一聚焦鏡片（未圖示）聚焦至一點的一雷射束而非 平仃光的雷射束所致。第二開口 2〇lc不必為推拔狀，譬如， 即使第二開口 2〇ic形成直線狀時仍可獲得本發明的優點。 並且，如第5L圖所示，可從矽基材201的另一表面2〇lb 發射雷射束而非經由第一開口2〇8發射雷射束藉以形成第 一開口 201c，即使進行此作用時，仍同樣可防止雷射蒸發 的矽沉積在電極墊211上。 所 第 的 清 尚且，可在第5K圖與第5L圖的步驟之間進行第9圖 示的步驟，此步驟中，在鈍化層204上、電極墊211上、不 一開口 208的側壁上及自第一開口 208暴露出之半導體構件 形成層202上形成一 Si〇2膜或其他保護膜216。在第5l圖 雷射處理時間中，若因雷射束而發生雜屑或毛邊則予以π 除（電裝清理或化學清洗）。若如上述形成保護膜216，可在 清理期間防止損傷電極墊211或鈍化層204 本紙張尺度適财國國家標準（哪）Μ規格（21()χ297公爱） 548826 A7 I------H____ 五、發明説明（19) 形成通孔212之後，進行第5M圖所示的步驟，此步驟 中，一Si〇2膜209(絕緣膜）至少形成於半導體基材2〇1的另 表面20lb上、通孔212的内壁上及電極墊hi上。譬如由 化學氣相沉積（CVD)形成Si02膜209。 明/主忍為了如圖示將si〇2膜209形成於半導體基材2〇1 的兩主表面上，譬如，首先可將一 Μ%膜2〇9只形成於半導 體基材201的表面201 a及通孔212的側壁上，然後si〇2膜209 形成於另一表面201b上。 然後，如第5N圖所示，Si〇2膜209係圖案化形成通道 | 孔209a而沿著通孔212的開口外緣暴露出電極墊211之一部 份。通道孔209a的形狀已如第2A至2D圖顯示。 至於如第2A至2D圖所示形成通道孔2〇9a之方法，譬如 可形成一阻劑（未圖示），此阻劑具有與si〇2膜2〇9上形狀對 應之一開口，並經由該開口選擇性蝕刻Si〇2膜，此時使用 的飯刻技術譬如為化學蝕刻或電漿蝕刻。 另一方法中，可能在應設有通道孔2〇如之位置於以〇2 膜209上發射一雷射束，以使該部份蒸發藉以如第2八至21) 圖中任一者形成通道孔209a。 特疋吕之，為了如第2A圖所示形成一環形通道孔 2〇9a，適於使用雷射束的穿鑿，如第ό圖所示，此“穿鑿，， 係為從一雷射源發射一雷射束並令該雷射束沿其軸線旋轉 使雷射束在通道孔209上畫出一環形之方法。 依此，，、藉由通孔212發射環形雷射束時將旋轉軸線對 準，雷射源及通道孔20%即結束定位工作，所以相較於每 '^紙張尺度適^7^—緒準獻297讀)〜----

、可| (請先閲讀背面之注意事項再填窝本頁)

、發明說明 m疋位及逐點發射雷射束之情形係具有可縮短處理時間 之優點。 明左讀射雷射束的方法不限於线，譬如亦可能放 口 "可對彳几雷射束且具有與通道孔2〇9a對應的一形狀窗 之光遮罩(未圖不)’並藉由穿過該窗口的雷射束來開啟 通道孔209a。 此處如先前第1B圖所示，因為電極塾2ΐι由一底電極 203的-頂電極墊加之―種二層結構所製成，不論雷射 束具有何種發射方法皆獲得以下優點。 —L道孔2〇%係為使導線圖案213與電極墊211電性連接 藉以確保可罪地連接之一部份並且完全貫穿。因此，當形 成通道孔職以完全貫穿時，係由可至少通過Si〇2膜209 之功率與時間長度來發射雷射束，在此段時間，如第⑽ 圖所示，頂電極墊2〇5的部份2〇5〇結果亦受雷射束所蒸 發’但底電極墊203受到頂電極墊2〇5保護，所以雷射束不 會穿過底電極墊203而抵達矽基材2〇1。特定言之，一個主 要為銅製的頂電極墊205係具有甚至比主由為鋁製的底電 極墊203更高的融點，藉以有效地保護底電極墊2〇3。 並且，即使當底電極墊203由銅形成，亦可藉由頂電極 墊205的增大厚度來保護底電極墊2〇3不受到雷射束。亦 即，即使底電極墊203及頂電極墊205由相同材料製成時， 藉由厚厚地形成頂電極墊205並使電極墊211作為此二層結 構，仍可保護底電極墊203不受到雷射束。 當然，若調整雷射功率及發射時間而不穿過底電極墊 本紙張尺度適用申國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) .、可..............·#- 548826 A7 --------- Β7__ 五、發明説明（21 ) 205，則不需要形成頂電極墊2〇5的步驟（第5£至5^圖的步 驟）。同樣地在藉由蝕刻形成通道孔2〇%時，不需要形成頂 電極塾203之步驟。 形成通道孔209a之後，進行第50圖所示的步驟，此步 驟中，導電膜213形成於Si〇2膜209上及通道孔209a中，導 電膜213的厚度約為1至2〇微米。 如第5P圖所示，導電膜213包含：喷濺形成的一心(鉻） 膜213a、亦由喷濺形成其上的一銅膜213b、及利用Cr(鉻） 膜213a及銅膜213b作為電源供給層所形成的一鍍銅膜 213c ’但是導電膜2丨3的結構不限於此。譬如，亦可以喷濺 形成一鋁膜，並使用鋁膜作為一導電膜213。或者，可以噴 錢形成一 Cr(鉻）膜，然後利用無電極電鍍或電鍍在Cr(鉻） 膜上形成一 Cu(銅）、Ni(鎳）、Au(金）或其他膜作為導電膜 213 ° 請注意在圖示範例中，通孔212為中空狀，但本發明不 限於此’譬如，亦可能如第10圖的放大剖視所示厚厚地施 加鑛鋼膜213c藉以將一銅構成的導體217充填於通孔212 内。 充填方法並不限於上述方法，譬如，導電膜213亦可形 成約1至20微米的厚度，然後形成一鍍阻層，此鍍阻層設有 只暴露出通孔212側壁之一開口，並將側壁電解性鑛銅以用 銅充填通孔212。此方法中，導電膜213並未變厚，故可在 一後續步驟中將導電層213細微地圖案化，請注意不論何種 方法，導體217均應與導電膜213電性連接。 本紙張尺度適用中國國家標準（CNS) A4規格（21〇χ297公爱） 24 (請先閲讀背面之注意事項再填寫本頁) ’、可丨 五、發明説明（22) 然後描述不充填-導體217的情形，但即使在充填導體 217時仍可採用相同的步驟。 隹兄異導體 在形成導電層213之後’如第5Q圖所示，導電膜213圖 案化以形成導線圖請，導線圖仙4形成於= 的兩主要表面20la及鳩上，兩主要表面2〇ia及鳩的導 線圖案214經由通孔212電性連接。 然後，如第圖所示，石夕基材201的另一表面鳩上 之導線圖㈣4的職位置係設有作為外部連接端子之焊 料凸塊210，然後將基材切割，藉以完成如第以圖所示的 半導體元件。 完成的半導體元件215可單獨安裝在一主板（未圖示） 上或可加以堆疊。 在堆疊時，如第3圖所示，端子部份21如設置於導線圖 案214上，如第8圖所示，製備複數個完成的半導體元件215。 然後，如第4圖所示，以焊料凸塊210抵靠住底半導體 兀件215的端子部份214a之狀態令焊料凸塊2ι〇回流。回流 之後，焊料凸塊215的溫度降低，藉以完成由大量堆疊的半 導體元件215構成之立體性安裝結構的一半導體模組。 亚且，當以導體217充填通孔212時，如第丨丨圖所示， 自通孔212的開口 212a暴露出之部份的導體217a係提供上 述端子部份2 14a的功能，所以不需要提供焊料凸塊2 1〇位置 處之導線圖案214及端子部份214a。 表 τ'合本發明的效果，如上述，一通道孔沿著通孔的開 口外緣設置於絕緣膜中以確保通道孔具有充足開啟面積並 548826 五、發明説明（a ) 可靠地電性連接導線圖案及電極墊。因此，本發明中，不 再需要過去用來確保通道孔開啟面積之通道孔電極塾，所 以可令半導體晶片具有比過去更小的平面尺寸。 亚且，可使通孔直徑在通過電極墊之部份比起通過半 導體基材之部份更大，若具有此作用，可在通孔側壁處充 分確保電極墊與半導體基材之間的絕緣。 雖然已經參照圖示選用的特定實施例來描述本發明， 熟悉此技藝者瞭解顯然應可作出多種修改而不脫離本發明 之基本概念及範圍。 本揭示係有關於2001年6月14曰之曰本專利申請案 2001-180891號的主體，其揭示以引用方式整體明確併二本 文中。 訂 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 548826 A7 B7五、發明説明（24 ) ~ 元件標號對照 101 :半導體元件 205a :電源供給層 10 2 ·碎基材 205b :鍵鋼層 102a ·表面 206 ··第一光阻 102b :表面 206a :第一光阻開口 l〇2c :通孔 207 ··第二光阻 103 :電子元件形成層 207a第二開口 104 :絕緣膜 2〇8 :第一開口 105 :主電極塾 209 : Si〇2膜 106 :呂叫膜 209a :通道孔 106a :通道孔 21〇 :焊料凸塊 107 :導線圖案 211 ·電極塾 108 :焊料凸塊 212 :通孔 109 :既有半導體元件 212a :開口 110 :通道孔電極墊 213 :導線圖案 201 b ·另一表面 213a :鉻膜 201 ··矽基材 213b :銅膜 201a，201b ··主要表面 213 c ·鑛_銅膜 201c :第二開口 214 :導線圖案 201d，208a :近開端 214a :端子部份 202 ·半導體構件形成層 215 :半導體元件 2 0 3 :底電極塾 216 :保護膜 204 :鈍化層 217 :導體 204a :開口 217a :導體 2 0 5 ·頂電極塾 本紙張尺度適用中國國家標準（0^) A4規格（21〇><297公釐） (請先閲讀背面之注意事項再填寫本頁)

27

Claims (1)

1. L —種半導體元件，其包含·· 一半導體基材； 一電子元件，其形成於該半導體基材的一表面上； 電極墊’其形成於該一表面上並與該電子元件電 性連接； 一通孔，其通過該電極墊及該半導體基材，· 一絕緣膜，其形成於該半導體基材的至少 面、該通孔的一内壁、及該電極墊上； 通道孔’其沿著該通孔的一開口外緣設置於該電 極墊上之絕緣膜中；及 、w 一導線圖案，其經由該通孔及該通道孔電性導出該 電極墊外前往該半導體基材的另一表面。 μ =开申請專利範圍第！項之半導體元件，其中該通道孔為 如申請專利範圍第旧之半導體元件，其中該通道孔為 4. 如申請專利範圍第3項 該等通道孔。 之半導體元件，其中提供複數個 5·如申請專利範圍第丨項之半導體元件，其中該通道孔為 點形並提供複數個該等通道孔。 6、如申請專利範圍第w之半導體元件，其中該通孔的直 徑在通過該電極墊之一部份係比通過該半導體基材之 一部份更大。 A 其中該電極墊具 如申請專利範圍第丨項之半導體元件 申清專利範圍 底電極墊、以及由具有比該第 一金屬構成且形成於該底電 有由一第一金屬構成之一 孟屬更向的融點之一第 極墊上之一頂電極墊。 8·=申請專利範圍第7項之半導體元件，其中該第一金屬 為鋁且該第二金屬為鋼。 申月專利乾圍第1項之半導體元件，其中該導線圖案 亦電性導出該電極墊外前往該半導體基材的一表面。 種半導體換組，其藉由複數個根據申請專利範圍第9 項之半導體元件堆疊在—起所構成，該等複數個半導體 疋件係具有經由外部連接端子電性連接之各底半導體 兀件及頂半導體元件的面對表面之導線圖案。 U·如申請專利範圍第!項之半導體元件，其中藉由與該導 線圖案電性連接之一導體來充填該通孔。 2.種半‘體模組，其藉由複數個根據申請專利範圍第j i 頁之半V體元件堆疊在一起所構成，該等複數個半導體 元件並具有充填在經由外部連接端子電性連接之各底 半導體元件及頂半導體元件的對應通孔中之導體。 13·—種半導體元件之製造方法，其包含以下步驟： 在一半導體基材的一表面上形成一電子元件； 形成一電極墊，其與該半導體基材的一表面上之電 子元件呈電性連接； 形成通過該電極墊及該半導體基材之一通孔； 在5亥半導體基材的至少另一表面、該通孔的一内壁 及該電極墊上形成一絕緣膜； 29 本紙張尺度適用中國國家標準（CNS) A4規格（210 X 297公釐） ^48826 申叫專利範圍 A8 B8 C8 D8 將該絕緣膜圖案化以沿著該通孔的一開口外緣步 成-通道孔而暴露出該電極塾的一部份； ^ 在°亥乡巴緣膜上及該通道孔中形成-導電膜；及 該導電膜圖案化藉以形成經過該通孔及該通道孔 將該電極塾電性導往該半導體基材的另一表面之— 線圖案。 14·如申請專利範圍第13項之半導體元件之製造方法，其 在忒電極墊中藉由圖案化形成一第一開口及 藉由將具有比該第一開口直徑更小的直經之一 射束I射通過该第一開口而在該半導體基材包括該 子元件中形成一第二開口， 该通孔係由該第一開口及該第二開口所界定。 15.如申請專利範圍第14項之半導體s件之製造方法， 在該形成第一開口之步驟及該形成第二開口之步驟 間係包括抛光該半導體基材的另—表面以降低該半 體基材的厚度之一步驟。 16·如申請專利範圍第13項之半導體元件之製造方法， 藉由-雷射束開啟該絕緣膜來進行該形成通道孔 驟。 17. 如申請專利範圍第16項之半導體元件之製造方法， 藉由在該絕緣膜上以一環形發射該雷射束以形成 形通道孔。 18. 如申請專利範圍第16或17項之半導體元件之製 法’其中該形成一電極墊之步驟係包括形成由—第 其中 驟之 其中 之 其 造 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 導 中 電

   訂丨 Γ請先閲讀背面之注意事項再填窝本頁；J 六、申請專利範圍 由具有比該 一頂電極墊 屬構成的一底電極墊以及在該底電極墊上 第-金屬更高融點之一第二金屬所構成的 之步驟。 19·如申請專利範圍第18項之半導體元件之製造方法，其使 用鋁作為該第一金屬並使用銅作為該第二金屬。 2〇·如申請專利範圍第13項之半導體元件之製造方法，其中 藉由該形成導線圖案之步驟來形成該導線圖案，使該電 極墊亦電性導往該半導體基材的一表面。 21.—種半導體模組之製造方法，其包含以下步驟： 複數個半導體元件及 製備藉由根據申請專利範圍第2〇項之方法產生之 經由外部連接端子電性連接該半導體元件的導線 圖案而以複數個層堆疊該等半導體元件。 如申明專利範圍第13項之半導體元件之製造方法，其包 括在該形成導電膜之步驟後藉由電性連接至該導電膜 之一導體來充填該通孔之一步驟。 23·—種半導體模組之製造方法，其包含以下步驟： 製備藉由根據申請專利範圍第22項之方法產生的 複數個半導體元件及 經由外部連接端子電性連接從該等複數個半導體 元件的對應通孔的開口暴露出之導體而以複數個層堆 疊該等半導體元件。