TW563142B - Thin film capacitor, and electronic circuit component - Google Patents

Thin film capacitor, and electronic circuit component Download PDF

Info

Publication number
TW563142B
TW563142B TW091115456A TW91115456A TW563142B TW 563142 B TW563142 B TW 563142B TW 091115456 A TW091115456 A TW 091115456A TW 91115456 A TW91115456 A TW 91115456A TW 563142 B TW563142 B TW 563142B
Authority
TW
Taiwan
Prior art keywords
lower electrode
dielectric
insulator
electrode
aforementioned
Prior art date
Application number
TW091115456A
Other languages
English (en)
Inventor
Masahiko Ogino
Toshiya Satoh
Takao Miwa
Toshihide Nabatame
Satoru Amou
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW563142B publication Critical patent/TW563142B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

563142 A7 B7 五、發明説明() 〔技術領域〕 本發明是有關薄膜電容及電子電路零件。 (請先閱讀背面之注意事項再填寫本頁) 〔背景技術〕 於第1圖表示習知薄膜電容的斷面模式圖。在基板1 上利用濺鍍裝置等進行金屬成膜後,經由一般的形成光阻 ,且經由乾式蝕刻等形成下部電極2。之後,以濺鍍或 CVD等形成介電質材料後,利用微縮術形成介電質3。 更利用與下部電極同樣的方法,形成上部電極4。在如上 的工程中,製成習知的薄膜電容。而日本特願平 9 — 2 8 9 6 1 1號公報中,如第2圖所示,揭示一種將 下部電極2端部的側壁面加工成平緩傾斜的角度後,形成 介電質3和上部電極4的薄膜電容。下部電極端部的側壁 面的加工法,是指在基板上形成金屬薄膜,且在其上形成 光阻後,以所規定的角度Θ ,將離子束照射到金屬薄膜上 的方法。 經濟部智慧財產局員工消費合作社印製 習知第1圖所示的電容中,介電質的下部電極端部的 段差部膜厚B是較下部電極上部膜厚A薄,結果造形成上 部電極和下部電極的距離變小。其結果絕緣耐壓降低,或 者易因介電質的缺陷等發生電極間的短路。而第2圖所示 的電容狀況,由於只在特定方向形成傾斜角,故在同一基 板上形成複數個電容時,上部電極的配線拉出方向被限制 在一方向,故在設計電路時受到很大的限制。 於曰本特開平4 一 3 3 6 5 3 0號公報中揭示一種與 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -4- 563142 A7 B7 五、發明説明(1 (請先閲讀背面之注意事項再填寫本頁) 透明晝素電極相對的保持容量下部電極的端面和令透明畫 素電極絕緣的介電質膜,形成比構成保持容量的介電質膜 厚的液晶顯示器,但應用在液晶顯示器的電容,由於厚度 很薄,並不會產生如上述般的問題。 本發明的目的在於提供一種防止薄膜電容元件的電極 間短路、絕緣耐壓降低,且不良率低、可靠性高的薄膜電 容。 並提供一種內裝此種電容的不良率低、可靠性高的電 子電路零件。 〔發明揭示〕 爲達成前述目的,按照本發明的第一發明,即能提供 一種具有由形成所定面的下部電極與形成前述下部電極上 的介電質材料所形成的介電質層;和形成在前述介電質層 上的上部電極的薄膜電容,其前述下部電極的端部,以介 •電質層以外的絕緣體被覆,且在前述介電質層與前述下部 電極之間,形成阻隔層爲特徵的薄膜電容。 經濟部智慧財產局g(工消費合作社印製 而按照第二發明,即能提供一種具有,在所定位置設 有複數個貫通孔的基板;和形成在其單邊或兩邊的一個或 複數個電容元件與一個或複數個感應器元件及一個或複數 個電阻元件;和被形成於設置在欲導電連接基板兩側的前 述基板的貫通孔內部的導體部;和供導電連接前述電容元 件、前述感應器元件、前述電阻元件及導體部的配線;和 令前述元件及配線間絕緣的層間絕緣層;和供輸出電子信 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -5- 563142 A7 B7 五、發明説明(g (請先閱讀背面之注意事項再填寫本頁) 號的外部電極;且前述電容元件、前述感應器元件和前述 電阻元件是介著前述層間絕緣層而積層,前述電容元件貝ij 設有,形成在所定面的下部電極;和由形成在前述下部電 極上的介電質材料所形成的介電質層;和形成在前述介電 質層上的上部電極;且前述下部電極的端部是用介電質層 以外的絕緣體被覆,並且在前述介電質層與前述下部電極 之間形成阻隔層爲特徵的電子電路零件。 經濟部智慧財產局員工消费合作社印製 本發明的下部電極最好是電阻低的導電性材料。具體 舉例有:金、銅、鎳、鋁、粗鉑、鎢、鉬、鐵、鈮、鈦、 鎳/鉻合金、鐵/鎳/鉻合金、氮化鉅等。特別是銅,電 阻小很適合。而下部電極圖1 〇其面需要很平,下部電極 圖1 〇其面的凹凸最好爲介電質厚度的1/2 5以下。下 部電極的形成方法是將前述導電性材料成膜爲所定膜厚後 ,形成光阻圖案,且除了利用乾式或濕式蝕刻形成外,於 形成光阻圖案後,可利用電解或無電解電鍍形成。而本發 明的下部電極的厚度則爲愈厚特性愈提昇,但未特別加以 規定。而下部電極的厚度爲介電質層厚度的6倍以上時, 易發生絕緣耐壓降低和電極間短路等問題,本發明的構造 特別有效。 本發明的阻隔層是形成在下部電極上。該材料最好是 氧透過性小,於介電質形成時氧不會擴散到下部電極內部 的材料。具體上除了鉻、鎢、粗鉑、鎳等金屬外,舉例有 氧化鎢、氧化緦、鎢/緦的氧化物、B a W 0 4、 A 1 2〇3、c e 0 2,鋇/緦/鎢的氧化物等。該些阻隔 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -6 - 563142 A7 ____ _B7_ 五、發明説明(j 靥是經由濺鍍法裝置等形成在下部電極上。 (請先閲讀背面之注意事項再填寫本頁) 具體上除了 Ta2〇5, BST (Ba (x) Sr (1 ~~x)TiO(3), 〇<χ<1) 、SrTi〇3、
Ti〇2、Mn〇2、Y2〇3、Sn〇2、MgTi〇3 等 氧化物外,舉例有在鋇鈦氧化合物或鋇鈦氧化合物摻雜鉻 或錫的化合物、W 0 3、S r 0、混合的鋇/總氧化物、 B aW〇4、C e 〇2等。其形成法也未特別限制,也可採 用濺鍍法、電漿C V D法等乾式法、陽極氧化法等濕式法 。在此當中就屬T a 2 0 5絕緣耐壓高,特別的好。 經濟部智慧財4局員工消費合作社印製 本發明的介電質層一般是作爲電容材料所使用的介電 質材料,並未特別限制。本發明的絕緣體一般是作爲絕緣 膜使用的絕緣材料,並未特別限制。該絕緣體是藉著被覆 由下部電極圖1 0的面和下部電極端部側面所構成的下部 電極端部邊緣部以及下部電極的端部側面,以防止上部電 極和下部電極導電發生短路。因而爲一種能良好確實被覆 該下部電極邊緣部及下部電極的端部側面的材料。具體上 可爲聚醯亞胺樹脂、苯環丁烯樹脂、環氧樹脂、不飽和聚 酯樹脂、環氧異氰酸酯樹脂、馬來醯亞胺樹脂、馬來醯亞 胺環氧樹脂、氰酸酯樹脂、氰酸酯環氧樹脂、氰酸酯馬來 醯亞胺樹脂、苯酚樹脂、鄰苯二甲酸二烯丙基酯樹脂、尿 烷樹脂、氰氨基樹脂、馬來醯亞胺氰氨基樹脂等各種熱硬 化性樹脂或組合兩種以上的上述樹脂的材料,或甚至是配 合無機塡充物等的材料。尤其聚醯亞胺樹脂是耐熱性和耐 藥品性優,獲得感光性,加工性也優得理想。而苯環丁烯 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 563142 A7 B7 五、發明説明(g (請先閲讀背面之注意事項再填寫本頁) 樹脂是作爲介電正接低的高頻零件,於使用本發明的電容 時爲佳。同樣地包括具有以一般式(化1 )所示的複數種 苯乙烯基的交連成份,甚至含有重量平均分子量5 0 0 0 以上的高分子量體的低介電正接樹脂組成物也是作爲高頻 零件,於使用本發明的電容時,傳送損失減低爲佳。結合 該樹脂烴組成物的苯乙烯基間的架構,以含有甲叉,乙烯 等的烷撑基的架構爲佳。具體上舉例有:1,2 -雙(P 一聯苯)乙烷、1, 2-雙(m-聯苯)乙烷及其類似體 、於側鎖具有乙烯基的二乙烯基苯的單獨聚合體、乙烯等 的共聚合體等的低聚物。 除此以外還有氟橡膠、矽橡膠、氟化矽橡膠、丙烯酸 橡膠、氫化丁腈橡膠、乙烯基丙烯橡膠、氯磺化聚苯乙烯 、環氧氯丙烷橡膠、丁基橡膠、尿烷橡膠或聚碳酸酯/丙 烯腈- 丁二烯-苯乙烯合金、聚矽氧烷二甲叉對苯二醯基 /聚乙烯對苯二醯基共重合聚丁烯對苯二醯基/聚碳酸酯 合金、聚四氯乙烯、多花鹽基乙烯基丙烯、聚丙炔、聚醯 胺/丙烯腈- 丁二烯-苯乙烯合金、改性環氧、改性聚烯 經濟部智慧財產局員工消費合作社印製 烴、矽氧烷改性聚醯亞胺等的彈性率低的樹脂亦可。該些 有機材料以外的無機材料,只要能被覆下部電極堀部邊緣 部及下部電極的端部側面,就能作爲本發明的絕緣體使用 〇 該些絕緣體的形成法具有獲得感光性且利用所定的曝 光、顯影製程,控制形狀的方法、或用旋塗法等形成有機 絕緣材後,用雷射和乾式蝕刻等,形成圖案的方法,或組 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0、〆297公釐) -8- 563142 A7 B7__ 五、發明説明(4 合該些的方法。而當然也可用印刷法、噴塗法、電子照相 法等的圖案印刷法或薄膜貼合法等。 (請先閱讀背面之注意事項再填寫本頁) 本發明的基板舉例有玻璃及陶瓷基板等,但不限於此 °本發明的基板由於需要供形成基板上下的導通層的導孔 加工,故最好爲加工性優良的基板。具體上是選擇含有 Sc、Y、La、Pr、Nd、Pm、Sm、Eu、Gd 、Tb、Dy、Ho、Er、Tm、Yb、Lu 群中的至 少一種稀土類元素的玻璃,由於耐久性優、加工性高,特 別理想。也可使用經由曝光、顯影工程而形成導孔的感光 性玻璃。 形成於設在本發明的基板上的貫通孔內部的導體部, 只要能將基板兩面導電連接即可,並未特別限制。具體上 在玻璃基板等利用雷射或噴砂淸理等進行孔加工後,利用 濺鍍法或CVD等,在貫通孔內部形成金層層,或在形成 金屬層後,用電鍍等形成亦可。而利用導電性樹脂等塡充 貫通孔内部而形成亦可。 經濟部智慧財產局S(工消骨合作社印製 本發明的配線層是用來導電連接電容元件的下部電極 或上部電極、感應元件、電阻元件、外部電極、貫通孔内 部的導體部,只要電阻很小,就不特別限制。具體上舉例 有:金、銅、鎳、鋁、粗粕、鎢、鉬、鐵、鈮、鈦、鎳/ 鉻合金、鐵/鎳/鉻合金、氮化釔等。特是是銅電阻小很 理想。形成法則是用濺鍍法形成金屬層後,利用光阻劑等 製作圖案罩幕後,利用蝕刻或電鍍等製成配線。 本發明的感應元件只要是誘導性電路要素就未特別限 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐〉 -9- 563142 Μ Β7 五、發明説明(} 制,例如形成平面的螺旋型,甚至將此重疊複數個,或是 使用螺線管型等。 (請先閱讀背面之注意事項再填寫本頁) 甚至感應元件是與電容的下部電極和上部電極同一的 素材,或不同的素材亦可,根據電傳導性以及與周圍材料 的接合性、形成法等做適當選擇。甚至其 形成方法也 未特別地限制。例如用濺鍍法等形成c u亦可,考慮到與 周圍的材料的接著性,在其界面形成T i、C r等亦即。 當然甚至將用濺鍍法等成爲種膜的薄膜,以C u等形成後 ,以電鍍法等形成。甚至配線及感應元件的圖案化法能用 蝕刻法、微縮術法等的一般配線圖案化法。而使用含有 A g等金屬的樹脂膏,並以印刷法等形成亦可。更於介電 質形成溫度很高的時候,也可用P t等耐氧化性、耐熱性 高的金屬。 本發明的電阻元件是用兩個金屬電極夾住電阻材料的 構造,電阻材料只要是用一般電阻材料所用者就不特別限 制,例如可用C I* S i、T i N等。其形成法也未特別限 制,例如可用濺鑛法、電漿C V D法等。 經濟部智慧財產局S工消費合作社印製 本發明的層間絶緣層只要是能防止配線或感應元件、 電容元件的導體部分彼此導電短路的絶緣材料就未特別限 制。可使用與前面出現的絶緣體同樣的材料。形成法可藉 由旋塗法或網版印刷、薄膜層壓法等,令絶緣層成膜後, 將連接層間部分利用雷射或微縮術工程、乾式蝕刻等形成 開口。 本發明的外部電極由於是將電子電路零件搭載在基板 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -10- 經濟部智慧財產局員工消費合作社印製 563142 A7 _ B7_ 五、發明説明(& 上,而使用欲導電連接的導電體,具體上是使用含有錫、 鋅、鉛的焊接合金、銀、銅或金,或是用金被覆該些形成 球狀者。除此以外也可爲鉬、鎳、銅、白金、鈦等一種或 兩種以上組合的合金,或兩種以上的多重膜構造的端子。 形成阻隔層的材料可用鉻等電阻大的材料,故阻隔層 的厚度與下部電極、介電質層的厚度相比,最好形成薄狀 的。而介電質層則愈厚容量愈大,下部電極則愈厚電氣特 性愈提昇。由此情形成下部電極、介電質層、阻隔層的厚 度關係,以下部電極 >介電質層 阻隔層爲佳。 由下部電極端部的被覆性觀點來看,絶緣體的厚度形 成比下部電極厚度還厚爲佳。而下部電極和絶緣體的厚度 關係即爲絶緣體> T部電極,由於絶緣體平坦性提高,故 在多層形成配線的電子零件等時,也能得到良品率提高的 效果。 介電質的材料可用有機材料,也用與絶緣體相同的有 機材料。於介電質材料使用有機材料時,一般因爲有機材 料介電率低,於形成小容量的電容時是很有效的。而介電 質的材料是與絶緣體相同的有機材料的話,介電質和絶緣 體就能用同一裝置、試劑形成,就能用低成本形成效率佳 的電容或電子零件。 被覆下部電極的端部的絶緣體和層間絶緣膜的材料爲 相同材料的話,絶緣體及層間絶緣膜的形成就能用同樣的 製程進行,故能用低成本形成效率佳的電容或電子零件。 (請先閱讀背面之注意事項再填寫本頁) 訂 本發明的絶緣體由電氣特性的觀點來看,以低介電率
-11 - 563142 A7 B7 五、發明説明(g 爲佳,絶緣體和介電質的介電率關係以介電質^絶緣體爲 佳。 (請先閲讀背面之注意事項再填寫本頁) 本發明的下部電極、介電質、絶緣體的下部電極上開 口部、及上部電極的面積關係是以介電質-下部電極 >絶 緣體的下部電極上開口部 > 上部電極爲佳。防止絶緣耐壓 降低或電極間短路的觀點,也在下部電極的側面形成介電 質爲佳,介電質的面積大於下部電極的面積爲佳。下部電 極的端部是用絶緣體被覆的緣故,絶緣體的下部電極上開 口部的面積是小於下部電極的面積。而上部電極的圖案化 精度比絶緣體的開口精度佳的緣故,最好形成上部電極的 面積小於絶緣體的下部電極開口部的面積。就是形成上部 電極的面積小於絶緣體的下部電極開口部的面積的話,根 據上部電極的面積決定電容容量的緣故,能夠提高電容的 精度,還能提高良品率。 〔用以實施發明的最佳形態〕 以下採用圖面來說明本發明的實施形態。 經濟部智慧財產局員工消費合作社印製 (實施例1 ) 第3 - 1圖表示本發明之一例的薄膜電容的斷面圖。 第3 - 2 - a圖是本實施例的薄膜電容的平面圖。第3 -2 - b是本實施例的薄膜電容的分解圖。而第3 — 1圖相 當於第3 - 2 — a圖所示的切斷面的斷面圖。 該薄膜電容是利用以下方法製成的。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -12- 563142 A7 B7_ 五、發明説明( (請先閲讀背面之注意事項再填寫本頁) 在玻璃基板5上用濺鍍法將粗粕成膜爲2 // m。接著 塗佈上正型液狀光阻劑OFPR800, 500cp(東 京應化製),且經過乾燥、曝光、顯影工程而形成下部電 極的光阻罩幕。接著利用離子銑削法進行乾式蝕刻,除去 不用部分的粗粕,且除去光阻罩幕而形成下部電極2。本 實施例中,如第3 — 2 — a圖、第3 — 2-b圖記載的, 下部電極形狀爲圓形。並在側面設有電極拉出用的配線。 接著,在前述下部電極上利用濺鍍法將T a 2 0 5成膜 爲5 0 0 nm的厚度。在該T a 2〇5上塗佈上正型液狀光 阻劑OFPR800, 500cp(東京應化製),且經 過乾燥、曝光、顯影工程,形成介電質的光阻罩幕。接著 用C F 4進行乾式蝕刻,除去不用部分後,除去光阻罩幕而 形成介電質層3。此時,形成介電質層的面積大於下部電 極的面積。換言之,以被覆形成圓形的下部電極的側面地 形成介電質層。 經濟部智慧財產局員工消費合作社印製 接著利用旋塗法塗佈上感光性聚醯亞胺H D 6 0 0 0 (曰立化成製),且用加熱板預先烘烤後,經過曝光、顯 影工程,而露出下部電極上的介電質層。此時,如第3圖 地,聚醯亞胺的開口端部比下部電極端部還向2 Ο V m內 側地加以開口。將該聚醯亞胺在氮氣氛中進行2 5 0 °C / 2小時硬化,形成1 0 // m的絕緣體6。 接著,對自前述絕緣體及開口部露出的介電質層上, 用濺鍍法將C r成膜爲5 0 nm,更將C u成膜爲5 0 0 n m ,且以此作爲種膜。在該C u膜上旋塗上負型液狀光 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -13- 563142 A7 B7
五、發明説明(L (請先閱讀背面之注意事項再填寫本頁) 阻劑PMER — N — Ca 1 〇〇〇 (東京應化製),且用 加熱板預先烘烤後,經過曝光、顯影工程而形成光阻罩幕 。在該光阻開口部以1 A/dm的電流密度進行1 〇 //m 電鍍銅。之後除去光阻罩幕,且用銅蝕刻液KOBURA 蝕刻(荏原電產製)除去銅種膜。更用過錳酸系C r蝕刻 液除去C r種膜,形成上部電極4。此時,以面積小於絕 緣體的開口部面積地形成上部電極4。換言之,如第3 -2 — a圖、第3 — 2 — b圖地,在絕緣體的開口部以介電 質層的第十圖的面的一部分自絕緣體的開口部露出地形成 上部電極。 對利用以上方法所製成的2 0個薄膜電容進行通電檢 查。結果標記於第1 0圖中。對於比較例的薄膜電容不良 率爲1 4/2 0的而言,本發明的不良率則爲0/2 0。 (實施例2 ) 經濟部智慧財產局Μ工消资合作社印製 用與實施例1同樣的方法製作薄膜電容。此時,絕緣 體是旋塗上苯環丁烯樹脂SAIKUROTEN4026 ( DAUKEMIKARU製),且進行預先烘烤後,經過曝光,顯 影工程,與實施例1同樣地,形成苯環丁烯樹脂的開口端 部比下部電極端部更靠近2 0 // m內側地加以開口。 接著在氮氣氛中以2 5 0 °C / 1小時硬化,形成1 〇 // m的絕緣體。進行用以上方法所製作的2 0個薄膜電容 的通電檢查。將結果標記於第1 0圖中。相對於比較例的 薄膜電容不良率爲1 4/2 0來看,本發明的不良率爲0 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -14- 563142 A7 B7 五、發明説明(& /20。 (實施例3 ) 利用與實施例1同樣的方法製作薄膜電容。此時,絕 緣體是採用以下方法所製成的低介電正接材料,製作薄膜 電容。 將合成的1,2 -雙(乙烯基苯酚)乙烷爲3 0重量 部和環狀聚烯烴Zeonex480 (日本ΖΕΟΝ製) 爲70重量部、硬化觸媒ΡΑΗΕΚΙ S ΙΝ25Β爲 〇 . 3重量部的三種原料,於二甲苯溶媒中以固形量爲 3 8 %地加以溶解製作成淸漆。 將該淸漆利用旋塗法加以塗佈,在加熱板上1 2 0 t / 2分鐘後,進行2 0 0 °C / 5分鐘的分級固化,形成 1 0 // m的絕緣體。在該上旋塗正型液狀光阻劑 〇F P R 8 0 0 , 5 0 0 c p且乾燥後,經過曝光,顯影 工程,並形成開口端部比下部電極端部開口在2 0 β m內 側的光阻罩幕。接著,用CF4對上述低介電正接材料做乾 式鈾刻,使之露出下部電極上的介電質。最後剝離光阻。 在此,本實施例的絕緣體是使用包含具有下記一般式 (化1)所示的複數種苯乙烯基的交連成份,更使用含有 重量平均分子量5 0 0 0以上的高分子量體的低介電正接 樹脂組成物。 (化1 ) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -15- 563142 A7 B7
_R η (但R是表示可爲具有置換基的烴架構,R1是表示氫、甲 基、乙基的任一種,m是表示1至4, η是表示2以上的 整數。) 進行用以上方法製作的2 0個薄膜電容的通電檢查。 將結果標記於第1 0圖中。對於比較例的薄膜電容不良率 爲1 4/2 0的而言,本發明的不良率爲0/2 0。 (實施例4 ) 經濟部智慧財產局Μ工消費合作社印製
(請先閲讀背面之注意事項再填寫本頁) 第4 - 1圖是本發明之一例的薄膜電容的斷面圖。第 4 一 2 - a圖是本實施例的薄膜電容的平面圖。第4 一 2 - b圖是本實施例的薄膜電容的分解圖。而第4 - 1圖是 相當於第4 一 2 - a圖所示的切斷面的斷面圖。 該薄膜電容是藉由以下方法所製成。 在玻璃基板5上以濺鍍法將C r成膜爲5 0 n m ,更 將C u成膜爲5 0 0 n m,以此作爲鍍銅給電用種膜。在 該C u膜上旋塗上負型液狀光阻劑Ρ Μ E R — N -C A 1 〇 〇 〇 (東京應化製),且用加熱板預先烘烤後, 經過曝光、顯影工程形成光阻罩幕。在該光阻開口部以1 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -16- 563142 A7 __ B7 五、發明説明(j4 (請先閱讀背面之注意事項再填寫本頁) A / d m的電流密度進行1 0 // m電鍍銅。之後除去光阻 罩幕,以銅蝕刻液KOBURA蝕刻(荏原電產製)除去銅種 膜。更用過錳酸系C r蝕刻液除去C r種膜,形成下部電 極2。本實施例乃如第4 一 2 - a圖所記載的,下部電極 的形狀爲圓形。並在側面設有電極拉出用的配線。 接著阻隔層7是利用濺鍍法形成5 0 n m的C r。 接著在前述下部電極上利用濺鍍法將T a 2 0 5成膜爲 5 0 〇 nm的厚度。在該T a 2〇5上塗佈上正型液狀光阻 劑OFPR800, 500cp(東京應化製),經過乾 燥、曝光、顯影工程形成介電質的光阻罩幕。接著用C F 4 進行乾式蝕刻,除去不用部分後,除去光阻罩幕,更將不 用部分的阻隔層介著過錳酸系C r蝕刻液蝕刻而形成介電 質層3。此時與實施例1同樣地,介電質層的面積是以比 下部電極面積大地形成。 接著,利用旋塗法塗佈上感光性聚醯亞胺 HD6000(日立化成製),且用加熱板預先烘烤後, 經濟部智慈財產局員工消費合作社印製 經過曝光、顯影工程而露出下部電極上的介電質層。此時 ,如第4圖形成聚醯亞胺的開口端部比下部電極端部還向 2 0 // m內側地加以開□。將該聚醯亞胺在氮氣氛中進行 2 5 0 t/ 2小時硬化,形成1 0 # m的絕緣體6。 接著,在自前述絕緣體及開口部露出的介電質層上, 用濺鍍法將Cr成膜爲50nm,更將Cu成膜爲500 n m,以此作爲種膜。在該C u種上旋塗上負型準狀光阻 PMER — N— CA1000 (東京應化製),且用加熱 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -17- 563142 A7 B7_ 五、發明説明( 板預先烘烤後,經過曝光、顯影工程而形成光阻罩幕。在 該光阻開口部以1 A / d m的電流密度進行1 Ο V m電鍍 銅。之後除去光阻罩幕,且用銅蝕刻液KOBURA蝕刻(荏 原電產製)除去銅種膜。更用過錳酸系C r蝕刻液除去 C I*種膜,形成上部電極4。此時與實施例1同樣地,以 面積小於絕緣體開口部的面積地形成上部電極4。 進行用以上方法製作的2 0個薄膜電容的通電檢查。 將結果標記於第1 0圖中。對於比較例的薄膜電容不良率 爲1 4/2 0的而言,本發明的不良率爲0/2 0。 (實施例5 ) 利用與實施例4同樣的方法製成薄膜電容。此時絕緣 體是旋塗上苯環丁烯樹脂SAIKUROTEN4026 ( DAUKEMIKARU製),且進行8 5 °C / 9 Os預先烘烤, 經1 2 0 0 m j / c m 2曝光後,以顯影液D S 3 0 0 〇進 行3 6 °C / 3 m 1 i η顯影後,與實施例4同樣地,以苯 環丁烯樹脂的開口端部比下部電極端部還向2 0 // m內側 地加以開口。接著在氮氣氛中進行2 5 0 °C / 1小時,形 成1 0 # m的絕緣體。 進行用以上方法製作的2 0個薄膜電容的通電檢查。 將結果標記於第1 〇圖中。對於比較例的薄膜電容不良率 爲14/2 0的而言,本發明的不良率爲〇/20。 (實施例6 ) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公A ) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慈財產局S工消費合作社印製 -18 - 563142 A7 B7 五、發明説明( (請先閱讀背面之注意事項再填寫本頁) 利用與實施例4同樣的方法製作薄膜電容。此時,絕 緣體是採用以下方法所製成的低介電正接材料,製作薄膜 電容。 將合成的1,2 -雙(乙烯基苯酚)乙烷爲3 〇重量 部和環狀聚烯烴Zeonex480 (日本ΖΕΟΝ製)爲7 0重量部 、硬化觸媒PAHEKISIN25B爲〇 · 3重量部的三種原料, 於二甲苯溶媒中以固形量爲3 8 %地加以溶解製作成淸漆 〇 將該淸漆利用旋塗法加以塗佈,在加熱板上1 2 0 °C / 2分鐘後,進行2 0 0 °C / 5分鐘的分級固化,形成 1 0 // m的絕緣體。在該絕緣體上旋塗上正型液狀光阻劑 OFPR800, 500cp且乾燥後,經過曝光、顯影 工程,並形成開口端部比下部電極端部,開口在2 0 // m 內側的光阻罩幕。接著,用CF4對上述低介電正接材料做 乾式蝕刻,使之露出下部電極上的介電質。最後剝離光阻 〇 進行用以上方法製作的2 0個薄膜電容的通電檢查。 經濟部智慧財產局員工消費合作社印製 將結果標記於第1 0圖中。對於比較例的薄膜電容不良率 爲1 4/2 0的而言,本發明的不良率爲〇/2 0。 (實施例7 ) 用與實施例4同樣的方法製作薄膜電容。此時,下部 電極厚度製成3 //m。進行該2 0個薄膜電容的通電檢查 。將結果標記於第1 0圖中。對於比較例的薄膜電容不良 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) -19- 563142 A7 B7 五、發明説明( 率爲1 4/2 0的而言,本發明的不良率爲0/2 0。 (請先閱讀背面之注意事項再填寫本頁) (實施例8 ) 用與實施例4同樣的方法製作薄膜電容。此時,介電 質是用以下的方法形成苯環丁烯樹脂S AIKUROTEN4022 ( DAUKEMIKARU製)。在形成下部電極的基板上,旋塗苯 環丁 嫌樹脂 SAIKUR〇TEN4022 ( DAUKEMIKARU 製)後,以 85°(:/9〇8進行預先烘烤,且曝光120〇111〗/ c m 2後,用顯影液D S 3 0 0 0進行3 6 °C / 3 m i η顯 影後,在Ν2氣氛下進行250 °C/60mi η硬化,在下 部電極第十圖的面形成5 //m的介電質。 進行該2 0個薄膜電容的通電檢查。將結果標記於第 1 0圖中。對於比較例的薄膜電容不良率爲1 4/2 0的 而言,本發明的不良率爲0/20。 (實施例9 ) 經濟部智慧財產局員工消費合作社印製 第5 - 1圖是本發明之一例的薄膜電容的斷面圖。第 5 - 2 - a圖是本實施例的薄膜電容的平面圖。第5 — 2 - b圖是本實施例的薄膜電容的分解圖。而第5 - 1圖是 相當於第5 - 2 - a圖所示的切斷面的斷面圖。 該薄膜電容是利用以下的方法製成的。 在玻璃基板5上用濺鍍法將粗鉑成膜爲2 μ m。接著 塗佈上正型液狀光阻劑OFPR800, 500cp (東 京應化製),經過乾燥、曝光、顯影工程,形成下部電極 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~" -20- 563142 A7 B7 五、發明説明( (請先閲讀背面之注意事項再填寫本頁) 的光阻罩幕。接著利用離子銑削法進行乾式蝕刻,除去不 用部分的粗鉑,且除去光阻罩幕而形成下部電極2。本實 施例中,如第5 — 2 — a圖、第5 - 2 — b圖所記載地, 下部電極的形狀爲四角形。並於側面設有電極拉出用的配 線。 接著在前述下部電極上,利用濺鍍法將T a 2 0 5成膜 爲5 0 0 nm的厚度。在該T a 2〇5上塗佈正型液狀光阻 劑OFPR800, 500cp(東京應化製),經過乾 燥、曝光、顯影工程,形成介電質的光阻罩幕。接著用 C F 4進行乾式蝕刻,除去不用部分後,除去光阻罩幕形成 介電質層3。此時,與實施例1同樣地,介電質層的面積 是形成比下部電極的面積大。 接著利用旋塗法塗佈感光性聚醯亞胺H D 6 0 0 0 ( 曰立化成製),用加熱板預先烘烤後,經過曝光、顯影工 程,在下部電極端部與上部電極的交叉部分,進行形成聚 醯亞胺絕緣體的處理。令該聚醯亞胺在氮氣氛中進行 2 5 0 °C / 2小時硬化,形成絕緣體6。 經濟部智慈財產局肖工消贫合作社印製 接著,在前述絕緣體及介電質層上,用濺鍍法將C r 成膜爲50nm,更將Cu成膜爲500nm,且以此作 爲種膜。在該C u膜上旋塗上負型液狀光阻劑Ρ Μ E R -N— CA1 000 (東京應化製),且用加熱板預先烘烤 後,經過曝光、顯影工程形成光阻罩幕。在該光阻開口部 以1 A / d m的電流密度進行1 〇 /ζ m電鍍銅。之後除去 光阻罩幕,以銅蝕刻液K 0 B U R A蝕刻(荏原電產製) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -21 - 563142 Α7 Β7 五、發明説明(:|9 除去銅種膜。更用過猛酸系C r触刻液除去C r種膜,形 成上部電極4。 (請先閲讀背面之注意事項再填寫本頁) 進行用以上方法製作的2 0個薄膜電容的通電檢查。 將結果標記於第1 0圖中。對於比較例的薄膜電容不良率 爲1 4/2 0的而言,本發明的不良率爲〇/2 0。 (實施例1 0 ) 用與實施例9同樣的方法製作薄膜電容。此時,絕緣 體是旋塗苯環丁矯樹月旨SAIKUROTEN4026 ( DAUKEMIKARU 製),進行預先烘烤後,經過曝光、顯影工程,並與實施 例1同樣地,進行苯環丁烯樹脂成爲下部電極端部與上部 電極交叉的部分的處理。接著在氮氣氛中進行2 5 0 °C/ 1小時硬化,形成絕緣體。 進行用以上方法製作的2 0個薄膜電容的通電檢査。 將結果標記於第1 0圖中。對於比較例的薄膜電容不良率 爲14/2 0的而言,本發明的不良率爲0/20。 經濟部智慧財產局員工消費合作社印製 (實施例1 1 ) 用與實施例9同樣的方法製作薄膜電容。此時,絕緣 體是使用利用以下的方法所製成的低介電正接材料來製成 薄膜電容。 將合成的1,2 -雙(乙烯基苯酚)乙烷爲3 0重量 部和環狀聚烯烴Zeone;c480 (日本ΖΕΟΝ製)爲7 0重量部 、硬化觸媒PAHEKISIN25B爲〇 · 3重量部的三種原料, 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -22- 563142 A7 ____B7 _ 五、發明説明(^ 於二甲苯溶媒中以固形量爲3 8 %地加以溶解製作成清漆 〇 (請先閱讀背面之注意事項再填寫本頁) 將該淸漆利用旋塗法加以塗佈,在加熱板上1 2 〇 t / 2分鐘後,進行2 0 0 °C / 5分鐘的分級固化,形成 1 0 // m的絕緣體。在該絕緣體上旋塗上正型液狀光阻劑 OFPR800, 500cp且乾燥後,經過曝光、顯影 工程,並以絕緣體形成在下部電極端部與上部電極爲交叉 的部分地,形成光阻罩幕。接著,用CF4對上述低介電正 接材料做乾式蝕刻,使之露出下部電極上的介電質。最後 剝離光阻。 進行用以上方法所製成的2 0個薄膜電容的通電檢查 。將結果標記於第1 0圖中。相對於比較例的薄膜電容不 良率爲70%來看,本發明的不良率爲〇%。 (實施例1 2 ) 第6圖是本發明之一例的薄膜電容的斷面圖。該薄膜 電容是利用以下方法所製成。 經濟部智慧財產局員工消費合作社印製 在前述玻璃基板5上,將C I*成膜爲5 0 n m,更將 C u成膜爲5 0 0 n m ,且以此作爲銅電鍍給電用種膜。 在該C u膜上旋塗上負型液狀光阻劑PMER - N -C A 1 〇 〇 〇 (東京應化製),且用加熱板預先烘烤後, 經過曝光、顯影工程形成光阻罩幕。在該光阻開口部以1 A / d m的電流密度進行1 〇 // m電鍍銅。之後除去光阻 罩幕,以銅蝕刻液KOBURA蝕刻(荏原電產製)除去銅種 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -23 - 563142 A7 B7 五、發明説明(^ 膜。更用過錳酸系C r蝕刻液除去C r種膜,形成下部電 極2 0 (請先閱讀背面之注意事項再填寫本頁) 接著阻隔層7是將C r利用濺鍍法形成5 0 n m。 接著,在前述下部電極上利用濺鍍法將T a 2 0 5成膜 爲5 0 0 nm的厚度。在該T a 2〇5上塗佈上正型液狀光 阻劑OFPR800,500cp (東京應化製),經過 乾燥、曝光、顯影工程而形成介電質的光阻罩幕。接著用 C F 4進行乾式蝕刻除去不用部分後,除去光阻罩幕,更將 不用部分的阻隔層用過錳酸系C I*蝕刻液進行蝕刻而形成 介電質層3。 接著利用旋塗法塗佈感光性聚醯亞胺H D 6 0 0 0 ( 曰立化成製),用加熱板預先烘烤後,經過曝光、顯影工 程,在下部電極端部與上部電極的交叉部,以形成聚醯亞 胺的絕緣體地進行加工。令該聚醯亞胺在氮氣氛中進行 2 5 0 °C / 2小時硬化,形成1 0 # m的絕緣體6。 經濟部智惡財產局員工消費合作杜印製 接著,在自前述絕緣體及開口部露出的介電質層上, 用濺鍍法將Cr成膜爲50nm,更將Cu成膜爲500 nm,且以此作爲種膜。在該c u膜上旋塗上負型液狀光 阻劑PMER — N— CA1 000 (東京應化製),且用 加熱板預先烘烤後,經過曝光、顯影工程而形成光阻罩幕 。在該光阻開口部以1 A / d m的電流密度進行1 〇 // m 電鑛銅。之後除去光阻罩幕,用銅蝕刻液KOBURA蝕刻( 桂原電產製)除去銅種膜。更用過錳酸系C r蝕刻液除去 C r種膜,形成上部電極4。 本紙張尺度適用中國國家標準(CNs ) A4規格(210X297公釐) -24- 563142 A7 B7 五、發明説明(& (請先閱讀背面之注意事項再填寫本頁) 進行用以上方法製作的2 0個薄膜電容的通電檢查。 將結果標記於第1 0圖中。相對於比較例的薄膜電容不良 率爲1 4/2 0來看,本發明的不良率爲〇/2 0。 (實施例1 3 ) 利用與實施例1 2同樣的方法製作薄膜電容。此時, 絕緣體是形成旋塗上苯環丁烯樹脂S AIKUROTEN4026 ( DAUKEMIKARU製),進行預先烘烤後,經過曝光、顯影 工程,此時與實施例1 2同樣地,以苯環丁烯樹脂形成在 下部電極端部和上部電極的交叉部地進行加工。接著在氮 氣氛中進行2 5 0 °C / 1小時硬化,形成1 〇 β m m的絕 緣體。 進行用以上方法製作的2 0個薄膜電容的通電檢查。 將結果標記於第1 0圖中。相對於比較例的薄膜電容不良 率爲1 4/2 0來看,本發明的不良率爲0/2 0。 (實施例1 4 ) 經濟部智慈財產局員工消費合作社印製 利用與實施例1 2同樣的方法製作薄膜電容。此時, 絕緣體是採用以下方法所製成的低介電正接材料,製作薄 膜電容。 將合成的1 , 2 —雙(乙烯基苯酚)乙烷爲3 0重量 部和環狀聚烯烴Zeonex480 (日本ΖΕΟΝ製)爲7 0重量部 、硬化觸媒PAHEKISIN25B爲0 · 3重量部的三種原料, 於二甲苯溶媒中以固形量爲3 8%地加以溶解製作成淸漆 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -25- 563142 經濟部智慧財產局員工消費合作社印製 A7 ______B7五、發明説明(^ 〇 將該淸漆利用旋塗法加以塗佈,在加熱板上1 2 〇 °c / 2分鐘後,進行2 0 0 °c / 5分鐘的分級固化,形成 1 0 // m的絕緣體。在該絕緣體上旋塗上正型液狀光阻劑 〇F P R 8 0 0,5 0 0 c p且乾燥後,經過曝光、顯影 工程,並以低介電正接材料形成在下部電極端部與上部電 極的交叉部地,形成光阻罩幕。接著,用c F 4對上述低介 電正接材料做乾式蝕刻,使之露出下部電極上的介電質, 在交叉部形成絕緣體。 進行用以上方法製作的2 0個薄膜電容的通電檢查。 將結果標記於第1 0圖中。相對於比較例的薄膜電容不良 率爲1 4/2 0來看,本發明的不良率爲〇/2 0。 (實施例1 5 ) 第7圖是本發明之一例的電子電路零件的斷面圖。該 電子電路零件是利用以下方法所製成。在〇 · 5 mm厚的 無鹼性玻璃基板Ο A - 1 〇 (日本電氣玻璃子製)上,層 壓1 0 0 // m的噴砂淸理用薄膜光阻劑ODEIRU (東京應化 製),經過曝光、顯影工程而形成蝕刻用光阻。接著利用 微噴砂淸理法在玻璃基板5上形成貫通孔8。接著剝離光 阻薄膜,利用濺鍍法在玻璃基板第十圖的面及導孔內壁上 ,進行電鍍用種膜Cr : 50nm, Cu : 500nm的 成膜。在該Cu膜上層壓電鍍用薄膜光阻HN920 (曰 立化成製)後,進行曝光、顯影而形成電鍍光阻罩幕後, (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -26- 563142 A7 B7 五、發明説明(& 利用電鍍c U形成導孔內部的導通層9。接著剝離光阻, 並剝離電鍍種膜。 (請先閱讀背面之注意事項再填寫本頁) 在該基板上利用與實施例1相同的方法製作複數個電 容1 0。接著第十圖的面的保護層是旋塗上感光性聚醯亞 胺HD6000 (HDMS製),進行預先烘烤後,做曝 光、顯影而形成條紋盲線等,且進行2 5 0 °C / 1 h硬化 而形成第十圖的面的保護層11。 接著爲了在形成電容面的相反側形成電阻元件,利用 濺鍍法形成5 0 0 nm的T a N膜。在該T a N膜上旋塗 正型液狀光阻劑OFPR800, lOOcp,進行預先 烘烤後,做曝光、顯影而形成光阻圖案罩幕。使用罩幕對 丁 a N膜做C F 4乾式蝕刻。 接著剝離光阻,形成複數個電阻元件1 2。 經濟部智慈財產局g(工消费合作社印製 在形成該電阻元件的面上,進行電鍍用種膜C r : 50nm, Cu:500nm的成膜。在該Cu膜上旋塗 上負型液狀光阻劑PMER - N— CA 1 0 0 0 (東京應 化製),進行預先烘烤後,做曝光、顯影而形成電鍍光阻 罩幕後,利用電鍍C u形成1 0 // m的電鍍膜。最後剝離 光阻,並剝離電鍍種膜,形成連接在貫通孔和電阻元件的 配線1 3。 在形成該配線的第十圖的面上旋塗上感光性聚醯亞胺 感光性聚醯亞胺HD6000 (HDMS製),進行預先 烘烤後,做曝光、顯影而形成欲連接層間的開口部1 4 , 進行2 5 0 °C / 1 h硬化而形成層間絕緣層1 5。 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) -27- 563142 A7 _B7_ 五、發明説明(^ 爲了在該層間絕緣層第十圖的面形成感應器元件和配 線,進行電鍍用種膜Cr : 50nm,Cu : 50〇nm 的成膜。在該C u膜上旋塗上負型液狀光阻劑ρ μ E R -N - C A 1 Ο Ο 0 (東京應化製),進行預先烘烤後,做 曝光、顯影而形成電鍍光阻罩幕後,利用電鍍C u形成 1 0 // m的電鍍膜。最後剝離光阻,並剝離電鍍種膜,形 成複數個感應器元件16及配線。 在形成該感應器元件的面上旋塗上感光性聚醯亞胺感 光性聚醯亞胺HD6000 (HDMS製),進行預先烘 烤後,做曝光、顯影而形成欲連接層間的開口部1 4 ,進 行2 5 0 °C / 1 h硬化而形成層間絕緣層1 5。 爲了在該層間絕緣層第十圖的面形成外部電極用接點 17,進行電鍍用種膜Cr : 50nm,Cu : 500 n m的成膜。在該C u膜上旋塗上負型液狀光阻劑 PMER — N— CA1000 (東京應化製),進行預先 烘烤後,做曝光、顯影而形成電鍍光阻罩幕後,利用電鍍 C u形成1 〇 μ m的電鍍膜後作爲阻隔層,更形成2 // m 的鎳電鍍膜。最後剝離光阻,並剝離電鍍種膜,形成複配 線及外部電極用接點1 7。 在形成該外部電極用接點1 7的面上旋塗上感光性聚 醯亞胺感光性聚醯亞胺HD6000 (HDMS製),進 行預先烘烤後,做曝光、顯影而形成供形成外部電極的開 口部,進行2 5 0 °C/lh硬化而形成第十圖的面保護層 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慈財產局W工消費合作社印製 -28- 563142 A7 B7__ 五、發明説明(^6 (請先閱讀背面之注意事項再填寫本頁) 對上述外部電極用接點第十圖的面施行無電解鍍金處 理後,將焊料的焊劑利用金屬罩幕塗佈在所定部分後,配 列2 0 0 # m圓徑的無鉛焊球,利用圓滑熱處理形成外部 電極1 8。 最後用切割裝置切成單片化,製成電子電路零件。對 利用以上方法所製成的2 0個電子電路零件進行特性檢查 。將結果標記於第1 0圖中。不良率爲0/2 0。 (實施例1 6 ) 第8圖是本發明之一例的電子電路零件的斷面圖。該 電子電路零件是藉由以下的方法所製作的。 首先藉由於實施例2同樣的方法,在玻璃基板5上製 作複數個電容1 0。在此形成下部電極時,形成供結線的 配線1 3 ,而形成絕緣體6時,即形成欲將前述配線拉到 絕緣體上的開口部1 4,更於形成上部電極時,也同時形 成爲了結線的配線和複數個螺旋感應器1 6。 經濟部智慧財產局員工消費合作社印製 在形成該上部電極及螺旋感應器的面上,旋塗上苯環 丁嫌樹 旨 SAIKUROTEN4026 ( DAUKEMIKARU 製),且進行 預先烘烤後,經過曝光、顯影工程而形成連接層間用的開 口部作爲層間絕緣層1 5。接著在氮氣氛中進行2 5 0 °C / 1小時硬化,形成1 〇 /z m的層間絕緣層。 爲了在該層間絕緣層第十圖的面形成外部電極用接點 17,即進行電鍍用種膜Cr : 50nm, Cu : 500 n m的成膜。在該c u膜上旋塗上負型液狀光阻劑 本紙張尺度適用中國國家標準(CNS ) A4規格(21GX297公釐) -29- 563142 A7 B7 五、發明説明(& (請先閲讀背面之注意事項再填寫本頁) PMER—N-CA1000(東京應化製),且進行預 先烘烤後,做曝光、顯影形成電鍍光阻罩幕後,利用電鍍 c U形成1 〇 # m的電鍍膜後,作爲阻隔層而更形成2 // m的鎳電鍍膜。最後剝離光阻,且剝離電鍍種膜,形成 配線及外部電極用接點1 7。 在形成該配線及外部電極接地線1 7的面上,旋塗上 苯環丁燒樹且旨 SAIKUROTEN4026 ( DAUKEMIKARU 製),且 進行預先烘烤後,經過曝光、顯影工程而形成連接層間用 的開口部作爲第十圖的面保護層。接著在氮氣氛中進行 2 5 0 °C/1小時硬化,形成1 〇 //m的第十圖的面保護 層1 1。 對上述外部電極用接點17第十圖的面,施以無電解 鍍金處理後,將焊劑利用金屬罩幕塗佈在所定的部分後, 配列2 0 0 // m球徑的無鉛焊球,利用圓滑熱處理形成外 部電極1 8。 經濟部智慧財產局Μ工消赀合作社印製 最後用切割裝置切成單片化,製成電子電路零件。對 利用以上方法所製成的2 0個電子電路零件進行特性檢查 。將結果標記於第1 0圖中。不良率爲0/20。 (實施例1 7 ) 第9圖是本發明之一例的電子電路零件的斷面圖。該 電子電路零件是利用以下的方法製成的。在0 · 5 m m厚 的無鹼性玻璃基板◦ A _ 1 0 (日本電氣玻璃製)上,層 壓1 0 0 // m的噴砂淸理用薄膜光阻劑〇D E I R U (東 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -30- 563142 A7 B7 五、發明説明( 京應化製),經過曝光、顯影工程而形成蝕刻用光阻。著 接利用微噴砂淸理法,在玻璃基板5上形成貫通孔8。接 著剝離光阻薄膜,利用濺鍍法在玻璃基板第十圖的面及導 孔內壁,進行電鍍用種膜Ci* : 50nm, Cu : 500 n m的成膜。在該C u膜上層壓電鑛用薄膜光阻 HN9 2 0 (日立化成製)後,曝光、顯影而形成電鑛光 阻罩幕後,利用電鍍C u形成導孔內部的導通層9。接著 剝離光阻,且剝離電鍍種膜。 在該基板上利用與實施例3相同的方法,製成複數個 電容1 0。在此形成下部電極時,形成供結線的配線1 3 ,而形成絕緣體6時,即形成欲將前述配線拉到絕緣體上 的開口部1 4,更於形成上部電極時,也同時形成供結線 的配線1 3和複數個螺旋感應器1 6。 在形成該上部電極、配線、螺旋感應器的面上製作層 間絕緣層1 5,即使用低介電正接材料利用以下的方法製 成層間絕緣層1 5。 將合成的1 , 2 -雙(乙烯基苯酚)乙烷爲3 0重量 部和環狀聚烯烴Zeonex480 (日本ΖΕΟΝ製)爲7 0重量部 、硬化觸媒PAHEKISIN25B爲〇 · 3重量部的三種原料, 於二甲苯溶媒中以固形量爲3 8 %地加以溶解製作成淸漆 〇 將該淸漆利用旋塗法加以塗佈,在加熱板上1 2 0 °C / 2分鐘後,進行2 0 0 t/ 5分鐘的分級固化,形成 1 0 /z m的絕緣體。在該絕緣體上旋塗上正型液狀光阻劑 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 4
,1T 經濟部智慧財產局g(工消費合作社印製 -31 - 563142 A7 B7 五、發明説明(^ OFPR800, 500cp且乾燥後,經過曝光、顯影 工程,並形成欲層間連接的開口部來形成光阻罩幕。接著 ,用C F 4對上述低介電正接材料做乾式蝕刻,形成開口部 1 4。最後剝離光阻。 在該層間絕緣層上爲了形成電阻元件,利用5 0 0 nm濺鍍法形成T a N膜。在該T a N膜上旋塗上正型液 狀光阻劑〇F P R 8 0 0 , 1 0 0 c p ,進行預先烘烤後 ,做曝光、顯影而形成光阻圖案罩幕。使用該罩幕對 T a N膜進行C F 4乾式蝕刻。接著剝離光阻,形成複數個 電阻元件1 2。 在形成該電阻元件的面上,進行電鍍用種膜C r : 5〇nm, Cu:500nm的成膜。在該Cu膜上旋塗 上負型液狀光阻劑PMER — N— CA 1 0 0 0 (東京應 化製),進行預先烘烤後,做曝光、顯影而形成電鍍光阻 罩幕後,利用電鍍C u形成1 〇 // m的電鍍膜。最後剝離 光阻,且剝離電鍍種膜,介著層間絕緣層開口部連接在上 部電極、螺旋感應器上,且形成連接在電阻元件的配線 13° 在形成該配線的第十圖的面,運用於上述同樣的方法 ,使用低電容率材料形成第十圖的面的保護層1 1。 在與形成該第十圖的面的保護層1的面相反的面,m 了形成配線1 3和外部電極用接點1 7 ,進行電鍍用種膜 Cr : 50nm, Cu : 500nm的成膜。在該 Cu 膜 上旋塗上負型液狀光阻劑PMER — N— CA 1 〇 〇 〇 ( 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) ,11 經濟部智慧財產局員工消費合作社印製 -32- 563142 A7 B7 五、發明説明( (請先閲讀背面之注意事項再填寫本頁) 東京應化製),進行預先烘烤後,做曝光、顯影而形成電 鍍光阻罩幕後,利用電鍍c u形成1 0 # m的電鍍膜後, 作爲阻隔層而更形成2 /z m的鎳電鍍膜。最後剝離光阻, 且剝離電鍍種膜,形成配線1 3和外部電極用接點1 7。 在形成該配線1 3和外部電極用接點1 7的面上旋塗 上感光性聚醯亞胺感光性聚醯亞胺H D 6 0 0 0 ( H D M S製),且進行預先烘烤後,做曝光、顯影而形成 欲形成外部電極的開口部,且進行2 5 0 t/ 1 h硬化, 形成第十圖的面的保護層1 1。 對上述外部電極用接點第十圖的面施以無電解鍍金處 理後,將焊劑利用金屬罩幕塗佈在所定的部分後,配列 2 0 0 // m球徑的無鉛焊球,利用圓滑熱處理形成外部電 極1 8。 最後使用切割裝置進行個片製成電子電路零件。進行 用以上方法製作的2 0個電子電路零件的特性檢查。將結 果標記於第1 0圖中。不良率爲0/20。 經濟部智慈財產局S工消費合作社印製 (實施例1 8 ) 用與實施例1 5同樣的方法製作電子電路零件。在此 製作複數個電容時,用實施例4的方法製作電容。進行用 以上方法製作的2 0個電子電路零件的特性檢查。將結果 標記於第1 0圖中。不良率爲0/20。 (實施例1 9 ) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -33- 563142 A7 B7 五、發明説明(、 用與實施例1 6同樣的方法製作電子電路零件。在此 製作複數個電容時,用實施例5的方法製作電容。進行用 以上方法製作的2 0個電子電路零件的特性檢查。將結果 標記於第1 0圖中。不良率爲0/20。 (實施例2 0 ) 用與實施例1 7同樣的方法製作電子電路零件。在此 製作複數個電容時,用實施例6的方法製作電容。進行用 以上方法製作的2 0個電子電路零件的特性檢查。將結果 標記於第1 0圖中。不良率爲0/20。 (實施例2 1 ) 用與實施例1 5同樣的方法製作電子電路零件。在此 製作複數個電容時,用實施例9的方法製作電容。進行用 以上方法製作的2 0個電子電路零件的特性檢査。將結果 標記於第1 0圖中。不良率爲0/2 0。 (實施例2 2 ) 用與實施例1 6同樣的方法製作電子電路零件。在此 製作複數個電容時,用實施例1 0的方法製作電容。進行 用以上方法製作的2 0個電子電路零件的特性檢查。將結 果標記於第1 0圖中。不良率爲0/20。 (實施例2 3 ) 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 嬅_ 經濟部智慧財產局員工消费合作社印製 -34- 563142 A7 B7 五、發明説明(^ — (請先閱讀背面之注意事項再填寫本頁) 用與實施例1 7同樣的方法製作電子電路零件。在此 製作複數個電容時,用實施例11的方法製作電容。進行 用以上方法製作的2 0個電子電路零件的特性檢查。將結 果標記於第1 〇圖中。不良率爲〇/2 〇。 (實施例2 4 ) 用與實施例1 5同樣的方法製作電子電路零件。在此 製作複數個電容時,用實施例12的方法製作電容。進行 用以上方法製作的2 0個電子電路零件的特性檢查。將結 果標記於第10圖中。不良率爲〇/2〇。 (實施例2 5 ) 用與實施例1 6同樣的方法製作電子電路零件。在此 製作複數個電容時,用實施例13的方法製作電容。進行 用以上方法製作的2 〇個電子電路零件的特性檢查。將結 果標記於第1 〇圖中。不良率爲〇/2 〇。 經濟部智慈財產局員工消費合作社印製 (實施例2 6 ) 用與實施例1 7同樣的方法製作電子電路零件。在此 製作複數個電容時,用實施例1 4的方法製作電容。進行 用以上方法製作的2 〇個電子電路零件的特性檢查。將結 果標記於第1 〇圖中。不良率爲〇/2 〇。 (比較例1 ) 本紙張尺度適用中國國家標隼(CNS ) A4規格(2丨0'〆297公釐) -35- 563142 A7 B7__ 五、發明説明(^ (請先閱讀背面之注意事項再填寫本頁) 利用以下方法製成比較例方面的薄膜電容。在玻璃基 板上用濺鍍法將C r成膜爲5 0 n m,更將C U成膜爲 5 0 0 nm,且以此作爲鍍銅給電用種膜。在該c u膜上 旋塗上負型液狀光阻劑PMER — N— CA 1 〇 〇 〇 (東 京應化製),且用加熱板預先烘烤後,經過曝光、顯影工 程而形成光阻罩幕。在該光阻開口部以1 A / d m的電流 密度,進行10#m電鍍銅。之後除去光阻罩幕,且用銅 蝕刻液KOBURA蝕刻(荏原電產製)除去銅種膜。更用過 錳酸系C r蝕刻液,除去C I*種膜,形成下部電極。 接著利用濺鍍法形成5 0 n m的C r作爲阻隔膜。 接著在前述下部電極上利用濺鍍法將T a 2 0 5成膜爲 5 0 0 nm的厚度。在該T a 2〇5上旋塗上正型液狀光阻 劑OFPR800,500cp (東京應化製),經過乾 燥、曝光、顯影工程而形成介電質的光阻罩幕。接著用 CF4進行乾式蝕刻,除去不用部分後,除去光阻罩幕,更 將不用部分的阻隔層進行過錳酸系C r蝕刻液蝕刻而形成 介電質層。 經濟部智慧財產笱8工消費合作社印製 接著,在前述介電質層上利用濺鍍法,將Cr成膜爲 50nm,更將Cu成膜爲500nm,且以此作爲種膜 。在該C u膜上旋塗上負型液狀光阻劑Ρ Η E且—N — C A 1 0 0 0 (東京應化製),用加熱板預先烘烤後,經 過曝光、顯影工程,形成光阻罩幕。在該光阻開口部以1 A / d m的電流密度,進行1 0 // m銅電鍍。之後除去光 阻罩幕,且用銅蝕刻液KOBURA蝕刻(荏原電產製)除去 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -36- 經濟部智慈財產局員工消費合作社印製 563142 A7 B7 五、發明説明(女 實施例的電子電路零件的斷面模式圖。 第5 — 1 、5 - 2 — a、5 — 2 — b圖是本發明之一 實施例的電子電路零件的斷面模式圖。 第6圖是本發明之一實施例的電子電路零件的斷面模 式圖。 第7圖是本發明之一實施例的電子電路零件的斷面模 式圖。 第8圖是本發明之一實施例的電子電路零件的斷面模 式圖。 第9圖是本發明之一實施例的電子電路零件的斷面模 式圖。 第10圖是表示各自指令不良率的圖表。 〔符號說明〕 2 :下部電極 3 :介電質層 4 :上部電路 5 :玻璃基板 6 :絕緣體 7 :阻隔層 8 :貫通孔 9 :導通層 1 0 :電容 11:第十圖的面保護層 本紙張尺度適用中國國家榇準(CNS ) A4規格(210X29?公釐) (請先閲讀背面之注意事項再填寫本頁)
-38- 563142 A7 B7 五、發明説明(“ 1 2 :電阻元件 1 3 :配線 1 4 :開口部 15:層間絕緣層 16:感應器元件 1 7 :外部電極用接點 18:外部電極 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財1局S工消资合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -39-

Claims (1)

  1. 563142 A8 B8 C3 D8 六、申請專利範圍 3 ~~ 1 1 ·如申請專利範圍第2項或第4項所述的薄膜電 容,其中,前述阻隔層爲鉻。 (請先聞讀背面之注意事項再填寫本頁) 1 2 ·如申請專利範圍第2項或第4項所述的薄膜電 容,其中,前述下部電極、前述介電質層、前述阻隔層的 厚度關係爲下部電極>介電質層>阻隔層。 1 3 ·如申請專利範圍第1項至第4項的任一項所述 的薄膜電容,其中,前述下部電極、前述絕緣體的厚度關 係爲絕緣體 > 下部電極。 1 4 ·如申請專利範圍第1項至第4項的任一項所述 的薄膜電容,其中,前述下部電極、前述上部電極的厚度 爲3 // m以上。 1 5 ·如申請專利範圍第1項至第4項的任一項所述 的薄膜電容,其中,前述介電質和前述絕緣體是用同一有 機材料,厚度關係爲介電質 < 絕緣體。 1 6 ·如申請專利範圍第1項至第4項的任一項所述 的薄膜電容,其中,保護前述下部電極端部部分的材質和 前述絕緣體爲同一有機材料^ 經濟部智S財產局員X消旁合作社印製 1 7 ·如申請專利範圍第1項至第4項的任一項所述 的薄膜電容,其中,前述介電質的電容率和前述絕緣體的 電容率爲介電質^絕緣體。 1 8 .如申請專利範圍第1項至第4項的任一項所述 的薄膜電谷,其中,前述介電質的面積、前述下部電極的 面積、前述絕緣體的下部電極上開口部的面積和前述上部 電極的面積爲介電質-下部電極 > 絕緣體的下部電極上開 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) -3 - 563142 A8 B8 C8 D8 々、申請專利範圍 4 口部〉上部電極。 (請先閱讀背面之注意事項再填寫本頁) 1 9 ·如申請專利範圍第1項至第4項的任一項所述 的薄膜電容,其中,前述介電質的厚度和前述絕緣體的厚 度爲絕緣體 > 介電質。 2 0 · —種電子電路零件,其特徵爲: 具有在所定位置設有複數個貫通孔的基板、 和形成在其單側或兩側的一個或複數個電容元件、感 應器元件及電阻元件、 和設在供導竃連接基板兩側的前述基板的貫通孔內部 的導體部、 和供導電連接前述電容元件、感應器元件、電阻元件 及導體部的配線、 和供令前述元件及配線間絕緣的層間絕緣層、 和供輸出入電子信號的外部電極; 且具有前述電容元件、前述感應器元件和前述電阻元 件介著前述層間絕緣層而積層,前述電容元件的至少一個 形成在所定面的下部電極、 經濟部智慧財產局員工消资合作社印製 和形成在前述下部電極上的介電質層、 和形成在前述介電質層上的上部電極; 且前述下部電極的端部是用前述介電質層以外的絕緣 體被覆的。 2 1 · —種電子電路零件,其特徵爲: 具有在所定位置設有複數個貫通孔的基板、 和形成在其單側或兩側的一個或複數個電容元件、感 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) -4 - ABCD 563142 六、申請專利範圍 5 應器元件及電阻元件、 (請先閱讀背面之注意事項再填寫本頁) 和設在供導電連接基板兩側的前述基板的貫通孔內部 的導體部、 和供導電連接前述電容元件、感應器元件、電阻元件 及導體部的配線、 和供令前述元件及配線間絕緣的層間絕緣層、 和供輸出入電子信號的外部電極; 且具有前述電容元件、前述感應器元件和前述電阻元 件介著前述層間絕緣層而積層,前述電容元件的至少一個 形成在所定面的下部電極、 和形成在前述下部電極上的介電質層、 和形成在前述介電質層上的上部電極; 且前述下部電極的端部是用前述介電質層以外的絕緣 體被覆的,並且在前述介電質層和前述下部電極之間形成 阻隔層。 2 2 . —種電子電路零件,其特徵爲: 具有在所定位置設有複數個貫通孔的基板、 經濟部智慧財產局員工消f合作社印製 和形成在其單側或兩側的一個或複數個電容元件、感 應器元件及電阻元件、 和設在供導電連接基板兩側的前述基板的貫通孔內部 的導體部、 和供導電連接前述電容元件、感應器元件、電阻元件 及導體部的配線、 和供令前述元件及配線間絕緣的層間絕緣層、 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 563142 A8 B8 C8 D8 六、申請專利範圍 6 和供輸出入電子信號的外部電極; (請先閱讀背面之注意事項再填寫本頁) 且具有前述電容元件、前述感應器元件和前述電阻元 件介著前述層間絕緣層而積層,前述電容元件的至少一個 形成在所定面的下部電極、 和形成在前述下部電極上的介電質層、 和形成在前述介電質層上的上部電極; 且在前述下部電極的端部與前述上部電極的一部分爲 交叉的部分的下部電極和上部電極之間,形成前述介電質 層以外的絕緣體。 2 3 · —種電子電路零件,其特徵爲: 具有在所定位置設有複數個貫通孔的基板、 和形成在其單側或兩側的一個或複數個電容元件、感 應器元件及電阻元件、 和設在供導電連接基板兩側的前述基板的貫通孔內部 的導體部、 和供導電連接前述電容元件、感應器元件、電阻元件 及導體部的配線、 經濟部智慧財產局員工消资合作社印製 和供令前述元件及配線間絕緣的層間絕緣層、 和供輸出入電子信號的外部電極; 且具有前述電容元件、前述感應器元件和前述電阻元 件介著前述層間絕緣層而積層,前述電容元件的至少一個 形成在所定面的下部電極、 和形成在前述下部電極上的介電質層、 和形成在前述介電質層上的上部電極; 本紙張尺度適用中國國家橾準(CNS ) A4規格(210 X 297公釐) -6 - 563142 A8 B8 C8 D8 六、申請專利範圍 7 且在前述下部電極的端部與前述上部電極的一部分爲 交叉的部分的下部電極和上部電極之間,形成前述介電質 層以外的絕緣體,並且在前述介電質層和前述下部電極之 間形成阻隔層。 2 4 · —種無線端末裝置,其特徵爲··使用如申請專 利範圍第2 0項至第2 3項的任一項所述的電子電路零件 0 2 5 · —種無線基地局裝置,其特徵爲:使用如申請 專利範圍第2 0瑱至第2 3項的任一項所述的電子電路零 件。 2 6 · —種無線計測裝置,其特徵爲:使用如申請專 利範圍第2 0項至第2 3項的任一項所述的電子電路零件 (請先閲讀背面之注意事項再填寫本頁} *1T 經濟部智慧財產局員工消贫合作社印製 本紙悵尺度適用中國國家標準(CNS)M現格(210x297公釐)
TW091115456A 2001-07-12 2002-07-11 Thin film capacitor, and electronic circuit component TW563142B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001211535 2001-07-12

Publications (1)

Publication Number Publication Date
TW563142B true TW563142B (en) 2003-11-21

Family

ID=19046831

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091115456A TW563142B (en) 2001-07-12 2002-07-11 Thin film capacitor, and electronic circuit component

Country Status (5)

Country Link
US (1) US7294905B2 (zh)
JP (1) JP3838239B2 (zh)
CN (1) CN100431069C (zh)
TW (1) TW563142B (zh)
WO (1) WO2003007320A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180426B1 (en) 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
JP2006276118A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
WO2007008920A2 (en) * 2005-07-12 2007-01-18 Northrop Grumman Corporation Small volume thin film and high energy density crystal capacitors
JP4301454B2 (ja) * 2005-11-11 2009-07-22 Tdk株式会社 薄膜デバイスおよびその製造方法
JP2007180093A (ja) * 2005-12-27 2007-07-12 Tdk Corp 薄膜デバイスおよびその製造方法
US8208239B2 (en) * 2009-05-20 2012-06-26 Delphi Technologies, Inc. Contact method to allow benign failure in ceramic capacitor having self-clearing feature
TWI412114B (zh) * 2009-12-31 2013-10-11 日月光半導體製造股份有限公司 半導體封裝結構及其製造方法
US8760840B2 (en) * 2010-04-14 2014-06-24 Tdk Corporation Electrochemical device and manufacturing method thereof, circuit board and housing tray
WO2018117111A1 (ja) * 2016-12-21 2018-06-28 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
US10741488B2 (en) 2017-09-29 2020-08-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with integrated capacitor and manufacturing method thereof
US11677378B2 (en) * 2017-11-29 2023-06-13 Murata Manufacturing Co., Ltd. Elastic wave device
WO2019244382A1 (ja) * 2018-06-21 2019-12-26 大日本印刷株式会社 配線基板および半導体装置
CN117280433A (zh) * 2021-05-10 2023-12-22 株式会社村田制作所 半导体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3568010A (en) * 1969-02-14 1971-03-02 Nasa Thin film capacitive bolometer and temperature sensor
US3969197A (en) * 1974-02-08 1976-07-13 Texas Instruments Incorporated Method for fabricating a thin film capacitor
JPS5688312A (en) * 1979-12-21 1981-07-17 Mitsumi Electric Co Ltd Moisture resistant condenser
US4585901A (en) * 1984-02-13 1986-04-29 Pennwalt Corporation EMI/RFI vapor deposited composite shielding panel
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
JP2827570B2 (ja) 1991-05-14 1998-11-25 三菱電機株式会社 液晶ディスプレイ
JPH07283077A (ja) 1994-04-11 1995-10-27 Ngk Spark Plug Co Ltd 薄膜コンデンサ
DE19539093A1 (de) * 1995-10-20 1997-04-24 Hoechst Ag Metallisierte Polyolefinfolie
TW345723B (en) * 1996-07-09 1998-11-21 Hitachi Ltd Semiconductor memory and process for producing the same
JP3257587B2 (ja) * 1997-05-23 2002-02-18 日本電気株式会社 誘電体膜を用いた半導体装置の製造方法
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
KR100654927B1 (ko) * 1999-03-04 2006-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작방법
US6285542B1 (en) * 1999-04-16 2001-09-04 Avx Corporation Ultra-small resistor-capacitor thin film network for inverted mounting to a surface
JP3838827B2 (ja) * 1999-10-05 2006-10-25 新光電気工業株式会社 薄膜コンデンサ素子及びプリント回路基板の製造方法
JP3585796B2 (ja) * 1999-12-17 2004-11-04 新光電気工業株式会社 多層配線基板の製造方法、及び半導体装置
JP3843708B2 (ja) * 2000-07-14 2006-11-08 日本電気株式会社 半導体装置およびその製造方法ならびに薄膜コンデンサ
JP4211210B2 (ja) * 2000-09-08 2009-01-21 日本電気株式会社 コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
US6890629B2 (en) * 2001-09-21 2005-05-10 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
KR100891269B1 (ko) * 2001-01-31 2009-04-06 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
JP4467816B2 (ja) * 2001-02-27 2010-05-26 株式会社日立製作所 低誘電正接樹脂組成物、硬化性フィルム、硬化物およびそれを用いた電気部品とその製法
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
TW560017B (en) * 2001-07-12 2003-11-01 Hitachi Ltd Semiconductor connection substrate
JPWO2003007379A1 (ja) * 2001-07-12 2004-11-04 株式会社日立製作所 電子回路部品
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
JP3817463B2 (ja) * 2001-11-12 2006-09-06 新光電気工業株式会社 多層配線基板の製造方法
US6620673B1 (en) * 2002-03-08 2003-09-16 Alpine Microsystems, Inc. Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide

Also Published As

Publication number Publication date
CN100431069C (zh) 2008-11-05
JP3838239B2 (ja) 2006-10-25
CN1520599A (zh) 2004-08-11
US7294905B2 (en) 2007-11-13
WO2003007320A1 (fr) 2003-01-23
JPWO2003007320A1 (ja) 2004-11-04
US20040195567A1 (en) 2004-10-07

Similar Documents

Publication Publication Date Title
TW563142B (en) Thin film capacitor, and electronic circuit component
TW560017B (en) Semiconductor connection substrate
US6818469B2 (en) Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
TW552686B (en) Electronic circuit component
CN1051668C (zh) 包括电容器元件的电路板及其制造方法
CN105957692B (zh) 线圈电子组件和制造该线圈电子组件的方法
CA2595302C (en) Method of making multilayered construction for use in resistors and capacitors
US20060180342A1 (en) Multilayer substrate and method for producing same
US20040182602A1 (en) High frequency electronic circuit component
CN1172413A (zh) 电子部件
CN103098199A (zh) 电介质薄膜元件、反熔丝元件及电介质薄膜元件的制造方法
KR20170040944A (ko) 연성기판
US20050242997A1 (en) Dielectric sheet, method for fabricating the dielectric sheet, printed circuit and patch antenna using the dielectric sheet, and method for fabricating the printed circuit
KR100878414B1 (ko) 캐패시터 내장형 인쇄회로기판 및 제조방법
US20140054072A1 (en) Printed circuit board and method for manufacturing the same
JP2003069185A (ja) キャパシタを内蔵した回路基板
JP2008098487A (ja) 固体電解コンデンサおよび固体電解コンデンサ内蔵基板と、それらの製造方法
JP2005150535A (ja) 電子部品
JP3467615B2 (ja) 電子部品及びその製造方法
CN201888020U (zh) 陶瓷印刷电路板结构
JP4752281B2 (ja) 抵抗素子内蔵プリント配線板
CN111354689A (zh) 封装结构及其制造方法
JP2003031757A (ja) ハイブリッドモジュール
JPH09270338A (ja) 電子部品
KR20120050289A (ko) 캐패시터 내장형 인쇄회로기판

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees