TW577183B - High lattice matched light emitting device - Google Patents

High lattice matched light emitting device Download PDF

Info

Publication number
TW577183B
TW577183B TW091136160A TW91136160A TW577183B TW 577183 B TW577183 B TW 577183B TW 091136160 A TW091136160 A TW 091136160A TW 91136160 A TW91136160 A TW 91136160A TW 577183 B TW577183 B TW 577183B
Authority
TW
Taiwan
Prior art keywords
buffer layer
lattice constant
layer
lattice
compound
Prior art date
Application number
TW091136160A
Other languages
English (en)
Other versions
TW200410427A (en
Inventor
Mu-Ren Lai
Jiung-Yu Jang
Original Assignee
Vtera Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vtera Technology Inc filed Critical Vtera Technology Inc
Priority to TW091136160A priority Critical patent/TW577183B/zh
Priority to US10/601,957 priority patent/US6815722B2/en
Application granted granted Critical
Publication of TW577183B publication Critical patent/TW577183B/zh
Publication of TW200410427A publication Critical patent/TW200410427A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2909—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3254—Graded layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

577183 五、發明說明（l) 【發明所屬之技術領域】 本發明係有關於一種發光元件，且特別是藉由至少兩 多層緩衝層如（BxGa(1_x)P 化合物（〇· 〇2< = χ< = 1))及（inyGawN 化合物（0〇y< = 0· 059 ))來完本發明有關於一種具有高度\曰曰 格匹配（lattice match)之各磊晶層的發光元件。 【先前技術】 一般而言，半導體發光元件主要包括發光二極體 (light emitting diode)與雷射二極體（iaser diode)等 兩種類型之發光元件。其所發出的光之波長可涵蓋紅外光 、可見光以及紫外光。主要原理係由化學元素週期表上 IIIA族與VA族，或由IIA族與VIA族元素混合形成之化合物 半導體所構成。 目前的發光元件技術中，各磊晶層之晶格常數 (lattice constant)不匹配的問題一直是造成發光元件之 發光效率與使用壽命不易提升的瓶頸。以GaN為例，GaN是 非常重要的寬能隙（wide bandgap)半導體材料，可以用來 做綠光、藍光到紫外線的發光元件。但是因為塊材（bulk) GaN的成長一直有困難，^斤以目前GaN大多成長在以藍寶石 (sapphire) GaP、InP、GaAs或SiC構成之基板上，直接成 長在這些基板上的GaN品質不佳。 因此一種具有緩衝層（buffer layer)之發光元件被提 出來。於基板與GaN之間形成一緩衝層，該緩衝層又稱晶 核开> 成層（nucleation layer)，晶格常數與基板相近的緩 衝廣可供成核（nucleati〇n)位置，以利GaN成核、成
〇769-8952TW(n);VrERA-91.〇〇9.^；Felicia.ptd 第5頁 577183 五、發明說明（2) " 長，以形成相同的晶體結構，以提升GaN的結晶度。因此 ’緩衝層品質的優劣對後續束缚層（c 1 acjding 1 ayer )與第 一型束缚層（act ive layer)之磊晶有關鍵性的影響，也間 接影響到發光元件的性質。 請參照第1圖，簡單介紹具有緩衝層之發光元件，第i 圖係顯示一習知之I nGaN發光元件之結構剖面圖。該發光 元件10係以絕緣之sapphire做為一基板1〇〇，在上述 sapphire基板10 0之C{ 0 00 1 }面上磊晶製作發光元件。標號 102係顯示一緩衝層，通常由氮化鎵（GaN)所構成，其主要^ 作用在於降低基板1 〇 〇與後續磊晶層之間的晶格不匹配 (lattice mismatch)。標號1〇4則為經過摻雜之一第一型 GaN磊晶層，以增加其導電性，且在其表面設置一具相同 導電型態之第一型電極116。至於，標號1〇6係顯示一第〜 束缚層（cladding layer)，係由六方最密堆積之氮化鎵 (hexagonal GaN)所構成。標號108係顯示一第一型束缚層 (active layer)，通常係由氮化鎵系半導體所構成，例: InGaN，疋產生光源的區域。隨後，在上述第一型束缚層 108表面再覆蓋一材質為(jaN之第二型束缚層11Q，而經過 摻雜之一第二型GaN磊晶-層112則覆蓋於上述第二型束缚層 no表面，且上述第二型GaN磊晶層112表面可設置一第二 型電極114，兩者之導電型態相同。其中，為了提升導電 性，上述緩衝層1〇2與上述第一束缚層1〇6可被摻雜成具有 與十述第一型電極116、第一型GaN磊晶層1〇4相同之導電 型態，而上述第二型束缚層11〇可被摻雜成具有與上述第
577183 五、發明說明（3) 一型電極114、上述第二型GaN蠢晶層112相同之導電型態 然而’如上所述之發光元件1〇雖然採用了GaN做為緩 衝層102，但是sapphire基板1〇〇與GaN緩衝層102之晶格 常數仍相差約1 3. 8%，晶格不匹配仍然相當大，因此在 sapphire基底100與GaN 102之間的界面會有相當高密度的 線缺陷（defect)產生，其差排（disl〇cati〇n)密度約為 1。08〜l(P/^cm2，一旦這些差排延伸進入第一型束缚層勢必會 嚴重破壞兀件的特性，使其發光效率降低且使用壽命縮短 。因此，發光70件之各磊晶層晶袼不匹配的問題急需更佳 的改善效果。 本發明主要目的在於 其各蠢晶層之間的晶 有鑑於此，為了解決上述問題， 提供一種南晶格匹配性之發光元件， 格匹配性極佳。 【發明内容】 本發明之另一目的在於提供 種高晶格匹配性之發光 一 如 TfcT 匕 Ί土 < 賞尤 兀件，以降低元件中各磊晶層之間的晶格不匹配（iattice mismatch)，提供具完美結晶度之發光元件。 -杜本發j 目的在於提供一種高晶格匹配性之發光 το件，以k升元件之發光效率。 本發明之特徵之一在於利用多層 多層緩衝層（如BxGa㈣P化合物）與第二多層緩衝^如第
InyGai_yN化合物）設置於基底與第—型束缚 緩衝層之晶格常數呈現梯度變化，靠近基底的第一多層緩
577183 盡可能 以匹配 層的第 常數匹 置於第 衝層之 多層緩 ’晶格 束缚層之 ，本發明 晶格常數 緩衝層的 衝層之晶 明之特徵 衝雇與第 呈現梯度 格常數與 增或遞減 型束缚層 晶格常數 提出一種 五、發明說明（4) 衝層之晶格常數 可遞增或遞減， 近第二多層緩衝 層緩衝層之晶格 二多層緩衝層設 ’且第二多層緩 層緩衝層的第二 之晶格常數匹配 束缚層的晶格常 層之晶格常數與 為獲致上述 發光元件，主要 與基底之 第二多層 一多層緩 配。本發 一多層緩 晶格常數 衝層之晶 常數可遞 數，使靠近第一 第一型 之目的 係包括 匹配，晶格常數 晶格常數，使靠 格常數與第二多 之二在於利用第 一型束缚層之間 化，靠近第一多 第一多層緩衝層 ，以匹配第一型 的第二多層緩衝 匹配。 南晶格匹配性之 一基底，具有第一 置於上 現梯度 一晶格 之一第 多層緩 梯度變 晶格常 一第三 緩衝層 述第一 根 述基底上 變化，由 常數逐漸 二晶格常 衝層上， 化，由上 數逐漸變 晶格常數 上，具有 型束缚層 據本發明 ，其中 上述第 變化為 數；'— 其中上 述第二 化為匹 ;一第 第三晶 上。 ，上述 晶格常數；一第一多層緩 上述第一多層緩衝層之晶 部所具有 層緩衝層 ’設置於 層之晶格 所具有之 緩衝層上 置於上述 活性層， 一多層緩衝層底 述第一多 匹配上 第二多 述第二 多層緩 配上述 一型束 格常數 層緩衝層 多層緩衝 衝層底部 第二多層 缚層，設 ;以及一 衝層，設 格常數呈 之上述第 上所具有 上述第一 常數呈現 上述第二 所具有之 第二多層 設置於上 基底例如為矽（S i )，上述第一多層
577183
In G句ιΓ如、為BxGa(1-x)P，上述第二多層緩衝層例如為 合並且上述第一型束缚層例如為氮化鎵（GaN)系化 二曰权♦此，上述第一晶格常數大體為5·431人、上述第 4一^人常數大體為4· 538 A以及上述第三晶格常數大體為 第一，據^發明，上述基底例如為碳化矽（3C — Sic)，上述 層緩衝層例如為匕以㈠，上述第二多層緩衝層例 ϋ!χί5^ΧΝ，並且上述第一型束缚層例如為氮化鎵（GaN) 筮一。物。如此，上述第一晶格常數大體為4· 32 A、上述 f 一晶格常數大體為4· 538 Λ以及上述第三晶格常數大體 馬 4 · 5 1 A 〇 一户根據本發明，上述基底例如為磷化鎵（GaP)，上述第 :夕層緩衝層例如為BxGao-^P，上述第二多層緩衝層例如 二ϋΧ^χΝ，並且上述第一型束缚層例如為氮化鎵（GaN)系 化口物。如此，上述第一晶格常數大體為5· 45 A、上述第 一晶袼常數大體為4· 538 A以及上述第三晶格常數大體為 ，根據本發明，上述緩衝層更可以一種以上材質組合成 ，上述基底例如為砷化鎵（GaAs)、上述第一多層緩衝層例 如為GaAsw Ρ^χ與之堆疊層、上述第二多層緩衝層 例如為InxGai_xN，並且上述第一型束缚層例如為氮化鎵 (GaN)系化合物。如此，上述第一晶格常數大體為5·653 α 、上述第二晶格常數大體為4.538Α以及上述第三晶格常 數大體為4· 51 Α。上述GaAsJh與上述BxGa(h)P接觸的部
577183
分具有匹配之晶格常數，亦即上述GaASx) Ρΐ χ上與BxGa(n)p 底部具有一第四晶格常數大體為5. 45 A。 為使本發明之上述目的、特徵和優點能更明顯易懂， 下文特舉較佳實施例，並配合所附圖式，作詳細說明如下 【實施方式】 以下請配合參照第2圖與第3圖之發光元件剖面圖，以 詳細說明本發明。 首先請參照第2圖，本發明之發光元件，至少包括： 一基底200、一設置於基底2〇〇上之第一多層緩衝層2〇2、 一设置於第一多層緩衝層202上之第二多層緩衝層204、一 设置於第二多層緩衝層204上之第一型束缚層206以及一設 置於第一型束缚層2〇6上之活性層208。其中，第一多層緩 衝層2 0 2可以單一組成依據不同組成比例調整所構成，如 第2圖所示，第一多層緩衝層202更可以一種以上組成如第 3圖所不之3〇2及304，各組成可依據不同組成比例調整， 以構成多種組成之第一多層緩衝層2〇2。 為再清楚描述本發明所揭露之技術，以下先以本發明 實施例中具單一組成之第一多層緩衝層2 0 2的發光元件（第 2圖）為例，說明元件之各層特性。 基底200具有一第一晶格常數（C1)。第一多層緩衝層 202之晶格常數呈現梯度（grading)變化，由第一多層緩衝 層202底部所具有之第一晶格常數（C1)逐漸變化為第一多 層緩衝層202表面所具有之一第二晶格常數（(：2)。換句話
〇769-8952TWF(n)；VTERA-91-〇〇9-TW；Felicia.ptd 第10頁 577183 五、發明說明（7) 說’靠近基底200的第一多層緩衝層202之晶格常數與基底 200之晶格常數匹配’晶格常數可遞增或遞減，以趨近第 一緩衝層204的晶格常數’使靠近第二緩衝層204的第一多 層緩衝層202之晶格常數與第二緩衝層2〇4之晶格常數匹配 。簡言之，第一多層緩衝層202之晶格常數係由第一晶格 常數（C1)逐漸改變至第二晶格常數（C2)。其中，第一多層 緩衝層2 0 2之晶格常數的梯度變化例如可藉由調整多重緩 衝層之組成比例以達成。 另外，第二多層緩衝層2 0 4之晶格常數呈現梯度變化 ’由第二多層緩衝層204底部所具有之第二晶格常數（C2) 逐漸變化為匹配第二多層緩衝層2〇4表面所具有之一第三 晶格常數（C3)。換句話說，靠近第一多層緩衝層2〇2的第 二多層緩衝層204之晶格常數與第一多層緩衝層202之晶格 常數匹配’晶格常數可遞増或遞減，以趨近第一型束缚層 206的晶格常數，使靠近第一型束缚層2〇6的第二多層緩衝 層2 0 4之晶格常數與第一型束缚層2 〇 6之晶格常數匹配。簡 言之，第二多層緩衝層204之晶格常數係由第二晶格常數 (C2)逐漸改變至第三晶格常數（C3)。其中，第二多層緩衝 層1 0 4之晶格常數的梯度變化例如可藉由調整多重緩衝層 之組成比例以達成。 再者，第一型束缚層206具有第三晶格常數（C3)。 以下再配合參照第2圖與第3圖，舉例說明適用於本發 明之各層材質組合。 例1 :如第2圖所示，基底2〇〇可為矽（si)，第一多層緩
0769-8952TWF(n);VTERA-91-009-TW;Felicia.ptd 第11頁 577183 五、發明說明（8) 衝層2 02可為BxGa^P，第二多層緩衝層2〇4可為 AlxIriyGah—yN，並且第一型束缚層20 6可為氮化鎵（GaN)系 化合物。如此，第一晶格常數（C1)大體為5· 431 A、第二 曰曰格$數（C2)大體為4.538A以及第三晶格常數（㈡）大體 為4· 51 A。也就是說，基底20 0具有晶格常數（C1)5· 431 A ，堆疊於基底2 0 0上方之第一多層緩衝層2 〇 2的晶格常數由 底層具（C1)5.431A逐漸梯度變化成表層具（C2)4.538A。 接著’堆疊於第一多層緩衝層202上方之第二多層緩衝層 204的晶格常數由底層具（C2)4· 538 A逐漸梯度變化成表層 具（C3)4.51A。最後，堆疊於第二多層緩衝層204上方之 第一型束縛層2 0 6的晶格常數係為（c 3) 4. 5 1 A。其中， BxGa(1_x)P 之X 約為〇. 〇2卜1，InxGai_xN 之X 約為〇〜〇· 〇59。 例2:如第2圖所示，基底20 0可為碳化矽（3C-SiC)， 第一多層缓衝層20 2可為BxGa0_x)P(x=l)，第二多層緩衝層 204可為IhGahN，並且第一型束缚層2 0 6可為氮化鎵（GaN) 系化合物。如此，第一晶格常數（C1 )及第二晶格常數 為4.5 38 A、第三晶格常數（C3)大體為4·51 a。也就是說 ，基底2 0 0具有晶格常數（c 1) 4 · 3 2 A，堆疊於基底2 0 〇上 方之第一多層緩衝層202的晶格常數（C1 )及（C2)維持在 4.538Λ。接著，堆疊於第一多層緩衝層2〇2上方之第二多 層緩衝層204的晶格常數由底層具（C2)4· 538 A逐漸梯度變 化成表層具（C3)4.51A。最後，堆疊於第二多層緩衝層 204上方之第一型束缚層20 6的晶格常數係為（C3)4. 51 ^。 其中Ir^GahN之X約為〇~〇.59。
0769-8952TWF(n);VTERA-91-009-TW;Felicia.ptd 第12頁 577183 五、發明說明（9) 例3··如第2圖所示，基底200例如為磷化鎵（GaP)，第 一多層緩衝層202例如為BxGamP，第二多層緩衝層204例 如為InxGai_xN，並且第一型束缚層206例如為氮化鎵（GaN) 系化合物。如此，第一晶格常數（Cl)大體為5· 45人、第二 晶格常數（C2)大體為4· 538 A以及第三晶格常數（C3)大體 為4· 51 A。也就是說，基底1〇〇具有晶格常數（C1) 5. 45 A ，堆疊於基底200上方之第一多層緩衝層202的晶格常數由 底層具（Cl) 5.45A逐漸梯度變化成表層具（C2)4.538 A。 接著’堆疊於第一多層緩衝層202上方之第二多層緩衝層 204的晶格常數由底層具（C2)4.538 A逐漸梯度變化成表層 具（C3)4.51A。最後，堆疊於第二多層緩衝層2〇4上方之 第一型束缚層206的晶格常數係為（C3)4· 51 A。其中， BxGa(卜X)P之X約為〇〜1。 、 例4 :如第3圖所示，根據本發明具多種組成之第一多 層緩衝層302、304的發光元件，基底300例如為钟化鎵 (GaAs)、第一多層緩衝層302、3〇4例如為GaASyP^與 Β/μ—Ρ兩種不同比例組成之堆疊層、第二多^ J ^層 306例如為InzGai—ZN，並且第一型束缚層3〇8例如為氮化鎵 (GaN)系化合物。如此，第一晶格常數（c (=:4格5:數，， 、 k a s(1-y) Py 與BxGa+oP接觸的部分具 有略為相近之晶格常數，亦即GaASyPi y表面與8 底 部具有一第四晶格常數（C4)大體為5.45人。也就ς，-底300具有晶格常數（C1 ) 5.653 Α，堆叠於基底_^方ς
577183 五、發明說明（ίο)
GaASyPpy第一多層緩衝層302的晶格常數由底層具（C1) 5.653A逐漸梯度變化成表層具（(；4)5·45Α。堆疊於 GaASyP^y第一多層緩衝層302上方之BxGa(卜X)P第一多層緩衝 層304的晶格常數由底層具（C4)5.45A逐漸梯度變化成表 層具（C2)4.538A。接著，堆疊於BxGa(1_x)P第一多層緩衝 層304方之第二多層緩衝層3〇6的晶格常數由底層具（C2) 4· 538 A逐漸梯度變化成表層具（(：3)4· 51 A。最後，堆疊 於第二多層緩衝層Ir^GahN 306上方之第一型束缚層308的 晶格常數係為（C3)4.51A。其中，BxGa(卜X)P之X約為〇〜1， InzGahN 之Z 約為0· 059〜0，GaAsyPw 之y 約為卜0。 以下說明形成BxGa(1_x)P第一多層缓衝層202、302之一 較佳實施例。首先，基底2 0 0可先以適當溶液化學清洗， 接者在Hz氣氣下，將基底2 〇 〇加熱至適當溫度，例如 900〜1180。(：，較佳為l〇30°C，利用鹵化物氣相磊晶法 (halide vapor phase epitaxy)，以H2 作為承載氣體 (carrier gas)，氣化硼（BC13)、三甲基鎵（trimethyl gallium ;TMG)與氣化磷（PC13)或是氣化硼（BC13)、三曱基 鎵（trimethyl gallium ;TMG)與磷化氫（PH3)作為前驅物 。於溫度約1 000〇C上下進行高溫磷化硼層磊晶，反應約6〇 分鐘，其厚度約為4560nm。藉由改變各前驅物之含量比例 ，以形成不同組成比例之多層堆疊層BxGa(1_x)P，使晶格常 數呈現梯度變化。此方法所形成之BxGa(1_x)P第一多層緩衝 層202、304係為高溫BxGa+oP緩衝層。然而，本發明亦可 於e玄间 >皿Bx G a(卜x) P緩衝層2 0 2、3 0 4與基底2 0 0之間設置一
0769-8952TWF(n);VTERA-91-009-TWf;Felicia.ptd 第14頁 577183 五、發明說明（11) 低溫BP緩衝層，該低溫BP緩衝層係於溫度約30 0GC之下（較 佳為380QC)形成。 再者，第二多層緩衝層204、3 06則可由IrizGahN所構 成。例如利用MOVCVD法，例如以三甲基鋁（trimethy aluminum ;TMA1)、三甲基銦（trimethy indium ;TMIn) 、三曱基鎵（trimethyl gallium ; TMG)以及NH3為前驅物 而形成，藉由改變各前驅物之含量比例，以形成不同組成 比例之多層堆疊層IrizGahN。底層第二多層緩衝層之組成 中Z約為0· 059，則其晶格常數（C2)約為4· 538 A ;表層第 二多層緩衝層之組成中Z約為0，則其晶格常數（C2)約為 4. 51 A。 以下說明形成氮化鎵系（GaN based)第一型束缚層206 、308之一較佳實施例。形成氮化鎵（GaN)系化合物之前驅 物可包括一曱基聯胺（monomethyl hydrazine ;MMH)與三 曱基鎵（trimethy 1 gal 1 ium ; TMG)，利用M0CVD 法在第二 多層缓衝層204、306表面形成氮化鎵系化合物以做為第一 型束缚層206、308。首先，供應一H2與一N2氣體，溫度例 如約為350〜500°C下，開始供應MMH。再經過一段時間， 例如分鐘後，開始進行第一次TMG供應，時間約為20分 鐘。接著，停止TMG供應，經過一段時間，例如：5分鐘， 將反應至溫度升局至溫度約為8 〇 〇。C上下。期間保持關η供 應。接著，於相同溫度（約800。〇上下進行第二次TMG供應 ，時間約為60分鐘。期間保持MMH供應。最後，先停止關^ 與TMG之供應，於相同溫度（約80 0。〇上下保持一段時間，
0769-8952TW(n);VTERA.91-009-TW;Felicia.ptd 第15頁 577183 五、發明說明（12) ---- 例如：30分鐘。再將溫度降至室溫，才完成GaN磊晶。GaN 遙晶期間持續供應H2與％氣體。 另外’活性層2 0 8、3 1 0亦可由氮化鎵系化合物所構成 ，例如：InyGa卜y N ,可例如利用MOVCVD法，例如以三甲基 鋁（trimethy aluminum ;TMA1)、主曱基銦（trimethy indlUm，TMIn)、三曱基鎵（trimethyl gallium ; TMG)以 ，NH3為前驅物而形成，較佳者可藉由改變各前驅物之含 量比例，以形成不同組成比例之多層堆疊層InyGaH N，使 底層活性層之組成中y約為〇，則其晶格'常數約為4 · 51 A， 使底層活性層與第一型束缚層2〇6、3〇8具有相同之晶格常 數（C3) 〇 本發明之發光元件更包括：一設置於活性層2 〇 8、3 1 〇 表面之一第二型束缚層21〇、312，一設置於基底2〇〇、3〇〇 另一側表面之一第一型電極214、316，以及一設置於第二 型束缚層210、31 2表面之一第二型電極212、314。第二型 束缚層2 1 0、3 1 2亦可為氮化鎵系化合物。第一型電極2 i 4 、316具有與基底2〇〇、300相同導電型態；以及一第二型 電極212、314具有與第二型束縛層21〇、312相同導電型態 〇 第二型束缚層210、312與基底200、300可例如以鎂 (Mg)換雜成p型導電型態，或者例如以硫（s)摻雜成^型導 電型態。若第二型束缚層2 1 〇、3 1 2係為ρ型導電型態，則 第一型電極212、314則為ρ型導電型態，且基底2〇〇、3〇〇 為11型導電型態，第一型電極214、316為η型導電型態；反
0769-8952TW(n);\nERA-91.〇09.^；Felicia.ptd
577183 五、發明說明（13) 之，若第二型束缚層2 10、3 1 2係為η型導電型態，則第二 型電極212、314則為η型導電型態，且基底2〇〇、300為ρ型 導電型態，第一型電極214、316為η型導電型態。 如前所述，本發明之發光元件更可於第二型束縛層 210、312之部分位置施以一離子佈值（i〇n implantation) ，以造成電流侷限（c u r r e n t c ο n f i n e m e n t)，使電流注入 面積縮小。另外，也可直接於第二型束缚層210、312的表 層形成氧化物，例如：氧化紹，僅保留部分位置做為透光 區，如此可同時侷限光與電流，以提升元件之外部發光效 率〇 另外，如前所述，本發明之發光先件更可以視需求而 定增設一多層反射層（未圖示）於第二多層緩衝層204、3 06 與第一型束缚層206、308之間。多層反射層可利用m〇cVD 法，形成由氮化鎵/氮化鎵鋁（GaN/ALGahN)的多層超晶格 (super lattice)，其中0·1<χ<〇·5，每單一層之厚度約為 8〇〇〜16〇〇人，以一6&1^/人1/31^為一對（031]：)，重複堆疊約 30〜50對’以造成布拉格反射鏡面（distributed Bragg reflector ； DBR)，可提高元件發光效率，且其反射率約 為95〜99.99%，較佳者99.99%。 發明優點： 根據本發明之發光元件，藉由組成比例的改變造成晶 格常數梯度變化，可降低晶格不匹配（lattice mismateh) ’使蠢aa層具有完美晶體結構，可提升元件發光效率與使 用壽命。
0769-8952TWF(n);VTERA-91-〇〇9-TW;Felicia.ptd
第17頁 577183 五、發明說明（14) 本發明雖以較佳實施例揭露如上，然其並非用以限定 本發明的範圍，任何熟習此項技藝者，在不脫離本發明之 精神和範圍内，當可做各種的更動與潤飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者為準。
0769-8952TWF(n);VTERA-91-009-TW;Felicia.ptd 第18頁 577183 圖式簡單說明 第1圖係顯示根據習知具有緩衝層之發光元件。 第2圖係顯示根據本發明之發光元件之一較佳實施例 的發光元件剖面圖。 第3圖係顯示根據本發明之發光元件之另一較佳實施 例的發光元件剖面圖。 【符號說明】 1 0〜發光元件； 1 0 0、2 0 0、3 0 0 〜基板； I 0 2〜緩衝層； 202、302、304〜第一多層缓衝層； 104〜第一型GaN磊晶層； 106〜第一型束缚層； 204、306〜第二多層緩衝層； 108、206、308〜第一型束缚層； II 0、2 0 8、3 1 0〜活性層； 112〜第二型GaN磊晶層； 210、312〜第二型束缚層； 114、212、314〜第二型電極； 116、214、316〜第一型電極； C1〜第一晶格常數； C2〜第二晶格常數； C3〜第三晶格常數； C4〜第四晶格常數。
0769-8952TWF(n);VTERA-91-009-TW;Felicia.ptd 第19頁

Claims (1)

  1. 577183
    1 · 一種高晶格匹配性之發光元件，包括： 一基底’具有第一晶格常數； 一夕一=一多層緩衝層，設置於上述基底上，其中上述第 :夕^緩衝層之曰曰曰格常數依據上述第-曰曰曰格常數呈現梯度 鲨化為一第二晶格常數； i 一第二多層緩衝層，設置於上述第一多層緩衝層上， ς 上述第二多層緩衝層之晶格常數依據上述第二晶格常 呈現梯度變化一第三晶格常數；以及 一氮化鎵系磊晶層，設置於上述第二多層緩衝層之上 〇 •士申明專利範圍第1項之南晶格匹配性之發光元件 ’其中上述基底為一矽基底; 上述第一多層緩衝層為BxGan_x)P化合物（〇. 〇2< = x< = 1) ;以及 上述第二多層緩衝層為IriyGa^yN化合物（〇< = y< = 〇. 〇59) 3·如申請專利範圍第1項之高晶格匹配性之發光元件 其中上述基底為碳化矽（3C-SiC); 上述第一多層緩衝層為BxGa(1-x)P(X = l)化合物；以及 上述第一多層緩衝層為InyGa卜yN化合物（〇< = y< = 〇. 〇59) 4·如申請專利範圍第1項之高晶格匹配性之發光元件 其中上述基底為填化鎵（GaP); 上述第一多層緩衝層為BxGa(1_x)P化合物（〇< = χ< = ι);
    0769-8952TWF(n);VrERA-91-009-TW；Felicia.ptd 第20頁 577183
    以及 上述第二多層緩衝層為InyGawN化合物（〇< = y< = 0. 059) ,I5中ίΓΐΐϊ範圍第1項之高晶格匹配性之發光元件 八中上述基底為砷化鎵（(；^3); 物多層緩衝層包括GaASx Pl-X與（ByGa(w)p化合 τ ，<=y< = 1);以及上述第二多層緩衝層為 InzGabZN(0< = Z〈 = 〇· 〇59) 〇 6· 一種高晶格匹配性之發光元件，包括： 一矽（Si)基底，具有第一晶格常數； 、一 BxGa^^P化合物緩衝層，設置於上述基底上，其中 士述BxGa^^P化合物緩衝層之晶格常數依據上述第一 ^格 吊數呈現梯度變化為一第二晶格常數； ☆「IriyGa^yN化合物緩衝層，設置於上述BxGa〇_x)p化合 物緩衝層上，其中上述InyGai yN化合物緩衝層之晶格常數 依據上述第二晶格常數呈現梯度變化一第三晶格常數；以 及 一氮化鎵系磊晶層，設置於上述InyGanN化合物緩衝 層之上。 7 · —種高晶格匹配性之發光元件，包括： 一碳化石夕（3C-SiC)基底，具有第一晶格常數； 一化合物緩衝層，設置於上述基底上，其中 上述BxGa^^P化合物緩衝層之晶格常數依據上述第一晶格 常數呈現梯度變化為一第二晶格常數；
    0769-8952TW(n);VTERA-91-009-TW;Felicia.ptd 第21頁 577183
    一 InyGawN化合物緩衝層，設置於上述BxGa(i )p化人 物緩衝層上，其中上述InyGawN化合物緩衝層之^格常"數 依據上述第二晶格常數呈現梯度變化一第三晶格常數；以 及 一氮化鎵系磊晶層，設置於上述InyGaiyN化合物緩衝 層之上。 8 · —種高晶格匹配性之發光元件，包括： 一砷化鎵（GaAs)基底，；有第一晶格常數； 一GaAsA-χ化合物緩衝層，設置於上述基底上，其中 上述GaA^Ph化合物緩衝層之晶格常數依據上述第一晶格 常數呈現梯度變化為一第二晶格常數; 一ByGao—oP化合物緩衝層’設置於上述As P 上， 其中上述ByGa^—wP化合物緩衝層之晶格常數依據上述第二 晶格常數呈現梯度變化為一第三晶格常數； 一 InzGa^N化合物緩衝層，設置於上述ByGa(iy)p化合 物緩衝層上’其中上述I nz Gah N化合物緩衝層之晶格常數 依據上述第三晶格常數呈現梯度變化一第四晶格常數；以 及 一氮化鎵系磊晶層，設置於上述I nzGa^zN化合物緩衝 層上。 9 · 一種高晶格匹配性之發光元件，包括： 一磷化鎵（GaP)基底，具有第一晶格常數； 一BxGa(1_x)P化合物緩衝層，設置於上述基底上，其中 上述BxGa(1_x)P化合物緩衝層之晶格常數依據上述第一晶格
    577183 六、申請專利範圍 常數呈現梯度變化為一第二晶格常數； 一 IriyGa^yN化合物緩衝層，設置於上述BxGa(1_x)P化合 物緩衝層上，其中上述InyGawN化合物緩衝層之晶格常數 依據上述第二晶格常數呈現梯度變化一第三晶格常數；以 及 一氮化鎵系磊晶層，設置於上述InyGa^N化合物緩衝 層之上。
    0769-8952TWF(n);VTERA-91-009-,DV;Felieia.ptd 第23頁
TW091136160A 2002-12-13 2002-12-13 High lattice matched light emitting device TW577183B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091136160A TW577183B (en) 2002-12-13 2002-12-13 High lattice matched light emitting device
US10/601,957 US6815722B2 (en) 2002-12-13 2003-06-23 Light-emitting device with reduced lattice mismatch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091136160A TW577183B (en) 2002-12-13 2002-12-13 High lattice matched light emitting device

Publications (2)

Publication Number Publication Date
TW577183B true TW577183B (en) 2004-02-21
TW200410427A TW200410427A (en) 2004-06-16

Family

ID=32502713

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091136160A TW577183B (en) 2002-12-13 2002-12-13 High lattice matched light emitting device

Country Status (2)

Country Link
US (1) US6815722B2 (zh)
TW (1) TW577183B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138716B2 (en) * 2003-06-27 2006-11-21 Intel Corporation Addition of metal layers with signal reallocation to a microprocessor for increased frequency and lower power
US7052942B1 (en) 2003-09-19 2006-05-30 Rf Micro Devices, Inc. Surface passivation of GaN devices in epitaxial growth chamber
CN101918624A (zh) * 2008-01-16 2010-12-15 国立大学法人东京农工大学 具有a1系ⅲ族氮化物单晶层的层叠体的制造方法、通过该制法制得的层叠体、使用该层叠体的a1系ⅲ族氮化物单晶基板的制造方法及氮化铝单晶基板
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
DE102011107657A1 (de) 2011-07-12 2013-01-17 Nasp Iii/V Gmbh Monolithische integrierte Halbleiterstruktur
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
WO2014035794A1 (en) 2012-08-27 2014-03-06 Rf Micro Devices, Inc Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
WO2015143158A1 (en) * 2014-03-20 2015-09-24 Massachusetts Institute Of Technology Vertical nitride semiconductor device
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US20200091388A1 (en) 2018-09-19 2020-03-19 Vuereal Inc. Highly efficient microdevices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6495867B1 (en) * 2000-07-26 2002-12-17 Axt, Inc. InGaN/AlGaN/GaN multilayer buffer for growth of GaN on sapphire

Also Published As

Publication number Publication date
TW200410427A (en) 2004-06-16
US20040113155A1 (en) 2004-06-17
US6815722B2 (en) 2004-11-09

Similar Documents

Publication Publication Date Title
TW577183B (en) High lattice matched light emitting device
CN101689586B (zh) 氮化物半导体发光元件和氮化物半导体的制造方法
US8106403B2 (en) III-nitride light emitting device incorporation boron
TWI556468B (zh) Nitride semiconductor multilayer structure and manufacturing method thereof, nitride semiconductor light emitting element
JP2002527890A (ja) 縦型窒化インジウムガリウムｌｅｄ
JP2000133842A (ja) 半導体素子及びその製造方法
TW200818556A (en) Method for producing nitride semiconductor and nitride semiconductor device
JP2003037289A (ja) 低駆動電圧のｉｉｉ族窒化物発光素子
JP2010212657A (ja) 発光素子
TW200300300A (en) Ultraviolet ray emitting element
TW201222872A (en) Limiting strain relaxation in III-nitride heterostructures by substrate and epitaxial layer patterning
CN1431722A (zh) Ⅲ族氮化物半导体蓝色发光器件
TWI415287B (zh) 發光裝置結構
JP3561536B2 (ja) 半導体発光素子
JP2010258097A (ja) 窒化物半導体層の製造方法、窒化物半導体発光素子の製造方法および窒化物半導体発光素子
JPH05206513A (ja) 半導体発光素子
KR101125408B1 (ko) 화합물 반도체 및 그 제조 방법
JP2007227671A (ja) 発光素子
JP2008034658A (ja) 窒化物半導体素子
TW200832758A (en) GaN semiconductor light emitting element
JP2004048076A (ja) 半導体素子およびその製造方法
JP2004014587A (ja) 窒化物系化合物半導体エピタキシャルウエハ及び発光素子
JP4284944B2 (ja) 窒化ガリウム系半導体レーザ素子の製造方法
JPH09283799A (ja) 半導体発光素子
JPH10303505A5 (zh)

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees