TW592003B - Method for using a printed circuit substrate to manufacture a micro structure - Google Patents

Method for using a printed circuit substrate to manufacture a micro structure Download PDF

Info

Publication number
TW592003B
TW592003B TW092118325A TW92118325A TW592003B TW 592003 B TW592003 B TW 592003B TW 092118325 A TW092118325 A TW 092118325A TW 92118325 A TW92118325 A TW 92118325A TW 592003 B TW592003 B TW 592003B
Authority
TW
Taiwan
Prior art keywords
printed circuit
insulating layer
layer
metal
micro
Prior art date
Application number
TW092118325A
Other languages
English (en)
Inventor
Pei-Pei Chen
Jau-Ching Lin
Original Assignee
Sentelic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sentelic Corp filed Critical Sentelic Corp
Priority to TW092118325A priority Critical patent/TW592003B/zh
Priority to JP2003322829A priority patent/JP2005028563A/ja
Priority to US10/670,190 priority patent/US7267755B2/en
Application granted granted Critical
Publication of TW592003B publication Critical patent/TW592003B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015Cantilevers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/08Perforated or foraminous objects, e.g. sieves
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0272Adaptations for fluid transport, e.g. channels, holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0397Tab
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981Metallised walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Micromachines (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • ing And Chemical Polishing (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

592003 玖、發明說明: 【發明所屬之技術領域】 本發明是有關於一種微型結構的製作方法,特別是指 一種運用印刷電路基板製作微型結構之方法。 5 【先前技術】 微系統技術是指製造體積微小、具有功能且自成系統 之技術’一般如微機電系統(Micro-Electro-Mechanical System,MEMS)、微機光系統(Micro-Optic-Mechanical System,MOMS) ’ 以及微光機電系統(Micro-Electro-Mecha-10 Optical System,MEMOS)等,均屬於微系統技術之領域。 由於微系統可廣泛地應用於資訊電子、光電通訊、精密機 械、環保監控、醫療生化等領域,並可大幅提昇各個領域 之技術水準,因此是現今科技發展之關鍵技術領域,而其 中又以釐米(mm)級至微米m)級之微型結構的製造技術 15 扮演極為重要的角色。 現有微型結構的製造方法可分為可批造(batch process) 與非批造(non-batch process),其中可批造的技術包含有基 體細微加工(bulk micro machining)、表面細微加工(surface micro machining),以及微光刻電鑄模造(LIGA,a German 20 acronym for lithographie,galvanoformung,abformung)等, 其主要是沿用現有半導體之微電子技術發展而來,因此相 當成熟。前兩項技術的缺點便是無法進行高深寬比(high aspect ratio),以及複雜的三度空間立體結構加工;而微光 刻電鑄模造則雖是以批造為目的所研發之技術,但由於其 4 592003 高成本,並在其壓鑄或射出成形等技術上仍存在瓶頸,因 此實際上仍無法進行低成本大量批造。非批造的技術則包 含有微精密加工(precision micro machining)、微放電加工 (electro-discharge micro machining),以及微雷身于力口工(laser 5 micro machining)等,其雖可進行較高深寬比,以及較複雜 之三度空間立體結構加工,但由於無法批造,因此仍無法 藉由大量生產以降低成本發揮微系統之優勢。 另外,如德國專利DE19739717號及DE19739722號, 揭露了 一種以標準印刷電路板製程技術製作微流道結構 10 之方法,其便是以用於製作印刷電路板、低價,且可批造 之印刷電路基板,利用層疊方式形成以絕緣層為頂蓋與底 座、金屬電路為側壁之微流道系統,雖其可量產,但因先 形成空穴後才進行絕緣層之貼合,因此相當不易掌控如流 道斷面等物理性質之參數,特別是採用多層印刷電路基 15 板,或在製作斷面較大之儲槽結構時,良率相當不易控制。 更由於受限於一般印刷電路板之製程,該以印刷電路 基板製作微流道結構之方法,只能進行二維平面的設計; 最多也只能利用多層堆疊配合檟孔的方式,疊合多層平面 流道而形成具有立體流路的微流道系統,但就結構而言, 20 其仍無法脫離平面限制,並且所製造出之結構亦儘能應用 於印刷電路板上。此外,由於上述方法必須以如絕緣層與 金屬層等不同材質進行堆疊,方能形成微流道結構,導致 該微流道結構存在不同材質之介面,不僅在設計與應用上 產生相當負擔外,更難以應用於製作較複雜之三維立體微 5 型結構,使此類技術在微系統上之應用與發展受到相當之 限制。 【發明内容】 本發明之主要目的是在提供一種運用印刷電路基板 5 批造製作微型結構之方法。 本發明之另一目的是在提供一種運用印刷電路基板 製作低成本的微型結構之方法 本發明運用印刷電路基板製作微型結構之方法,所使 用之印刷電路基板具有—絕緣層及至少—形成於該絕緣 10 層上之金屬層,該方法包含下列步驟: a) 形成一由該金屬層往該絕緣層方向延伸之金屬構 件;及 b) 移除該絕緣層鄰近該金屬構件之—部分,以形成一 由該金屬層與該金屬構件所定義之微型結構。 15 同樣地運用上述技術以印刷電路基板製作微型結構 之另一方法,則包含下列步驟: a) 疋義一預定圖形於該絕緣層上; b) 移除該絕緣層對應於該預定圖形之一部份,以產生 -由該金屬層與該絕緣層之其他部分所共同界定出之預 20 定空間;及 C)固設一涵蓋該預定空間之蓋體於該絕緣層遠離該金 屬層之-側,以形成—由該金屬層、該絕緣層與該蓋體所 定義之微型結構。 本發明之功效,是藉由提供一可大量批造高深寬比及 6 592003 複雜立體微型結構之製作方法,以達到大量 本,並進而發揮微型結構之優勢。 【實施方式】 有關本發明之前述及其他技術内容、特點與功效,在 以下配合參考圖式之五較佳實施例的詳細說明中,將可清 楚的明白。 本發明運用印刷電路基板製作微型肖構之方法的第 -較佳實施例’是以用於製作印刷電路板之印刷電路基板 ίο 進行-微型流道結構之製作,如圖丨所示,該方法包含下 列步驟: 15 步驟100,如圖2所示,製備一印刷電路基板1 ,該 印刷電路基板1具有—以環氧樹脂(epGxy min)材質製成 之絕緣層11及兩分別形成於該絕緣層丨〗兩側面上之金屬 層12、12 ’在本實施例中,該等金屬層12、12,之材質為 叙廣泛應用於印刷電路板製程中之銅箔,但並不以此為 I?日 义’凡是能應用於印刷電路板製程中之金屬材質亦均能應 用於本發明中。 20 生產及降低成 步驟102 ’如圖3所示,定義一預定圖形30於該絕緣 層11上’在本實施例中,該預定圖形3〇為兩平行線,而 此步驟是以如光刻技術或網版印刷等一般印刷電路板之 線路轉印方式,於該等金屬層其中之一金屬層12,上形成 兩平行之線形鏤空區域3〇2,使該絕緣層U鄰近該金屬層 12之一側顯露部分形成該預定圖形30。 步驟104,如圖4所示,移除該絕緣層n對應於該預 7 定圖形30之部份U,(見圖3),以產生一由該等金屬層12、 丨2與5亥絕緣層11之其餘部分所共同界定出之預定空間 1〇,在本實施例中’該預定空間1〇包含該等線形鏤空區 域3〇2及兩平行條狀鏤空區域3〇1,並且是以該金屬層β 為遮罩再以乾姓刻之方式進行該絕緣層Η對應於該預定 圖形3 0部份11,之蔣哈 & I移除*然,也可以濕蝕刻或雷射挖除 等方式進行移除。 v驟106’如圖5所示,生成填滿該預定空間ι〇(見圖 )之金屬構件2。在本實施例中,該金屬構件2是將如 1〇 (electr〇.f〇rming / electrcdeposition / galvo-formmg)以該未形成有任何鏤空區域之金屬層i2為 起始層,電鑄形成兩填滿該預定空間丨〇之側壁2工。 田然,形成该金屬構件2之方法並非以上述的電鑄法 為限’其他如電鍍法(electr〇_plating)、無電鍍法 15 (eleCtr(MesS-platlng)、濺鍍法(sputtering)、蒸鍍法 (P tion)以及其他物理或化學層積法(deposition)等 均可應用於本發明中形成該金屬構件2 ;同樣地,形成該 金屬構件2之材吳更非以銅為限,其他凡是能應用上述方 法進行製作之材料均能運用於本發明,由於此為熟席該項 20 技藝者所能輕易推想,故在此不多加贅述。 步驟1〇8 ’如圖6所示,移除該絕緣層u鄰近該金屬 構件2之一部分U,,(見圖5),以形成一由該等金屬層12、 12’與該金屬構件2所共同定義之微型流道結構41。在本 實施例中’是以濕蝕刻之方式將蝕刻液導入該等側壁21 8 592003 間,以移除該絕緣層U 而形成由該等金屬層12 之微型流道結構41。 5 當然’該絕緣層H <移除方式並不以此為限,其他如 雷射挖除(1咖祕―、乾式或濕式蚀刻(dry etching / wet etching)、高溫分解(pyr〇lysis),以及其他微精密加工 等方式,均可達到移除該絕緣層u之功效。 步驟11〇,完成該微型流道結構41。 10 15 位於該等側壁21間之部分〗〗,,, 1 及該等側壁21所共同界定出 必須要說明的是,在上述步驟1〇8中,不一定須完全 移除該絕緣層11於該等側壁21間之部分u,,,可考量所 製作之微型流道結構41之功能,或其所將盛裝之流體種 類,而保留有部分絕緣層。如圖7至圖9所示利賴刻 液之流體效果或餘刻特性,飯刻出具有部分流線曲面或特 殊表面之絕緣層,使得該微型流道結構擁有符合流體 力學或具有特定功能之内壁面’而達到更佳之功效。 如圖6所示,在上述製作該微型流道結構41的所有 步驟中,除了移除該絕緣層U之步驟1〇4與步驟1〇8外, 其他步驟均為-般製作印刷電路板製程,因此本發明方法 相當易與現有印刷電路板製程進行整合。且由於形成該微 型流道結構41之該等金屬層12、12,與該金屬構件2均是 以相同材質的金屬銅所製成’因此該微型流道結構41便 具有良好的無介面結構特性、較高之結構強度,以及較佳 之熱傳導性,相當適合整合於微流道系統中,供流體進行 傳遞、混合與分流等作業’或進行能量傳遞之熱交換應 20 592003 用。並且由於該微型流道結構41是運用印刷電路基板^ 進行製作,因此不僅具有相當之精確準度,更能批量翻造 大量生產,大幅降低生產成本。 本發明運用印刷電路基板製作微型結構之方法的第 二較佳實施例,是進行一微型槽道結構之製作,如圖1〇 所示’該方法包含下列步驟·· 步驟200 ’如圖11所示’製備-印刷電路基板1,該 印刷電路基板1具有_絕緣層u及—形成於該絕緣層U 上之金屬層12。 步驟202 ’如圖12所示,定義—預定圖形3〇於該絕 緣層in,在本實施例中,該預定圖形3〇為兩平行線, 此步驟是於該絕緣層u遠離該金屬層12之—側塗佈一光 阻層5,再以—具有該狀圖形3G之光罩3,將該預定圖 形30曝光顯影於該光阻層5上,使該絕緣層u遠離該金 屬層12之一側顯露出該預定圖形3〇。 步驟204,如® 13所示,移除該絕緣層11對應於該 預定圖形30之部份u,(見圖12),以產生一由該金屬層12 與該絕緣層11之其餘部分所共同界定出之預定空間1〇, 在本實施射,該預定空間1G是㈣光阻層5為遮罩, 再以乾姓刻之方式移除該絕緣層u對應於該預定圖形3〇 之部份,以顯露部分該金屬層12鄰近該絕緣層Μ表面, 最後再移除該光阻層5。當m緣層U對應於該預定 圖形30之部份U,也同樣可以採用濕餘刻或雷射挖除等方 式進行移除。 592003 步驟206,如圖14所示,生成填滿該等預定空間1〇(見 圖13)之一金屬構件2。在本實施例中,該金屬構件2同樣 1依電鑄法以該金屬層12為起始層,電鑄形成兩填滿該 預疋空間10之側壁21。當然,形成該金屬構件2之方法 並非以此為限。 步驟208,如圖15所示,移除該絕緣層u鄰近該金 屬構件2之一部分U”(見圖14),以形成一由該金屬層12 與忒金屬構件2所共同定義之微型槽道結構42。在本實施 例中,是以乾蝕刻之方式移除該絕緣層n位於該等側壁 21間之部分11”,而形成由該等金屬層12及該等側壁21 所共同界定出之微型槽道結構42。當然,該絕緣層u也 可以雷射挖除、濕式蝕刻,及高溫分解等方式移除。 步驟210,完成該微型槽道結構42。 由於形成該微型槽道結構42之該金屬層12與該金屬 構件2均疋以相同材質的金屬銅所製成,因此該微型槽道 結構42 ’具有良好結構特性、高結構強度,及高熱傳 導性,相當適合供流體進行#遞,《能量<熱交換應用, 不僅具有相當之精確準度,更能批量翻造大量生產,大幅 降低生產成本。 此外,如圖16所示,若固設一蓋體6於該金屬構件2 遠離。亥金屬層12之-侧,則便能使該微型槽道結構42形 成一封閉之流道。甚至若該蓋體6為另一印刷電路基板, 或曰曰片之保5蒦層,而使該微型槽道結構42形成一貼附 於印刷電路板或晶片之冷卻系統,則便能充分發揮該金屬 11 592003 構件2及該金屬層12之導熱效果。當然,固設該蓋體6 的方法很多,在本實施例中,是以膠黏接合方式將該蓋體 6固没於该與该金屬構件2上,但並不以此為限,若該蓋 體6微金屬材質時,更可以採用如擴散接合(diffusi〇n bonding)、軟 /硬銲接(s〇ldering/weiding/brazing),以 及擴散軟銲(diffusion soldering)等方式進行接合。 本發明運用印刷電路基板製作微型結構之方法的第 三較佳實施例,是進行一微型儲槽結構之製作,如圖17 所示,該方法包含下列步驟: 步驟300,如圖18所示,製備一印刷電路基板1,該 印刷電路基板1與第一實施例類似,同樣具有一絕緣層n 及兩分別形成於該絕緣層U上之金屬層12。 步驟302,如圖19所示,形成一分別與該等金屬層 12相連接之金屬構件2。在本實施例中,該金屬構件2是 以電禱法由該等金屬㉟12之邊緣為起始層電鑄於該等金 屬層12間,而形成一圍繞該絕緣層u且彼此相連接之圍 繞壁22。當然,形成該金屬構件2之方法也並非以此為限, 其他在第-實施例中所提及之方法,亦均可應用於本實施 例中。 γ驟304如圖20所示,移除該絕緣層ιι(見圖I% 之全部,以形成一由該等金屬層12與該金屬構件2所共 同定義之微型儲槽結構43。在本實施例中是以高溫分解之 方式移除該絕緣層U,而形成該具有一容置空間430之微 型健槽結構43。當然,該絕緣層u之移除方式並不以此 12 592003 為限,其也能於該等金屬層12其巾之…或該金屬構件2 上,以精密機械加工或雷射挖除形成-通孔(圖未示),再 透過該通孔以蝕刻方式進行移除。 步驟306,完成該微型儲槽結構43。 由於形成該微型儲槽結構43之該等金屬層12與該金 屬構件2均為金屬材質,因此該微型儲槽結構43同樣具 有良好的連結特性、較高之結構強度,以及較佳之熱傳導 |生相虽適合整合於微流道系統中,供流體進行混合、緩 衝”儲存等作# ’或進行能量傳遞之熱交換應用。並且同 樣具有高精確準度、可大量批造,及低生產成本等優點。 本發明運用印刷電路基板製作微型結構之方法的第 四較佳實施例,是進行一微型懸臂結構之製作,如圖21 所示,該方法包含下列步驟; 步驟4GG,如圖22所示,製備—印刷電路基板i,該 印刷電路基板1具有-絕緣層11及-形成於該絕緣層11 上之銅箔金屬層12。 步驟402 ,如圖23所示,定義一預定圖形3〇於該絕 、、彖層11上,在本實施例中,該預定圖形3〇為一圓形,此 步驟是於該絕緣層11遠離該金屬層12之一側塗佈一光阻 層5 ’再以一具有該預定圖形30之光罩3將該預定圖形 30曝光顯影於該光阻層5上,使該絕緣層u遠離該金屬 層12之一側顯露出該預定圖形30。 v驟404如圖24所示,移除該絕緣層丨丨對應於該 預定圖形30之部份u”(見圖23),以產生—由該金屬層 13 592003 1 °亥、、’邑緣層11之其餘部分所共同界定出之預定空間 1G。在本實施例甲,該預Μ間1G是以該光阻層5為遮 罩’再以乾#刻之方式移除該絕緣層U對應於該預定圖形 5 之°卩伤11 ,以顯露部分該金屬層12鄰近該絕緣層11 表面最後再移除該光阻層5。當然,該絕緣層丨丨對應 “亥預疋圖形3G之部份也同樣可以採用濕㈣或雷射挖 除等方式進行移除。 步驟條,如圖25所示,形成-由該金屬層12往該 絕緣層11方向延伸並填滿該等預定空間10(見圖24)之- 1〇金屬構件2。在本實施例中,該金屬構件2是以部分該金 屬層12鄰近該絕緣層η之顯露表面為起始層,採用電禱 法填滿該預定空間1G,當'然,形成該金屬構件2之方法並 不以此為限。 步驟彻,如圖26所示,形成_與該金屬構件2連接 15 之臂部23。在本實施例中,該臂部23是以一般印刷電路 板製程,先鑛設-層金屬,再進行線路轉印而形成於該絕 緣層11遠離該金屬層12之一側。 步驟410 ’如圖27所示’移除該絕緣層U(見圖26) 鄰近該金屬構件2之一部分,以形成—由該等金屬層12、 20 ㉟金屬構件2,及該臂部23所共同定義之微型懸臂結構 44。在本實施例中,是以濕姓刻之方式移除該絕緣層^ 鄰近該臂部23之-部分,使該臂部23僅由該金屬構件2 之支撐,而形成一遠離該金屬構件2之自由端231。 步驟412,完成該微型懸臂結構44。 14 592003 由於形成該微型懸臂結構44之該金屬構件2與該臂 邛23均疋以金屬製成,加上現有光學蝕刻以及印刷電路 板之線路轉印技術的成熟,因此將能對該依上述步驟所製 作出之微型懸臂結構44,掌握其精確的物理性質,加上該 金屬構件2與該臂部23間具有良好的無介面結構特性, 以及較高之結構強度,因此相當耐用並且適合成為製作各 類型微機械元件之基本結構,例如微型機械濾、波器、微型 陀螺儀、微型繼電器,及光學開關等之應用。同時更具有 高精碟準度、可大量批造,及低生產成本等優點。 ίο 本發明運用印刷電路基板製作微型結構之方法的第 五較佳實施例,是進行一微型流道結構之製作,如圖U 所示,該方法包含下列步驟: 步驟500,如圖29餅+ 在丨j规 ^ 固以所不,製備一印刷電路基板i, 印刷電路基板1具有一絕续JS 1 1 X; y 15 、色緣層11及一形成於該絕緣層1 上之金屬層12。 步驟地,製備一具有一預定圖形3〇之光罩3, 實施例中’該預定圖形3〇為一直線。 步驟504’塗佈一光阻層 層12之一側。 於錢緣層11运離該金屬 20
步驟506,如圖30 % - & Ώ30所不,轉移該光罩3上之該 形30至該光阻層5上,你4 乂谓疋圖 使该預定圖形30定義於該絕緣 11上,此步驟是將該預定园π μ 色緣層 上,使該、絕緣層η遠二顯影於該光阻層5 圖形30。 〃金屬層12之-側顯露出該預定 15 592003 步驟508,如圖31所示,移除該絕緣層n對應於該 預定圖形30之一部份u,(見圖3〇),以產生一由該金屬層 12與忒絶緣層U之其餘部分所共同界定出之預定空間 10在本實施例中,該預定空間10是以該光阻層5為遮 罩再以乾蝕刻之方式移除該絕緣層u對應於該預定圖形 3〇之部份U,,以顯露部分該金屬層12鄰近該絕緣層u 表面最後再移除该光阻層5。當然,也可以採用濕韻 刻田射挖除及高溫分解等方式進行移除。 步驟510,如圖32所示,固設一涵蓋該預定空間ι〇 1〇 之蓋體6於該絕緣層11遠離該金屬層12之-側,以形成 由忒金屬層12、該絕緣層u與該蓋體6所定義之微型 流道結構45。在本實施例中,該蓋體6為另一印刷電路基 板,且是以膠黏接合方式固設於該絕緣I u上。當然,該 蓋體6並非以此為限,其也可以是金屬板、絕緣板或晶 15 等。 步驟512,完成該微型流道結構45。 在上述製作該微型流道結構45之步驟中,除移除該 絕緣層U之步驟5〇8外,其他步驟均為—般製作印刷電路 板製程’因此相當易於整合進人現有印刷電路板製程中, 2〇 組織成微流道系統,供流體進行傳遞或能量進行交換,不 僅具有相當之精確準度,更能批量翻造大量生產,大幅降 低生產成本。 此外,若本實施例若改以該金屬& 12為遮罩,移除 部分該絕緣層n時’則步驟504必須將該光阻層5改塗佈 16 观003 :該金屬層12遠離該絕緣層η之-側,先以該光阻層5 為遮罩將該預定圖形30轉移至該金屬層12上,方能以該 金屬層12為鮮對該絕緣層11進行部分移除。 5 在本實〜例中是是以單層印刷電路基板進行該 L道結構45之製作,但並相此為限,如圖33及圖 34所示,其亦可運用多層印刷電路基板上,僅需在重複步 ,502至步驟51G即可形成該較為複雜之立體微型 構45。 10 、节上所述’本發明運用印刷電路基板製作微型結構之籲 方法’運用移除該絕緣層u之技術,重新規劃整合現有 印=電路板製程,使得高深寬比之微型結構能以極低成本 大量批造,同時有效控制各構件尺寸之精確度,以掌握如 斷面力學強度及自然震動頻率等物理機械特性,特別是在 15 具有較寬或特殊斷面之流道結構製作時,仍能輕易地維持 其生產製造之精確度及良率。 且本發明運用印刷電路基板製作微型結構之方法,並 不限定於單層印刷電路基板之應用,若需製作«米級之元Φ 件或較複雜之多層結構時,僅須重複本發明之步驟,即能 直接運用於多層印刷電路基板之製作。 20 另外,本發明不僅適合運用於整合其他類型之微型元 件及電子電路於-印刷電路板上,更適用於製作由三維立 體微型結構所組成之精密零組件,進而能應用於其他非印 刷電路板所建構之微系統,以充分發揮微系統之優勢。 【圖式簡單說明】 17 圖1是本發明運用印刷電路基板製作微型結構之方法 的第一較佳實施例的一流程圖; 圖2是該第一較佳實施例之一剖面圖,說明一印刷電 路基板具有一絕緣層及兩金屬層; 圖3是該第一較佳實施例之一剖面圖,說明在該絕緣 層上定義一預定圖形; 圖4是該第一較佳實施例之一剖面圖,說明移除該絕 緣層之部份以形成一預定空間; 圖5是該第一較佳實施例之一剖面圖,說明於該預定 空間内生成一金屬構件; 圖6是該第一較佳實施例之一剖面圖,說明移除該絕 緣層之一部分以形成一微型流道結構; 圖7疋遠第一較佳貫施例之一剖面示意圖,說明具有 —流線曲面之該微型流道結構; 圖8是該第一較佳實施例之一剖面示意圖,說明具有 另—流線曲面之該微型流道結構; 圖9是該第一較佳實施例之一剖面示意圖,說明具有 —斜面之該微型流道結構; 圖10是本發明運用印刷電路基板製作微型結構之方 法的第二較佳實施例的一流程圖; 圖11是該第二較佳實施例之一剖面圖,說明一印刷電 路基板具有一絕緣層及一金屬層; 圖12是該第一較佳實施例之一剖面圖,說明在該絕 緣層上定義一預定圖形; 圖13是該第二較佳實施例之一剖面圖,說明移除該 絕緣層之部份以形成一預定空間; 5 圖14是該第二較佳實施例之一剖面圖,說明於該預 又空間内生成一金屬構件; 圖15是該第二較佳實施例之一剖面圖,說明移除該 、、邑緣層之一部分以形成一微型槽道結構; 圖16是該第二較佳實施例之一剖面圖,說明設置一 蓋體使該微型槽道結構形成一封閉之流道; 10 圖17是本發明運用印刷電路基板製作微型結構之方 去的第三較佳實施例的一流程圖; 圖18是該第三較佳實施例之一剖面圖,說明一印刷 電路基板具有一絕緣層及兩金屬層; 圖19是該第三較佳實施例之一剖面圖,說明形成一 金屬構件分別與該等金屬層相連接; 15 圖20是该第二較佳實施例之一剖面圖,說明移除該 絕緣層之全部以形成一微型儲槽結構; 圖21是本發明運用印刷電路基板製作微型結構之方 法的第四較佳實施例的一流程圖; 20 圖22是該第西較佳實施例之一剖面圖,說明一印刷 電路基板具有一絕緣層及一金屬層; 圖23是該第四較佳實施例之一剖面圖,說明在該絕 緣層上定義一預定圖形; 圖24是該第四較佳實施例之一剖面圖,說明移除該 絕緣層之部份以形成一預定空間; 19 圖25是該第四較佳實施例之一剖面圖,說明於該預 定空間内生成一往該絕緣層方向延伸之金屬構件; 圖26是該第四較佳實施例之一剖面圖,說明形成一 與該金屬構件連接之臂部; 圖27是該第三較佳實施例之一剖面圖,說明移除該 絕緣層之一部分以形成一微型懸臂結構; 圖28是本發明運用印刷電路基板製作微型結構之方 法的第五較佳實施例的一流程圖; 圖29是該第五較佳實施例之一剖面圖,說明一印刷 電路基板具有一絕緣層、一金屬層及一光阻層; 圖30是該第五較佳實施例之一剖面圖,說明在該絕 緣層上定義一預定圖形; 圖31是該第五較佳實施例之一剖面圖,說明移除該 絕緣層之部份以形成一預定空間; 圖32是該第五較佳實施例之一剖面圖,說明固設一 蓋體以形成一微型流道結構; 圖33是該第五較佳實施例之一剖面示意圖,說明於 戎微型流道結構形成於一多層印刷電路基板上之另一態 樣;及 ^ 圖34是該第五較佳實施例之一剖面示意圖,說明於 该微型流道結構形成於一多層印刷電路基板上之又一態 樣。 心、 20 592003 【圖式之主要元件代表符號說明】 1 印刷電路基板 30 預定圖形 10 預定空間 301條狀鏤空區域 11 絕緣層 302線形鏤空區域 12 金屬層 41 微型流道結構 2 金屬構件 42 微型槽道結構 20 通孔 43 微型儲槽結構 21 側壁 430容置空間 22 圍繞壁 44 微型懸臂結構 23 臂部 45 微型流道結構 231 自由端 5 光阻層 3 光罩 6 蓋體 100 .102.104.106.108.110. 步驟 200.202.204.206.208.210.步驟 300.302.304.306.步驟 400.402.404.406.408.410.412.步驟 21

Claims (1)

  1. 592003 拾、申請專利範圍: 1· 一種運用印刷電路基板製作微型結構之方法,該印刷電路 基板具有一絕緣層及至少一形成於該絕緣層上之金屬 層,該方法包含下列步驟: a) 形成-由該金屬層往該絕緣層方向延伸之金屬構 件;及 b) 移除該絕緣層鄰近該金屬構件之一部分,以形成一 由該金屬層與該金屬構件所定義之微型結構。 2·依據申請專利範圍第1項 听述的運用印刷電路基板製作 微型結構之方法,直中 半_ 再力次,、Τ,步驟a)包含下列步驟·· a_ 1)移除該絕緣層之一部价 產生一由該金屬層與 该絕緣層之其餘部分所共 u介疋出之預定空間;及 a-2)生成填滿該預定㈣之該金屬構件。 3.依據申請專利範圍帛1項所述的運用印财 微型結構之方法,主中,牛驟、用印刷電路基板製作 八甲步驟a)包含下列步驟: ί a_l)定義-預定圖形於該絕緣層上,. a_2)移除該絕緣層對應 ._ , ^ 、忒預疋圖形之一部份,以產 預定空間;及 -餘4分所共同界定出之 a-3)生成填滿該預定㈣之 4. 依據申請專利範圍第 屬構件。 微型結構之方法,其中,;^運用印刷電路基板製作 無電鑛法、及濺鍍法其中二Ο是以電鱗法、電鑛法、 5. 依射請專利_第】項所、f;該金屬構件。 頁所述的運用印刷電路基板製作 22 592003 微型結構之方、、土 , 法’其中,步騾b)移除 6·依據申請專利範笫 “μ、、、邑緣層之全部。 ▼〜乾㈤弟1項所述的 微型結構之方法,其中,運用印刷電路基板製作 分解且中之., y、)疋以雷射、蝕刻,及高溫 刀解-中之-方式移除該絕緣層之至少。 7 ·依據申請專利蘇圖笛 刀 J鞄圍第1項所述的運用印刷電路基板製作 =結=方法,其中,該微型結構為微流道結構、儲槽 、、,口構m吉構,及共振結構其中之一。 8. ㈣巾請專利範圍第1項所述的運用印刷電路基板製作 微型結構之方法,其中,該印刷電路基板具有兩分別形成 於该絕緣層兩側面上之金屬層,步驟a)所形成之金屬構件 分別與該等金屬層相連接。 9. 依據f請專利範圍第1項所述的運用印刷電路基板製作 Μ型結構之方法,在步驟b)後更包含下列步驟: c)固設一蓋體於該金屬構件遠離該金屬層之一側。 1〇·—種運用印刷電路基板製作微型結構之方法,該印刷電路 基板具有一絕緣層及一形成於該絕緣層上之金屬層,該方 法包含下列步驟: a) 定義一預定圖形於該絕緣層上; b) 移除該絕緣層對應於該預定圖形之一部份,以產生 一由該金屬層與該絕緣層之其餘部分所共同界定出之予貝 定空間;及 c) 固設一涵蓋該預定空間之蓋體於該絕緣層遠離該 金屬層之一側,以形成一由該金屬層、該絕緣層與該蓋體 所定義之微型結構。 23 592003 ¥ 11. 依據中請專利範圍第1G項所述的運用印刷電路 微型結構之方法,其中,步驟a)包含下列步驟· a-Ι)製備一具有該預定圖形之光罩; a-2)形成一光阻層於該絕緣層上;及 a_3)轉移該光罩之該預定圖形於該光阻層上。 12. 依據巾請專利範圍f 1()項所述的運用印刷電路基板製作 微型結構之方法,其中,步驟a)包含下列步驟: a-Ι)製備一具有該預定圖形之光罩; a-2)形成一光阻層於該金屬層上; a_3)轉移該光罩之該預定圖形於該金屬層上;及 心4)轉移該金屬層之該預定圖形於該絕緣層上。 !3·依射請專利範圍第1Q項所述的運用印刷電路基板製作 微型結構之方法,其中,步驟攸以雷射、银刻、高溫分 解、微放電加工、微線切割’以及微精密加工其中之一方 式移除該絕緣層對應於該預定圖形之一部份。 !4.依據巾請專利範圍第1Q項所述的運用印㈣路基板製作 微31構之方法,其中,該微型結構為微流道結構及儲槽 結構其中之一。 24
TW092118325A 2003-07-04 2003-07-04 Method for using a printed circuit substrate to manufacture a micro structure TW592003B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW092118325A TW592003B (en) 2003-07-04 2003-07-04 Method for using a printed circuit substrate to manufacture a micro structure
JP2003322829A JP2005028563A (ja) 2003-07-04 2003-09-16 微小構造の製造方法
US10/670,190 US7267755B2 (en) 2003-07-04 2003-09-26 Method of making a microstructure using a circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092118325A TW592003B (en) 2003-07-04 2003-07-04 Method for using a printed circuit substrate to manufacture a micro structure

Publications (1)

Publication Number Publication Date
TW592003B true TW592003B (en) 2004-06-11

Family

ID=33550755

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092118325A TW592003B (en) 2003-07-04 2003-07-04 Method for using a printed circuit substrate to manufacture a micro structure

Country Status (3)

Country Link
US (1) US7267755B2 (zh)
JP (1) JP2005028563A (zh)
TW (1) TW592003B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070154157A1 (en) * 2005-12-30 2007-07-05 Horine Bryce D Quasi-waveguide printed circuit board structure
US7480435B2 (en) * 2005-12-30 2009-01-20 Intel Corporation Embedded waveguide printed circuit board structure
KR101281165B1 (ko) * 2006-02-08 2013-07-02 삼성전자주식회사 대류 정렬을 이용한 나노입자의 배열방법 및 그에 적용되는대류 정렬 장치
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
US11533555B1 (en) 2021-07-07 2022-12-20 Bose Corporation Wearable audio device with enhanced voice pick-up
US12453048B2 (en) 2022-06-25 2025-10-21 EvansWerks, Inc. Cooling system and methods
US12490411B2 (en) 2022-06-25 2025-12-02 EvansWerks, Inc. Cooling system and methods
US12200908B2 (en) 2022-06-25 2025-01-14 EvansWerks, Inc. Cooling system and methods
US12133365B2 (en) 2022-06-25 2024-10-29 EvansWerks, Inc. Cooling system and methods
US12452991B2 (en) 2022-06-25 2025-10-21 EvansWerks, Inc. Cooling system and methods
US12101909B2 (en) 2022-06-25 2024-09-24 EvansWerks, Inc. Cooling system and methods
US12363864B2 (en) 2022-06-25 2025-07-15 EvansWerks, Inc. Cooling system and methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4012100A1 (de) 1990-04-14 1991-10-17 Standard Elektrik Lorenz Ag Leiterplatte mit einer kuehlvorrichtung und verfahren zur herstellung derselben
CH681758A5 (en) 1991-02-28 1993-05-14 Dyconex Patente Ag C O Heinze Plastics foil micro-sieve
DE50000836D1 (de) 1999-03-16 2003-01-09 Siemens Ag Verfahren zum einbringen von durchkontaktierungslöchern in ein beidseitig mit metallschichten versehenes, elektrisch isolierendes basismaterial
US6468439B1 (en) * 1999-11-01 2002-10-22 Bmc Industries, Inc. Etching of metallic composite articles
JP3750646B2 (ja) 2001-10-29 2006-03-01 住友電気工業株式会社 金属微細構造体の製造方法

Also Published As

Publication number Publication date
JP2005028563A (ja) 2005-02-03
US7267755B2 (en) 2007-09-11
US20050000816A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
TW592003B (en) Method for using a printed circuit substrate to manufacture a micro structure
Olmos et al. Epoxy resin mold and PDMS microfluidic devices through photopolymer flexographic printing plate
Joshipura et al. Methods to pattern liquid metals
Childs et al. Decal transfer microlithography: a new soft-lithographic patterning method
Iliescu et al. A practical guide for the fabrication of microfluidic devices using glass and silicon
Leester-Schädel et al. Fabrication of microfluidic devices
Gale et al. Fabrication and packaging: Low-cost MEMS technologies
Novak et al. Rapid fabrication of nickel molds for prototyping embossed plastic microfluidic devices
Silverio et al. Microfabrication techniques for microfluidic devices
Walczak Inkjet 3D printing–towards new micromachining tool for MEMS fabrication
JP2004223637A (ja) 積層構造体の製造方法および積層構造体
Aghamiri et al. Microfluidic devices: Synthetic approaches
Nijdam et al. Fluidic encapsulation in SU-8 μ-reservoirs with μ-fluidic through-chip channels
JP2006169620A (ja) 電鋳型とその製造方法
CN113368914A (zh) 一种3d打印集成数字微流控芯片结构及制造方法
Lee Microinjection molding of plastic microfluidic chips including circular microchannels
Peng et al. CMOS compatible integration of three-dimensional microfluidic systems based on low-temperature transfer of SU-8 films
JP2004290968A (ja) 微小流路構造体、それを製造するための部材及び製造方法
Bahadorimehr Fabrication of glass-based microfluidic devices with photoresist as mask
CN113290770A (zh) 一种塑胶微流控芯片的注塑成型方法
TW201426844A (zh) 微流道結構的製造方法
Madou An additive micromolding approach for the development of micromachined ceramic substrates for RF applications
CN116653312B (zh) 一种柔性微通道制备方法
Yang et al. Laser-induced forward transfer of su-8 microdisks as carriers of metallic microdevices
KR101066310B1 (ko) 미세패턴과 매크로패턴을 일체로 가지는 바이오칩 제조를 위한 스템퍼가 삽입된 금형 및 이를 이용한 바이오칩 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees