TW595149B - Method and apparatus for processing a received signal in a communications system - Google Patents

Method and apparatus for processing a received signal in a communications system Download PDF

Info

Publication number
TW595149B
TW595149B TW090128951A TW90128951A TW595149B TW 595149 B TW595149 B TW 595149B TW 090128951 A TW090128951 A TW 090128951A TW 90128951 A TW90128951 A TW 90128951A TW 595149 B TW595149 B TW 595149B
Authority
TW
Taiwan
Prior art keywords
receiver unit
buffer
samples
patent application
data
Prior art date
Application number
TW090128951A
Other languages
English (en)
Inventor
Kenneth D Easton
Peter J Black
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of TW595149B publication Critical patent/TW595149B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type
    • H04B2001/70935—Matched filter type using a bank of matched fileters, e.g. Fast Hadamard Transform

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Communication Control (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

發明背景 更特別的是，本發明係關於用 所接收到之信號的方法及裝置。 I ·發明範疇 本發明係關於資料通訊 以有效處理在通訊系統中 II·相關技藝說明 在典型的數位通訊系統中，資料係在傳送單元中作處 理，調變，條件處理(conditioned)，並 I資料的處理包括’舉例來說’將資料格式化成特殊訊 框格式，將格式化資料編碼以便在接收器單元中提供錯誤 偵測/校正，編碼資料頻道化（換言之，覆蓋（covering))， 在系統頻寬中展開該頻道化資料等。—般該資料處理係由 已實現的系統或標準所定義。 在接收器單7C處，會接收，條件處理，解調變該傳送信 號，並且加以數位化處理以還原傳送資料。在接收器單元 之處理係與可能包括在傳送器單元所進行的部分互補，舉 例來說，解展開所接收的取樣，解覆蓋該解展開取樣以產 生解覆蓋符號’對该解覆蓋符號進行解碼等。因為多重路 徑及其它現象，該傳送信號可以經由多重信號路徑抵達接 收單元。為改善效能，一般接收器單元會設計成具有處理 多重接收信號（以及最強的）之能力。 執行所需之信號處理’某些傳統的接收器單元係以數個 處理元素設計而成，每一處理元素係經特殊設計，並且用 以執行，一特定功能。舉例來說，一接收器單元可以係一 搜尋器元素以及數個資料處理元素設計而成。該搜尋器元 -4- 595149 A7 __B7\ 五、發明説明（2 ) 素會搜尋所接收信號中的強烈信號情況，而該資料處理元 素則係分配以處理足夠信號強度之特定信號情況。實現多 重平行處理元素會導致增加電路的複雜性及成本^通常該 處理元素係固定式設計，並且沒有提供可程式化功能（例 如，以不同的參數值組處理所接收到的信號，舉例來說， 執行前導處理過程，信號搜尋，以及資料解調變）。此 外，可以處理的幾個信號情況會受限於所實現之處理元素 的數量。 為降低複雜性，某些其它傳統的接收器單元係以幾個耦 合至共用資料路徑處理器之平行前端（fr〇nt-end )單元設計 而成。每一前端單元會執行所分配到的信號情況之部份處 理（例如’解展開及解覆蓋）。接著該共用資料路徑處理器 會對該部份處理過之資料執行剩下的處理（例如，以該前 導執行解調變’能量計算等）。同樣地，信號情況之受限 數量可以基於所實現之前端單元的數量，而且一般都沒有 提供可程式化功能。 對使用者終端機來說，具有處理許多接收信號情況之能 力可以改善性能。對基地來說，通常必須同時處理多重使 用者之多重信號情況，因此還需要有效的信號處理技術。 基於各種原因，利用少量信號處理元素處理多重使用者信 號之flb力都疋既經濟又有技術上的需求，舉例來說，較高 的密度（board density)，較少的構成元素數量，較低的成 本等。也希望在利用由類似傳送率之類的係數所決定的各 種參數值（例如，各種長度不同的頻道化編碼）傳送資料的 -5· I紙張尺度適用巾S S家料(CNS) A视格⑽㈣7公釐) --—-- 595149 A7
通訊系統中加入信號處理元素之可程式化能力。 如可以看到的，非常需要可以有效處理在通訊系統中接 收信號之技術。 發明概要 本發明提供一種具有優於傳統設計之多項優點的精密解 調變器設計。根據本發明之特定觀點，提供一資料處理器 以執行許多計算密集的運算以及提供一控制器以執行處理 接收h號所需要的剩餘工作（例如，解調變）。此架構可以 使該控制器管理許多信號情況之處理並且同時支援多重使 用者。在某些設計中，提供一微控制器以執行該資料處理 器之”微管理"並且減輕控制器對與該資料處理器之低階序 列相關的管理負荷。該些各種特性可以產生一具有優於傳 統設計之改善效能的簡單化設計。 該資料處理器及控制器可以設計成以處理時脈進行運 算’該時脈可以非同步於，並且通常快於，該接收取樣之 取樣率。該較快的處理時脈可以在不额外增加電路複雜性 的情況下處理更多的接收信號情況，並且還可以以該時脈 頻率縮放該處理呑吐量（throughput)。該資料處理器也可 以設計成基於可程式參數值處理資料，其提供較高的彈性 及功能性。舉例來說，搜尋時間間隔，頻道化（例如，沃 爾什（Walsh))編碼，時間補償（time offset )，以及其它程 控參數都可以可程式。該資料處理器還可以設計成共用該 處理元素以減少電路複雜性及成本。 本發明之一具體實例提供一種使用於無線通訊系統（例 -6- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
線 595149 A7 ______Β7\ 五、發明説明（4 ) 如’ CDMA系統）之使用者終端或基地台之接收器單元。 該接收器單元包括一耦合至資料處理器之第一緩衝器。該 第一緩衝器會在特殊取樣率下接收並且儲存數位化取樣 (並且也可以儲存作為解展開該數位化取樣之PN取樣）。 該資料處理器會從該第一緩衝器擷取數位化取樣之區段並 且以一特殊參數值組處理所擷取之區段。該資料處理器係 基於一高於（例如，十倍或更高倍）晶片率之頻率之處理時 脈來運算。該接收信號之多重情況可藉由從該第一緩衝器 類取並且處理多重數位化取樣區段加以處理。 通常該接收器單元尚包括一接收器及控制器。該接收器 會接收並且處理一傳送信號以提供該數位化取樣。該控制 器會分配工作給該資料處理器並且處理來自該資料處理器 之信號資訊。 該資料處理器可以設計成包括一關聯器，一符號解調變 及組合器，一第一累加器，以及一第二緩衝器，或其組 合。該關聯器會解展開所擷取之具有相對P N解展開序列 區段之數位化取樣區段以提供關聯取樣。該符號解調變及 組合器會接收並進一步處理該關聯取樣以提供處理過之符 號。第二緩衝器會儲存該處理過符號，並且可以設計成提 供该處理過符號之解間隔插入（de-interleaving )。在此類 設計中，該第二緩衝器會劃分成兩個或多個部份，一部份 儲存目前封包之處理過符號而另一部份則儲存先前處理過 封包之處理過符號。第二緩衝器也可以設計成儲存封包片 段（fraction)。目前封包之符號會進行處理而先前封包之 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 595149 A7 ____B7 _.__ 五、發明説明（5 ) 符號則會提供給後面的信號處理元素。 該關聯器可以設計成包括一解展開器，一第二（取樣） 累加器’以及一内插器，或其組合。該解展開器包括一組 可以同時解展開成Κ個複數數位化取樣組之Κ個乘法器 (multiplier )。該取樣累加器包括一組搞合至Κ個乘法器之 K個加法器（summer )，每一個加法器會接收並且加總來自 個別之乘法器組之取樣。該内插器會接收並且内插解展開 取樣產生内插取樣。 該符號解調變及組合器可以設計成包括一解覆蓋元素， 一前導解調變器，以及一第三（符號）累加器，或其組合。 該解覆蓋元素會接收並且以一個或多個頻道化編碼解覆蓋 該關聯取樣以提供解覆蓋符號。該頻道化編碼可以是具有 可控制長度並且由該參數值所定義的沃爾什（Walsh)編 碼。該前導解調變器會以前導符號解調變該解覆蓋符號以 提供解調變符號。並且該符號累加器會累加該處理過之符 號。 該解覆蓋元素可以以一具有L階（L stage )之快速哈達瑪 (Hadamard )轉換（FHT )元素完成，並且可以設計成接收並 且處理在交換時脈循環中之同相的及正交之關聯取樣。該 FHT元素可以設計成利用一個或多個長度為1，2,4,8, 16，32，64，或128，或某些其它長度（可控制）之沃爾什 (Walsh)符號以進行解覆蓋。 該第一累加器會接收並且處理該關聯取樣以提供累加結 果。該第一累加器可以設計成在可控制的時間間隔中累加 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(21〇X 297公釐) 595149
該關聯取樣以提供前導^ 士换益 竹則等仏唬預估。該第一累加器可以包括 幾個累加元素，每個累知士主节似累加疋素係用以提供某一特殊時間補 償之前導信號預估。 該取樣率係非同步於該處理時脈。在此情形中，該控制 器可以設計成實現1以追絲位化取樣之晶片率之延遲 鎖定迴路並且提供一重設值，其係用以產生一信號隨後用 之於將數位化取樣之封包寫入至開始於指定位置處之第一 缓衝器。 該控制器可以設計成維持每一處理信號例證之時間狀態 機。每一時間狀態機可以利用DSP韌體維持，並且可以包 括一使用於（1)追蹤處理信號例證移動以及（2)產生與該 馆號例證相符之時間補償，之時間追縱迴路。該時間補償 可以用於從第一緩衝器中擷取適當的取樣區段進行處理。 該控制器還可以接收時序信號，其係用於啟動該取樣區段 之處理。該時序信號係基於該控制器所提供之比較值而產 生的。 該接收器單元尚包括一微控制器用以接收該控制器發送 之工作並且產生一組控制信號以指導接收器單元中元素之 運算。舉例來說，該微控制器可以是每一處理工作之工作 狀態機，並且包括一序列控制器用以接收一個或多個指示 信號以及發送工作並且產生該控制信號組。 本發明之另一具體實例提供一種用以處理在無線通訊系 統中接收信號之方法。根據本方法，會接收一傳送信號， 處理，並且將其數位化以提供特殊取樣率乏數位化取樣。 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
線 595149 A7 _______B7 五、發明説明（7 ) 接著該數位化取樣會在該第一緩衝器中進行緩衝，以及數 位化取樣區段以及從該第一緩衝器中擷取以及以一組特殊 的參數值處理，其中部分為可程式控制。該處理係基於頻 率高於取樣率之處理時脈來進行。 該處理包括下面的組合（丨）以相關的P N解展開序列解 展開所擴取之數位化取樣區段以提供相關聯取樣，（2 )以 一個或多個頻道化編碼解覆蓋該相關聯取樣，（3 )以前導 符號解調變該解覆蓋符號以提供解調變符號，以及（4)累 加來自多重信號例證之解調變符號以提供處理過之符號。 圖式簡單說明 參考圖式可以從下面提出之詳細說明中更明白本發明之 特性，本質，及優點，其中相同的符號表示相同的部分： 圖1所示的係一通訊系統之簡化方塊圖； 圖2所示的係適用於接收並且處理調變信號之接收器單 元之特定具體實例之方塊圖； 圖3所示的係根據高資料率（HDR ) CDMA系統之前向連 接傳送之資料訊框格式圖； 圖4所示的係可以使用於處理HDR CDMA系統中之前向 連接傳送之接收資料處理器之具體實例方塊圖； 圖5所示的係本發明之資料處理器之特定具體實例之方 塊圖； 圖6 A及6 B所示的係分別為寫入取樣至緩衝器及從緩衝 器讀取取樣，並且寫入PN取樣至緩衝器及從緩衝器讀取 PN取樣之圖式； -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 595149 A7 B7 五、發明説明（8 ) 圖6 C所示的係如圖2及5所示之接收器設計之資料緩衝 器之特定具體實例之方塊圖； 圖7 A所示的係圖5資料處理器内部之關聯器之特定具體 實例之方塊圖； 圖7 B所示的係可以執行複數解展開之乘法器之特定具 體實例之方塊圖； 圖7 C所示的係線性内插之圖式； 圖7 D所示的係内插器之特定具體實例之方塊圖； 圖8A所示的係在圖5資料處理器内部之符號解調變器及 組合器之特定具體實例之方塊圖； 圖8 B所示的係一快速哈達瑪轉換（F Η T )元素之特定具 體實例之方塊圖； 圖8 C所示的係一前導解變調器之特定具體實例之方塊 Γ§Π · 圖， 圖9所示的係用以處理流量資料，前導參考，以及其它 信號資料之累加器之特定具體實例之方塊圖； 圖1 0所示的係可以用以控制該接收器單元之元素之運 算之微控制器之特定具體實例之方塊圖；及 圖1 1 Α及1 1 Β所示的係時間補償分別為零及1 · 5之用於 資料處理器之資料取樣處理之時序圖。 特定具體實例詳細說明 圖1所示的係通訊系統1 〇 〇中資料傳送之信號處理具體 實例之簡化方塊圖。在傳送器單元1 i 〇中，從資料來源 112傳送資料，一般係以封包，至傳送（τχ)資料處理器 -11 · 本纸張尺度適用中s s家標準(CNS) Α4規格(21GX297公釐） 裝 訂
595149 A7 B7 _ 五、發明説明（9 ) 1 1 4其會格式化，編碼，並且處理該資料以產生基頻信 號。接著該基頻信號會提供給傳送器（TMTR) 116，疋交調 變（quadrature modulated)，濾、波，放大，並且向上轉換以 產生經由天線118傳送至一個或多個接收器單元之調變信 號。 在接收器單元1 3 0中，該傳送信號係利用天線1 3 2接收 並且提供給接收器（RCVR)134。在接收器單元134内’該 接收信號會放大，濾波，向下轉換，正交解調變成基頻’ 並且數位化以提供同相（I )正交（Q )取樣。該取樣係提供 給接收（RX)資料處理器1 3 6並且解碼及處理以還原該傳 送資料。該接收器單元1 3 0處之解碼及處理係與在傳送單 元1 1 0處所執行之解碼及處理互補。接著該還原資料會提 供給一資料槽1 3 8。 如上所述之信號處理支援單向之封包資料，信息’語 音，視訊傳送，以及其它通訊類型。雙向通訊系統支援雙 向資料傳送。然而，為了簡化起見，圖中並未顯示其它方 向之信號處理。
通訊系統100可以係分碼多工（CDMA)系統或其它透過 陸地連接支援使用者之間語音及資料通訊之多重存取通訊 系統。多重存取通訊系統中使用CDMA技術係揭露於美國 專利編號4,901，307，標題為，，SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLITE OR TERRESTRIAL REPEATERS，，f 以及美國專利編號 5,103,459 ，標題為” SYSTEM AND METHOD FOR GENERATING WAVEFORMS -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 595149 A7 ___B7___ 五、發明説明（1〇 ) IN A CDMA CELLULAR TELEPHONE SYSTEM”。另一個特定 CDMA系統係揭露於美國專利申請序號：〇8/963,386，標 題為” METHOD AND APPARATUS FOR HIGH RATE PACKET DATA TRANSMISSION，”於1997年11月3日歸檔。該些專 利案及專利申請案係受讓給本發明之受讓人，在此予以參 考引用。
線 CDMA系統係典型的遵照一種或多種標準的設計，這些 標準如"TIA/EIA/IS-95-A Mobile Station-Base Station Compatibility Standard for Dual-Mode Wideband Spread Spectrum Celluar System’丨 (此後將稱之為 IS-95-A 標準），"TIA/EIA/IS-98 Recommanded Minimum Standard for Dual-Mode Wideband Spread Spectrum Celluar, Mobile Station”（此後將稱之為IS-98標準），由聯 合組織所提供之標準稱之為"3rd Generation Partnership Project·’（3GPP)及具體化於一組包含文件編號3G TS 25.211，3G TS 25.212，3G TS 25.213，及 3G TS 25.214(此 後將稱之為 W-CDMA)之文件，及"TR-45.5 Physical Layer Standard for CDMA2000 Spread Spectrum System”（此後將稱 之為CDMA-2000標準）。新的CDMA標準會繼續提出並加 以使用。此處將參考引用這些CDMA標準。 圖2所示的係適用於接收並且處理調變信號之接收器單 元200之特定具體實例之方塊圖。接收器單元2〇〇係為圖 1中接收器單元1 3 0的特定實施例。調變信號會被天線 212接收並且提供至一前端單元214。在前端單元214 中，會對接收到的信號進行放大，濾波，頻率向下轉換， 及正交解調以提供基頻《接著該基頻信號會利用一個或多 -13· 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 595149 A7 ____ B7 五、發明説明（11 ) 個頻類比數位轉換器（ADC)及一個取樣時脈SCLK進行數 位化以產生同相（IADC)以及正交（qadc)取樣提供給資料介 面電路222。前端單元214及ADC 216可以實現於圖1之接 收器1 3 4内。 隨著接收器單元2 0 0之特殊設計而改變，ADC 216可以 供咼取樣率IADC及Q ADC取樣並且從一個或多個天線接收 相對的信號。資料介面電路222可能大量消除（換言之， 移除）不必要之取樣’安排（換言之，排序）符合每一天線 之取樣’並且將取樣組合成適合有效儲存至緩衝器224之 字組。在一特定具體實例中，每一字組包括3 2個位元的 資料’每一IADC或QaDC取徐包括4個位元的資料，而每一 字組中有四對I ADC及Q ADC取樣。可以使用其它的字組寬度 (例如，16位元，64位元，128位元等）並且係涵蓋於本 發明範圍内。當可以使用字組儲存時，位址產生器22〇會 產生一資料寫入位址DW 一 ADDR並且將字組寫入所產生之 資料寫入位址指定位置處的緩衝器2 2 4。 接著資料處理器230會從緩衝224擷取取樣，由控制器 240指導處理所擷取之取樣，並且提供處理過符號給緩衝 器/解間隔插入器（de-interleaver ) 2 3 4。隨後資料處理器 230可以從緩衝器/解間隔插入器234擷取符號並且累加 來自多重信號例證之符號以提供累加符號送回到緩衝器/ 解間隔插入器234。當解調變符號可以從緩衝器/解間隔 插入器234擷取時，位址產生器236會產生一符號讀取位 址SR—ADDR並且將該符號提供給解碼器2 6 0。資料處理 器230也可以直接提供處理過信號資料給控制器24〇。解 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
五、發明説明（ 碼器260會根據與使用於傳送單元之編碼技術互補之解碼 技術對該解調變符號進行解碼並且將解碼資料提供給資料 槽262 。 。 通常資料處理器23 0包括一關聯器，一累加器，一符號 解調變器（乘法器）以及組合器，或其組合，由資料處$器 <特殊設計決定。資料處理器2 3 0會執行許多解調變該接 收取樣所要求之功能。資料處理器23〇可以設計成直接提 供解調變符號給解碼器260進行解碼及直接提供處理過俨 號資料給控制器240進行進一步處理。此類處理過信號^ 料包括，舉例來說，反向連接處理之前導參考及資料率控 制（DRC )符號累加，以及前向連接處理之電源控制。 控制器240可以設計成執行各種功能，例J，前導濾 波，finger鎖定偵測，每一處理信號之時間追蹤，finger時 間補償維護，頻率追蹤（對遠動終端機所進行之前向連接 處理），或其組合。控制器24〇還會指導資料處理器23〇 以及緩衝器/解間隔插入器23 4之運算以完成所希望之功 能。 在某些設計，微控制器2 3 2係用以指導資料處理器23〇 义運算。在此類設計，微控制器2 3 2會從控制器2 4 〇接收 指令或命令以執行特殊工作（例如，執行一個或全部分配 finger之關聯性）。接著微控制器23 2會指導資料處理器 23 0以及其它單元（例如，緩衝器224，緩衝器/解間隔插 入器2 3 4 )之運算以執行該工作。微控制器2 3 2可以降低 控制器240所需要之管理數量以及控制器24〇與其它元素 -15- 本紙張尺度適用中國國家標準(CNS) A4规格(2i〇X297公爱) 五、發明説明（13 ) 間之互動。所以微控制器2 3 0可以釋放控制器2 4 0並且使 其支援額外的頻道/使用者^ 對圖2所示之設計來說，使用者的數量可以隨著提供給 資料處理器2 3 0及控制器2 4 0之時脈信號頻率而縮放。此 兩個時脈係各自獨立的並且，與它們的特殊頻率有關係， 通常其中一個時脈會限制可以支援之信號例證/使用者的 數量。 時脈產生器2 18會產生ADC 216之取樣時脈SCLK以及其 它在接收器單元200内之其它時脈。在一具體實例中，時 脈產生器218包括一自由（free_running )時脈源用以產生一 主時脈信號以及一個或多個即時時脈計數器（以及/或是相 鎖迴路）用以產生接收器單元200内其它元素使用的時脈 信號。該自由時脈源可以以壓控晶體振動器或其它類型之 振動器實現。該即時時脈計數器係利用該主時脈信號觸發 並且產生較低頻率但與主時脈信號同步之時脈信號。此類 時脈信號包括ADC取樣時脈SCLK，資料處理器時脈 PCLK，位址產生器220及236時脈等。在一特定具體實例 中，該取樣時脈SCLK係從主時脈信號衍生而來並且具有 與接收信號晶片率接近（但不需要相鎖定）之頻率。 在一具體實例中，位址產生器22〇包括一產生資料寫入 位址DW 一 ADDRESS之資料寫入位址產生器以及一產生資 料讀取位址DR—ADDR之資料讀取位址產生器。位址產生 器220尚包括其它亦可以儲存於緩衝器224中之資料（pN 序列）之位址產生器。在一具體實例中，位址產生器23 6 • 16 · 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） ------ 595149 A7 ______ B7 五、發明説明（14 ) 包括一產生符號寫入位址SW_ADDRESS之符號寫入位址 產生器以及一產生符號讀取位址SR_ADDR之符號讀取位 址產生器。位址產生器220及236之進一步細詳說明如 下。 接收器200元表之實現及運算之進一步詳細說明如下。 根據本發明，資料處理器2 3 0及控制器2 4 0的設計具有 一組特性其提供優於傳統資料處理單元之效能及效率改 善。部分特性簡單說明如下。 首先’資料處理器230會執行許多計算密集運算因此可 以使控制器2 4 0同時支援許多使用者。資料處理器2 3 〇可 以設計成執行接收資料所需要之處理並且直接提供解調變 符號給解碼器2 6 0。所以控制器2 4 0可以減輕密集之資料 處理（例如’點乘法計算（dot product computation))，通常 其係傳統設計中較複雜控制器所需要的以及傳統上會避免 該控制器同時支援多個使用者或處理多個信號例證。此 外’微控制器2 3 2可以執行資料處理器2 3 0之，，微管理，，並 且減輕控制器2 4 0部分一般管理負擔。 第二，每一資料處理器230及控制器24〇可以利用一非 同步於，並且通常會快於，儲存於緩衝器224之取樣之取 樣率的脈信號進行運算《舉例來說，可以選取為接收信號 之晶片率兩倍（換言之，fsam = 2.4 Msps )之取樣率並且時脈 4吕號PCLK的大小可以選取為快於該取樣率一個級數（換言 之，fpcLK> 50 MHz)。如果資料處理器23〇及控制器24〇 係使用於使用者終端的話，該較快的時脈信號可以處理更 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 595149 A7 B7 五 、發明説明（15 ) 多接收信號例證。在此例證中，資料處理器2 3 0及控制器 24〇可用於支援更多finger of rake接收器但是卻不額外增 加電路複雜性。如果處理器2 3 0及控制器2 4 0係使用於基 地台的話，該較快時脈信號可以處理來自更多使用者以及 /或是更多接收信號例證之接收信號。 第三，每一資料處理器230及控制器240可以設計成基 於可程式參數值來處理資料。舉例來說，在搜尋期間控制 器240可以選取要累加的取樣數量並且提供給資料處理器 2 3 0。如同另一個實例，資料處理器2 3 0可以利用一個或 多個可程式長度之頻道化編碼以解覆蓋該取樣。相反地， 傳統接收器之設計通常包括執行特定小部份工作組之專屬 硬體元素而只有些許或不具有程式能力。本發明之可程式 特性可以改善優於傳統設計之效能。 第四，資料處理器2 3 0及控制器2 4 0可以設計成共用處 里以降低電路複雜性及成本。每一資料處理器2 3 0及控制 器2 4 0通常包括一組處理元素以執行各種所需要的功能 (例如，解展開，解覆蓋，.累加，以及資料處理器2 3 0之 前導解調變，以及控制器2 4 0之前導還原及時間追蹤）。 為了在一取樣區段上執行一項特殊工作，只會將此項工作 所需要之處理元素啟動而其餘的元素則會關閉或略過。在 每一資料處理器230及控制器240内之處理元素一般都不 會複製，除非是想進一步改善效能而進行平行處理之例 證。相反地，傳統接收器之設計通常包括多項功能之複 製，其會導致增加電路複雜性及成本。 -18 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 595149
資料處理器23 0可以設計成根據各種CDMA標準及系統 以處理資料傳送。為了清楚起見，現今本發明將對上述美 國專利申請案序號08/963,386中所述之特定CDMA系統進 行說明’此後稱之為高資料率（HDR) CDMA系統。 圖3所示的係根據HDR CDMA系統之前向連接傳送之資 料訊框格式之圖式。在前向連接中，流量資料，前導參 考，以及信號資料係在一訊框中分時多工並且會從一基地 台傳送至一特殊使用者終端機。每一訊框會覆蓋一稱之為 時間槽（slot)的時間單元（例如，某一 H d R系統特殊設計 中的1.67)。每一時間槽包括流量資料攔位302a，3〇2b，以 及3 〇2c ’如導參考搁位3 (Ma及3 〇4b，以及信號資料（oh) 欄位306a及306b。流量資料攔3 02以及前導參考欄位3 〇4 係分別用於傳送流量資料及前導參考。信號資料攔位3 〇 6 係使用於傳送信號資訊，例如前向連接活動（F A c )指示 器，反向連接忙線指示器，反向連接電源控制命令等。該 F A C指示器會指示該基地台是否有流量資料要傳送到某 些特殊時間槽中。反向連接忙線指示器會指示是否已經抵 達該基地台的反向連接容量限制。而該電源控制命令會指 導像送使用者終端機增加或減少其傳送電源。 根據HDR CDMA系統，在傳送之前，該流量資料係被該 資料傳送所使用之頻道之沃爾什（Walsh)編碼覆蓋，而每 一使用者終端機之電源控制資料則是被分配至該使用者終 端機之沃爾什（Walsh)編碼覆蓋。接著該前導參考，覆蓋 流量，以及電源控制資料會利用將分配給該特殊基地台之 -19 - 本紙張尺度適用中國國家標準(CNS) A4规格(210X297公釐)
裝 訂
595149 A7 —_ ______B7 ΐ、發明説明（17 ) 短P N展開序列乘以分配給使用者終端機之長p N展開序列 所產生之複數P N展開序列進行展開。 圖4所示的係可以用於處理HDR CDMA系統之前向連接 資料傳送之接收資料處理器400之具體實例之方塊圖。來 自該接收器之數位化IADC及qadc取樣會提供幾個資料關聯 4410(為了簡化’在圖4中只顯示一個）。由於多重路徑 以及其它現象，傳送信號可能經由多重信號路徑到達某一 接收器單元。為改善效能，通常該接收器單元會設計成具 有處理多重（以及最強）接收信號例證之能力。對一傳統的 設計來說，會提供幾個資料關聯器4 1 〇，每一資料關聯器 4 1 0 —般係稱之為a finger of rake接收器。每一資料關聯 器4 1 0可以分配以處理該接收信號之一特殊例證。 在資料關聯器410内，IADC及QADC取樣係提供給一複數 乘法器412其也會接收來自乘法器414a及414b之複數PN 解展開序列。該複數P N解展開序列係利用將對應接收該 信號之基地台的短P NI及P N Q序列乘以分配給接收器單 元4 0 0之長P N序列而產生的。該P N序列具有對應由資料 關聯器4 1 0處理之特殊信號例證之時間補償。 乘法器412會執行複數I ADC及Q ADC取樣乘以該複數P N解 展開序列的複數乘法並且提供複數解展開I DES及Q DES取樣 給沃爾什（Walsh)解覆蓋元素42 2及442。該解展開IDES取 樣也會提供給沃爾什（Walsh)解覆蓋元素43 2。 沃爾什（Walsh)解覆蓋元素422會利用於基地台覆蓋該 資料之沃爾什（Walsh)編碼來解覆蓋該解展開Ides及Qdes -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 595149 A7 _______wr___ 五、發明説明（18 ) 取樣並且產生幾個解覆蓋取樣串，其中每一頻道串係作為 資料傳送。接著該取樣串會提供給一符號累加器4 2 4其會 基於使用於傳送該串之頻道資料率累加每一串中的取樣。 對每一串來說’符號累加器4 2 4會累加幾個解覆蓋取樣以 產生一解覆蓋符號。接著該解覆蓋符號會提供給一前導解 變調器426。 沃爾什（Walsh)解覆蓋元素432會利用於基地台覆蓋該 前導參考之特殊沃爾什（Walsh)編碼Wp (例如，沃爾什 (Walsh)編碼0)來解覆蓋該解展開Ides取樣。接著該解覆 蓋前導取樣會提供給一累加器4 3 4並且在一特殊時間間隔 中（例如，在前導參考持績時間）進行累加以產生一前導符 號。接著該前導符號會提供給一前導濾波器4 3 6並且用以 產生一還原前導信號。該還原前導信號包括預估或預測在 前導參考之間的持續時間中的前導符號並且提供給前導解 變調器426。 前導解調變器426會對來自符號累加器424之解覆蓋資 料符號執行與來自前導濾波器436之前導符號一致的解調 變並且提供解調變資料符號給一符號組合器450。同步解 調變係利用執行該解覆蓋資料符號與該前導符號之點乘積 (dot product)以及交叉乘積（cross product)以完成，如下面 之說明。該點及交叉乘積可以有效地執行資料之相位解詞 變並且還可以利用該解覆蓋前導之相對強度進一步縮放所 產生之輸出。為作有效的組合，根據接收信號例證品質之 不同接收信號例證會對該前導之縮放有不同的貢獻。因此 -21 - 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 595149 A7 B7 五、發明説明（19 ) 該點以及交叉乘積會扮演相位投影及信號加權的雙重角 色，其都係一同步rake接收器所具有的特徵。 符號組合器4 5 0會接收來自每一分配資料關聯器4 1 0之 解調變資料符號，同時會組合該符號，並且將還原資料符 號提供給解間隔插入器452。解間隔插入器452會以與基 地台所執行的方式互補的方式重新排列該符號。接著解碼 器460會解碼來自解間隔插入器452之資料符號並且提供 給一資料槽。 CDMA系統之rake接收器之設計及運算在美國專利編號 5,764,687，標題為"MOBILE DEMODULATOR ARCHITECTURE FOR A SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM，••以及美國專利編號5,490，165，標題為 f, DEMODULATION ELEMENT ASSIGNMENT IN A SYSTEM CAPABLE OF RECEIVING MULTIPLE SIGNALS” 中有進一 步之詳細說明。前導載波點乘積以及rake接收器finger路 徑之（最理想的）加權在美國專利編號5,506,865，標題為 ，，PILOT CARRIER DOT PRODUCT CIRCUIT ” 中有進一步之 詳細說明。該專利係受讓於本發明之受讓人並且此處予以 參考引用。 在HDR CDMA系統中，特殊使用者終端機之電源控制資 料係以分配至終端機之特殊沃爾什（Walsh)編碼覆蓋並且 在每一時間槽中傳送。因此，在資料關聯器4 1 0内，該解 展開I des及Q dES取樣係利用具有分配之沃爾什（Walsh)編 碼之沃爾什（Walsh)解覆蓋元素44 2進行解覆蓋。接著該 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 595149 發明説明 解覆蓋電源控制取樣會提供給一累加器4 4 4並且在電源控 制持績期間進行累加以產生該處理信號例證之電源控制位 70 °來自全部分配資料累加器4 1 〇之電源控制位元會一致 也、’且e (為簡化起見並未顯示於圖4中）以產生一組合電源 k制位兀’接著會將其用於調整該使用者終端機之傳送電 源。 圖5所示的係資料處理器2 3 〇之特定具體實例之方塊 圖’其可以處理各種CDMA系統中之前向及反向連接之資 料傳送。舉例來說，資料處理器2 3 〇可以利用HDr CDMA 系統中前向連接資料傳送之同步解調變的前導參考，如上 面圖4所示，執行信號處理。 <參考圖2,來自八1)(：216之“沉及(^1^取樣係利用輸入 •貝料；1面222格式化並且儲存至緩衝器224中。在一具體 實例中’緩衝器2 2 4係執行作為一環形，二維緩衝器其大 J係基於一些係數來選擇，例如，輸入取樣率，輸入取樣 解析度，輸出取樣率等。緩衝器224係設計成具有儲存某 特殊時間週期中（例如，兩個取樣訊框，或某些其它週 期）所接收之資料取樣的能力。該時間週期的選擇必須夠 長以收集全部處理信號路徑之足夠數量的資料，但又必 、夠I以避免將新的取樣窝入舊的，未處理的取樣。收集 並且儲存取樣之時間週期係可程式的。 在一具體實例中’為了簡化將資料窝入至緩衝器224 中，孩緩衝器之每一列的寬度係與輸入資料介面222之輸 出字組寬度相匹配（例如，32位元卜當字組已經可以窝 -23-
裝 訂
線 595149 A7 B7 五、發明説明（ 入至緩衝器224時，資料寫入位址產生器512&會產生一對 應緩衝器2 2 4中下一個可使用列之資料寫入位址 DW-ADDR。接著該字組便會寫入至緩衝器224該產生位 址所指示之列中。之後，便可以擷取該儲存取樣並且利用 資料處理器230進行處理。 可以指導資料處理器2 3 0根據一組特殊參數值處理資料 取樣。對流量資料處理來說，可以指導資料處理器2 3 〇 : (1 )在特殊時間補償下解展開並且解覆蓋接收信號之特殊 實例’（2)執行解覆蓋符號之前導解調變，以及（3)一致 地組合對應不同信號例證之解調變符號。對信號（例如， 前導及電源控制）資料處理來說，可以指導資料處理器 2 3 0 : ( 1 )解展開以及/或是解覆蓋接收信號之一特殊例 證，（2)在一特殊時間區間累加該解覆蓋取樣，（3)組合 來自不同信號例證之累加符號。資料處理器2 3 〇也可以搜 尋接收信號之強烈例證。資料處理器2 3 〇可以設計成執行 各種信號處理過程，由該特殊CDMA標準或系統以及所支 援之特殊（前向或反向連接）資料傳送決定。 缓衝器/解間隔插入器234會儲存來自資料處理器230之 處理過符號。當資料處理器230已經處理過的符號並且已 經可以寫入緩衝器/解間隔插入器234時，符號寫入位址 產生器542a會產生對應緩衝器/解間隔插入器234中適當 位置之符號寫入位址SW-ADDR。接著該處理過符號會寫 入至緩衝器/解間隔插入器234中該產生符號寫入位址所 指示之位置。之後，該儲存符號會提供回到資料處理器 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公董) 裝 訂
線 595149
23 0以作進一步處理（例如，累加其它信號例證之處理過 符號）。所以’ ·緩衝器/解間隔插入器23 4會儲存第一信號 例證之前導解調變的結果，並且進—步料後面信號例證 之前導解調變之累加的結果。 利用產生適當的符號讀取及窝入位址，緩衝器/解間隔 插入器23 4可以根據特殊的解間隔插入技術運算重新排列 該些知號。當準備將符號提供給解碼器2 6 〇時，控制器 240會在適當時間開始該讀取處理。接著符號位址產生器 542b會產生適當的讀取位址以到達所希望之符號解間隔插 入。該解間隔插入（換言之，解調變）符號會提供給解碼器 2 6 0以進行解碼。 在圖5所示之具體實例中，來自緩衝器224之取樣 係提供給資料處理器23 0内之關聯器5 22。關聯器522尚 接收該複數PN解展開序列，其也會儲存在緩衝器224中 或藉由PN產生器（圖5未顯示）產生。對流量資料處理來 說，關聯器5 2 2會利用該複數p n解展開序列解展開z及q 取樣以提供解展開取樣。因此關聯器5 2 2會執行圖4中複 數乘法器4 1 2所執行之解展開功能。關聯器5 2 *也可以設 計成執行其它功能例如，累加每一晶片間隔之多重解展開 取樣，解展開取樣内插等。該解展開取樣係提供給一符號 解調變器及組合器524。 符號解調變器及組合器524可以執行解覆蓋，以前導進 行同步解調變，多重信號例證之符號組合，封包中重覆符 號之符號累加，或其組合。對解覆蓋來說，符號解調變器 -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 595149 A7 B7 五、發明説明（23 及組合器5 24會接收來自關聯器5 22之解展開取樣並且以 一組沃爾什（Walsh )符號執行解覆蓋。在一具體實例中， 該沃爾什（Walsh )符號的長度係可程式的並且可以選取為 1，2,4,8，16，或其它長度（例如，32，64，128等）a 對同步解調變來說，符號解調變器及組合器524會接收 並且同時利用該還原前導符號來解調變該覆蓋符號以產生 儲存於緩衝器/解間隔插入器2 3 4中的解調變符號。對符 號組合來說，符號解調變器及組合器524會接收並且組合 對應各種信號例證之解調變符號以產生儲存回緩衝器/解 間隔插入器2 3 4之還原符號。所以，符號解調變器及組合 器5 2 4可以執行圖4中資料關聯器4 1 0及符號累加器4 5 0 所執行之功能。 緩衝器/解間隔插入器2 3 4會儲存該符號累加之中間及 最後結果。來自符號解調變器及組合器524之處理過符號 會窝入至緩衝器/解間隔插入器234中由位址產生器236 内之符號寫入位址產生器542a所指定之位置。儲存符號會 從緩衝器/解間隔插入器234中由符號讀取位址產生器 542b所指定之位置被擷取出來。緩衝器/解間隔插入器 2 3 4可以利用產生適當的符號讀取位址以與在傳送器單元 處執行之功能互補的符號解間隔插入。從緩衝器/解間隔 插入器234擷取的符號包括提供給解碼器260之解調變符 號。 對信號資料處理來說，關聯器5 2 2可以利用該複數P N 解展開序列來解展開該I及Q取樣並且將該解展開取樣提 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
線 595149 A7 B7 五、發明説明（24 ) 供給一累加器5 2 6。累加器5 2 6可以利用一個或多個沃爾 什（Walsh )編碼以解覆蓋該解展開取樣，在一特殊時間週 期中（例如，前導參考週期）累加該解展開或解覆蓋取樣， 並且提供該還原（例如，前導或電源控制）資料給控制器 2 4 0。累加器5 2 6也可以提供用以搜尋各種時間補償下該 接收信號之強烈例證之處理過取樣。 在一具體實例中，控制器2 4 0會處理來自累加器5 2 6之 前導符號並且產生用以進行資料符號之同步解調變之還原 前導。在其它具體實例中，前導處理器可以實現於資料處 理器230内以過濾該前導符號並且產生該還原前導。也可 以考慮處理前導參考之其它設計並且都在本發明之範圍 内。 在圖5所示之具體實例中，資料匯流排5 1 〇會與接收器 單元200之各種元素，例如位址產生器220，資料處理器 2 3 0，微控制器2 3 2，以及控制器2 4 0互相連接。資料匯 流排5 1 0支援耦合至資料匯流排之元素間的資料及其它 資訊之有效傳輸。舉例來說，控制器2 4 0可以利用資料匯 流排510發送工作給微控制器2 3 2並且傳送處理過前導 符號至資料處理器23 0。可以考慮互相連接接收器單元 200元素之其它機制並且都在本發明之範圍内。 圖6A所示的係寫入資料取樣至緩衝器224以及從緩衝器 224讀取資料取樣之圖式。在典型的數位通訊系統中，會 將資料以封包分割並且處理然後再於特殊時間持續期間二 訊框中傳送。舉例來說，在HDR CDMA系統中，資料係以 -27-
595149 A7
封包進行傳送，每一封包會在一個或多個時間槽中傳送。 每一時間槽係—訊框的一部份並且（在H D R系統）包括 2048^個晶片，每一晶片的週期tc係與整個系統頻寬有關 (換 & 之，Tc。1/Bw)。 在具體實例中，所接收之取樣係從指定的位址，其可 以隨思選取（例如，零的位址，如圖6 A所示），開始寫入 至緩衝器2 2 4。在一具體實例中，當發生重置事件時（例 如打開電源）會啟動一資料寫入位址指標給該指定位址並 且從該指標所指定的位址開始將取樣寫入至緩衝器2 2 4。 所以在該寫入位址指標及該取樣所代表之空中訊框（over-the-air frame )之實際邊界之間會有任意的補償或相位移 動°該訊框邊界相當於緩衝器224中之任何位址。在取得 的處理期間，此補償係由控制器240來計算。後面的資料 掏取係利用計算出來的補償，其係將該補償加入該讀取位 址指標中，以進行補償。 該資料寫入位址產生器會產生指向緩衝器2 2 4中下一個 可使用之位置的資料寫入位址DW_ADDR。在一具體實例 中，窝入至緩衝器224之取樣係連續的位置而且在每次寫 入運算之後便會增加該資料窝入位址DW_ADDR。在一具 體實例中，緩衝器2 2 4係可以循環的（wrap around )圓形缓 衝器。利用選取緩衝器224之大小，其大小為2的次方， 可以利用二位元計數器提供所需要的窝入（或讀取）位址。 當到達緩衝器224之終端時此計數器便會循環並且重置為 零0 -28-本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 595149 A7 _____B7 五、發明説明（26 ) 在儲存足夠數量之取樣至緩衝器224之後，便可以從該 緩衝器類取特殊取樣區段並且處理。該取樣區段包括整個 封包或部分封包之資料取樣。在一特定具體實例中，每一 資料取樣區段相當於分離的前導參考，而該區段之大小則 係由該頻道與該前導參考同步之持績期間所限制。在一具 體實例中，作為控制器2 4 0内之部份前導處理，一對應該 前導參考之前導向量係根據一頻率誤差預估進行相位旋轉 以產生前導預估，接著會將其提供給資料處理器230進行 前導解調變。因此，控制器2 4 0會在區段開始時進行前導 參考取樣並且利用此前導參考產生該區段持續期間之前導 預估。前導預估中的相位誤差會在取樣區段之長度上進行 累加，因此該取樣區段之長度必須受限制以減少該前導預 估中的累加相位誤差之數量。此種設計可以不需要專用的 複數晶片率乘法器以旋轉該取樣本身，其會增加該資料處 理器之複雜性。 對應不同信號例證（或多重路徑）之資料取樣區段可以連 續處理。舉例來說，具有零時間補償對應第一多重路徑之 取樣係擷取自緩衝器2 2 4並且係利用資料處理器2 3 0來處 理。在完成該第一多重路徑之處理之後，便會從緩衝器 224擴取另一取樣區段（例如，對應第二多重路徑）並且進 行處理。對要處理之每一區段來說，該資料讀取位址產生 器會係載入一初始的位址，其將考慮到（1)該取樣之零補 償排列及該寫入位址指標之間的隨意補償，（2 )相對於封 包開始處之區段位址，以及（3 )與要處理的特殊多重路徑 -29- Ϊ紙張尺度制巾目S家標準(CNS) A4規格(21G X 297公茇]
裝 訂
線 595149 A7 B7 五、發明説明（27 ) 相關之時間補償。 圖6 B所示的係將P N取樣寫入緩衝器2 2 4及從緩衝器 224讀取PN取樣之圖式。在一特定具體實例中，用以解 展開所接收之取樣的複數P N取樣係利用一 P N產生器來計 算並且儲存至一部份的緩衝器224中。同樣地，該PN取 樣可以從該指定位址開始儲存。之後，可以從緩衝器2 2 4 擷取P N取樣區段並且用於解展開一對應的資料取樣區 段。 一 PN寫入位址產生器係用於產生指示緩衝器224中下 一個可使用之位置的PN寫入位址PW_ADDR，並且一 P N 讀取位址產生器係用於產生·用以讀取PN取樣之PN讀取位 址PR—ADDR。對每一需要p N取樣之必須處理的資料區段 來說，該PN讀取位址產生器係載入該區段中第一個PNM 樣之位址。該PN寫入及讀取位址產生器在每一次PN寫入 或讀取運算之後都會適當地增加。 儲存於緩衝器224中的PN取樣數量會基於幾項因素而 改變並且會與要儲存之資料取樣數量相匹配。舉例來說， P N取樣之兩個時間槽可以儲存資料取樣之兩個時間槽。 用以儲存的P N取樣數量也會與，舉例來說，緩衝器2 2 4 的大小，受支援之多重路徑解偏斜（deskew )之數量等有 關。 圖6 C所示的係如圖2及5所示之接收器設計之資料緩衝 之特定具體實例之方塊圖。來自ADC之IADC及QADC取樣 係提供給輸入資料介面222，其會移除多餘的取樣，將該 -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂
線 595149 A7 B7五、發明説明（28 ) 取樣包裝成字組，並且將該些字組提供給一多工器6 1 2。 一 PN產生器614會從資料匯流排510接收PN罩幕 (mask)，產生一部份的IPN及QPN序列之位置用於解展 開該資料取樣，並且將所產生之IPN及QPN取樣（以字組 的方式）提供給多工器612。多工器612會提供每一接收 到的字組，包括資料取樣或P N取樣，給位址產生器2 2 0 提供之寫入位址所指示之位置上缓衝器224。 圖6C還顯示一用以產生緩衡器224之位址的位址產生器 2 2 0之特定具體實例之方塊圖。位址產生器2 2 0包括資料 寫入位址產生器512a，資料讀取位址產生器512b，一 PN 寫入位址產生器512c，以及一 PN讀取位址產生器512d分 別耦合至閂514a，514b，514c，以及514d。位址產生器 5 12a至5 12d還會耦合至一多工器622，其會從其中一個位 址產生器512中選取所產生之位址並且將所選取之位址提 供給緩衝器224 » 每一閂514會儲存一表示位址產生器512所產生之要處 理的區段的第一位址的數值。舉例來說，從緩衝器2 2 4讀 取一特殊資料取樣區段，該區段中第一資料取樣的位址會 在適當的時間提供給閂514b。資料讀取位址產生器512b會 載入儲存於閂5 14b之數值並且將此數值當作起始位址。舉 例來說，會利用遞增資料讀取位址產生器512b中之的計數 器以產生後面的資料讀取位址。 如上所述，該資料取樣可以儲存至緩衝器2 2 4中任意指 定的緩衝位置（例如，零）》同樣地，缓衝器2 2 4係設計成 -31 - 本纸張尺度逋用中國國家標準(CNS) A4規格(210X297公釐) 595149 A7 B7 五、發明説明（29 ) 具有之保留特定數量取樣的能力。在一具體實例中，緩衝 器2 2 4的大小係二的次方。接著會利用二位元計數器產生 緩衝器224的寫入（或讀取）位址。當到達緩衝器224的終 點時此計數器便會循環成零。 在一具體實例中’因為資料取樣係以連績的順序寫入至 緩衝器224，所以也可以使用資料寫入位址產生器512&當 作計算儲存於緩衝器224内取樣數量之取樣計數器。來自 位址產生器512a之資料寫入位址係會供給一比較器6 2 8並 且與控制器240所提供之比較值作比較❹該比較值係表示 想要通知控制器2 4 0的特殊取樣數量（例如，一個封包）的 儲存。如果資料寫入位址等於該比較值的話，比較器6 2 8 會提供一表示此情況的時間信號。控制器2 4 〇會利用此時 間信號啟動儲存取樣的處理9 圖6C也顯示每一指定多重路徑之時間處理過程之特定 具體實例。在一具體實例中，控制器240會在每一要處理 的多重路徑（換言之，finger )中維持一時間狀態機6 3 〇。 雖然圖6 C所示的係方塊圖，但是通常每一時間狀態機 6 3 0係由D S P韌體來實現以及維持。可以指導資料處理器 2 3 0執行某些信號處理以便在資料取樣中搜尋最強的接收 信號例證（例如，在各種時間補償下將p N取樣區段與幾個 資料取樣區段進行關聯）。每一關聯峰值便是一強烈信號 例證。如果該關聯峰值超過特殊標準的話，控制器2 4 〇會 替對應該關聯峰值之多重路徑啟動一新的時間狀態機 630。接著會決定對應該分配多重路徑之時間補償並且用 -32- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
線 595149 A7 B7 五、發明説明（3〇 ) 於產生讀取緩衝器224之取樣的位址。 在一具體實例中，每一狀態機630包括一用以追縱該多 重路徑之移動之時間追蹤迴路6 3 4。該時間追蹤可以利用 處理在+1/2及-1/2晶片補償處的取樣（例如，相當於前導 參考），決定在+1/2及-1/2晶片補償處的前導累加之差 異，以及過濾該差異值以產生一校正係數來完成。因此， 當該多重路徑隨著時間移動時，時間追蹤迴路6 3 4會決定 移動的數量並且利用該修正因素更新該時間補償。該時間 補償會提供給一資料/PN位址計算單元6 3 6並且用於計算 每一要處理之資料區段的起始位址。接著計算出來的起始 位址會在適當的時間經由資蚪匯流排5 1 〇提供給閂5 14b。 如上所述，儲存於緩衝器2 2 4的取樣係從記憶體中的指 定位置開始於時間上的任一點。因此，每一要處理之信號 例證的起始取樣會對應緩衝器2 2 4中的任何位置。在一具 體實例中，可以利用該時間追蹤迴路決定每一要處理信號 例證之接收資料封包的起始位置。該時間追蹤迴路會處理 所接收到的取樣以決定該接收信號例證的特殊時間補償。 接著會利用此時間補償以產生每一個要處理之取樣區段的 起始位址。 狀態機6 3 0係由控制器2 4 0利用D S P韌體及一組基本的 處理元素所完成的。舉例來說，一單時間追蹤迴路634及 一單資料/PN位址計算單元636可以是分時多工並且用於 實現全部的狀態機6 3 0。控制器2 4 0會維持一分離的暫存 器以儲存與每一例證狀態機6 3 0相關的時間補償。 -33 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂
線 ^5149 A7 -------— B7 五、發明説明（31 ) 在一具體實例中，對遠端終端機中的前向連接處理來 說’把制器2 4 0也會維持一頻率追縱迴路用以將該時脈源 的頻率鎖定在該資料取樣的資料率。該頻率追蹤迴路可以 設計成決定在前導參考中相位旋轉的數量，利用該相位資 訊以判斯該取樣時脈相對於該晶片率是否太快或太慢，並 且因而調整該時脈源的頻率。如果該取樣時脈的頻率鎖定 在晶片率的話，便會提供一特殊數量的資料取樣（例如， 2048個）給每一個訊框。因此，當頻率鎖定時，便可以視 為是利用計數寫入至緩衝器2 2 4之取樣數量所要接收的訊 框取樣。 圖6C還顯示一用以產生緩衝器/解間隔插入器234之位 址的位址產生器236之方塊圖。位址產生器236包括符號 寫入位址產生器542a及符號讀取位址產生器542b，分別耦 合至問544a及544b。位址產生器542a及542b還會耦合至一 用以從位址產生器542a及542b其中之一個選取產生位址的 多工器546並且將所選取之位址提供給緩衝器/解間隔插 入器23 4。 每一閃544會儲存一由位址產生器542產生表示要處理 之區段的第一位址的數值。提供給閂5 4 4的該初始值一般 係與提供給閂5 1 4的數值有關，但提供的方式係考慮各種 的因素，例如，資料處理器2 3 0的處理延遲。符號讀取位 址產生器542a會載入儲存、在閂544a之數值並且利用該載入 數值作為起始位址。舉例來說，後面的符號讀取位址可以 利用遞增符號讀取位址產生器542a内的計數器而產生。 -34- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公釐) 595149 A7 B7 五 發明説明（32 在一具體實例中，緩衝器/解間隔插入器2 3 4係用以错 存多重路徑之符號累加的中間值及最後的結果。一開妒 時’會處理特殊多重路徑的取樣，並且將所得到的取樣^ 存至緩衝器/解間隔插入器23 4的特殊位置中。為簡化位 址’可以將某一特殊多重路徑（例如，第一個要處理的）的 付號儲存在緩衝器/解間隔插入器234中，從指定的位置 開始（例如，零，Ns等位址）^對每一個後面的多重路徑來 說’此多重路徑的解調變符號可以組合先前處理過的多重 路徑之對應的儲存符號。接著該組合符號會儲存回到缓衝 器/解間隔插入器234中的相同位置。因此，處理過的多 重路徑的符號會"適當地"與相對的先前累加的符號組 合。當要組合各個多重路徑的符號時，位址產生器236會 產生適當的符號讀取及窝入位址，如同利用儲存於閃54乜 及544b之數值所決定的。 在許多含有HDR CDMA系統的通訊系統中，會利用間隔 内插以提供傳送資料中短暫的多樣性（diversity)。該間隔 内插會降低因為脈衝雜訊而接收到一連串連續誤差的可能 性。在該接收器單元中，會重新排序所接收之符號。重新 排序可以有效地將在整個訊框的錯誤中所接收到的一連串 符號展開’其可以改善該接收符號正確解碼的可能性。該 間隔内插係在傳送器單元中執行因此可以在接收器單元解 碼之前便完成短暫的多樣性。 在一具體實例中，緩衝器/解間隔插入器234也可以提 供该處理符號之解間隔插入。在一具體實例中，寫入至緩 -35- 本纸張尺度適用中國國家標準(CNS) Α4規格(210X297公爱)
裝 訂
線 595149
衝器/解間隔插入器2 3 4之處理符號係為連續順序但是讀 出則係以假隨機（pseudo_rand〇m)但是由所實現的特殊間 隔内插技術所定義的順序來進行。因為該符號係以非連績 的方式讀取，所以緩衝器/解間隔插入器23 4可以先填充 對應間隔内插執行期間的符號.舉例來說，在hdr cdma 系統中，可以對每一資料訊框進行間隔内插。因此，在接 收器單7C中，會處理一完整的符號訊框並且儲存至緩衝器 /解間隔插入器234中。在處理完整個訊框之後，會將該 訊框的知號讀取到後面的解碼器。在一具體實例中，每次 會對一個資料訊框進行資料處理。在此情形中，當處理完 目前的訊框並且儲存至緩衝器/解間隔插入器234的一個 區段之後，便會從另一個緩衝器/解間隔插入器2 3 4的區 段中擷取先前處理過的訊框。 符號讀取位址產生器542b包括必要的電路以產生要提供 給符號解調變器及組合器524進行符號累加的適當符號位 址，以及要提供給後面的解碼器2 6 0進行解碼的符號。該 兩個終點的符號讀取位址可以以分時多工的方式產生。舉 例來說，可以在替代的符號讀取循環中提供符號給符號解 調變器及組合器5 2 4以及解碼器2 6 0。另外，在提供一組 符號給符號解調變器及組合器5 2 4之後可以提供一組符號 給解碼器260。 圖7 A所示的係在資料處理器2 3 0内之關聯器5 2 2之特定 具體實例之方塊圖。在一具體實例中，關聯器5 2 2係設計 成支援幾項功能包括，舉例來說，利用該複數P N解展開 -36-本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 595149 A7 ______B7._ 五、發明説明（34 ) 序列進行;貝料取樣解展開，累加每一晶片週期的多重解展 開取樣’以及内插。為強化效能，關聯器5 2 2可以設計成 同時在多個（例如，四個）複數取樣上運算。可以實現關聯 器5 2 2的其它設計及功能並且都涵蓋在本發明的範圍内。 在一具體實例中，對每一資料讀取循環來說，會從緩衝 器224擴取四對數位化Iadc&Qadc取樣（換言之，四種複 數資料取樣）並且由閂712a至712d進行鎖定。在下一個資 料讀取循環中，來自閂712a至712d的取樣會分別由閂714a 至714d進行進一步的鎖定，並且下面四對數位化。％及 Q adc取樣則會由閂712a至712d鎖定。在一具體實例中， 每一晶片週期會有兩個資料·取樣（也就是，雙重取樣）而問 7 1 2及7 1 4的雙重鎖定則可以處理每一晶片的現時（〇n-time，0T )取樣或過時（iate，LT )取樣。 多工器716a至716d會接收分別來自閂712a至712d的鎖定 取樣，以及分別來自714a至714d的鎖定取樣。每一多工器 716會提供其中一個接收取樣，視係在現時或過時取樣上 來處理而定，給一個別的及閘7 1 8。及閘718a及718b也會 接收控制信號ZERO一0，而及閘718c及718d也會接收控制 信號ZERO一1。每一及閘7 1 8會提供接收取樣或零（” 數 值給個別的多工器720，視控制信號ZERO_x而定。 在一特定具體實例中，緩衝器2 2 4係設計成也可以儲存 用以解展開資料取樣之I p N及Q P N序列。在一具體實例 中，對每一 PN讀取循環來說，會從緩衝器224擷取一複 數PN解展開序列的1 6-晶片區段，對應要處理的資料取 -37· 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) " " --- 裝 訂
595149 A7 ____ B7 五、發明説明（35 ) 樣，由閂7 3 2鎖定，並且提供給一多工器7 3 4。多工器 734會選取该鎖定複數PN區段之一部份（例如，2 -晶片部 份）並且將所選取之部份提供給一大量位移暫存器（barrei shift register) 736 ^接著暫存器73 6會提供適當的IPN及 QPN取樣至每一乘法器720a至720d。 在一特定具體實例中，ADC可以過取樣（oversample)該 資料取樣，並且提供兩倍的晶片率（換言之，取樣率為晶 片率之兩倍）。該過取樣可以利用較細密的時間解晰债測 接收信號的強烈例證，其可以改善效能。對圖7 A所示之 關聯器結構來說，會提供四條平行處理路徑並且在每一循 環中最多可以同時處理對應兩個資料晶片的四個複數資料 取樣。如圖7 A所示，乘法器720a及720b會解展開兩個對 應晶片索引η的複數資料取樣（例如，現時及過時取樣）， 而乘法器720c及720d則會解展開兩個對應晶片索引n+ j的 複數資料取樣。大量位移暫存器7 3 6會提供對應晶片索引 η的ΙΡΝ及QPN取樣給乘法器720a及720b，並且提供對應 晶片索引n+1之IPN及QPN取樣給乘法器720c及720d。 每一乘法器720會利用該複數PN取樣執行該複數資料 取樣之複數解展開。在該HDR CDMA系統中，在傳送器單 元中’要傳送的複數資料會利用該複數p N序列展開。該 複數展開可以表示為：
Ivc 七 jQrx =焓DAT 七 jQDAT)(jPN十 r · 等式（1 ) 在接收器單兀中，該資料可以利用執行互補的複數解展開 以還原，其可以表示為： -38 -
595149 A7 B7 五、發明説明（36 ) 1啦七 jQD£s<I^DC 十 jQadc、㈣-jQPN), 等式（2 其中 Iadc=Itx+ 雜訊 ’ Qadc=Qtx+ 雜訊 ’ Ides=Idat+ 雜 訊，以及Q DES= Q DAT+ 雜訊。 圖7 B所示的係執行等式（2 )所表示之複數解展開之乘法 器720之特定具體實例之方塊圖。在該乘法器720内。該 複數資料取樣，IADC及QADC，會提供給每一多工器762a及 762b，而該複數P N取樣，I P N及Q P N，則會提供給互斥 或閘764。互斥或閘764會執行IPN及QPN取樣之 XOR(換言之，乘法）並且提供該輸出至每一多工器762a及 762b之選取輸入。每一多工器762會選取IADC或QADC取 樣，視選取輸入的數值而定，並且提供所選取之取樣給個 別的互斥或閘7 6 6之輸入。互斥或閘766a及766b會分別利 用IPN及QPN對所接收的取樣進行互斥或功能（換言之， 乘法），並且分別提供該輸出取樣至及閘768a及768b。每 一及閘7 6 8也會接收控制信號ZERO_x並且基於該控制信 號ZERO_x提供接收取樣或數值” 0 ”。及閘768a及768b的 輸出包括複數解展開I DES及Q DES取樣。 再參考圖7A，來自乘法器720a至720d之解展開IDES及 Q des取樣係利用加法器722a至722d作選擇性地組合以產生 一組組合的I c及Q c取樣。特別的是，加法器722a會組合 來自乘法器720a及720c之解展開I DES取樣以產生對應晶片 前半部的第一組合IC1取樣，加法器722b會組合來自乘法 器720b及720d之解展開I DES取樣以產生對應晶片後半部的 第二組合IC2取樣，加法器722c會組合來自乘法器720a及 -39 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
線 595149 A7 B7 五、發明説明（37 ) 720c之解展開Q des取樣以產生第一組合Q ci取樣，而加法 器722d則會組合來自乘法器720a及720c之解展開Q DES取樣 以產生第二組合Q C2取樣。在内插之前可以利用加法器 7 2 2組合來自不同晶片之一半取樣，以簡化内插器之設 計。及閘7 1 8及ZERO一0及ZERO一1信號可以用以將來自兩 個晶片之取樣加總於其不使用時將其關閉，使得在前向連 接符號解調變中每一晶片可以包括一複數或較高階的調變 符號。 如圖7 A所示之特定具體實例中，關聯器5 2 2包括一内插 器7 3 0可以在各種時間補償下產生取樣數值。舉例來說， 如果提供兩個複數資料取樣給每一晶片（換言之，在時間 補償〇Tc及〇· 5TC，其中Tc係晶片的週期）的話，内插器 7 3 0可用以在其它時間補償例如，〇.i25Tc，〇.25Tc， 〇.37Tc，0.625TC，0.75TC，0.875TC 等產生内插資料。内插 之時間解晰係視内插器7 3 0之特殊設計而定。内插器7 3 0 可用以，舉例來說，利用比取樣期間更細密（例如，細密 〇.5Tc)的時間解晰來辨別一多重路徑。 圖7 C所示的係線性内插之圖式《如圖7 C所示，在取樣 索引（η)之取樣的振幅為A而在後面的取樣索引（n+1)之取 樣的振幅為B。該取樣週期會正規化（normalized)成數值 1 · 0。在取樣索引（η )及（η + 1)之取樣可以用以預測在其它 時間補償例如，0.25，0.50，0.75等處的取樣數值。對線性 内插而言，在時間補償0.25處的取樣振幅可以預測為 0.75Α+0.25Β，在時間補償0.5處的取樣振幅可以預測為 -40- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐）
裝 訂
595149 A7 B7 五、發明説明（38 0·50Α+0·50Β ’而在時間補償〇 75處的取樣振幅可以預測 為0.25Α+0.75Β ^利用四的因子縮放該取樣，在時間補償 0·0’ 0.25，0.5，〇·75，及1·〇處的取樣振幅可以分別表示為 4Α ’ 3Α+Β，2Α+2Β，Α+3Β，及4Β。 圖7D所示的是内插器730之特定具體實例之方塊圖。 在此具體實例中，内插器73〇係作為一可以提供三種不同 時間補償（例如，〇·25，0.50，及0.75 )處的内插取樣之線 性内插器。内插器730也可以設計成具有（1)提供零值輸 出，（2)經由接收取樣饋送（feed) , (3)提供内插取樣，或 其組合β 來自加法器722a至722d之組合IC1，IC2，QC1，及QC2符號 會分別提供給縮放元素770a至770d。在每一縮放元素770 内，該取樣會提供給一多工器772之XI輸入，乘二 (times-two )元素774之一個輸入，以及加法器776之一個 輸入。乘二元素7 7 4會以二的因子縮放所接收之取樣並且 將縮放後的輸出提供至多工器772之X2輸入以及加法器 776之另一個輸入。加法器776會將輸入取樣及X2縮放取 樣加總並且將加總後之輸出提供給多工器7 7 2之X 3輸 入。多工器772也會在其X0輸入處接收一零（’’0")信號。 接著多工器7 7 2會選擇其中一個輸入的取樣，根據控制信 號OFFSET，並且將所選取之取樣提供給閂7 8 0 〇 如圖7D所示，縮放元素770a及770b可以是互補的形 式，而縮放元素770c及770d也可以是互補的形式。對特殊 的時間補償0.25，0.50，或〇·75來說（利用控制信號 -41 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公萤) 595149 A7 ____Β7 五、發明説明（39 ) ^~ ~一 OFFSET表示），該數值3IC1，2IC1，或1IC1，會分別係從 縮放元素770a提供至閂7 80a，而數值IC2，2IC2，或 3 I a，則會分別從縮放元素770b提供至閂780b。接著來自 閂780a及780b之取樣會提供給加法器782a，而來自閂780c 及780d之取樣則會提供給加法器782b。來自加法器782a之 輸出包括内插I取樣，而來自加法器782b之輸出包括内插 Q取樣。來自加法器782a及782b之内插取樣係作為來自關 聯器5 2 2之關聯I C0R及Q C0R。來自閂780a至780d之輸出也 分別包括（非内插）關聯IC0R1，IC0R2，qC0R1，及qc〇R2取 樣。 内插器730可以操作在幾個不同結構之其中一個。舉例 來說，如上所述，内插器7 3 0可以輸出零，經由接收取樣 饋送，提供内插取樣，或上面之組合β在多工器772之 Χ0輸入處的零值會被選取以輸出零，以及在乂1輸入處之 取樣則會被選取經由接收取樣饋送。而為了執行内插，多 工器772會選取XI，Χ2，或Χ3數值而在互補對中的另一 個多工器772則會選取互補值Χ3，Χ2，或XI。 在一如上所述之具體實例中，每一晶片週期會提供兩個 資料取樣並且利用關聯器5 2 2處理（例如，解展開）β每一 晶片週期之兩個取樣可以在内插器7 3 0内組合以便在每一 晶片週期中提供一單解展開取樣。為組合每一晶片之工取 樣，用以縮放元素770a及770b之多工器之XI輸入處的取 樣會被選取並且利用加法器782a加總以提供組合〖取樣。 同樣地，為組合每一晶片之Q取樣，用以縮放元素77〇c及 -42-
595149 A7 B7 五、發明説明（) 770d之多工器之XI輸入處的取樣會被選取並且利用加法 器782b加總以提供組合Q取樣。 在HDR CDMA系統中，該傳送流量資料會劃分成幾個資 料串，而每一資料串係由一特殊的沃爾什（Walsh )編碼所 覆蓋。如同HDR CDMA系統之定義，每一沃爾什（Walsh ) 編碼相當於一具有1 6個晶片長度的沃爾什（Walsh )符號。 為頻道化該資料，會利用分配給傳送位元之頻道的1 6 -晶 片沃爾什（Walsh)符號來覆蓋每一資料位元。對每一沃爾 什（Walsh)符號週期來說，會產生並且組合在16個頻道傳 送之1 6個資料位元的1 6個沃爾什（Walsh)符號。該1 6個 沃爾什（Walsh)符號係彼此正交並且，在沒有失真的情況 下，因為在正交序列間的交叉關聯性為（理想上）零，所以 可以個別地在接收器單元中還原。 圖8 A所示的係在資料處理器2 3 0内之符號解調變器及組 合器524之特定具體實例之方塊圖。來自關聯器522之成 對盼聯取樣係提供給一解覆蓋元素820其會利用頻遒化 (例如，沃爾什（Walsh))符號解覆蓋該取樣以提供解覆蓋 取樣。該解覆蓋資料符號以及該複數前導符號會提供給一 前導解調變器850其會利用該前導同時解調變該資料以產 生解調變符號。接著該解調變符號會提供給一符號累加器 870並且可以與來自其它信號路徑或其它重覆傳送之其它 解調變符號組合。來自符號累加器870之輸出包括處理過 的符號其接著會提供給緩衝器/解間隔插入器234(見圖 5)〇 -43- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂
線 595149
A7 B7 五、發明説明（41 )
符號解調變器及組合器524可以設計成在每一時脈循環 對幾個取樣（例如，四，八，十六等）進行運算。符號解調 變器及組合器524可以同時處理的幾個取樣通常都會與_ 些係數有關例如，可以提供給符號解調變器及組合器5 2 4 之取樣的速率’符號解調變器及組合器524内的元素寬度 等。 & 圖8 B所示的係可以使於實現解覆蓋元素8 2 〇之快速哈達 瑪（Hadamard)轉換（FHT)元素之特定具體實例之方塊 圖。在一具體實例中，該關聯之Ic〇r&qc〇r取樣會以循序 及交替的方式提供至FHT元素820，每個時脈循環一個取 樣。在一具體實例中，FHT元素8 20係設計成具有利用一 個或多個長度為N，N係為可程式的，的沃爾什（Walsh ) 符號執行接收取樣之沃爾什（Walsh)解覆蓋之能力。 FHT元素820可以設計成在一些不同的結構下運算。舉 例來說，FHT元素820可以利用一特殊長度n之特殊沃爾 什（Walsh )符號解覆蓋該輸入取樣。在此結構中，ρ η T元 素820會接收Ν個I C0R取樣及Ν個Q C0R取樣（換言之，Ν -晶 片Icor及Qcor向量對）並且利用該特殊沃爾什（Walsh)符號 在揍收取樣方塊上進行N -晶片沃爾什（Walsh )解覆蓋以產 生一對解覆蓋的I DEC及Q dec符號。 另外，F Η T元素8 2 0可以利用全部ν個沃爾什（Walsh ) 符號解覆蓋該接收取樣。在此結構中，F Η T元素8 2 0會利 用含有Ν對IC0R及QC0R*樣的向量執行N-by-N的哈達瑪 (Hadamard )矩俾乘法函數（相當於ν個沃爾什（Walsh )符 -44- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂
線 595149 A7 B7 五、發明説明（42 ) 號，每個沃爾什（Walsh)符號具有n晶片的長度）以產生N 對解覆蓋I DEC及Q DEC符號。利用全部N個沃爾什（Walsh) 符號解覆蓋有相當好處，舉例來說，在HDR CDMA系統可 以傳送的資料超過一傳送到特殊終端機的頻道。 在一具體實例中，為了發送ICOR&Qc〇R取樣之處理以及 將電路的數量最小化，FHT元素820以在交替的時脈循環 上處理I (:⑽及Q cor取樣。這樣可以利用一單F Η T元素8 2 0 在交替的時脈循環中提供解覆蓋I DEC及Q dec符號給後面的 處理單元，而該QDEC符號與對應的IDEC符號會有一單時脈 循環延遲。接著後面的處理單元可以設計成可以對F H τ 元素820所提供之解覆蓋IDEC及QDEC符號進行運算，不需 要等待該方塊中要處理的全部I 〇011符號及要處理的q c〇r符 號。FHT元素820可以適當地管理在FHT元素820内的記 憶元素以便交替的I C0R及Q C0R取樣上進行運算。 F Η T元素8 2 0係一串列式的處理引擎用以串列式地接收 取樣，每個時脈循環一個取樣，並且在一特殊處理延遲之 後每一時脈循環提供一個解覆蓋符號。該特殊取樣方塊之 解覆蓋符號會延遲幾個特殊時脈循數量，該延遲部分係自 沃翁什（Walsh)符號的長度來決定。對每個具有ν個資料 取樣的方塊來說，F Η T元素8 2 0會串列式地提供對應N個 沃爾什（Walsh)符號的N個解覆蓋符號。來自fht元素 8 2 0之解覆蓋符號係輸入取樣及沃爾什（Walsh)符號之間 的關聯。 快速哈達瑪（Hadamard )轉換元素可以利用L個bufferfly -45- 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂
線 595149 A7 B7 五、發明説明（43 ) 轉換元素對長度為N = 沃爾什（Walsh)符號進行解覆 蓋。在圖8 B.所示之特定具體實例中，為解覆蓋1 6 -晶片沃 爾什（Walsh)符號，FHT元素820包括四個串聯的 bufferfly轉換元素830a至830d。每一 bufferfly轉換元素 8 3 0會執行所需要的加總及減法運算子集。每個連績的 bufferfly轉換元素830會進一步與前面bufferfly轉換的結 果進行交叉耦合。 在每一 bufferfly轉換元素830内，該輸入取樣會提供至 多工器832之輸入，加法器834之減除（subtracting )輸 入，以及加法器836的第一加總輸入》多工器832也會接 收加法器834之輸出並且交替地提供加法器834a的輸出 或輸入取樣給記憶元素8 3 8。記憶元素8 3 8的輸出會提供 給加法器8 3 4之加總輸入，加法器8 3 6之第二加總輸入， 以及也會接收加法器836之輸出之多工器8 40之一個輸 入。多工器840會交替地提供記憶元素838之輸出以及加 法器8 3 6之輸出給閂8 42。閂8 4 2之輸出會提供給下一個 bufferfly轉換元素830之輸入。最後一個bufferfly轉換元 素830d的輸出包括該解覆蓋符號。 一種FHT元素的設計及運算於美國專利編號5,561，618， 標題為 ’· METHODS AND APPARATUS FOR PERFORMING A FAST HADANARD TRANSFORM，"中有進一步的細部說 明，該專利係受讓於本發明之受讓人並且此處予以參考引 用。 在圖8B所示之具體實例中，FHT元素820可以程式化 -46 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
595149 A7 B7 五、發明説明（44 ) 以執行可變長度（例如，1，2，4，8，或1 6 )之快速哈達瑪 (Hadamard)轉換（換言之，解覆蓋）。FHT元素8 20所支援 之最長FHT長度係由所使用之bufferfly轉換元素830數量 來決定，並且較短長度的F Η T可以利用略過一個或更多 個bufferfly轉換元素830來執行。較長長度的FHT也可以 使用額外的bufferfly轉換元素830來執行。 在圖8 B所示之具體實例中，〗c〇R& q c〇R取樣係在交替的 時脈循環中於相同的匯流排提供給F Η T元素8 2 0。該分時 多工係利用沃爾什（Walsh )計數器（圖8Β中未顯示）來達 成，當第一個關聯取樣到達F Η T元素8 2 0的前面時該計數 器便會清除。該分時多工可以共用硬體，因此FHT元素 8 2 0可以執行I c〇R及Q c〇R取樣之解覆蓋。在另一具體實例 中，Icor及Qcor取樣會以並列的方式提供給兩個FHT元 素，每一 F Η T元素係用以執行個別I c〇R或Q COR取樣之解 覆蓋。 圖8 C所示的係前導解調變器8 5 0之特定具體實例之方塊 圖。來自FHT元素820之解覆蓋IDEC及qdec符號以及複數 前導PI&PQ符號會提供給前導解調變器850，其同時利用 該前導解調變該解覆蓋符號。該前導解調變可以表示為： JQpEM ^ ^DEC JQdec) =+ QdEC^Q ^ j(r ^t>£C^Q QoEC^i) =cross{IQ7P)\ 等式（3) 該解調變 I DEM及Q DEM符號牙Θ表示為： •47- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂
線 595149 A7 B7
五、發明説明（45 ) = ^>£C尸/ + / 以及 等式（4) 一， =("+Q^C尸/). 等戈（5 ) 在解調變器850内，會分別地提供解覆蓋丨D£C及Q dEC符 號（例如，在交替的時脈循環中）給閂852a及852c。閂852a 之輸出還會進一步地由閂852b鎖定以時間較準（time-align ) I dec及Q dec符號。問852b及852的輸出包括複數資 料符號。相同地，該Pi及Pq前導符號會分別由閂854A及 854B鎖定。閂854a及854b之輸出會提供給每一多工器 856a及856b。每一多工器8 5 6會選取p^pQ前導符號，視 執行點或交叉乘積而定。多工器856a及856b之複數前導符 號會分別提供給乘法器860a及860b，其也會接收分別來自 閂852b及852c之複數資料符號。每一乘法器860會執行該 複數資料符號之一要素（換言之，Idec4Qdec)與該複數前 導符號之一要素（換言之，1>1或1>(3)的乘法並且提供所得的 乘積給各自的閂8 6 2。 問862a的輸出會提供給也會接收控制信號CR〇ss之互斥 或閘8 6 4。閂862b之輸出以及互斥或閘864之輸出會提供 給進行符號加總的加法器8 6 6並且提供該加總輸出給符號 累加器8 7 0。 ° ' 從等式（4)中’该解調變〗符號可以利用以乘法器 860a進行I DEC資料符號與p I前導符號的乘法，以乘法器 860b進行QDEC資料符號與％前導符號的乘法，並且利 加法器8 6 6組合乘法器86〇a及86〇b之結果而產生。相同 -48 -
595149 A7 _____ Β7_ 五、發明説明（46 ) 地，從等式（5 )中，該解調變Q DEM符號可以利用以乘法器 860a進行IDEC資料符號與？(3前導符號的乘法，以乘法器 860b進行Qdec資料符號與？！前導符號的乘法，將乘法器 860a的結果反向，並且利用加法器8 6 6組合乘法器860b及 互斥或閘8 6 4的反向結果而產生。因此，為產生該解調變 Qdem符號，多工器856a及856b會將提供給乘法器860a及 860b的ΡϊΚΡρ前導符號交換，而互斥或閘864會反向乘法 器860a之結果。 圖8 C中還顯示符號累加器8 7 0之特定具體實例之方塊 圖。前導解調變器850之解調變Idem&qdem符號係串列式 地提供給加法器8 72。先前計算之ipre&qpre符號會從緩 衝器/解間隔插入器2 3 4擷取出來（例如，成對地）並且提 供給閃874。多工器876會耦合至問874並且選取Ipre4 Q pre符號以提供給及閘8 7 8 ^及閘8 7 8也會接收控制信號 FIRST，如果沒有符號累加要執行的話其會讓及閘8 7 8的 輸出為零。及閘8 7 8的輸出會提供給加法器8 7 2並且將接 收到的I DEM或Q DEM符號加總。加法器872之輸出包括提供 回緩衝器/解間隔插入器234之累加（換言之，處理過）IPR0 或Q PRO符號。 圖9所示的係資料處理器2 3 0内之累加器5 2 6之特定具 體實例之方塊圖，其可以用以處理流量資料，前導參考， 以及其它信號資料。在使用者終端機處，累加器5 2 6可以 用於搜尋接收信號之強烈例證，還原該前導參考，擷取該 電源控制位元等。在基地台處，累加器5 2 6可以用以執行 -49- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 595149 A7 B7 五、發明説明（47 ) 上面的功能並且也可用以處理其它的信號資訊例如，資料 要求信息（DRC)。 在圖9所示之特定具體實例中，關聯器5 2 2之關聯IC0R及 Q COR 取樣會提供給一組八個解覆蓋及累加元素91 Oa至 910h。在本發明的範圍内可以使用不同數量的解覆蓋及累 加元素910。在每一解覆蓋及累加元素910内，該關聯 Icor或Qcor取樣會提供給也會接收沃爾什（Walsh)產生器 9 14之沃爾什（Walsh)符號的互斥或閘912。沃爾什 (Walsh )產生器9 1 4可以程式化以利用載入相關的閃9 1 6 中對應的沃爾什（Walsh)編碼以產生一特殊的沃爾什 (Walsh)符號。因此，該八個解覆蓋及累加元素91〇a至 910h可以程式化以利用八個不同的沃爾什（Walsh )符號對 一特殊的I C0R及Q CORM樣方塊進行解覆蓋。 在前向連接上，會利用一解覆蓋元素處理電源控制資 料。在反向連接上，可以利用八個解覆蓋元素以解調變資 料率控制（D R C )資料以及將F Η T當作D F T進行（換言之， non-fast) 〇 在每一解覆蓋及累加元素9 1 0内，互斥或閘9 1 2會利用 該沃爾什（Walsh)符號進行資料取樣之解覆蓋並且將該解 覆蓋取樣提供給多工器922其中一個輸入。多工器922的 另一個輸入會接收來自關聯器5 2 2之個別關聯取樣（換言 之’ I COR1 ’ I COR2 ’ Q COR1，或Q COR2 )。視執行的特殊工作而 定，多工器922會提供多工器922之解覆蓋取樣或關聯取 樣給加法器924。加法器924也會接收來自ADD gate 926 -50- 本紙張尺度適用巾SS家標準(CNS) A4規格(21GX297公釐） --
裝 訂
595149 A7 ____B7 五、發明説明（48 ) <先前鎖定取樣，並且提供累加輸出給第一組暫存器 928a及928b(串聯耦合）及第二組暫存器93〇&及93〇1)(也係 串聯摘合）。閂928b之鎖定輸出以及控制信號FLUSH /會提 供給及閘9 2 6之輸入，如果控制信號FLUSH /為低的話其 會提供數值零給加法器9 2 6而如果控制信號FLUSH /為高 的話則會提供鎖定輸出。閂93〇b之鎖定輸出包括累加符 號，並且提供給多工器940之其中一個輸入。 多工器940會接收來自全部八個解覆蓋以及累加元素 910a至910h之累加符號並且將所接收之符號序列式地提供 給閂9 4 2其會進一步耦合至資料匯流排5 1 〇。接著可以利 用控制器2 4 0從閂9 4 2擷取出該累加符號。 如圖9所示，該關聯Ic〇R及qc〇r取樣也會提供給解覆蓋 及累加元素910b内的平方器952。平方器952會將所擷取 之取樣平方並且提供該平方取樣給多工器954其中一個輸 入，該多工器954其也會接收來自互斥或閘912b之解覆蓋 取樣。接著多工器954會提供該平方取樣或解覆蓋取樣給 多工器922b，視控制信號SQUARE而定。平方器952會支 援前導載波干擾能量（carrier-to-interference energy)之預 估計算，其係用以評估信號連接之品質。 累加器5 2 6可為程式化以執行一些工作。舉例來說，累 加器526可為程式化以同時解覆蓋八個不同頻道。在圖9 所示之具體實例中，該關聯IC0R及QC0R取樣會以分時多工 的方式（換言之，I COR ’ Q COR ’ I COR，Q COR，等）提供給每 一解覆蓋及累加元素9 1 0。在第一組閂的兩個閂928a及 -51 - 本纸乐尺度適用中國國家標準(CNS) A4規格(210X297公釐) 595149 五、發明説明（49 ) 928b支援I COR及Q⑶尺取樣的分時多工累加。 累加器5 2 6也可以程式化以協助搜尋接收信號中之強烈 例證。舉例來說，累加器526可以在後面能量平方的八個 累加器中的每一個累加不同補償之I，q向量。如果該前 導參考係以沃爾什（Walsh)編碼零覆蓋的話，在接收器單 元便不需要解覆蓋。在所示之具體實例中，累加器526可 以程式化以同時處理四個不同的時間補償，每一個時間補 償係由一對個別的解覆蓋及累加元素91〇來處理。 在本發明之某些具體實例中，微控制器23 2係用以接收 控制器240所發送之工作並且指導接收器單元2〇〇之各種 元素之運算以執行所發送之工作。每一工作可以定義為包 括一系列的運算步驟或一些其它工作。舉例來說，可以發 送一項工作在特殊時間補償中處理_特殊多重路徑，搜尋 在特殊時間視窗内之強烈信號例證等。該搜尋工作可以利 用指導關聯器522及累加器526在特殊時間間隔(例如， %個晶片）中在特定的PN補償處進行前導信號的關聯。 也可以發送-項工作處理全部指定的多重路徑在多重時 間補償處搜尋強烈信號例證等。在—具體實例中，微控制 器23 2會對每一項接收到的工作引發_適當的工作狀態機 並且維持工作持續期間的工作狀態機。視所要處理的特殊 工作而定’微控制器232還可以對較低階的工作引發一個 2或3=二的工作狀態機。當完成特殊工作時，微控制器 232會通知控制器240。 工 搜尋工作，資料處理工作，信號處理工作，以及其它 -52- 本紙張尺度適財® ® A视格(21G X 297公釐） 595149 A7 B7 五、發明説明（50 ) 作所要執行的處理在下列的專利及專利申請案中有進一步 的詳細說明，該些專利係受讓於本發明之受讓人並且此處 予以全部參考引用： 1) 美國專利編號5,644,591及5,805,648，標題皆為 f, METHOD AND APPARATUS FOR PERFORMING SEARCH ACQUISITION IN A CDMA COMMUNICATIONS SYSTEM"； 2) 美國專利編號5,867,527及5,867,527，標題皆為 ” METHOD OF SEARCHING FOR A BURSTY SIGNAL"; 3) 美國專利編號5,764,687，標題為"MOBILE DEMODULATOR ARCHITECTURE FOR A SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM” ； 4) 美國專利編號5,577,022，標題為"PILOT SIGNAL SEARCHING TECHNIQUE FOR A CELLULAR COMMUNICATIONS SYSTEM” ； 5) 美國專利編號5,654,979 ，標題為"CELL SITE DEMODULATION ARCHITECTURE FOR A SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEMS” ； 6) 美國專利申請案序號08/987,172，標題為nMULTI CHANNEL DEMODULATOR”，於 1997 年 1 2 月 9 日歸 檔；以及 7) 美國專利申請案序號09/283,010 ，標題為 "PROGRAMMABLE MATCHED FILTER SEARCHER”， 於1999年3月3 1曰歸檔。 -53- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 595149 A7 ______Β7__ 五、發明説明（51 ) 圖1 0所示的係可以用以控制接收器單元2 Ο 0之元素（例 如’緩衝器2 2 4及資料處理器2 3 〇 )之運算的微控制器2 3 2 之特定具體實例之方塊圖。微控制器2 3 2包括一耦合至計 數器1014以及閂1 〇 16a及1016b之序列控制器1 〇 12。計數器 1014及問1016&會進一步分別耦合至閂1〇16(：及1〇164，其 會進一步耦合至資料匯流排5 1 〇。 閂1016b會儲存微控制器2 3 2的狀態，並且可以整合在 序列控制器1012内《閂l〇16d會從資料匯流排5 10接收控 制器2 4 0所發送的工作字組。閂i〇i6c會從資料匯流排 5 1 0接收應用在所發送工作的一個或多個參數值。此類參 數值會指定，舉例來說，執行搜尋功能的時間間隔β在執 行該項工作的持續期間，計數器1014會向下計數指定的時 間間隔並且提供一表示時間間隔結束的信號給序控制器 1012。 在一具體實例中，為簡化設計及減少電路複雜性及成 本，序列控制器1012係利用組合式的邏輯來實現。該邏輯 會實現用以序列傳送該所發送工作所需要的工作狀態機。 每一工作狀態機會提供指導接收器單元内各種元素，例 如，緩衝器224，關聯器522，符號解調變器及組合器 524，累加器526，以及緩衝器/解間隔插入器234之運算 的適當控制信號。控制序列傳送各項功能的信號以及控制 該緩衝器及處理元素以執行所發送的工作。舉例來說，該 控制信號會控制圖6 C中的各個多工器（例如，多工器 612，622，及5 4 6)以選取適當的輸入至多工器以提供給緩 -54- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公羡) 衝器224及緩衝器/解間隔插入器23 4。序列控制器1012 會進一步指導各個位址產生器5丨2及5 4 2的運算以產生所 需要的位址。 圖1 1 A係時間補償為零之資料處理器2 3 0之資料取樣處 理的時間圖。在此實例中，每一晶片週期有兩個資料取樣 可以使用並且每一資料取樣具有四個位元的解析度。對每 一 32位7C的讀取運算來說，可以從緩衝器224擷取8_晶 片週期的16個複數ΙρΝ及QpN取樣或是晶片週期的四個 複數資料取樣。 在第一個時脈循環中，會從緩衝器224擷取八個晶片 複數PN取樣並且^^供給在關聯器η〗内的問732(見圓 7A)。在第二個時脈循環中，會從緩衝器224擷取對應時 間補償0.0, 0.5, 1·〇,以及h5的前面兩個晶片之資料取樣 並且分別由閂712a，712b , 712c，以及712d鎖定。在第三 個時脈循環中，閂712中的取樣會被閂714重新鎖定，並 且會從緩衝器224擷取對應時間補償2〇，2 5，3 〇，以及 3 . 5的下面兩個晶片之資料取樣並且分別由閂71以， 712b，712c，以及712d鎖定。在第四個時間循環中，對應 時間補償0·0及0.5的第-晶片資料取樣會分別以關聯器 5 2 2内的乘法器72如及72〇1)進行關聯。在第五個時脈循環 中，關聯器522係閒置的。在第六個時脈循環中，對應時 間補償i · 0及i · 5的第二晶片資料取樣會分別以乘法器 720c及72Gd進行關聯。在七至十與時脈循環所執行的處理 會與時脈循環三至六中所執行的處理相同。該資料處理還 -55- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公茇) 會以相同的纟式繼續直到需要及擷取下 '组PN取樣為 止。 圖11B所示的係時間補償為之資料處理器23〇之資 料取樣處理的時間圖。在-具體實例中，掏取自緩衝器 224之資料取樣會開始於偶數晶片索引（例如，〇，2, 4, 等）。因A ’對-特殊多重路徑之時間補償可以劃分成整 數部分以及分數部分。整數部分會辨識可㈣取出該資料 取樣的的特殊偶數晶片索引。分數部分會辨識在所擷取的 資料取樣中該特殊的半個晶片補償。 如圖所示，會以與時間補償零相同的方式從緩衝器 224擴取PN取樣以及資料取樣。然而，在第三個時脈循 環中，該資料處理係在對應時間補償丨5的資料取樣上進 行。特別的是，時間補償K5及2·〇的資料取樣會分別以 乘法器720d及720a進行關聯。同樣地，在第5個時脈循環 中，時間補償2·5及3.0之資料取樣會分別以乘法器72讥及 720c進行關聯。接著該資料處理會以相同的方式繼績。 如上所述之接收器單元可以有益地使用於通訊系統中的 使用者終端機或基地台。前向及反向連接之信號處理可以 不祖同並且一般都會視所實現的特殊CDMA標準或系統而 定。同時，使用者終端機之必要條件會與基地台不同。舉 例來說’通常使用者終端機必須處理來自一個基地台的單 一傳送或來自多個基地台之多餘（redundant)傳送，反之通 常基地台則必須同時處理來自多個使用者終端機之多個 (以及不同）傳送。因此，通常該接收器單元會針對所使用 -56- 本紙張尺度糾t S目家择A4規格(21GX297公釐) W149 A7
的某項特殊應用而作特別的設計。 上述接收器單元2〇〇的元素（例如，位址產生器22〇 ,輸 入貝料介面222，緩衝器224，資料處理器230，微控制 器2 〇 2 ’控制器2 4 0等）可以實現在一個或多個應用積體 私路（ASIC) ’數位信號處理器，控制器，微控制器，微 處理器’或其它設計成執行於此處所述之功能之電子單元 中’或其組合《緩衝器224及緩衝器/解間隔插入器234 可以實現在一個或多個隨機存取記憶體（Ram)，動態 KAM( DRAM)’ FLASH記憶體，或其它記憶體技術的裝置 中。同時’緩衝器224及緩衝器/解間隔插入器234也可 以實現在用以實現接收器單元2〇〇之其它元素的相同積體 電路内。 為了清楚起見’本發明之許多觀點及具體實例已經特別 在HDR CDMA系統之前向連接資料傳送的内容中作特別的 說明°然而’本發明也可以運用於反向連接資料傳送及其 它的通訊系統（例如，IS-95 CDMA系統，W-CDMA系統等） 中。 已經提出前面的較佳具體實例說明，這讓熟習該技藝的 人士可以使用及利用本發明。對於熟習該技藝的人士來說 可以容易地對該些具體實例作出各種修正，而且此處所界 定的一般原理可以運用在未使用本發明功能的其它具體實 例中。因此’本發明並不侷限於此處所示的具體實例而是 涵蓋與此處所揭露的原理及新穎特性相符的最廣範圍。
裝 訂
線 -57- 本紙張尺度適用中國國豕標準(CNS) A4規格(210X 297公釐)

Claims (1)

  1. 595149
    1· 一種無線通訊系統之接收器單元，包括： 一第一緩衝器接收並且儲存特硃取樣率之數位化取 樣；以及 一與該第一緩衝器耦合的資料處理器可以從該第一緩 衝器中類取數位化取樣區段並且以一組特殊的參數值處 理所擷取到的區段，其中該資料處理器係根據頻率高於 取樣率的處理時脈進行運算0
    2·如申請專利範圍第1項之接收器單元，尚包括： 裝 一耦合至該資料處理器之控制器用以發送該資料處理 器的工作以及處理來自該資料處理器的信號資料。 3. 如申請專利範圍第2項之接收器單元，丨中該控制器係 用以指導數位化取樣之區段的處理。 訂 4. 如申請專利範圍第2項之接收器單元，其中該控制器係 用以執行每-個要處理的信號例證的前導處理以及時間 追蹤。 5.如申請專利範圍第2項之接收器單元，其中該控制器 用以執行每一個要處理的信號例證的時脈偵測。 6. 如申請專利範圍第2項之接收器單元 用以執行數位化取樣之頻率追蹤。 如申請專利範圍第1項之接收器單元， 一接收器， 取樣。 用以接收並且處 其中該控制器係 尚包括： 理傳送信號 以提供數位化
    其中該資料處理 8·如申請專利範圍第1項之接收器單元 器包括 -58-
    595149 A8 B8 C8 D8 申請專利範圍 .一關聯器，用以利用對應的PN解展開序列之區段來 解展開數位化取樣擷取區段。 9.如申請專利範圍第8項之接收器單元，其中該資料處理 器尚包括 一符號解調變及組合器，耦合至該關聯器並且用以接 收及處理該關聯取樣以提供處理過符號。 10·如申請專利範圍第8項之接收器單元，其中該資料處理 器尚包括 一累加器，耦合至該關聯器並且用以接收及處理該關 聯取樣以提供累加結果。 11·如申請專利範圍第9項之接收器單元，其中該資料處理 器尚包括 一第二緩衝器，耦合至該符號解調變及組合器並且用 以儲存處理過之符號。 12·如申請專利範圍第8項之接.收器單元，其中該關聯器包 括 一組K個乘數器，用以同時解展開κ個複數數位化取 樣。 13·如申請專利範圍第1 2項之接收器單元，其中該關聯器 尚包括 一組Κ個加法器，耦合至該κ個乘法器，每一加法器 係用以接收並且加總來自兩個乘法器之成對取樣。 14·如申請專利範圍第8項之接收器單元，其中該關聯器包 括 -59- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公紫)
    裝 訂
    A8 B8 C8 _ D8__ 々、申請專利範園 .一内插器，用以接收並且内插來自PN解展開之解展 開取樣以產生内插取樣作為該關聯取樣。 15·如申請專利範圍第1 4項之接收器單元，其中該内插器 包括 一對或多對縮放元素，每一縮放元素會接收並且以特 殊的增益來縮放個別的解展開取樣以產生縮放後取樣， 以及 一個或多個加法器，每一加法器會耦合至個別的縮放 元素對並且接收及加總來自該縮放元素對的縮放後取樣 以產生内插取樣。 16.如申請專利範圍第9項之接收器單元，其中該符號解調 變及組合器包括 一解覆蓋元素，用以接收並且以一個或多個頻道化編 碼解覆蓋該關聯取樣以提供解覆蓋符號。 17·如申請專利範圍第1 6項之接收器單元，其中該頻道化 編碼係具有可程式並且可以由參數值界定之長度的沃爾 什（Walsh)編碼。 18·如申請專利範圍第1 6項之接收器單元，其中該解覆蓋 元素係以具有L級之快速哈達瑪（Hadamard)轉換（FHT)元 素所實現。 19·如申請專利範圍第18項之接收器單元，其中該fht元 素係用以在交替時脈循環上接收並且處理同相以及正交 的關聯取樣。 20.如申請專利範圍第i 8項之接收器單元，其中該fht元 -60-
    595149
    章係用以利用一個或多個長度為1，2，4 , 8 , 16 , 32， 64，或128之沃爾什（Walsh)符號進行解覆蓋。 21·如申請專利範圍第1 6項之接收器單元，其中該符號解 調變及組合器尚包括 一前導解調變器，耦合至該解覆蓋元素並且利用該前 導符號解調變該解覆蓋符號以提供解調變符號。 22·如申請專利範圍第2 i項之接收器單元，其中該符號解 調變及組合器尚包括 一符號累加器，耦合至該前導解調變並且用以累加來 自多重信號例證之解調變符號以提供處理過符號。 23·如申請專利範圍第1 1項之接收器單元，其中該第二緩 衝器係用以提供處理過符號給後面的信號處理元素，其 輸出順序與輸入順序不同，以提供處理過符號之解間隔 插入。 24·如申請專利範圍第23項之接收器單元，其中該第二緩 衝器包括至少兩個區段，一區段用以儲存目前處理之封 包的處理過符號而另一區段則用以儲存要提供給後面信 號處理元素之先前已處理封包之處理過符號。 25·如申請專利範圍第1 〇項之接收器單元，其中該累加器 係用以在可程式時間間隔中累加該關聯取樣以提 信號預測。 N 導 26.如申請專利範圍第1 〇項之接收器單元，其中該累加 包括 ^ 多個累加元素，每一個累加元素係用以提供特殊時間 -61 · 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
    裝 ij 595149 A8 B8 C8 D8 申請專利範圍 補償之前導信號預剛。 27·如申請專利範圍第2項之接收器單元，其中 用以引發正在處理中之每一信號例證之時間狀 機。。 28·如申請專利範圍第2 7項之接收器單元，其中每一引發 時間狀態機包括 一時間追蹤迴路，用以追蹤要處理之信號例證的移 動。 29·如申清專利範圍第2項之接收器單元，其中該控制器係 用以接收一時間k號並且根據所接收之時間信號開始處 理該數位化取樣區段。 30·如申請專利範圍第2 9項之接收器單元，其中該時間信 號係基於該控制器所提供之比較值而產生。 31·如申請專利範圍第2 9項之接收器單元，其中該時間信 號係表示已經儲存至該第一緩衝器之數位化取樣之特殊 數量。 32.如申請專利範圍第2項之接收器單元，其中該取樣率與 非同步於該處理時脈。 33·如申請專利範圍第2項之接收器單元，尚包括 一微控制器，耦合至該控制器及用以接收該發送工作 並且產生一組控制信號以指導該第一緩衝器及該資料處 理器之運算以執行所發送的工作。 34. 如申請專利範圍第3 3項之接收器單元，其中該微控制 器係用以引發每一個要處理的工作之工作狀態機。 35. 如申請專利範圍第3 3項之接收器單元，其中該微控制 -62- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 595149
    器包括 一組閂，用以鎖定一發送工作及一個或多個運用在該 發送工作的參數值， 至少一個計數器，每一計數器係耦合至—個別的閃並 且用以根據儲存於閂中的數值提供一指示信號，以及 一序列控制器，用以接收至少一個指示信號以及發送 工作並且產生該組控制信號。 36·如申請專利範圍第1項之接收器單元，尚包括： 二貝料介面’搞合至該弟一緩衝器，該資料介面係用 以接收該數位化取樣，捨棄不必要之取樣，並且將該取 樣合成適用於有效儲存至•該第一緩衝器之字組。 37·如申請專利範圍第1項之接收器單元，其中在每一緩衝 存取時可以將32位元或更多位元之字組寫入該第一緩 衝器或從該第一緩衝器讀取。 38·如申請專利範圍第1項之接收器單元，其中該第一緩衝 器係用以儲存二個或更多個數位化取樣封包。 39.如申請專利範圍第1項之接收器單元，其中該第一緩衝 器可以進一步儲存用於解展開該數位化取樣之PN取 樣。 40·如申請專利範圍第i項之接收器單元，其中該接收信號 之多個例證係藉由在多重時間補償擴取及處理數位化取 樣區段來處理。 41.如申請專利範圍第i項之接收器單元，其中至少其中一 個參數值係可程式的。 -63- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    裝 訂
    595149 A8 Βδ C8
    42.如申請專利範圍第1項之接收器單元， 該通訊系統之晶片率的兩倍。 43·如申請專利範園第1項之接收器單元， 之頻率至少高於該取樣率的十倍。 44·如申請專利範圍第丨項之接收器單元， 系統係高資料率（hdr)cdma系統。 其中該取樣率係 其中該處理時脈 其中該無線通訊 45· 一種包括如申請專利範圍第1項之接收器單 訊系統之使用者終端機。 元的展頻通 46. —種包括如申請專利範圍第1項之接收器 訊系統之基地台。 單元的展頻通 47· —種無線通訊系統之接收器單元，包括： 一接收器，用以接收並且處理傳送信號以提供特殊取 樣率之數位化取樣； 一第一緩衝器，耦合至該接收器並且接收及儲存該數 位化取樣； 資料處理器，糕合至該第一緩衝器並且用以從該第 一緩衝器擷取數位化取樣區段並且利用一組特殊參數值 處理所擷取的區段，其中該資料處理係基於頻率高於取 樣率之頻率之處理時脈進行運算，並且其中該資料處理 器包括 一關聯器，用以利用對應的PN解展開序列區段解 展開所擷取之數位化取樣區段以提供關聯取樣， 一符號解調變及組合器，耦合至該關聯器並且用以 接收及處理關聯取樣以提供處理過符號， -64- 本紙張尺度適用中國國家揉準(CNS) A4規格(210 X 297公釐)
    裝 m
    一第二緩衝器，耦合至該符號解調變及組合器並且 用以儲存處理過符號，以及 一累加器，耦合至該關聯器並且用以接收及處理該 關聯取樣以提供累加結果；以及 一控制器，耦合至資料處理器並且用以發送該資料處 理器之工作並且處理來自該資料處理器之累加結果。 48· —種處理在通訊系統中接收信號之方法，該方法包括： 接收，處理，以及數位化傳送信號以提供特殊取樣 率之數位化取樣； ’ 緩衝第一缓衝器中的數位化取樣； 從違弟一緩衝器掏取數位化取樣區段；以及 以一組特殊參數值處理所擷取之區段，其中該處理係 基於頻率高於取樣率之處理時脈進行運算。 49.如申請專利範圍第4 8項之方法，其中該處理包括 利用對應的P N解展開序列區段解展開所擷取之數位 化取樣區段以提供關聯取樣。 50·如申請專利範園第4 9項之方法，其中該處理尚包括 以一個或多個頻道化編碼解覆蓋該關聯取樣以提供解 覆蓋符號。 ~ 51·如申請專利範圍第5 〇項之方法，其中該處理尚包括 以前導符號解調變該解覆蓋符號以提供解調變符號。 52·如申請專利範圍第5 i項之方法，其中該處理尚包括 累加來自多重信號例證之解調變符號以提供處理過符 號0 -65-本紙張尺度適用中國國家揉準(CNS) A4規格(210X297公釐） 53·如申請專利範圍第48項之方法，其中該取樣率係非同 步於該處理時脈，該方法尚包括： 追縱该數位化取樣之晶片率；以及 提供一信號用以從指定位置開始將數位化取樣寫入至 該第一緩衝器。 54,—種用以處理在無線通訊系統中接收信號之方法，該方 法包括： 接收，處理，以及數位化傳送信號以提供特殊取樣率 之數位化取樣； 緩衝第一緩衝器中的數位化取樣； 從該第一緩衝器擷取數位化取樣區段； 以一組特殊參數值處理所擷取之區段，其中該處理係 基於頻率高於取樣率之處理時脈進行運算，而其中該處 理包括 以對應PN解展開序列之區段解展開所擷取之數位 化取樣區段以提供關聯取樣， 以一個或多個頻道化編碼解覆蓋該關聯取樣以提供 解覆蓋符號， .以前導符號解調變該解覆蓋符號以提供解調變符 號，及 累加來自多重信號例證之解調變符號以提供處理過 符號。
TW090128951A 2000-11-27 2001-11-22 Method and apparatus for processing a received signal in a communications system TW595149B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/723,795 US6985516B1 (en) 2000-11-27 2000-11-27 Method and apparatus for processing a received signal in a communications system

Publications (1)

Publication Number Publication Date
TW595149B true TW595149B (en) 2004-06-21

Family

ID=24907718

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090128951A TW595149B (en) 2000-11-27 2001-11-22 Method and apparatus for processing a received signal in a communications system

Country Status (17)

Country Link
US (1) US6985516B1 (zh)
EP (4) EP1338097B1 (zh)
JP (1) JP4119247B2 (zh)
KR (1) KR100938022B1 (zh)
CN (1) CN1264283C (zh)
AT (1) ATE410833T1 (zh)
AU (1) AU2002236459A1 (zh)
BR (1) BR0115638A (zh)
CA (1) CA2430128A1 (zh)
DE (1) DE60136092D1 (zh)
IL (2) IL155850A0 (zh)
MX (1) MXPA03004636A (zh)
NO (1) NO20032352L (zh)
RU (2) RU2301493C2 (zh)
TW (1) TW595149B (zh)
UA (1) UA74397C2 (zh)
WO (1) WO2002045288A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8254921B2 (en) 2004-08-12 2012-08-28 Qualcomm Incorporated Default configurations with differential encoding in a wireless communication system

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0028392D0 (en) * 2000-11-22 2001-01-03 Koninkl Philips Electronics Nv A rake receiver
US8611311B2 (en) 2001-06-06 2013-12-17 Qualcomm Incorporated Method and apparatus for canceling pilot interference in a wireless communication system
US7200103B2 (en) * 2001-06-21 2007-04-03 Bae Systems Information And Electronic Systems Integration Inc. Reduced algorithm receiver
US7839762B2 (en) * 2001-12-21 2010-11-23 Texas Instruments Incorporated Method and apparatus for vector based walsh code bit sequence generation
US6771693B2 (en) * 2001-12-27 2004-08-03 Interdigital Technology Corporation Enhanced rake structure
US7649860B2 (en) * 2002-01-31 2010-01-19 Qualcomm Incorporated Buffer-based GPS and CDMA pilot searcher
EP1525678B1 (en) 2002-06-21 2008-07-30 QUALCOMM Incorporated Wireless local area network repeater
US7406102B2 (en) 2002-07-03 2008-07-29 Freescale Semiconductor, Inc. Multi-mode method and apparatus for performing digital modulation and demodulation
TWI455509B (zh) 2002-08-07 2014-10-01 Intel Corp 支援多媒體廣播及多播服務之頻道切換
JP4463683B2 (ja) * 2002-08-21 2010-05-19 エヌエックスピー ビー ヴィ 多重伝搬路受信用遅延線
DE10241691A1 (de) * 2002-09-09 2004-03-25 Infineon Technologies Ag Einrichtung und Verfahren zur Durchführung von Korrelationen in einem Mobilfunksystem
US7876810B2 (en) * 2005-04-07 2011-01-25 Rambus Inc. Soft weighted interference cancellation for CDMA systems
JP2006501724A (ja) * 2002-09-27 2006-01-12 アイビキュイティ・デジタル・コーポレイション デジタル音声放送システムにおける信号ビットのインターリービング方法及び装置
US8885688B2 (en) * 2002-10-01 2014-11-11 Qualcomm Incorporated Control message management in physical layer repeater
US20060063484A1 (en) * 2002-10-24 2006-03-23 Proctor James A Jr Wireless local area network repeater with in-band control channel
US8122134B2 (en) 2002-10-11 2012-02-21 Qualcomm Incorporated Reducing loop effects in a wireless local area network repeater
EP1604468B1 (en) * 2002-10-15 2008-07-23 Qualcomm Incorporated Wireless local area network repeater with automatic gain control for extending network coverage
US8078100B2 (en) 2002-10-15 2011-12-13 Qualcomm Incorporated Physical layer repeater with discrete time filter for all-digital detection and delay generation
US7230935B2 (en) * 2002-10-24 2007-06-12 Widefi, Inc. Physical layer repeater with selective use of higher layer functions based on network operating conditions
CN100588133C (zh) * 2002-11-15 2010-02-03 高通股份有限公司 检测信号存在的方法和装置
JP2006510326A (ja) * 2002-12-16 2006-03-23 ワイデファイ インコーポレイテッド 改良された無線ネットワーク中継器
DE10327063A1 (de) * 2003-06-13 2005-01-13 Universität Duisburg-Essen Rake-Finger, Rake-Empfänger, Mobilfunkendgerät und Verfahren zum Verarbeiten eines einem Rake-Finger zugeordneten Teils eines empfangenen CDMA-Funksignals
US20050169353A1 (en) * 2004-02-02 2005-08-04 Wei An Post despreading interpolation in CDMA systems
US8027642B2 (en) 2004-04-06 2011-09-27 Qualcomm Incorporated Transmission canceller for wireless local area network
US7359429B2 (en) * 2004-04-19 2008-04-15 Nokia Corporation Support of the determination of a correlation
CN1993904B (zh) 2004-05-13 2011-09-07 高通股份有限公司 具有用于上行链路及下行链路同步之下行链路检测的非变频中继器
CN1985528B (zh) * 2004-06-03 2010-06-09 高通股份有限公司 具有低成本高性能本振架构的变频中继器
US8406695B2 (en) * 2004-12-23 2013-03-26 Qualcomm Incorporated Joint interference cancellation of pilot, overhead and traffic channels
US8059727B2 (en) * 2005-01-28 2011-11-15 Qualcomm Incorporated Physical layer repeater configuration for increasing MIMO performance
US8611305B2 (en) 2005-08-22 2013-12-17 Qualcomm Incorporated Interference cancellation for wireless communications
US9071344B2 (en) 2005-08-22 2015-06-30 Qualcomm Incorporated Reverse link interference cancellation
US8472877B2 (en) 2005-10-24 2013-06-25 Qualcomm Incorporated Iterative interference cancellation system and method
US8385388B2 (en) 2005-12-06 2013-02-26 Qualcomm Incorporated Method and system for signal reconstruction from spatially and temporally correlated received samples
CN101056342B (zh) 2006-04-13 2011-04-20 华为技术有限公司 一种在数字用户线技术中进行通信的方法和装置
CN101512919B (zh) * 2006-09-01 2013-05-15 高通股份有限公司 具有带增强隔离适应的双重接收器或传输器天线配置的中继器
JP5199261B2 (ja) * 2006-09-21 2013-05-15 クゥアルコム・インコーポレイテッド リピータの間の振動を緩和するための方法および装置
US20080080444A1 (en) * 2006-09-28 2008-04-03 Analog Devices, Inc. Transport channel buffer organization in downlink receiver bit rate processor
US8774079B2 (en) 2006-10-26 2014-07-08 Qualcomm Incorporated Repeater techniques for multiple input multiple output utilizing beam formers
FI20075282A0 (fi) * 2007-04-23 2007-04-23 Nokia Corp Taajuusvirheen estimointialgoritmi
US8170087B2 (en) * 2007-05-10 2012-05-01 Texas Instruments Incorporated Correlation coprocessor
US20100166121A1 (en) * 2007-06-19 2010-07-01 Raytheon Company Methods and apparatus for receiver having fast walsh transform
US8018906B2 (en) * 2007-09-25 2011-09-13 Terrace Communications Corporation Symbol interleave for wireless communications
US8848913B2 (en) 2007-10-04 2014-09-30 Qualcomm Incorporated Scrambling sequence generation in a communication system
EP3432504B1 (en) * 2007-10-30 2021-06-23 Nokia Technologies Oy Methods, apparatuses, system and related computer program product for resource allocation
US8787181B2 (en) 2008-01-14 2014-07-22 Qualcomm Incorporated Resource allocation randomization
US7933256B2 (en) * 2008-02-27 2011-04-26 Qualcomm Incorporated Coherent single antenna interference cancellation for GSM/GPRS/EDGE
US8923249B2 (en) 2008-03-26 2014-12-30 Qualcomm Incorporated Method and apparatus for scrambling sequence generation in a communication system
US20100046660A1 (en) * 2008-05-13 2010-02-25 Qualcomm Incorporated Interference cancellation under non-stationary conditions
US8537745B2 (en) * 2008-06-02 2013-09-17 Qualcomm Incorporated Multiplexing arrangements for multiple receive antennas
US8064552B2 (en) * 2008-06-02 2011-11-22 Harris Corporation Adaptive correlation
US9408165B2 (en) * 2008-06-09 2016-08-02 Qualcomm Incorporated Increasing capacity in wireless communications
US9237515B2 (en) * 2008-08-01 2016-01-12 Qualcomm Incorporated Successive detection and cancellation for cell pilot detection
US9277487B2 (en) * 2008-08-01 2016-03-01 Qualcomm Incorporated Cell detection with interference cancellation
US8509293B2 (en) 2008-08-19 2013-08-13 Qualcomm Incorporated Semi-coherent timing propagation for GERAN multislot configurations
US8503591B2 (en) 2008-08-19 2013-08-06 Qualcomm Incorporated Enhanced geran receiver using channel input beamforming
US20100097955A1 (en) * 2008-10-16 2010-04-22 Qualcomm Incorporated Rate determination
US9160577B2 (en) 2009-04-30 2015-10-13 Qualcomm Incorporated Hybrid SAIC receiver
US8787509B2 (en) * 2009-06-04 2014-07-22 Qualcomm Incorporated Iterative interference cancellation receiver
US8355338B2 (en) * 2009-07-14 2013-01-15 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Method of processing sequential information in packets streamed over a network
US8619928B2 (en) * 2009-09-03 2013-12-31 Qualcomm Incorporated Multi-stage interference suppression
US8831149B2 (en) * 2009-09-03 2014-09-09 Qualcomm Incorporated Symbol estimation methods and apparatuses
JP6091895B2 (ja) 2009-11-27 2017-03-08 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 無線通信における容量の増加
KR101363016B1 (ko) 2009-11-27 2014-02-13 퀄컴 인코포레이티드 무선 통신들에서의 용량 증가
US8509155B2 (en) * 2010-07-16 2013-08-13 Samsung Electronics Co., Ltd. Method and system for multiplexing acknowledgement signals and sounding reference signals
US20150063217A1 (en) * 2013-08-28 2015-03-05 Lsi Corporation Mapping between variable width samples and a frame
RU2540839C1 (ru) * 2014-01-09 2015-02-10 федеральное автономное учреждение "Государственный научно-исследовательский испытательный институт проблем технической защиты информации Федеральной службы по техническому и экспортному контролю" Способ обнаружения модуляции несущей частоты импульсов периодической последовательности
RU2540840C1 (ru) * 2014-01-09 2015-02-10 федеральное автономное учреждение "Государственный научно-исследовательский испытательный институт проблем технической защиты информации Федеральной службы по техническому и экспортному контролю" Устройство обнаружения модуляции несущей частоты импульсов периодической последовательности
US9276778B2 (en) * 2014-01-31 2016-03-01 Qualcomm Incorporated Instruction and method for fused rake-finger operation on a vector processor
US9940169B2 (en) 2015-07-23 2018-04-10 Pearson Education, Inc. Real-time partitioned processing streaming
US10404319B1 (en) * 2018-07-09 2019-09-03 Cisco Technology, Inc. Fast correlation of prometheus orthonormal sets (PONS) for communications
US10812216B2 (en) 2018-11-05 2020-10-20 XCOM Labs, Inc. Cooperative multiple-input multiple-output downlink scheduling
US10432272B1 (en) 2018-11-05 2019-10-01 XCOM Labs, Inc. Variable multiple-input multiple-output downlink user equipment
US10756860B2 (en) 2018-11-05 2020-08-25 XCOM Labs, Inc. Distributed multiple-input multiple-output downlink configuration
US10659112B1 (en) 2018-11-05 2020-05-19 XCOM Labs, Inc. User equipment assisted multiple-input multiple-output downlink configuration
KR20210087089A (ko) 2018-11-27 2021-07-09 엑스콤 랩스 인코퍼레이티드 넌-코히어런트 협력 다중 입출력 통신
US10756795B2 (en) 2018-12-18 2020-08-25 XCOM Labs, Inc. User equipment with cellular link and peer-to-peer link
US11063645B2 (en) 2018-12-18 2021-07-13 XCOM Labs, Inc. Methods of wirelessly communicating with a group of devices
US11330649B2 (en) 2019-01-25 2022-05-10 XCOM Labs, Inc. Methods and systems of multi-link peer-to-peer communications
US10756767B1 (en) 2019-02-05 2020-08-25 XCOM Labs, Inc. User equipment for wirelessly communicating cellular signal with another user equipment
US10686502B1 (en) 2019-04-29 2020-06-16 XCOM Labs, Inc. Downlink user equipment selection
US10735057B1 (en) 2019-04-29 2020-08-04 XCOM Labs, Inc. Uplink user equipment selection
US11411778B2 (en) 2019-07-12 2022-08-09 XCOM Labs, Inc. Time-division duplex multiple input multiple output calibration
US11411779B2 (en) 2020-03-31 2022-08-09 XCOM Labs, Inc. Reference signal channel estimation
US12068953B2 (en) 2020-04-15 2024-08-20 Virewirx, Inc. Wireless network multipoint association and diversity
CN114115805B (zh) * 2020-08-28 2025-06-06 广州希姆半导体科技有限公司 乘累加运算装置和乘累加运算方法
WO2022241436A1 (en) 2021-05-14 2022-11-17 XCOM Labs, Inc. Scrambling identifiers for wireless communication systems
WO2024005788A1 (en) * 2022-06-28 2024-01-04 Altiostar Networks, Inc. Beam processing architecture in wireless communication systems
US20250365181A1 (en) * 2024-05-22 2025-11-27 Microchip Technology Incorporated Device and methods for data communication

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4901307A (en) 1986-10-17 1990-02-13 Qualcomm, Inc. Spread spectrum multiple access communication system using satellite or terrestrial repeaters
US4894842A (en) * 1987-10-15 1990-01-16 The Charles Stark Draper Laboratory, Inc. Precorrelation digital spread spectrum receiver
US5103459B1 (en) 1990-06-25 1999-07-06 Qualcomm Inc System and method for generating signal waveforms in a cdma cellular telephone system
ZA938324B (en) 1992-11-24 1994-06-07 Qualcomm Inc Pilot carrier dot product circuit
ZA947317B (en) * 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5490165A (en) 1993-10-28 1996-02-06 Qualcomm Incorporated Demodulation element assignment in a system capable of receiving multiple signals
US5561618A (en) 1993-12-22 1996-10-01 Qualcomm Incorporated Method and apparatus for performing a fast Hadamard transform
US5530716A (en) 1994-06-30 1996-06-25 Motorola, Inc. Method and apparatus for identifying a coded communication signal
ATE277458T1 (de) 1994-07-29 2004-10-15 Qualcomm Inc Verfahren und gerät zum ausführen der kodeerfassung in einem cdma übertragungssystem
US5710768A (en) 1994-09-30 1998-01-20 Qualcomm Incorporated Method of searching for a bursty signal
US5577022A (en) 1994-11-22 1996-11-19 Qualcomm Incorporated Pilot signal searching technique for a cellular communications system
US5654979A (en) 1995-01-13 1997-08-05 Qualcomm Incorporated Cell site demodulation architecture for a spread spectrum multiple access communication systems
GB2301747A (en) * 1995-06-02 1996-12-11 Dsc Communications Remotely programmable subscriber terminal in a wireless telecommunications system
US5764687A (en) 1995-06-20 1998-06-09 Qualcomm Incorporated Mobile demodulator architecture for a spread spectrum multiple access communication system
US5805648A (en) 1995-07-31 1998-09-08 Qualcomm Incorporated Method and apparatus for performing search acquisition in a CDMA communication system
JP2751959B2 (ja) * 1996-07-15 1998-05-18 日本電気株式会社 Ｃｄｍａ受信装置の受信タイミング検出回路
FR2754286B1 (fr) 1996-10-08 1998-12-31 Monopanel Sa Element pour facade avec parement decoratif
US5903550A (en) 1997-01-02 1999-05-11 Motorola, Inc. Method and system for parallel demodulation of multiple chips of a CDMA signal
US6574211B2 (en) 1997-11-03 2003-06-03 Qualcomm Incorporated Method and apparatus for high rate packet data transmission
JP3680592B2 (ja) * 1998-10-30 2005-08-10 株式会社日立製作所 通信装置
US6618431B1 (en) * 1998-12-31 2003-09-09 Texas Instruments Incorporated Processor-based method for the acquisition and despreading of spread-spectrum/CDMA signals
US6363108B1 (en) 1999-03-31 2002-03-26 Qualcomm Inc. Programmable matched filter searcher
US6442154B1 (en) * 1999-04-15 2002-08-27 Ericsson Inc. Method and apparatus for successive cancellation using multiple signal timings
US7085246B1 (en) * 1999-05-19 2006-08-01 Motorola, Inc. Method and apparatus for acquisition of a spread-spectrum signal
AU2001283124A1 (en) * 2000-07-31 2002-02-13 Morphics Technology, Inc. Generic finger architecture for spread spectrum applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8254921B2 (en) 2004-08-12 2012-08-28 Qualcomm Incorporated Default configurations with differential encoding in a wireless communication system

Also Published As

Publication number Publication date
JP4119247B2 (ja) 2008-07-16
NO20032352D0 (no) 2003-05-26
WO2002045288A2 (en) 2002-06-06
NO20032352L (no) 2003-07-23
EP1338097B1 (en) 2008-10-08
US6985516B1 (en) 2006-01-10
RU2301493C2 (ru) 2007-06-20
IL155850A (en) 2010-06-16
KR100938022B1 (ko) 2010-01-21
CN1481621A (zh) 2004-03-10
EP2073395A3 (en) 2011-05-11
JP2004527930A (ja) 2004-09-09
ATE410833T1 (de) 2008-10-15
WO2002045288A3 (en) 2003-01-30
IL155850A0 (en) 2003-12-23
RU2007108199A (ru) 2008-09-10
HK1063541A1 (zh) 2004-12-31
AU2002236459A1 (en) 2002-06-11
CN1264283C (zh) 2006-07-12
EP2285008A2 (en) 2011-02-16
BR0115638A (pt) 2004-01-27
EP2278726A3 (en) 2013-03-13
UA74397C2 (uk) 2005-12-15
RU2425442C2 (ru) 2011-07-27
DE60136092D1 (de) 2008-11-20
EP2073395A2 (en) 2009-06-24
EP1338097A2 (en) 2003-08-27
KR20030048481A (ko) 2003-06-19
EP2285008A3 (en) 2013-03-13
EP2278726A2 (en) 2011-01-26
CA2430128A1 (en) 2002-06-06
MXPA03004636A (es) 2004-04-20

Similar Documents

Publication Publication Date Title
KR100938022B1 (ko) 통신 시스템에서 수신 신호를 처리하기 위한 방법 및 장치
JP2001285140A (ja) Ｃｄｍａｒａｋｅ受信機動作用相関器コプロセッサ
WO2002011309A1 (en) Generic finger architecture for spread spectrum applications
EP1320936B1 (en) Flexible preamble processing
KR20050053720A (ko) 파이프라인화된 벡터 처리를 사용하여 직접 시퀀스스펙트럼 확산 신호를 검출하기 위한 시스템 및 방법
WO2002099990A1 (en) Method and apparatus for searching time-division multiplexed synchronization sequences
US6519237B1 (en) Apparatus and method for parallel searching and correlating for CDMA system
US7298777B2 (en) Searching in a spread spectrum communications
US8155089B1 (en) System and method of processing CDMA signals
JP2002305466A (ja) レイク受信装置
KR101157108B1 (ko) 메모리 아키텍처를 사용하여 1차 셀을 검색하기 위한 상관기
JP2000209124A (ja) スペクトラム拡散通信用相関回路
JP3777475B2 (ja) スペクトラム拡散通信用相関回路及び復調回路及び受信装置
JP3503409B2 (ja) スペクトル拡散受信機
WO2011072525A1 (zh) 用于多径搜索的码片相关实现方法和装置
HK1063541B (zh) 通信系統中處理接收信號的方法和設備
JP2000196500A (ja) 伝送遅延を判定する装置およびその方法
JP2000196499A (ja) スペクトラム拡散通信用相関回路
EP1828922A1 (en) Processing a data word in a plurality of processing cycles
HK1115012A (zh) 用於使用存储器体系结构的主小区搜索的相关器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees