TWI244262B - Multiplier - Google Patents

Description

1244262 經濟部智慧財產局員工消費合作社印製 A7 _ B7五、發明説明（1) [發明所屬之技術領域] 本發明係關於半導體積體電路等所使用之乘法器，尤 其是和使用MOS電晶體所構成之乘法器相關。 [先前技術] 第1圖係使用傳統MOS電晶體之乘法器一Gilbert Mixer實例的電路圖。Gilbert Mixer具有輸入動態範圍及輸 出動態範圍較大之特性。第1圖中，1 0 1係電壓源，1 02係 接地部，1 03係第1差動信號源，1 04係第2差動信號源， 105、106係閘極分別連結至第1差動信號源103的NM0S 電晶體，1 〇 7、1 0 8係源極分別連結至NMO S電晶體1 〇 5之 汲極且閘極分別連結至第2差動信號源1 04之NMOS電晶 體，109、110則係源極分別連結至NMOS電晶體106之汲 極且閘極分別連結至第2差動信號源1 04之NM0S電晶體 ，111係汲極及閘極連結至NMOS電晶體107之汲極及 NMOS電晶體109之汲極的PMOS電晶體，112係閘極連結 至NMOS電晶體107之汲極及NMOS電晶體109之汲極的 PMOS電晶體，113係汲極及閘極連結至NMOS電晶體108 之汲極及NMOS電晶體110之汲極的PMOS電晶體，114 係閘極連結至NMOS電晶體108之汲極及NMOS電晶體 110之汲極的PMOS電晶體，115係汲極連結至PMOS電晶 體1 1 2之汲極的NM0S電晶體，Η 6係汲極及閘極連結至 PMOS電晶體114之汲極的NMOS電晶體，117係連結於 PMOS電晶體U2之汲極及NMOS電晶體115之汲極的連 本紙張尺度適用中國國家標準（ CNS ) A4規格（210X29*7公釐) (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 線 -5- 1244262 A7 B7 五、發明説明（2) 結部位的負載電阻，Η 8係偏壓電源。 以NMOS電晶體1〇5及NMOS電晶體106構成將第1 差動信號源1 〇 3輸出之信號電壓轉換成信號電流之V〜1轉 換部。以NMOS電晶體1〇7及NMOS電晶體1 〇8構成依據 第2差動信號源1 〇4輸出之信號電壓實施開關動作之第1 開關部。以NM0S電晶體109及NMOS電晶體1 10構成依 據第2差動信號源1 〇 4輸出之信號電壓實施開關動作之第2 開關部。以PMOS電晶體1 1 1及PMOS電晶體1 12構成電 流鏡，可使NMOS電晶體1〇7之汲極電流及NMOS電晶體 109之汲極電流的和之電流折返。以PMOS電晶體1 Π及 PMOS電晶體：1 Μ構成電流鏡，可使NMOS電晶體108之 汲極電流及NMO S電晶體1 1 0之汲極電流的和之電流折返 。以NMOS電晶體115及NMOS電晶體116構成電流鏡， 可使PMOS電晶體1 14之汲極電流折返。 其次’針對動作進彳了説明。V" — I轉換部會將第1差動 信號源1 03施加之第1信號一電壓信號轉換成電流信號轉 換。第1開關部及第2開關部會依據第2差動信號源i 04 施加之第2信號一電壓信號，執行利用V-I轉換部實施轉換 之信號電流的開關動作，得到電流輸出形態之乘法輸出。 又，3個電流鏡會分別將輸出電流轉換成μ 〇 s電晶體 之閘極源極間電壓，由成對之相同通道的MO S電晶體共 用該閘極源極間電壓，使同一輸出電流折返。所以，利 用3個電流鏡取得乘法輸出相關信號電流及乘法輸出相關 丨又轉fe戒電流之差電流，以負載電阻1 1 7實施電壓轉換， 本紙張尺度適用中國國家標準（CNS > A4規格（210X 297公着] ----- -6 - 奸衣-- Γ請先閱讀背面之注意事項再填寫本I} 訂 線 經濟部智慧財產局員工消f合作社印災 1244262 經濟部智慧財產局8工涓費合作社印製 A7 B7 五、發明説明（3) 可獲得電壓輸出形態之乘法輸出。亦即，Gilbert Mixer中 之3個電流鏡具有電流一電壓轉換器之機能。 因被當做傳統乘法器之Gil e ft Mixer具有如前述之構成 ，PMOS電晶體及NMOS電晶體會存在連結部，因各MOS 電晶體間之特性的不一致等而導致偏壓變動等，致使電路 動作不安定。爲了補償此種偏壓變動等，輸出部等必須附 加複雜之補正用電路，不但會擴大電路規模，亦會產生消 耗電力增加之課題。又，若爲了實施電流一電壓轉換而使 用電流鏡時，則會有頻率特性變差之課題。 [發明內容] 爲/解決如前述之課題，本發明之目的係提供一種乘 法器，可利用簡單之構成來獲得電路動作之安定化，且可 降低消耗電力。 又，本發明之目的係獲得具有良好頻率特性之乘法器 〇 本發明之乘法器的構成上，具有第1 MOS電晶體、汲 極連結於第I MOS電晶體之源極的第2 MOS電晶體及第3 MOS電晶體、以及分別連結至第1、第2、第3 MOS電晶 體之閘極的第1、第2、第3電壓源，第2 MOS電晶體及第 3 MO S電晶體具有大致相同之汲極電流常數，第2電壓源 之電壓値及第3電壓源之電壓値大致相同’從第1 MO S電 晶體至第3 MOS電晶體全部都是同種MOS電晶體。

採用如前述之構成，可對第2 MOS電晶體及第3 MOS 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210X297公釐） 洚-- (請先閲讀背面之注意事項再填寫本頁) 士α

經濟部智慈財產局8工消費合作社印製 1244262 Μ _ Β7 五、發明説明（4) 電晶體之閘極輸入差動信號使其執行乘法器之動作，利用 簡單構成即可實現電路動作安定化、降低消耗電力之效果 。又，無需爲了獲得電壓輸出而附加電流鏡等，故可獲得 具有良好頻率特性之效果。 又，本發明之乘法器的前述構成中，第1 MO S電晶體 之汲極電流常數係第2 MO S電晶體及第3 MO S電晶體之汲 極電流常數的大約2倍，故第1電壓源之電壓値、及第2 電壓源和第3電壓源之電壓値的電壓差約爲電源電壓値之 大約一半的電壓値。 利用此構成，可將輸出部之偏壓設定爲大約電源電壓 之一半的電壓値，而可獲得具有較大動態範圍之效果。 本發明之乘法器的構成上，係具有第1 MO S電晶體、 汲極連結於第1 MO S電晶體之源極的第2 MO S電晶體及第 3 MOS電晶體、第4 MOS電晶體、汲極連結於第4 MOS電 晶體之源極的第5 MO S電晶體及第6 MO S電晶體、閘極連 結於第1 MO S電晶體之源極的第7 MO S電晶體、汲極連結 於第7 MO S電晶體之源極且閘極連結於第4 MO S電晶體之 源極的第8 MO S電晶體、以及分別連結於第1、第2、第3 、第4、第5、第6 MOS電晶體之閘極的第1、第2、第3 、第4、第5、第6電壓源，第2、第3、第5、第6電壓源 之電壓値大致相同，第2、第3 MOS電晶體具有大致相同 之汲極電流常數，第5、第6 MOS電晶體具有大致相同之 汲極電流常數，第7、第8 MO S電晶體具有大致相同之汲 極電流常數，從第[MOS電晶體至第8 MOS電晶體全部都 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁)

-8- 經濟部智竑財產局資工消费合作社印製 1244262 A7 B7 五、發明説明（5) 是同種MOS電晶體。 利用前述之構成，可對第2 MOS電晶體及第3 MOS電 晶體之閘極輸入第1差動信號，同時對第5 MOS電晶體及 第6 MOS電晶體之閘極輸入第2差動信號，執行乘法器之 動作，利用簡單構成即可實現電路動作安定化、降低消耗 電力之效果。又，具有可除去乘法器輸出部中因交流成分 導致之D C偏移的效果。又，無需爲了獲得電壓輸出而附加 電流鏡等，故可獲得具有良好頻率特性之效果。 又，本發明之乘法器的前述構成中，第1 MO S電晶體 具有大約爲第2、第3 Μ 0 S電晶體之汲極電流常數大約2 倍之汲極電流常數，第4 MOS電晶體具有大約第5、第6 MO S電晶體之汲極電流常數大約2倍之汲極電流常數，第 1電壓源之電壓値及第4電壓源之電壓値的電壓差大約爲電 源電壓値之一半的電壓値。 利用此構成，可以將輸出部之偏壓設定爲電源電壓之 大約一半的電壓値，具有可獲得較大動態範圍之效果。 本發明之乘法器的構成上，具有第1 MOS電晶體、汲 極連結於第1 MOS電晶體之源極的第2 MOS電晶體、汲極 連結於第2 MOS電晶體之源極的第3 MOS電晶體及第4 MOS電晶體、第5 MOS電晶體、汲極連結於第5 MOS電晶 體之源極的第6 MO S電晶體、汲極連結於第6 MO S電晶體 之源極的第7 MOS電晶體及第8 MOS電晶體、閘極連結於 第1 MO S電晶體之源極的第9 MO S電晶體、汲極連結於第 9 MO S電晶體之源極且閘極連結於第6 MO S電晶體之源極 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X29*7公釐) (請先閲讀背面之注意事項再填寫本頁)

-9- 經濟部智慧財產局員工消f合作社印製 1244262 A7 _ _ B7五、發明説明（6) 的第10 MOS電晶體、閘極連結於第5 m〇S電晶體之源極 的第1 I MO S電晶體、汲極連結於第1 1 MO S電晶體之源極 且閘極連結於第2 ΜΌ S電晶體之源極的第1 2 M 〇 5電晶體 、以及分別連結於第1、第2、第3、第4、第5、第6、第 7、第8 MO S電晶體之閘極的第1、第2、第3、第4、第5 、第6、第7、第8電壓源，第3、第4、第7、第8電壓源 之電壓値大致相同’第3、第4 MOS電晶體具有大致相同 之汲極電流常數，第7、第8 MO S電晶體具有大致相同之 汲極電流常數’第9、第10 M0S電晶體具有大致相同之汲 極電流常數，第π、第1 2 MO S電晶體具有大致相同之汲極 電流常數，從第1 Μ 0 S電晶體至第1 2 Μ Ο S電晶體全部都 是同種MOS電晶體。 如前述之構成’可對第3 MOS電晶體及第4· M〇s電晶 體之闇極輸入第1差動信號’同時對第7 Μ Ο S電晶體及第 8 Μ 0 S電晶體之閘極輸入第2差動信號，執行乘法器之動 作，利用簡單構成即可實現電路動作安定化、降低消耗電 力之效果。又，具有可除去乘法器輸出部中因交流成分導 致之DC偏移的效果。又，無需爲了獲得電壓輸出而附加電 流鏡等，故可獲得具有良好頻率特性之效果。 又’本發明之乘法器的前述構成中，第1、第2 MO S 電晶體具有第3、第4MOS電晶體之汲極電流常數大約2 倍之汲極電流常數，第5、第6 MO S電晶體具有第7、第8 M〇 S電晶體之汲極電流常數大約2倍之汲極電流常數，第 1、第5電壓源之電壓値大致相同，第2、第6電壓源之電 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X 297公釐） C請先閲讀背面之注意事項再填寫本頁) -裝· 訂 線 -10- 1244262 A7 B7 五、發明説明（7)

KilM大孜相同’第1、第5電壓源之電壓値及第2、第6電 壓源之電壓値的電壓差大約爲電源電壓値之大約一半的電 壓値。 利用此構成’可以將輸出部之偏壓設定爲電源電壓之 大約一半的電壓値，具有可獲得較大歐態範圍之效果。 [實施方式] 以下係參照圖面說明本發明之實施形態。又，以下之 説明中’爲了使本發明實施形態記載之實施例的各構成要 素、及申請專利範圍記載之發明的各構成要素之對應關係 更爲明確’會分別對應實施形態記載之各要素以括弧方式 來標不申請專利範圍記載之發明的各要素。 實施形態1 第2圖係本發明實施形態1之乘法器構成的電路圖。 第2圖中，1係電壓源，2係接地部，3係汲極連結於電壓 源1之NMOS電晶體（第1 MOS電晶體），4係汲極連結於 ΝΜ 0 S電晶體3之源極且源極連結於接地部2之NMO S電 晶體（第2 MOS電晶體），5係汲極連結於NMOS電晶體之 源極且源極連結於接地部2之NMO S電晶體（第3 MO S電 晶體）’ 6係連結於NM0 S電晶體3之閘極的定電壓源（第 1電壓源），7係連結於NMOS電晶體4之閘極的第1輸入 端子’ 8係對第1輸入端子7施加可產生差動.信號之一方輸 入信號Wn的第1差動信號源，9係對第I輸入端子7施加 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ---------裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 -11 - 經濟部智慧財產局員工消費合作社印裝 1244262 A7 B7 五、發明説明（8) 特定電壓之定電壓源（第2電壓源），10係連結於NMOS電 晶體5之閘極的第2輸入端子，Π係對第2輸入端子I 〇施 加可產生差動信號之另一方輸入信號-Wri的第2差動信號 源，1 2係對第2輸入端子1 0施加特定電壓之定電壓源（第 3電壓源），13係連結至NMOS電晶體3之源極、以及 NMO S電晶體4及NMO S電晶體5之汲極之連結部位的輸 出端子。又，第2圖所示乘法器使用之NMOS電晶體3、4 、5，爲了使相互間之傳導獲得均一化，各NMO S電晶體之. 背閘極會連結於該NMO S電晶體之源極。又，提供偏壓電 源之定電壓源6、9、1 2，可利用例如實施電壓源1之電源 電壓的電阻分割等各種方法來實現。 其次，針對動作進行説明。第2圖中，若NMOS電晶 體3之汲極電流常數爲Μ1，又，以同一方式形成NMO S電 晶體4及NMOS電晶體5且其汲極電流常數爲M2。又， NMOS電晶體3之汲極電流爲11，NMOS電晶體4之汲極 電流爲12，NMOS電晶體5之汲極電流爲13。又，電壓源1 之電源電壓値爲Vdd，定電壓源6之電壓値爲Vg’，定電壓 源9及定電壓源12之電壓値相等且其電壓値爲Vg，輸出 端子1 3之電壓値爲Vo。又，定電壓源6之電壓値及定電 壓源9之電壓値的差爲Ve，亦即，Vg’ = Vg + Ve。 設輸出端子1 3爲開放狀態、或接近開放狀態，而汲極 電流II、12、13具有11=12 + 13之關係。汲極電流II可由式 (1)求取，汲極電流12可由式（2)求取，汲極電流13可由式 (3)求取。又，將式（1)、式（2)、及式（3)代入11=12 + 13可得 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁)

-12- 1244262 A7 B7 五、發明説明（9) 到式（4)。又，前述式中之Vth爲MOS電晶體之閾値電壓 Ιι =手(Ve + Vg-Vo + Vth)2 (1) Μ MVe+vin-Vth): (2) (Ve-vin-Vth)2 (3) .(Ve + Vg-Vo + Vth): ^^••(Ve+vin-Vth)2 + 令··(Ve-vin-Vth): :M2(Vg-Vth)2 + M2 · vin2 (4) 經濟部智慈財產局P'工消費合作社印災 此時，若如式（5)所示，使用//來表示NMOS電晶體3 之汲極電流常數Μ卜以及NMOS電晶體4及NMOS電晶體 5之汲極電流常數M2的關係，則可由式（4)導出式（6)。又 ，對式（6)實施a2-b2 = (a + b)(a-b)之因式分解且同時考慮電壓 値之情形下，可導出式（7)。又，針對輸出電壓Vo對式（7) 求解而得到式（8)。式（8)中，V內之式因可針對變數一輸入 信號v i η進行無限次微分，利用泰勒展開將式（8 )變形成式 (9)。 ；α >0) (5) (Ve + Vg-Vo-Vth)2-α 2 · {(Ve-Vth)2 +vin2} = 0 (6)

Ve + Vg-Vo-Vth- a · ^(Vg-Vth)2 ^vin2 =0 (7) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

-13- 1244262 A7 B7 五、發明説明（10) V 〇 = Ve +V g-Vth- a ·扣’g -灿)2 Λ-vin2

Ve + Vg-Vth，a (Vg-Vth) Jl + wr (Tg—m2 (8) V丨

Ve + Vg-Vth-α · (Vg-Vth){ 1+ vin2/21(Vg^Vth)2} (9) 此時，a =1，亦即，若以M1=2M2之方式形成NMOS 電晶體3、NMOS電晶體4、及NMOS電晶體5，則輸出電 壓Vo如式（10)所示。由式（10)可知，輸出端子13上之偏壓 等於定電壓源6及定電壓源9、12之電壓差Ve。因此，若 將電壓差Ve設定爲電源電壓値Vdd之一半，則可使乘法器 之輸出部的偏壓爲Vdd/2，而獲得最大動態範圍。 (請先閱讀背面之注意事項再填寫本頁) 裝- VQ^Ve- νιη 2(Vg — Vth) (10) 訂 式（1 0)所示，可知第2圖所示之乘法器，輸出部可獲得 和輸入信號vin之平方成比例的電壓信號。此時，輸入信號 爲以相位不同之2信號的和，若vin以式（1 1)來表示，則 vin2可以式 U2)來表示。又，針對輸出信號以LPF除去高 域成分，則vin2可以式（13)來表示。式（I3)之第1項係對 應於構成輸入信號vin之2信號電平而由交流成分導致之 DC偏移，第2項則係構成輸入信號vin之2信號的相位檢 波。 in = A.sin(ot) + B-sin(〇}t + G) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 線 經濟部智慧財產局員工消費合作社印製 11 -14 - 1244262 Λ7 B7 五、發明説明（1) :A2-sin2cot + 2ABsin〇)t.sin (cot + θ) +B2.sin2 ( 一 -—( l-cos2cot) + ——*[1-ο〇5(2ωί + 2θ)] 2 2 + ABcos0.(l-cos2cot) + ABsis0.sin2〇3t 丨t + θ 12 A2 +β2 2~ + ΑΒ cos' 13 ) 又，若輸入信號爲頻率不同之2信號的和，且vin如式 (14)所示，則vin2可以式（15)表示。又，針對輸出信號以 LPF除去尚域成分，則vin2可以式（16)來表不。式（16)之 第1項係對應於構成輸入信號vin之2信號電平而由交流成 分導致之DC偏移，第2項則係構成輸入信號vin之2信號 的頻率轉換。 vin = Asina>it + Bsino〇2t 14 vin =A2-sin2CDit + 2ABsinoC)it.sino〇2t + B2.sin2(D2t ^42 β2 •(l-cos2c〇it)+y[l-cos2〇)2t] + ABcos(o〇i-G)2)l>ABsis(Qi + 〇)2)t 15 I t衣-- (請先閱讀背面之注意事項再填寫本頁) -線 經濟部智慈財產局員工消費合作社印製 A2 +B2 ^2~ + ABc〇S((D 1 -〇2)t (16 如上面所示，式（10)係表示可獲得對應輸入信號Vin而 和v i η2成比例之輸出信號，而式（1 3 )係表示可獲得具有構 成輸入信號之2信號的相位檢波之特性，又，式（1 6)係表示 可獲得具有構成輸入信號之2信號的頻率轉換之特性，故 可知第2圖所示電路具有混合器之機能。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） -1S- 1244262 經濟部智慈財產局肖工消費合作社印製 A7 B7五、發明説明（ 然而，電晶體之元件特性的參數，通常在各製造過程 中會因爲微妙製造環境差異而產生很大的誤差（以下，將 此種製造過程中產生之電晶體元件特性誤差稱爲製造誤差） 。因此，同一晶片上形成之複數NMOS電晶體或複數 PMO S電晶體，在特性誤差上會分別呈現相同傾向。本發明 實施形態1之乘法器所使用之MOS電晶體，因全部爲具有 單一通道構成之NMOS電晶體，故製造誤差導致之誤差會 互相抵銷，可抑制偏壓及交流成分之變動，而使電路動作 安定化。 如上所示，利用本實施形態1，其構成上係具有NMOS 電晶體3、NMOS電晶體4、NMOS電晶體5、定電壓源6、 定電壓源9、及定電壓源12，NMOS電晶體4及NMOS電 晶體5爲相同，定電壓源9之電壓値及定電壓源12之電壓 値爲相同，使用之MOS電晶體全部爲NMOS電晶體，故對 NMOS電晶體4及NMOS電晶體5之閘極輸入差動信號可 執行乘法器動作，利用簡單構成即可實現電路動作安定化 、降低消耗電力之效果。又，無需爲了獲得電壓輸出而附 加電流鏡等，故可獲得具有良好頻率特性之效果。又，本 實施形態1中，NMOS電晶體4及NMOS電晶體5係相同 ，然而，由式（4)等可知，以汲極電流常數相等之方式形成 NMOS電晶體4及NMOS電晶體5，亦可得到具有前述效果 之乘法器。又，^ # 1時，不易將輸出端子13之偏壓設定 爲定電壓源6之電壓値、以及定電壓源9及定電壓源12之 電壓値的電壓差，然而，輸出電壓卻會和前述實施形態1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 一線 -16- 1244262 經濟部智慈財產局員工消費合作社印製 A7 B7 五、發明説明（ 相同，係DC電壓、及和vin2成比例之電壓的和。所以， 即使爲^ # 1時，第2圖所示電路亦可執行混合器之動作而 具有相同效果。 又，因爲NMOS電晶體之形成上，NMOS電晶體3之 汲極電流常數Ml係NMOS電晶體4及NMOS電晶體5之 汲極電流常數M2的2倍，故定電壓源6之電壓値、以及定 電壓源9及定電壓源1 2之電壓値的電壓差爲大約電源電壓 値之一半的電壓値而爲Vdd/2，故可使輸出部之偏壓成爲 Vdd/2，具有可獲得較大動態範圍之效果。 又，本實施形態1中，係只利用NMO S電晶體來構成 乘法器，然而，亦可只利用PMOS電晶體來構成相同乘法 器。第3圖係本發明實施形態1之乘法器變形例的構成電 路圖。第3圖中，具有和第2圖所示乘法器構成要素相同 作用之構成要素，會採用附記dash之同一符號來明示其對 應關係。例如，PMOS電晶體3’、PMOS電晶體4’、及 PMOS電晶體5’係分別具有和NMOS電晶體3、NMOS電晶 體4、及NMOS電晶體5相同之作用的構成要素。又，和 第2圖所示乘法器相同，PMOS電晶體4’及PMOS電晶體 5’係相同，定電壓源9’及定電壓源12’具有相同電壓値， PMOS電晶體3’具有PMOS電晶體4’及PMOS電晶體5’之 汲極電流常數2倍之汲極電流常數。又，而附記於各定電 壓源之電壓値，係將輸出端子13’之偏壓設定爲Vdd/2時之 電壓値。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

-17- 經濟部智慧財產局員工消費合作社印製 1244262 A7 B7

五、發明説明（U 實施形態2 第4圖係本發明實施形態2之乘法器的構成電路圖。 第4圖中，2 1係電壓源，22係接地部，23係汲極連結於電 壓源21之NMOS電晶體（第1 MOS電晶體），24係汲極連結 於NMOS電晶體23之源極且源極連結於接地部22之 NMOS電晶體（第2 MOS電晶體），25係汲極連結於NMOS 電晶體23之源極且源極連結於接地部22之NMOS電晶體（ 第3 MOS電晶體），26係連結於NMOS電晶體23之閘極的 定電壓源（第1電壓源），27係連結於NMOS電晶體24之閘 極的第1輸入端子，28係對第1輸入端子27施加可產生差 動信號之一方輸入信號vin的第1差動信號第1差動信號源 ，29係對第1輸入端子27施加特定電壓之定電壓源（第2 電壓源），30係連結於NMOS電晶體25之閘極的第2輸入 端子，3 1係對第2輸入端子3 0施加可產生差動信號之另一 方輸入信號-vin的第2差動信號源，32係對第2輸入端子 3 0施加特定電壓之定電壓源（第3電壓源）。 又，33係汲極連結於電壓源21之NM0S電晶體（第4 MOS電晶體），34係汲極連結於NMOS電晶體33之源極且 源極連結於接地部22之NMOS電晶體（第5 MOS電晶體）， 35係汲極連結於NM05電晶體33之源極且源極連結於接地 部22之NMOS電晶體（第6 MOS電晶體），36係連結於 NM05電晶體33之閘極的定電壓源（第4電壓源），37係連 結於NMO S電晶體3 4之閘極的第3輸入端子，3 8係對第3 輸入端子3 7施加產生第2差動信號之一方輸入信號vb的 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） (請先閱讀背面之注意事項再填寫本頁)

-18- 1244262 經濟部智慈財產局員工消骨合作社印災 A7 B7_五、發明説明（作 第3差動信號源，3 9係對第3輸入端子3 7施加特定電壓之 定電壓源（第5電壓源），4〇係連結於NMOS電晶體35之閘 極的第4輸入端子，4 1係對第4輸入端子40施加產生第2 差動信號之另一方輸入信號-vb的第4差動信號源’ 42係 對第4輸入端子40施加特定電壓之定電壓源（第6電壓源） ，43係汲極連結於電壓源21且閘極連結於NM0S電晶體 23之源極的NMOS電晶體（第7 MOS電晶體），44係汲極連 結於NMOS電晶體43之源極且閘極連結於NM0S電晶體 33之源極且源極連結於接地部22之NMOS電晶體（第8 MOS電晶體），45係連結於NMOS電晶體43之源極及 NMO 5電晶體4 4之汲極的連結部位之輸出端子。又，第4 圖所示乘法器使用之NM0S電晶體23、24、25、33、34、 35、43、44，爲了使相互間之傳導獲得均一化，各NMOS 電晶體之背閘極會連結於該NMOS電晶體之源極。又，提 供偏壓電源之定電壓源26、29、32、36、39、42，可利用 例如實施電壓源21之電源電壓的電阻分割等各種方法來實 現。 又，第4圖所示乘法器中，以同一方式形成NMOS電 晶體24及NMOS電晶體25，以同一方式形成NMOS電晶 體34及NMOS電晶體35，以同一方式形成NMOS電晶體 43及NMOS電晶體44。又，定電壓源29、定電壓源32、 定電壓源39、及定電壓源42之電壓値相同。 其次，針對動作進行説明。第4圖中，NMOS電晶體 43及NMOS電晶體44之汲極電流常數爲Μ，相互傳導爲 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X29*7公釐） (請先閱讀背面之注意事項再填寫本頁) -裝· 、1Τ 線 -19- 1244262 A 7 B7 五、發明説明（ (請先閱讀背面之注意事項再填寫本頁) gm。又，NMOS電晶體43之汲極電流爲[a，NMOS電晶體 44之汲極電流爲lb。又，電壓源21之電源電壓値爲Vdd， 定電壓源26之電壓値爲Vgl，定電壓源36之電壓値爲Vg2 ，定電壓源29、定電壓源32、定電壓源39、及定電壓源 42之電壓値爲Vg，NMOS電晶體23之源極電位爲Va， NMOS電晶體33之源極電位爲Vb，輸出端子45之電位爲 Vo。又，定電壓源26之電壓値及定電壓源36之電壓値的 差爲 Ve，亦即，Vgl= Vg2 + Ve。又，考慮電路構成，而將 定電壓源36之電壓値Vg2設定爲如式（17)所示。式（17)中 ，万爲1以上之數。又，依據式（17)、以及定電壓源36及 定電壓源26之電壓差的設定，定電壓源26之電壓値Vgl 可以式（18)表示。 經濟部智慧財產局員工消費合作社印製 定電壓源26之電壓値、以及定電壓源29及定電壓源 32之電壓値的差爲Ve+冷 Vg，故以式（1)〜式（10)相同之 計算步驟，可以式（19)來表示NMOS電晶體23之源極電位 Va。又，定電壓源36之電壓値、以及定電壓源39及定電 壓源42之電壓値的差爲万 Vg，故以式（1)〜式（1〇)相同之 計算步驟，可以式（2〇)來表示NMOS電晶體33之源極電位 Vb。又’爲了得到式（19)及式（20)，以滿足式（5)之條件爲 前提，亦即，NMOS電晶體23之汲極電流常數爲NM0S電 晶體24及NMOS電晶體25之汲極電流常數的2倍，同時 ，NMOS電晶體33之汲極電流常數爲NMOS電晶體34及 NMOS電晶體35之汲極電流常數的2倍。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -ΟΠ _ 1244262 A7 B7 五、發明説明（1) Vg2=(l+p)vg Vg1=(1+β)Vg+Ve Va = Ve + β· Vg- 17 18 2{Vg-Vth) 19

Vb=p·Vg, vbz 2{Vg-Vth) 20 ) 若輸出端子45爲開放或接近開放狀態，則汲極電流la 、lb具有la = lb之關係。汲極電流la可以式（21)表示，汲 極電流lb可以式（22)表示。所以，將式（21)及式（20)代入 Ia = Ib，可得到Vo = Va-Vb，輸出端子45之電位Vo可以式 (23)表示。由式（23)可知，輸出端子45之偏壓會等於定電 壓源26之電壓値及定電壓源36之電壓値的電壓差Ve。所 以，若將電壓差Ve設定爲電源電壓値Vdd之一半，則可使 乘法器輸出部之偏壓成爲Vdd/2，而獲得最大動態範圍。 la=y(Va-Vo-Vth)2=^· ( Va-Vo-Vth) 2 1 (請先閱讀背面之注意事項再填寫本頁} -裝· -訂 一線 經濟部智慧財產局員工消費合作社印製 lb=^(Vb-Vth)2=^ ( Vb-Vth)

Vo = Va-Vb = Ve- va2 - vb2 2.(Vg-m) 23 (22 由式（23)可知，輸出部會輸出和第1輸入信號va之平 方及第2輸入丨§號V b之平方的差成比例之電壓fg號。此時 ，第1輸入信號Va係式（24)所示之頻率不同之2信號的和 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 - 1244262 (24) 25 A7 B7 五、發明説明（ ，第2輸入信號vb係式（2 5)所示之頻率不同之2信號的差 ，第1輸入信號va之平方及第2輸入信號vb之平方的差 可以式（26)來導出。輸出信號方面，以LPF除去高域成分 ，輸出端子45之電位Vo如式（27)所示。式（27)之右邊第2 項爲構成第1輸入信號va及第2輸入信號vb之頻率不同 的2信號之頻率轉換。 va = Asiru〇it + Bsin〇)2t vb = Asino〇it-Bsiiic〇2t va2-vb2 = A2sin2〇)it + 2AB sinc〇itsino〇2t + B2sin2〇)2t -A2sin2c〇it + 2ABsinc〇itsin(D2t-B2sin2a)2t =4 AB sinco i tsin(〇2t = 2 ABcos(co i -c〇2)t>2 ABcos(c〇i -c〇2)t ( 26 批衣-- (請先閲讀背面之注意事項再填寫本頁) 訂

Vo = Va-Vb = Ve ΑΒοο^{ωχ -ω2)ί Vg-Vth 27 ) 經濟部智慧財產局員工消費合作社印製 又，若第1輸入信號va係同一頻率而只有相位不同之 2信號的和，而第2輸入信號vb則係同一頻率而只有相位 不同之2信號的差，則經由和前述相同之計算步驟，輸出 端子45之電位Vo可以式（2 8)表示。式（28)之右邊第2項係 構成第1輸入信號va及第2輸入信號vb之同一頻率而只 有相位不同之2信號的相位檢波。 r ΑΒ〇)〇%{ωλί - {coxt + (9)} x r AB cosO Vo^ Ve--n——-= Ve-

Vg-Vth

Vg — Vth 28 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -22- 1244262 經濟部智慈財產局員工消費合作社印製 A7 B7五、發明説明（1备 如前述，由式（2 3 )可得到對應第[輸入信號va及第2 輸入信號vb且和va2-vb2成比例之輸出信號，由式（27)可得 到構成輸入信號va、vb之2信號之頻率轉換的特性，由式 (2 8 )可得到構成輸入信號v a、v b之2信號之相位檢波的特 性，第4圖示電路混合器機能有^及分办石。又，式（2 7)及 式（2 8)可知，第4圖所示乘法器之輸出部，可除去交流成分 造成之DC偏移。又，第4圖所示乘法器，使用之MOS電 晶體全部爲具有單一通道構成之NMOS電晶體，故製造誤 差導致之誤差會互相抵銷，可抑制偏壓及交流成分之變動 ，而使電路動作安定化。 如上所示，利用實施形態2，其構成上係具有NMO S 電晶體2 3、2 4、2 5、3 3、3 4、3 5、4 3、4 4、以及分別連結 於NM05電晶體23、24、25、33、34、35之閘極的定電壓 源 26、29、32、36、39、42，定電壓源 29、32、39、42 之 電壓値爲相同，以相同方式形成NMOS電晶體24及NMOS 電晶體25，以相同方式形成NMOS電晶體34及NMOS電 晶體35，以相同方式形成NMOS電晶體43及NMOS電晶 體44，故對NMOS電晶體24及NMOS電晶體25之閘極輸 入第1差動信號，且對NMOS電晶體34及NMOS電晶體 35之閘極輸入第2差動信號可執行乘法器動作，簡單構成 電路動作安定化$甘：消耗電力低減乙及g δ之 效果。利用簡單構成即可實現電路動作安定化、降低消耗 電力之效果。又，無需爲了獲得電壓輸出而附加電流鏡等 ，故可獲得具有良好頻率特性之效果。又，本實施形態2 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X29*7公釐) ' -23- (請先閱讀背面之注意事項再填寫本頁) -裝· 、1Τ 線 經濟部智慈財產局員工消費合作社印製 1244262 Μ Β7 五、發明説明（2$ 中，NMOS電晶體24及NMOS電晶體25、NMOS電晶體 34及NMOS電晶體35、NMOS電晶體43及NMOS電晶體 44係分別以相同方式形成，故和實施形態1相同，其汲極 電流常數分別相等，而獲得具有前述效果之乘法器。 又，NMOS電晶體23之汲極電流常數爲NMOS電晶體 24及NMOS電晶體25之汲極電流常數的2倍，NMOS電晶 體33之汲極電流常數爲NMOS電晶體34及NMOS電晶體 3 5之汲極電流常數的2倍，定電壓源26之電壓値及定電壓 源36之電壓値的電壓差爲電源電壓値之一半的電壓値 Vdd/2，故輸出部之偏壓爲Vdd/2，而具有可獲得較大動態 範圍之效果。 又，本實施形態2中，只使用NMOS電晶體來構成乘 法器，然而，亦可只使用PMOS電晶體來構成相同之乘法 器。第5圖係本發明實施形態2之乘法器變形例的構成電 路圖。第5圖中，具有和第4圖所示乘法器構成要素相同 作用之構成要素會採用附記dash之同一符號來明示其對應 關係。例如，PMOS電晶體23’、PM0S電晶體24’、及 PMOS電晶體25’係分別具有和NMOS電晶體23、NMOS電 晶體24、及NMOS電晶體25相同之作用的構成要素。又 ，和第4圖所示乘法相同，定電壓源29’、定電壓源32’、 定電壓源39’、及定電壓源42’具有相同之電壓値。又，以 相同方式形成PMOS電晶體24’及PMOS電晶體25’， PMOS電晶體23’之汲極電流常數爲PMOS電晶體24’及 PMOS電晶體25,之汲極電流常數的2倍。又，以相同方式 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

-24- 1244262 A7 B7 五、發明説明（2) 形成PMOS電晶體34’及PMOS電晶體35’，PMOS電晶體 33 ’之汲極電流常數爲PMOS電晶體34’及PMOS電晶體35’ 之汲極電流常數的2倍。又，以相同方式形成PMOS電晶 體43’及PMOS電晶體44’。又，附記於各定電壓源之電壓 値，係將輸出端子45’之偏壓設定爲Vdd/2時之電壓値。 實施形態3 第6圖係本發明實施形態3之乘法器的構成電路圖。 第6圖中，5 1係電壓源，5 2係接地部，5 3係汲極連結於電 壓源51之NMOS電晶體（第1 MOS電晶體），54係汲極連 結於NMOS電晶體53之源極的NMOS電晶體（第2 MOS電 晶體），55係汲極連結於NMOS電晶體54之源極的NMOS 電晶體（第3 MOS電晶體），56係汲極連結於NMOS電晶體 54之源極的NMOS電晶體（第4 MOS電晶體），57係連結於 NMOS電晶體53之閘極的定電壓源（第1電壓源），58係連 結於NMOS電晶體54之閘極的定電壓源（第2電壓源），59 係連結於Ν Μ Ο S電晶體5 5之聞極的第1輸入端子，6 0係 對第1輸入端子59輸入產生第1差動信號之一方輸入信號 va的第1差動信號源，61係對第1輸入端子59施加特定 電壓之定電壓源（第3電壓源），62係連結於NMOS電晶體 5 6之閘極的第2輸入端子，6 3係對第2輸入端子6 2輸入 產生第1差動信號之另一方輸入信號-V a的第2差動信號源 ，64係對第2輸入端子62施加特定電壓之定電壓源（第4 電壓源）。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I^-- (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慈財產局員工消賫合作社印製 -25- 1244262 經濟部智慈財產局員工消費合作社印髮 A7 B7 五、發明説明（2》 又，6 5係汲極連結於電壓源5 1之NMO S電晶體（第5 MOS電晶體），66係汲極連結於NMOS電晶體65之源極的 NMOS電晶體（第6 MOS電晶體），67係汲極連結於NMOS 電晶體66之源極的NMOS電晶體（第7 MOS電晶體），68 係汲極連結於NMOS電晶體66之源極的NMOS電晶體(第 8 MOS電晶體），69係連結於NMOS電晶體65之閘極的定 電壓源（第5電壓源），70係連結於NM05電晶體66之閘極 的定電壓源（第6電壓源），71係連結於NMOS電晶體67之 閘極的第3輸入端子，72對第3輸入端子7 1輸入產生第2 差動信號之一方輸入信號vb的第3差動信號源，73係對第 3輸入端子71施加特定電壓之定電壓源（第7電壓源），74 係連結於NMOS電晶體68之閘極的第4輸入端子，75係 對第4輸入端子74輸入產生第2差動信號之另一方輸入信 號-vb的第4差動信號源，76係對第4輸入端子74施加特 定電壓之定電壓源（第8電壓源）。 又，77係汲極連結於電壓源51且閘極連結於NMOS 電晶體53之源極的NMOS電晶體（第9 MOS電晶體），78 係汲極連結於NMOS電晶體77之源極且閘極連結於NMOS 電晶體66之源極且源極連結於接地部52之NMOS電晶體（ 第1 0 MO S電晶體），79係汲極連結於電壓源5 1且閘極連 結於NM0S電晶體65之源極的NM0S電晶體（第11 MOS電 晶體），80係汲極連結於NMOS電晶體79之源極且閘極連 結於NMOS電晶體54之源極且源極連結於接地部52之 NMOS電晶體（第12 MOS電晶體），8 1係連結於NMOS電 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

-26- !244262 A7 B7 五、發明説明（ 晶體77之源極及NMOS電晶體78之汲極的連結部位之第 1輸出端子’ 8 2係連結於N Μ 0 S電晶體7 9之源極及N Μ 0 S 電晶體8 0之汲極的連結部位之第2輸出端子。又，第6圖 所示乘法器中使用之NMOS電晶體53、54、55、56、65、 66、67、68、77、78、79、80，爲了使相互間之傳導獲得 均一化，各電晶體之背閘極會連結於該NMOS電晶體之源 極。又，提供偏壓電源之定電壓源57、58、61、64、69、 70、73、76，可利用例如實施電壓源5 1之電源電壓的電阻 分割等各種方法來實現。 又，第6圖所不乘法器中，以同一方式形成NMOS電 晶體55及NMOS電晶體56，以同一方式形成NMOS電晶 體67及NMOS電晶體68，以同一方式形成NMOS電晶體 77及NMOS電晶體78，以同一方式形成NMOS電晶體79 及NMOS電晶體80。又，定電壓源57及定電壓源69爲相 同電壓値，定電壓源58及定電壓源70爲相同電壓値，定 電壓源61、定電壓源64、定電壓源73、及定電壓源76爲 相同電壓値。 •其次，針對動作進行説明。第6圖中，定電壓源5 7及 定電壓源69之電壓値爲Vgl，定電壓源58及定電壓源70 之電壓値爲Vg2，定電壓源61、定電壓源64、定電壓源73 、及定電壓源76之電壓値爲Vg，NM0S電晶體54之源極 電位爲Va，NMOS電晶體53之源極電位爲Va’，NMOS電 晶體66之源極電位爲Vb，NMOS電晶體65之源極電位爲 Vb’，輸出端子81之電位爲Vo，輸出端子82之電位爲Vo’ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 扣衣-- (請先閱讀背面之注意事項再填寫本頁) 、-口 線 經濟部智慈財產局員工消費合作社印製 -27- 1244262 A7 B7 五、發明説明（ 。又，定電壓源5 7及定電壓源69之電壓値、以及定電壓 源58及定電壓源70之電壓値的差爲 Ve，亦即，Vgl = Vg2 + Ve。又，考慮電路構成，而將定電壓源58及定電壓源 70之電壓値Vg2設定爲如式（29)所示。式（29)中，冷爲1 以上之數。又，依據式（29)、以及定電壓源58及定電壓源 70和定電壓源57及定電壓源69之電壓差的設定，定電壓 源57及定電壓源69之電壓値Vgl可以式（3 0)表示。

Vg2=(l+p)Vg ( 29)

Vgl=Ve+(l+p)Vg ( 30) 定電壓源58之電壓値、以及定電壓源61及定電壓源 64之電壓値的差爲/3 Vg，故以式（1)〜式（1〇)相同之計算 步驟，可以式（3 1)來表示NMOS電晶體54之源極電位Va。 相同的，定電壓源70之電壓値、以及定電壓源73及定電 壓源76之電壓値的差爲0 Vg，故可以式（32)表示NMOS 電晶體6 6之源極電位Vb。又，定電壓源5 7之電壓値、以 及定電壓源61及定電壓源64之電壓値的差爲乂^0 Vg ，故以式（1)〜式（10)相同之計算步驟，可以式（33)來表示 NMOS電晶體53之源極電位Va’。相同的，定電壓源69之 電壓値、以及定電壓源73及定電壓源76之電壓値的差爲 Ve+ β Vg ’故可以式（34)來表示NMOS電晶體65之源極 電位Vb’。此時，爲了得到式（31)、式（3 2)、式（33)、及式 (3 4)，以滿足式（5)之條件爲前提，亦即，NMOS電晶體53 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐)' - -28- (請先閱讀背面之注意事項再填寫本百c ) -裝· 線 經濟部智慧財產局員工消費合作社印製 (31) (32 ) (33 ) 1244262 A7 _____B7 五、發明説明（2¾ 及NMOS電晶體54之汲極電流常數爲NMOS電晶體55及 NMOS電晶體56之汲極電流常數的2倍，NMOS電晶體65 及NMOS電晶體66之汲極電流常數爲NMOS電晶體67及 NMO S電晶體6 8之汲極電流常數的2倍。

Va = p· Vg--—~- 2{Vg-Vth)

Vb = p* Vg--———. 2(Vg - Vth)

Va，= Ve + P· Vg---- 2(Vg — Vth) (請先閱讀背面之注意事項再填寫本頁) .裝·

Vb，= Ve + p· Vg- vb2 2(Vg - Vth) 34) 訂 線 經濟部智慧財產局員工消費合作社印製 若輸出端子81爲開放或接近開放狀態，可經由式（2 υ 及式（22)相同之計算步驟得到V0 = Va，-Vb，輸出端子81之 電位Vo可以式（35)表不。又，若輸出端子82爲開放或接 近開放狀態’可經由式（2 1 )及式（22)之相同計算步驟得到 Vo’=Vb’-Va，輸出端子82之電位Vo可以式（3 6)表示。由 式（3 5)及式（3 6)可知，輸出端子81及輸出端子82之偏壓會 等於定電壓源57及定電壓源69之電壓値、以及定電壓源 58及定電壓源70之電壓値的電壓差Ve。所以，將電壓差 Ve設定爲電源電壓値Vdd之一半，乘法器輸出部之偏壓會 成爲Vdd/2，而獲得最大動態範圍。 本紙張尺度適用中國國家標率（CNS ) A4規格（210X 297公釐） -29- 1244262 A7 B7 五、發明説明（2备

Vo-Va7-Vb

Vdd να1 - vbl 2 2{Vg-Vth)

Vo = Vb，-Va:

Vdd v b 2 - va 2 2 2(Vg ~ Vth) (36) 經濟部智慧財產局員工消費合作社印製 由式（3 5)及式（3 6)可知，輸出端子81及輸出端子82可 獲得和第1輸入信號va之平方及第2輸入信號vb之平方 的差成比例之電壓信號的差動輸出。又，由式（2 3)可知，因 採用和式（25)〜式（2S)相同之解析方法來對式（3 5)及式（36) 進行解析，第6圖所示乘法器具有可實施構成輸入信號va 、vb之2信號的頻率轉換及相位檢波之特性，而具有混合 器之機能。又，本實施形態3中，對於輸出信號之交流成 分亦可獲得和式（27)及式（28)相同之式，故可除去輸出部之 交流成分導致的DC偏移。又，第6圖所示乘法器所使用之 MOS電晶體全部爲具有單一通道構成之NMOS電晶體，故 製造誤差導致之誤差會互相抵銷，可抑制偏壓及交流成分 之變動，而使電路動作安定化。 如上所示，本實施形態3之構成上，具有NMO S電晶 ft 53 、 54 、 55 、 56 、 65 、 66 、 67 、 68 、 77 、 78 、 79 、 80 、 以及分別連結於NMOS電晶體53、54、55、56、65、66、 67、68 之閘極的定電壓源 57、58、61、64、69、70、73、 76，定電壓源61、64、73、76具有相同電壓値，以相同方 法形成NMOS電晶體55及NMOS電晶體，以相同方法形成 NMOS電晶體67及NM0S電晶體68，以相同方法形成 NM0S電晶體77及NMOS電晶體78 ’以相同方法形成 (請先閲讀背面之注意事項再填寫本頁) 裝 、11 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -3Ω- 1244262 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（2> NMOS電晶體79及NM40S電晶體80，對NMOS電晶體5 5 及NMOS電晶體56之閘極輸入第1差動信號，同時對 NMOS電晶體67及NMOS電晶體68之閘極輸入第2差動 信號，執行乘法器之動作，利用簡單構成即可實現電路動 作安定化、降低消耗電力之效果。又，可以差動信號方式 取得乘法器之輸出，同時，具有除去乘法器輸出部之交流 成分導致 DC偏移的效果。又，無需爲了獲得電壓輸出而 附加電流鏡等，故可獲得具有良好頻率特性之效果。又， 本實施形態3中係以相同方式分別形成ΝΜ0 S電晶體5 5及 NMOS電晶體56、NM0S電晶體67及NMOS電晶體68、 NM0S電晶體77及NMOS電晶體78、NM0S電晶體79及 NMOS電晶體80，然而，和實施形態1相同，各汲極電流 常數會相等，故可得到具有前述效果之乘法器。 又，NMOS電晶體53及NMOS電晶體54之汲極電流 常數爲NMOS電晶體55及NMOS電晶體56之汲極電流常 數的2倍，NMOS電晶體65及NMOS電晶體66之汲極電 流常數爲NMOS電晶體67及NM0S電晶體68之汲極電流 常數的2倍，定電壓源57及定電壓源69具有相同電壓値 ，定電壓源58及定電壓源70具有相同電壓値，定電壓源 57及定電壓源69之電壓値、以及定電壓源58及定電壓源 70之電壓値的電壓差爲電壓源51之電源電壓値的一半而爲 Vdd/2，故可使輸出部之偏壓成爲Vdd/2，具有可獲得較大 動態範圍之效果。 又，本實施形態3中，係只利用NMO S電晶體來構成 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

-31 - 1244262 A7 B7 五、發明説明（2$ 乘法器，然而，亦可只利用PMO S電晶體來構成相同乘法 器。第7圖係本發明實施形態3之乘法器變形例的構成電 路圖。第7圖中，具有和第6圖所示乘法器構成要素相同 作用之構成要素，會採用附記dash之同一符號來明示其對 應關係。例如，PMOS電晶體53’、PMOS電晶體54,、 PMOS電晶體55’、及PMOS電晶體56’係分別具和和 NMOS電晶體53、NM0S電晶體54、NM0S電晶體55、及 NMOS電晶體56相同之作用的構成要素。又，和第6圖所 示乘法器相同，定電壓源61’及定電壓源73’具有相同電壓 値，定電壓源57’及定電壓源69’具有相同電壓値，定電壓 源58’及定電壓源70’具有相同電壓値。又，以相同方式形 成PMOS電晶體55’及PMOS電晶體56’，PMOS電晶體53, 及PMOS電晶體54’之汲極電流常數爲PMOS電晶體55,、 56’之汲極電流常數的2倍。又，以相同方式形成PMOS電 晶體67’及PMOS電晶體68’，PMOS電晶體65’及PMOS電 晶體66’之汲極電流常數爲PMOS電晶體67’、68’之汲極電 流常數的2倍。又，以相同方式形成PMOS電晶體77,及 PMOS電晶體78’， 以相同方式形成PMOS電晶體79’及 PMO S電晶體8 0 ’。又，附記於各定電壓源之電壓値係將輸 出端子81’及輸出端子82’之偏壓設定爲Vdd/2時之電壓値 〇 又，前述實施形態1至實施形態3説明之乘法器，並 非以限定本發明之範圍爲目的，只是以實例來說明本發明 。本發明之技術範圍如申請專利範圍記載所示，在申請專 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 經濟部智慧財產局員工消費合作社印製 -32- 1244262 經濟部智慧財4局員工消費合作社印賢 A7 B7 五、發明説明（2备 利範圍記載之技術範圍內可實施各種設計變更。， 如上所示，本發明之乘法器可以簡單構成實現電路動 作安定化及減少消耗電力低減，且無需爲了獲得電壓輸出 而附加電流鏡等，故可得到良好頻率特性。又，亦可除去 乘法器輸出部之交流成分導致之DC偏移。 又，可將輸出部之偏壓設定爲電源電壓之大約一半的 電壓値，而可獲得較大動態範圍。 [圖式簡單說明] 一 第1圖係使用傳統MO S電晶體之乘法器實例的電路圖 〇 第2圖係本發明實施形態之乘法器的構成電路圖。 第3圖係本發明實施形態1之乘法器變形例構成的電 路圖。 第4圖係本發明實施形態2之乘法器構成的電路圖。 第5圖係本發明實施形態2之乘法器變形例構成的電 路圖。 第6圖係本發明實施形態3之乘法器構成的電路圖。 第7圖係本發明實施形態3之乘法器變形例構成的電 路圖。 [元件符號之說明] 1、 2 1 ' 5 1、101 :電壓源 2、 22、52、102 :接地部 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐] "~" ' -33- (請先閱讀背面之注意事項再填寫本頁)

1244262 經濟部智慈財產局g(工消費合作社印製 A7 B7 五、發明説明（3》 3、 3 ’、23、23 ’、53、53 ’ ： NMOS 電晶體（第 1 MOS 電晶體 ) 4、 4’、24、24’、54、54’： NMOS 電晶體（第 2 MOS 電晶體 ) 5、 5,、25、25’、55、55’ ： NMOS 電晶體（第 3 MOS 電晶體 ) 6、 26、57、57’：定電壓源（第1電壓源） 7、 27、59 :第1輸入端子 8、 28、60、103:第1差動信號源 9、 29、29’、58、58’：定電壓源（第2電壓源） 10、 30、62 :第2輸入端子 1 1、3 1、63、104 :第2差動信號源 12、 32、3 2’、61、61’ ：定電壓源（第3電壓源） 13、 45、45’ ：輸出端子 33、 33’、56、56’ ： NMOS 電晶體（第 4 MOS 電晶體） 34、 34’、65、65’ ： NMOS 電晶體（第 5 MOS 電晶體） 35、 35’、66、66’ ·· NMOS 電晶體（第 6 MOS 電晶體） 36、 64:定電壓源（第4電壓源） 3 7、71 :第3輸入端子 38、 73、73’ ：第3差動信號源 39、 39’、69、69’：定電壓源（第5電壓源） 4〇、74 ·•第4輸入端子 41、 75 :第4差動信號源 42、 42’、70、70’：定電壓源（第6電壓源） 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁)

-34- 經濟部智慧財產局B(工消費合作社印製 1244262 A7 B7 五、發明説明（3) 43、 43’、67、67’： NMO S 電晶體（第 7 MO S 電晶體） 44、 44’、68、68’ ： NMOS 電晶體（第 8 MOS 電晶體） 73:定電壓源（第7電壓源） 76 :定電壓源（第8電壓源） 77、 77’ ： NMOS電晶體（第9 MOS電晶體） 78、 78’ ： NMOS電晶體（第10 MOS電晶體） 79、 79’ ： NMOS電晶體（第1 1 MOS電晶體） 80、 80’ ： NMOS電晶體（第12 MOS電晶體） 81、 81 ’ ：第1輸出端子 82、 82’ ：第2輸出端子 105、106、107、108、109、110、115、116： NMOS 電晶 體 111、112、113' 114: PMOS 電晶體 1 1 7 :負載電阻 1 1 8 :偏壓源 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

-35-

Claims (1)

1244262 Λ8 B8 C8 D8 六、申請專利範圍 j 1、 一種乘法器，其特徵爲具有： 第1 MOS電晶體、 (請先閱讀背面之注意事項再填寫本頁} 汲極連結於前述第1 MOS電晶體之源極的第2 MOS電 晶體、 汲極連結於前述第1 MOS電晶體之源極的第3 MOS電 晶體、 連結於前述第1 MO S電晶體之閘極的第1電壓源、 連結於前述第2 MO S電晶體之閘極的第2電壓源、以 及 連結於前述第3 MOS電晶體之閘極的第3電壓源，且 前述第2 MOS電晶體及前述第3 MOS電晶體具有大致 相同之汲極電流常數，前述第2電壓源之電壓値及前述第3 電壓源之電壓値大致相同，前述第1 MOS電晶體至前述第 3 MOS電晶體全部爲NMOS電晶體或PMOS電晶體之其中. 任一種MOS電晶體。 2、 如申請專利範圍第1項之乘法器，其中 經濟部智慧財產局員工消費合作社印製 第1 MO S電晶體之汲極電流常數爲第2 MO S電晶體及 第3 MO S電晶體之汲極電流常數的大約2倍，第1電壓源 之電壓値、以及第2電壓源及第3電壓源之電壓値的電壓 差爲電源電壓値之大約一半的電壓値。 3、 一種乘法器，其特徵爲具有： 第1 MOS電晶體、 汲極連結於前述第1 Μ 0 S電晶體之源極的第2 Μ 0 S電 晶體及第3 MOS電晶體、 本紙張尺度適用中國國家標準（CNS )八4規格（210Χ297公釐） -36- 1244262 ABCD 六、申請專利範圍 2 第4 MOS電晶體、 汲極連結於前述第4 MOS電晶體之源極的第5 MOS電 晶體及第6 MO S電晶體、 閘極連結於前述第1 MOS電晶體之源極的第7 MOS電 晶體、 汲極連結於前述第7 MOS電晶體之源極且閘極連結於 前述第4 MOS電晶體之源極的第8 MOS電晶體、 連結於前述第1 MO S電晶體之閘極的第1電壓源、 連結於前述第2 MO S電晶體之閘極的第2電壓源、 連結於前述第3 MO S電晶體之閘極的第3電壓源、 連結於前述第4 MO S電晶體之閘極的第4電壓源、’ 連結於前述第5 MOS電晶體之閘極的第5電壓源、以 及 連結於前述第6 MOS電晶體之閘極的第6電壓源，且_ 前述第2電壓源之電壓値、前述第3電壓源之電壓値 '前述第5電壓源之電壓値、及前述第6電壓源之電壓値 大致相同， 前述第2 MOS電晶體及前述第3 MOS電晶體具有大致 相同之汲極電流常數，前述第5 MOS電晶體及前述第6 MOS電晶體具有大致相同之汲極電流常數，前述第7 MOS 電晶體及前述第8 MO S.電晶體具有大致相同之汲極電流常 數， 前述從第1 MOS電晶體至前述第8 MOS電晶體全部爲 NMOS電晶體或PMOS電晶體之其中任一種MOS電晶體。 本紙浪尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） n m I n In m n m I (請先閱讀背面之注意事項再填寫本頁) 訂 絲 經濟部智慧財產局員工消費合作社印製 -37- 1244262 ABCD 六、申請專利範圍 3 4、 如申請專利範圍第3項之乘法器，其中 第1 MO S電晶體之汲極電流常數爲第2 MO S電晶體及 (請先閲讀背面之注意事項再填寫本頁) 第3 MO S電晶體之汲極電流常數的大約2倍，第4 MO S電 .晶體之汲極電流常數爲第5 MO S電晶體及第6 MO S電晶體 之汲極電流常數的大約2倍，第1電壓源之電壓値及第4 電壓源之電壓値之電壓差爲電源電壓値之大約一半的電壓 値。 5、 一種乘法器，其特徵爲具有： 第1 MOS電晶體、 汲極連結於前述第1 MOS電晶體之源極的第2 MOS電 晶體、 汲極連結於前述第2 MOS電晶體之源極的第3 MOS電 晶體及第4 MOS電晶體、 第5 MOS電晶體、 汲極連結於前述第5 MO S電晶體之源極的第6 MO S電 晶體、 經濟部智慧財產局員工消費合作社印製 汲極連結於前述第6 MOS電晶體之源極的第7 MOS電 晶體及第8 MOS電晶體、 閘極連結於前述第1 MOS電晶體之源極的第9 MOS電 晶體、 汲極連結於前述第9 MOS電晶體之源極且閘極連結於 前述第6 MOS電晶體之源極的第1〇 MOS電晶體、 閘極連結於前述第5 MO S電晶體之源極的第1 1 MO S 電晶體、 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ -38- 1244262 經濟部智慧財產局員工消費合作社印製 AS B8 C8 D8六、申請專利範圍 4 汲極連結於前述第l 1 MO S電晶體之源極且閘極連結於 前述第2MOS電晶體之源極的第12MOS電晶體、 連結於前述第1 MOS電晶體之閘極的第1電壓源、 連結於前述第2 MOS電晶體之閘極的第2電壓源、 連結於前述第3 MOS電晶體之閘極的第3電壓源、 連結於前述第4 MO S電晶體之閘極的第4電壓源、 連結於前述第5 MOS電晶體之閘極的第5電壓源、 連結於前述第6 MOS電晶體之閘極的第6電壓源、 連結於前述第7 MO S電晶體之閘極的第7電壓源、以 及 連結於前述第S MOS電晶體之閘極的第8電壓源，且 前述第3電壓源之電壓値、前述第4電壓源之電壓値 、前述第7電壓源之電壓値、及前述第8電壓源之電壓値 爲大致相同’ 前述第3 MOS電晶體及前述第4 MOS電晶體具有大致 相同之汲極電流常數，前述第7 MOS電晶體及前述第8 MOS電晶體具有大致相同之汲極電流常數，前述第9 MOS 電晶體及前述第1 〇 MOS電晶體具有大致相同之汲極電流常 數，前述第1 1 MOS電晶體及前述第12 MOS電晶體具有大 致相同之汲極電流常數， 前述第1 MOS電晶體至前述第12 MOS電晶體全部爲 NMOS電晶體或PMOS電晶體之其中任一種MOS電晶體。 6、如申請專利範圍第5項之乘法器，其中 第1 MOS電晶體及第2 MOS電晶體之汲極電流常數爲 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 訂 絲 -39- 經濟部智慧財產局員工消費合作社印製 1244262 Λ8 B8 C8 D8 六、申請專利範圍 5 第3 MO S電晶體及第4 MO S電晶體之汲極電流常數的大約 2倍，第5 MOS電晶體及第6MOS電晶體之汲極電流常數 爲第7 MO S電晶體及第8 MO S電晶體之汲極電流常數的大 約2倍，第1電壓源之電壓値及第5電壓源之電壓値大致 相同，第2電壓源之電壓値及第6電壓源之電壓値大致相 同，前述第1電壓源及前述第5電壓源之電壓値、以及前 述第2電壓源及前述第6電壓源之電壓値的電壓差爲電源 電壓値之大約一半的電壓値。 本紙張尺度適用中國國家標準（CNS ) A4現格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

-40-